KR20110101430A

KR20110101430A - 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법

Info

Publication number: KR20110101430A
Application number: KR1020100020422A
Authority: KR
Inventors: 유경철; 안동기; 이양제; 신재호; 김하일; 변대정
Original assignee: 삼성전기주식회사
Priority date: 2010-03-08
Filing date: 2010-03-08
Publication date: 2011-09-16
Also published as: KR101131289B1

Abstract

본 발명에 따른 전자부품 내장형 리지드-플렉시블 기판(100)은 내층 회로층(17)이 형성되고 리지드 영역(R)과 플렉시블 영역(F)으로 구획된 플렉시블 기판(10), 플렉시블 기판(10)의 리지드 영역(R)에 선택적으로 적층되고 양면에 회로층(25)이 형성된 베이스 기판(20), 베이스 기판(20)의 두께방향으로 형성된 캐비티(30), 캐비티(30) 내에 배치된 전자부품(40) 및 베이스 기판(20)에 적층되어 전자부품(40)을 매립시키는 절연재(50)를 포함하는 구성이며, 리지드-플렉시블 기판에 전자부품(40)을 내장함으로써 기판 표면의 활용도를 높일 수 있고, 리지드-플렉시블 기판의 소형화 및 박형화를 구현할 수 있는 장점이 있다.

Description

전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법{Rigid-Flexible substrate comprising embedded electronic component within and Fabricating Method the same}

본 발명은 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법에 관한 것이다.

최근, 반도체 소자의 집적도가 점점 높아짐에 따라, 반도체소자와 외부회로를 접속하기 위한 반도체소자에 배설되는 접속단자(pad)의 수는 증대하고 배설밀도 또한 높아지고 있는 추세이다. 예컨대, 실리콘 등으로 이루어진 반도체소자의 최소 가공 치수가 약 0.2㎛정도일 때, 10mm 정도의 반도체소자에 약 1000개의 접속단자를 배설할 필요가 생기고 있다.

또한, 이와 같은 반도체소자가 탑재되는 반도체 패키지 등의 반도체 장치에 있어서는, 실장 밀도의 향상 등을 위해 소형화, 박형화(薄型化)가 요구되고 있으며, 특히, 노트형 PC(personal computer), PDA, 휴대전화 등의 휴대형 정보기기 등에 대응하기 위해서는 반도체 패키지의 소형화, 박형화가 큰 과제이다.

반도체소자를 패키지화하기 위해서는 반도체소자를 배선기판상에 탑재함과 더불어 반도체소자의 접속단자와 배선기판상의 접속단자를 접속할 필요가 있다. 그렇지만, 약 10mm 정도의 반도체소자의 주위에 1000개 정도의 접속단자를 배설하는 경우, 그 배설 피치(pitch)는 약 40㎛정도로 대단히 미세한 것으로 된다. 이와 같은 미세한 피치로 배설된 접속단자를 배선기판에 배설된 접속단자와 접속하기 위해서 배선기판상의 배선형성이나 접속할 때의 위치정합에 매우 높은 정밀도가 요구되므로 종래의 와이어 본딩(wire bonding) 기술이나 TAB(Tape Automated Bonding) 기술로는 대응하는 것이 매우 곤란하다는 문제가 있다.

이와 같은 문제를 해결하기 위한 수단으로서, 리지드 기판과 플렉시블 기판을 구조적으로 결합하여 별도의 커넥터의 사용 없이 리지드 영역과 플렉시블 영역이 상호 연결된 구조를 갖는 리지드-플렉시블 기판(Rigidflexible Printed Circuit Board)의 사용이 점점 더 증가하고 있으며, 특히 리지드-플렉시블 기판은 모바일 기기의 고기능화에 따른 전자부품의 고집적화와 파인 피치의 요구에 대응하여 커넥터 사용에 의한 불필요한 공간을 제거함으로써 고집적화를 요구하는 핸드폰 등의 소형 단말기에 주로 사용되고 있다.

하지만, 종래기술에 따른 리지드-플렉시블 기판의 경우 능동/수동(Active/passive) 전자부품을 실장하기 위해서 별도의 공간을 확보해야 하므로 소형화, 박형화를 구현하기 어렵고, 리지드-플렉시블 기판 표면의 활용도가 낮아지는 문제점이 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 리지드-플렉시블 기판에 전자부품을 내장하여 리지드-플렉시블 기판 표면의 활용도를 높이고, 리지드-플렉시블 기판의 소형화, 박형화를 구현할 수 있는 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판은 내층 회로층이 형성되고 리지드 영역과 플렉시블 영역으로 구획된 플렉시블 기판, 상기 플렉시블 기판의 상기 리지드 영역에 선택적으로 적층되고 양면에 회로층이 형성된 베이스 기판, 상기 베이스 기판의 두께방향으로 형성된 캐비티, 상기 캐비티 내에 배치된 전자부품 및 상기 베이스 기판에 적층되어 상기 전자부품을 매립시키는 절연재를 포함하여 구성된다.

여기서, 상기 베이스 기판은 상기 리지드 영역의 일면에 적층되는 것을 특징으로 한다.

또한, 상기 베이스 기판은 상기 리지드 영역의 양면에 적층되는 것을 특징으로 한다.

또한, 상기 플렉시블 영역에 커버레이가 부착된 것을 특징으로 한다.

또한, 상기 베이스 기판은 프리프레그를 이용하여 리지드 영역에 적층된 것을 특징으로 한다.

또한, 양면에 상기 회로층이 형성된 상기 베이스 기판은 동박적층판을 패터닝하여 형성된 것을 특징으로 한다.

또한, 상기 절연재에 적층된 솔더레지스트층을 더 포함하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 제조방법은 (A) 양면에 회로층이 형성된 베이스 기판을 준비하는 단계, (B) 상기 베이스 기판에 두께방향으로 캐비티를 형성한 후 상기 캐비티 내에 전자부품을 배치하는 단계, (C) 상기 베이스 기판에 절연재를 적층하여 상기 전자부품을 매립시키는 단계, (D) 내층 회로층이 형성되고 리지드 영역과 플렉시블 영역으로 구획된 플렉시블 기판을 준비하는 단계 및 (E) 상기 플렉시블 기판의 상기 리지드 영역에 선택적으로 상기 베이스 기판을 적층하는 단계를 포함하여 구성된다.

여기서, 상기 (E) 단계에서, 상기 리지드 영역의 양면에 상기 베이스 기판을 적층하는 것을 특징으로 한다.

또한, 상기 (E) 단계에서, 상기 리지드 영역의 일면에 상기 베이스 기판을 적층하는 것을 특징으로 한다.

또한, 상기 (E) 단계 이전에, 상기 베이스 기판 및 상기 절연재를 상기 리지드 영역에 대응하는 크기로 가공하는 단계를 더 포함하는 것은 특징으로 한다.

또한, 상기 (E) 단계에서, 상기 리지드 영역과 상기 플렉시블 영역에 상기 베이스 기판을 적층한 후 상기 플렉시블 영역에 대응하는 상기 베이스 기판 및 상기 절연재를 제거하는 것을 특징으로 한다.

또한, 상기 (A) 단계 이후에, 상기 베이스 기판의 일면에 레이저 레지스트를 배치하는 단계를 더 포함하고, 상기 (B) 단계에서, 레이저를 이용하여 상기 캐비티를 형성한 후 상기 레이저 레지스트를 제거하는 것을 특징으로 한다.

또한, 상기 레이저 레지스트는 구리 또는 알루미늄으로 형성된 금속시트인 것을 특징으로 한다.

또한, 상기 (B) 단계에서, 상기 베이스 기판의 일면에 지지필름을 부착한 후 상기 캐비티 내에 상기 전자부품을 배치하여 상기 지지필름으로 상기 전자부품을 지지하고, 상기 (C) 단계 이후에, 상기 지지필름을 제거하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 지지필름은 PDMS(Polydimethylsiloxane)로 형성된 것을 특징으로 한다.

또한, 상기 (D) 단계 이후에, 상기 플렉시블 영역에 커버레이를 부착하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 (E) 단계 이후에, 상기 절연재에 솔더레지스트층을 적층하는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 (E) 단계에서, 상기 베이스 기판은 프리프레그를 이용하여 상기 리지드 영역에 적층하는 것을 특징으로 한다.

또한, 상기 (A) 단계에서, 양면에 상기 회로층이 형서된 상기 베이스 기판은 동박적층판을 패터닝하여 형성한 것을 특징으로 한다.

본 발명에 따르면, 리지드-플렉시블 기판에 전자부품을 내장함으로써 기판 표면의 활용도를 높일 수 있고, 리지드-플렉시블 기판의 소형화 및 박형화를 구현할 수 있는 장점이 있다.

또한, 본 발명에 따르면, 전자부품 실장 공정인 SMT(Surface Mounter Technology) 공정을 생략하므로 리지드-플렉시블 기판의 제조공정을 단순화할 수 있는 효과가 있다.

도 1은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 단면도;
도 2는 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 단면도;
도 3 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 제조방법을 공정순서대로 도시한 공정단면도; 및
도 11 내지 도 17은 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 단면도이다.

도 1에 도시된 바와 같이, 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)은 내층 회로층(17)이 형성되고 리지드 영역(R)과 플렉시블 영역(F)으로 구획된 플렉시블 기판(10), 플렉시블 기판(10)의 리지드 영역(R)에 선택적으로 적층되고 양면에 회로층(25)이 형성된 베이스 기판(20), 베이스 기판(20)의 두께방향으로 형성된 캐비티(30), 캐비티(30) 내에 배치된 전자부품(40) 및 베이스 기판(20)에 적층되어 전자부품(40)을 매립시키는 절연재(50)를 포함하는 구성이다.

상기 플렉시블 기판(10)은 베이스 기판(20)이 적층되는 리지드 영역(R)과 베이스 기판(20)이 적층되지 않아 연성을 부여하는 플렉시블 영역(F)으로 구획되고, 플렉시블 기판(10)에는 내층 회로층(17)이 형성된다. 여기서, 내층 회로층(17)은 플렉시블 동박적층판(FCCL; Flexible Copper Clad Laminate)에 에칭 레지스트 패턴을 이용한 사진 식각 공정에 형성할 수 있다. 또한, 플렉시블 영역(F)의 내층 회로층(17)을 외부 환경으로부터 보호하기 위해서 플렉시블 영역(F)에 회로보호용 절연필름인 커버레이(13; cover lay)를 부착하는 것이 바람직하다. 여기서, 커버레이(13)는 접착제를 이용하여 내층 회로층(17)에 부착한 상태에서 인두로 가접합한 후, 프레스로 가압함으로써 내층 회로층(17)에 커버레이(13)를 부착할 수 있다. 이때, 커버레이(13)의 재료는 폴리이미드 필름을 사용할 수 있지만, 이에 한정되는 것은 아니다.

상기 베이스 기판(20)은 상기 플렉시블 기판(10)의 리지드 영역(R) 양면에 적층되어 최종적으로 리지드 기판의 역할을 수행한다. 즉, 베이스 기판(20)은 플렉시블 기판(10) 중 플렉시블 영역(F)을 제외한 리지드 영역(R)에만 선택적으로 적층되는 것이다. 여기서, 베이스 기판(20)은 리지드 영역(R)의 크기에 대응하는 크기로 가공된 후 리지드 영역(R)에 적층된다. 또한, 본 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)에서는 베이스 기판(20)이 플렉시블 기판(10)의 리지드 영역(R) 양면에 적층된다. 따라서, 플렉시블 기판(10)이 베이스 기판(20)의 사이에 배치되는 구조를 갖는다.

한편, 베이스 기판(20)의 양면에는 회로층(25)이 형성되는데, 이는 동박적층판(CCL; Copper Clad Laminate)의 동박을 패터닝하여 형성할 수 있다. 다만, 동박적층판의 동박을 패터닝하여 양면에 회로층(25)이 형성된 베이스 기판(20)을 형성하는 방법은 예시적인 것으로 본 발명은 반드시 이에 한정되는 것은 아니고, 프리프레그(prepreg) 또는 ABF(Ajinomoto Build up Flim) 등의 절연소재에 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 이용하여 회로층(25)을 패터닝할 수 있다. 한편, 베이스 기판(20)을 플렉시블 기판(10)의 리지드 영역(R)에 적층할 때 접착력이 뛰어난 프리프레그(60; prepreg)를 이용할 수 있다.

상기 캐비티(30; cavitiy)는 전자부품(40)을 수용하는 역할을 하는 것으로, 베이스 기판(20)을 두께방향으로 관통하여 형성된다. 여기서, 캐비티(30)는 전자부품(40)의 크기에 대응하도록 형성해야 함은 물론이고, 레이저를 이용하여 형성하는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.

상기 전자부품(40)은 리지드-플렉시블 기판과 전기적으로 연결되어 특정기능을 수행하는 부품으로써 반도체 소자와 같은 능동소자 또는 커패시터와 같은 수동소자이다. 여기서, 전자부품(40)은 캐비티(30) 내에 배치되어 절연재(50)에 매립된다. 따라서, 리지드-플렉시블 기판 표면에 전자부품(40)을 실장할 필요가 없어 기판 표면의 활용도를 높일 수 있고, 리지드-플렉시블 기판의 소형화 및 박형화를 구현할 수 있는 장점이 있다.

상기 절연재(50)는 전자부품(40)을 매립시키는 역할을 수행하는 것으로, 베이스 기판(20)에 적층되어 캐비티(30)에 충진된다. 여기서, 절연재(50)는 전자부품(40)을 안정적으로 매립시킬 수 있는 절연소재면 특별히 한정되는 것은 아니지만, 반경화 상태에서 흐름성이 뛰어난 프리프레그(prepreg)를 이용하는 것이 바람직하다. 한편, 절연재(50)에는 추가적으로 전자부품(40), 내층 회로층(17), 회로층(25) 등과 연결되는 최외각 회로층(55)이 형성될 수 있다.

또한, 절연재(50)에는 솔더레지스트층(70)이 적층될 수 있는데, 솔더레지스트층(70)은 솔더링(soldering)시 최외각 회로층(55)에 땜납이 도포되지 않도록 보호하고, 산화를 방지하는 역할을 수행하며, 내열성 피복 재료로 형성된다.

도 2는 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 단면도이다.

도 2에 도시된 바와 같이, 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(200)과 전술한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)을 비교할 때 가장 큰 차이점은 베이스 기판(20)의 리지드 영역(R) 적층 구조다. 즉, 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)은 베이스 기판(20)이 리지드 영역(R)의 양면에 적층되는 반면, 본 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(200)은 베이스 기판(20)이 리지드 영역(R)의 일면에만 적층된다. 따라서, 본 실시예에서는 베이스 기판(20)의 리지드 영역(R) 일면 적층에 따른 구조적 차이점을 중심으로 기술한다.

본 실시예에서 베이스 기판(20)은 리지드 영역(R)의 일면에만 적층되므로 베이스 기판(20)이 적층되지 않는 리지드 영역(R)의 타면은 외부로 노출된다. 따라서, 플렉시블 기판(10)은 제1 실시예와 달리 베이스 기판(20)의 사이에 배치되지 않고 외부로 노출되는 구조를 갖는다. 여기서, 베이스 기판(20)이 플렉시블 기판(10)에 적층되는 과정을 상세히 살펴보면, 우선 베이스 기판(20)을 리지드 영역(R)과 플렉시블 영역(F) 전체에 적층한 후 플렉시블 영역(F)에 대응하는 베이스 기판(20) 및 절연재(50)를 제거하는 것이다(도 14 내지 도 16 참조).

또한, 본 실시예에서는 플렉시블 기판(10)의 타면(베이스 기판(20)이 적층되지 않은 면)이 노출되고, 플렉시블 기판(10)의 타면에는 별도의 회로패턴(65)이 형성되므로 회로패턴(65)을 보호하기 위해서 플렉시블 기판(10)의 노출면에 솔더레지스트층(70)을 형성하는 것이 바람직하다.

한편, 전자부품(40)을 매립시키는 역할을 수행하는 절연재(50)는 전술한 제1 실시예와 달리 베이스 기판(20)의 양면에 적층될 수 있고, 베이스 기판(20)의 양면에 적층된 2개의 절연재(50)에는 각각 최외각 회로층(55)이 형성될 수 있다.

베이스 기판(20) 및 절연재(50)의 적층 구조와 솔더레지스트층(70)의 형성위치를 제외한 플렉시블 기판(10), 캐비티(30) 및 전자부품(40) 등에 대한 내용은 전술한 제1 실시예와 중복되므로 생략하도록 한다.

도 3 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.

도 3 내지 도 10에 도시된 바와 같이, 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)의 제조방법은 (A) 양면에 회로층(25)이 형성된 베이스 기판(20)을 준비하는 단계, (B) 베이스 기판(20)에 두께방향으로 캐비티(30)를 형성한 후 캐비티(30) 내에 전자부품(40)을 배치하는 단계, (C) 베이스 기판(20)에 절연재(50)를 적층하여 전자부품(40)을 매립시키는 단계, (D) 내층 회로층(17)이 형성되고 리지드 영역(R)과 플렉시블 영역(F)으로 구획된 플렉시블 기판(10)을 준비하는 단계 및 (E) 플렉시블 기판(10)의 리지드 영역(R) 양면에 선택적으로 베이스 기판(20)을 적층하는 단계를 포함하는 구성이다.

우선, 도 3에 도시된 바와 같이, 베이스 기판(20)을 준비하는 단계이다. 여기서, 베이스 기판(20)의 양면에는 회로층(25)이 형성되는데, 이는 동박적층판(CCL)의 동박을 패터닝하여 형성할 수 있다. 또는, 프리프레그(prepreg), ABF(Ajinomoto Build up Film) 등의 절연소재에 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 이용하여 회로층(25)을 패터닝하여 양면에 회로층(25)이 형성된 베이스 기판(20)을 준비할 수 있다.

다음, 도 4에 도시된 바와 같이, 베이스 기판(20)에 두께방향으로 캐비티(30)를 형성하는 단계이다. 여기서, 캐비티(30)는 레이저를 이용하여 형성할 수 있는데, 레이저로 캐비티(30)를 형성하기 전에 베이스 기판(20)의 일면에는 레이저 레지스트(23)를 배치하는 것이 바람직하다. 이때, 레이저 레지스트(23)는 구리 또는 알루미늄으로 형성된 금속시트인 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다. 한편, 레이저로 캐비티(30)를 형성한 후 레이저 레지스트(23)는 더 이상 불필요하므로 에칭 등으로 제거한다.

다음, 도 5에 도시된 바와 같이, 캐비티(30) 내에 전자부품(40)을 배치하는 단계이다. 이때, 전자부품(40)을 지지하기 위하여 베이스 기판(20)의 일면에 지지필름(27)을 부착한 캐비티(30) 내에 전자부품(40)을 배치하는 것이 바람직하다. 여기서, 지지필름(27)은 제거 했을 때 잔사(residual)가 남지 않도록 PDMS(Polydimethylsiloxane)로 형성된 것이 바람직하다.

다음, 도 6에 도시된 바와 같이, 베이스 기판(20)에 절연재(50)를 적층하여 캐비티(30)를 충진함으로써 전자부품(40)을 매립시키는 단계이다. 여기서, 절연재(50)는 반경화 상태에서 흐름성이 뛰어난 프리프레그(prepreg)를 이용하는 것이 바람직하다. 또한, 절연재(50)에는 추가적으로 전자부품(40), 내층 회로층(17), 회로층(25) 등과 연결되는 최외각 회로층(55)을 형성할 수 있다. 한편, 본 단계에서 전자부품(40)은 절연재(50)로 매립되었으므로 더 이상 전자부품(40)을 지지하던 지지필름(27)은 필요 없으므로 지지필름(27)을 제거하도록 한다.

다음, 도 7에 도시된 바와 같이, 플렉시블 기판(10)을 준비하는 단계이다. 여기서, 플렉시블 기판(10)은 다음 단계에서 베이스 기판(20)이 적층되는 리지드 영역(R)과 베이스 기판(20)이 적층되지 않아 연성을 부여하는 플렉시블 영역(F)으로 구획된다. 또한, 플렉시블 기판(10)의 양면에는 내층 회로층(17)이 형성되는데, 플렉시블 영역(F)의 내층 회로층(17)을 외부환경으로부터 보호하기 위하여 플렉시블 영역(F)에 커버레이(13)를 부착하는 것이 바람직하다.

다음, 도 8 내지 도 9에 도시된 바와 같이, 리지드 영역(R)에 베이스 기판(20)을 적층하는 단계이다. 본 단계를 더욱 상세히 살펴보면, 베이스 기판(20) 및 절연재(50)를 리지드 영역(R)에 대응하는 크기로 가공한 후(도 8 참조), 베이스 기판(20)을 리지드 영역(R)에 적층한다(도 9 참조). 한편, 베이스 기판(20)을 리지드 영역(R)에 적층시킬 때 접착력이 뛰어난 프리프레그(60; prepreg)를 이용하는 것이 바람직하다.

다음, 도 10에 도시된 바와 같이, 절연재(50)의 노출면에 솔더레지스트층(70)을 적층하는 단계이다. 여기서, 솔더레지스트층(70)은 절연재(50)에 형성한 최외각 회로층(55)을 보호하고 산화를 방지하는 역할을 한다.

도 11 내지 도 17은 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.

도 11 내지 도 17에 도시된 바와 같이, 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(200)의 제조방법은 전술한 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)의 제조방법과 비교할 때 가장 큰 차이점은 베이스 기판(20)의 리지드 영역(R) 적층 구조이다. 즉, 제1 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(100)은 베이스 기판(20)이 리지드 영역(R)의 양면에 적층되는 반면, 본 실시예에 따른 전자부품 내장형 리지드-플렉시블 기판(200)은 베이스 기판(20)이 리지드 영역(R)의 일면에만 적층된다. 따라서, 본 실시예에서는 베이스 기판(20)의 리지드 영역(R) 일면 적층에 따른 구조적 차이점을 중심으로 기술한다.

우선, 도 11에 도시된 바와 같이, 캐비티(30)에 전자부품(40)을 배치한 베이스 기판(20)을 준비한다. 본 단계는 도 3 내지 도 5에 도시된 공정과 동일한 공정을 거친 것으로 상세한 설명을 생략하도록 한다.

다음, 도 12에 도시된 바와 같이, 베이스 기판(20)의 양면에 절연재(50)를 적층하여 캐비티(30)를 충진함으로써 전자부품(40)을 매립시키는 단계이다. 본 단계에서는 전술한 제1 실시예와 달리 베이스 기판(20)의 양면에 절연재(50)를 적층할 수 있고, 베이스 기판(20)의 양면에 적층한 2개의 절연재(50)에는 각각 최외각 회로층(55)이 형성할 수 있다.

다음, 도 13에 도시된 바와 같이, 플렉시블 기판(10)을 준비하는 단계이다. 여기서, 플렉시블 기판(10)은 최종적으로 베이스 기판(20)이 적층되는 리지드 영역(R)과 베이스 기판(20)이 적층되지 않아 연성을 부여하는 플렉시블 영역(F)으로 구획되며, 일면에는 내층 회로층(17)이 형성되고 타면에는 동박(80)이 형성된다. 또한, 플렉시블 영역(F)의 내층 회로층(17)을 보호하기 위해서 커버레이(13)가 부착되는데, 커버레이(13)에는 다음 단계에서 레이저 레지스트(23)의 역할을 수행할 구리 또는 알루미늄으로 형성된 금속시트를 배치한다.

다음, 도 14 내지 도 16에 도시된 바와 같이, 리지드 영역(R) 일면에 베이스 기판(20)을 적층하는 단계이다. 본 단계를 더욱 상세히 살펴보면, 우선 리지드 영역(R)과 플렉시블 영역(F) 전체에 베이스 기판(20)을 적층한 후(도 14a 내지 도 14b 참조), 플렉시블 영역(F)에 대응하는 베이스 기판(20) 및 절연재(50)를 제거한다(도 15 참조). 이때, 베이스 기판(20) 및 절연재(50)를 제거하는 방법은 특별히 한정되는 것은 아니지만, 라우터(router)로 1차 가공한 후 레이저로 2차 가공하여 제거하는 것이 바람직하다. 그 후, 이전 단계에서 배치한 레이저 레지스트(23)를 에칭 등으로 제거한다(도 16 참조). 한편, 본 단계에서는 플렉시블 기판(10)의 타면(베이스 기판(20)이 적층되지 않는 면)에 형성된 동박(80)을 패터닝하여 회로패턴(65)을 형성할 수 있다(도 15 참조).

다음, 도 17에 도시된 바와 같이, 절연재(50)의 노출면과 플렉시블 기판(10)의 노출면에 솔더레지스트층(70)을 형성하는 단계이다. 여기서, 솔더레지스트층(70)은 절연재(50)에 형성한 최외각 회로층(55)과 플렉시블 기판(10)의 노출면에 형성한 회로패턴(65)을 보호하고 산화를 방지하는 역할을 한다.

본 발명에 따른 전자부품 내장형 리지드-플렉시블 기판(100, 200)은 전자부품(40)을 베이스 기판(20)에 내장함으로써 전자부품(40)을 기판의 표면에 실장할 필요가 없으므로 기판 표면의 활용도를 높일 수 있고, 리지드-플렉시블 기판의 소형화 및 박형화를 구현할 수 있는 장점이 있다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

10: 플렉시블 기판 13: 커버레이
17: 내층 회로층 20: 베이스 기판
23: 레이저 레지스트 25: 회로층
27: 지지필름 30: 캐비티
40: 전자부품 50: 절연재
55: 최외각 회로층 60: 프리프레그
65: 회로패턴 70: 솔더레지스트층
80: 동박 R: 리지드 영역
F: 플렉시블 영역
100, 200: 전자부품 내장형 리지드-플렉시블 기판

Claims

내층 회로층이 형성되고 리지드 영역과 플렉시블 영역으로 구획된 플렉시블 기판;
상기 플렉시블 기판의 상기 리지드 영역에 선택적으로 적층되고, 양면에 회로층이 형성된 베이스 기판;
상기 베이스 기판의 두께방향으로 형성된 캐비티;
상기 캐비티 내에 배치된 전자부품; 및
상기 베이스 기판에 적층되어 상기 전자부품을 매립시키는 절연재;
를 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
상기 베이스 기판은 상기 리지드 영역의 일면에 적층되는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
상기 베이스 기판은 상기 리지드 영역의 양면에 적층되는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
상기 플렉시블 영역에 커버레이가 부착된 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
상기 베이스 기판은 프리프레그를 이용하여 리지드 영역에 적층된 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
양면에 상기 회로층이 형성된 상기 베이스 기판은 동박적층판을 패터닝하여 형성된 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
청구항 1에 있어서,
상기 절연재에 적층된 솔더레지스트층을 더 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판.
(A) 양면에 회로층이 형성된 베이스 기판을 준비하는 단계;
(B) 상기 베이스 기판에 두께방향으로 캐비티를 형성한 후 상기 캐비티 내에 전자부품을 배치하는 단계;
(C) 상기 베이스 기판에 절연재를 적층하여 상기 전자부품을 매립시키는 단계;
(D) 내층 회로층이 형성되고 리지드 영역과 플렉시블 영역으로 구획된 플렉시블 기판을 준비하는 단계; 및
(E) 상기 플렉시블 기판의 상기 리지드 영역에 선택적으로 상기 베이스 기판을 적층하는 단계;
를 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (E) 단계에서,
상기 리지드 영역의 양면에 상기 베이스 기판을 적층하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (E) 단계에서,
상기 리지드 영역의 일면에 상기 베이스 기판을 적층하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 9에 있어서,
상기 (E) 단계 이전에,
상기 베이스 기판 및 상기 절연재를 상기 리지드 영역에 대응하는 크기로 가공하는 단계를 더 포함하는 것은 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 10에 있어서,
상기 (E) 단계에서,
상기 리지드 영역과 상기 플렉시블 영역에 상기 베이스 기판을 적층한 후 상기 플렉시블 영역에 대응하는 상기 베이스 기판 및 상기 절연재를 제거하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (A) 단계 이후에,
상기 베이스 기판의 일면에 레이저 레지스트를 배치하는 단계를 더 포함하고,
상기 (B) 단계에서,
레이저를 이용하여 상기 캐비티를 형성한 후 상기 레이저 레지스트를 제거하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 13에 있어서,
상기 레이저 레지스트는 구리 또는 알루미늄으로 형성된 금속시트인 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (B) 단계에서,
상기 베이스 기판의 일면에 지지필름을 부착한 후 상기 캐비티 내에 상기 전자부품을 배치하여 상기 지지필름으로 상기 전자부품을 지지하고,
상기 (C) 단계 이후에,
상기 지지필름을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 15에 있어서,
상기 지지필름은 PDMS(Polydimethylsiloxane)로 형성된 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (D) 단계 이후에,
상기 플렉시블 영역에 커버레이를 부착하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (E) 단계 이후에,
상기 절연재에 솔더레지스트층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (E) 단계에서,
상기 베이스 기판은 프리프레그를 이용하여 상기 리지드 영역에 적층하는 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.
청구항 8에 있어서,
상기 (A) 단계에서,
양면에 상기 회로층이 형서된 상기 베이스 기판은 동박적층판을 패터닝하여 형성한 것을 특징으로 하는 전자부품 내장형 리지드-플렉시블 기판의 제조방법.