KR20110041179A - 패키지 구조 - Google Patents

패키지 구조 Download PDF

Info

Publication number
KR20110041179A
KR20110041179A KR1020090098237A KR20090098237A KR20110041179A KR 20110041179 A KR20110041179 A KR 20110041179A KR 1020090098237 A KR1020090098237 A KR 1020090098237A KR 20090098237 A KR20090098237 A KR 20090098237A KR 20110041179 A KR20110041179 A KR 20110041179A
Authority
KR
South Korea
Prior art keywords
substrate
phase shifter
package structure
via contact
resonator
Prior art date
Application number
KR1020090098237A
Other languages
English (en)
Inventor
정성혜
전동석
문종태
배현철
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090098237A priority Critical patent/KR20110041179A/ko
Priority to US12/765,619 priority patent/US20110090651A1/en
Publication of KR20110041179A publication Critical patent/KR20110041179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

본 발명은 생산성을 향상시킬 수 있는 패키지 구조를 개시한다. 그의 구조는, 제 1 기판; 상기 제 1 기판 상에 형성된 제 1 소자; 상기 제 1 기판 상에서 에어 갭을 갖고 상기 제 1 소자를 커버링 하는 제 2 기판; 상기 제 2 기판을 관통하여 상기 제 1 소자에 연결되는 제 1 비어 콘택; 및 상기 제 1 비어 콘택과 전기적으로 연결되고 상기 제 2 기판 상에 적층되는 적어도 하나의 제 2 소자를 포함한다.
FBAR(Film Bulk Acoustic Resonator), 기판, 캡핑(capping), 에어 갭(air gap)

Description

패키지 구조{structure for packaging}
본 발명은 패키지 구조에 관한 것으로, 보다 구체적으로 복수개의 소자들이 적층으로 형성된 패키지 구조에 관한 것이다.
MEMS(Micro Electro-Machinery System)기술은 FBAR(Film Bulk Acoustic Resonator)와 같은 고성능 알에프 소자들을 구현할 수 있게 했다. FBAR은 별도의 기판에서 제작된 후, 인덕터가 형성된 PCB 상에 실장되면서 필터의 모듈로서 제조될 수 있었다. 이 경우, 본딩 와이어를 통하여 매번 각 소자들이 연결되기 때문에 기생성분이 생길 수 있으며, 인덕터가 PCB 상에 실장됨에 따라 높은 인덕턴스의 구현이 어렵고, 전체 크기가 증가되어 초소형 고성능의 필터 구현에 단점으로 나타나고 있다.
이러한 단점을 극복하기 위해 FBAR 및 인덕터를 단일 기판 상에 설계할 수 있으나, 두 개의 소자가 동일 평면상에 배치됨에 따라 평면 크기가 증가될 수 있었다.
본 발명이 이루고자 하는 일 기술적 과제는 FBAR 및 인덕터 크기의 증감에 따라 평면 면적 변화를 최소화하여 초소형 제품을 구현시킬 수 있는 패키지 구조를 제공하는 데 있다.
상기 일 기술적 과제를 달성하기 위하여, 본 발명은 복수개의 소자가 적층으로 형성된 패키지 구조를 개시한다. 그 구조는, 제 1 기판; 상기 제 1 기판 상에 형성된 제 1 소자; 상기 제 1 기판 상에서 에어 갭을 갖고 상기 제 1 소자를 커버링 하는 제 2 기판; 상기 제 2 기판을 관통하여 상기 제 1 소자에 연결되는 제 1 비어 콘택; 및 상기 제 1 비어 콘택과 전기적으로 연결되고 상기 제 2 기판 상에 적층되는 적어도 하나의 제 2 소자를 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 기판과 상기 제 2 기판 사이에서 상기 제 1 소자와 상기 제 1 비어 콘택을 연결하는 콘택 패드를 더 포함할 수 있다. 상기 콘택 패드는 상기 제 1 기판 상에 형성된 상기 제 1 소자의 상부 전극(24) 및 하부 전극에 전기적으로 연결될 수 있다. 따라서, 제 1 기판 및 제 2 기판 상에 각각 적층으로 형성되는 제 1 소자와 제 2 소자가 제 1 비어 콘택 및 콘택 패드에 의해 전기적으로 연결될 수 있다.
일 실시예에 따르면, 제 1 소자는 공진기를 포함하고, 제 2 소자는 인덕터 또는 제 1 위상천이기 중 적어도 하나를 포함할 수 있다. 따라서, 공진기, 인덕터, 제 1 위상천이기를 포함하는 필터를 구현시킬 수 있다.
일 실시예에 따르면, 상기 제 1 위상천이기 및 상기 인덕터사이를 전기적으 로 절연시키는 절연층을 더 포함할 수 있다. 상기 캡핑 기판 상에서 형성되는 상기 제 1 위상천이기 및 상기 인덕터가 절연층에 의해 전기적으로 절연되면서 적층될 수 있다.
일 실시예에 따르면, 상기 제 1 위상천이기 및 상기 인덕터를 상기 제 1 비어 콘택과 전기적으로 연결시키면서 상기 절연층의 상부로 노출되는 제 2 비어 콘택을 더 포함할 수 있다.
일 실시예에 따르면, 상기 절연막에 의해 전기적으로 절연되는 제 1 위상천이기 및 상기 인덕터를 연결하는 제 3 비어 콘택을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 기판이 지지되는 PCB 기판과, 상기 PCB 기판 상에 형성된 전극 패드와, 상기 전극 패드에서 상기 제 2 비어 콘택을 연결하는 본딩 와이어를 포함할 수 있다.
일 실시예에 따르면, 상기 PCB 기판은 제 2 위상천이기 및 인덕터를 중 적어도 어느 하나를 더 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 기판에 대향되는 PCB 기판과, 상기 PCB 기판 상에 형성된 전극 패드와, 상기 전극 패드에서 상기 제 2 비어 콘택을 연결하는 솔더 볼을 포함할 수 있다.
본 발명의 실시예적 구성에 따르면, FBAR 및 인덕터를 적층으로 형성하여 평면 면적의 변화를 최소화할 수 있기 때문에 초소형 제품을 용이하게 구현시킬 수 있는 효과가 있다.
또한, 종래에 비해 양호도(high Q)가 높은 인덕터를 캡핑 기판에 적층으로 구현함으로서 필터의 삽입 손실을 줄이고, 최소의 면적과 고성능 소자를 구현할 수 있는 효과가 있다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 층이 다른 층 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 층들 등을 기술하기 위해서 사용되었지만, 이들 영역, 층들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 층을 다른 영역 또는 층과 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
이하, 도면을 참조하여 본 발명의 실시예들에 따른 패키지 구조를 설명한 다.
도 1은 본 발명의 실시예들에 따른 패키지 구조에서 요구되는 각종 소자들의 연결관계를 설명하기 위해 나타낸 일반적인 필터의 회로도로서, 필터는 복수개의 인버터(L1, L2,…, L11)와 공진기(FBAR1,…, FBAR12)의 조합으로 이루어져 있으며, 송신단(200)과 수신단(300)으로 분리되는 부분에 형성되는 제 1 위상천이기(PS1)를 포함할 수 있다. 필터는 듀플렉서(duplexer)로서 하나의 안테나(100)를 통해 주파수가 서로 다른 수신파와 송신파가 송수신될 수 있다. 제 1 위상천이기(PS1)는 송수신 시그널을 주고 받으면 수신 전파가 송신단으로 흐르는 것을 방지하기 위해 위상차이에 의한 신호처리로부터 수신 신호를 분리할 수 있다.
다음은, 공진기, 인버터, 및 제 1 위상천이기가 조합되어 실장되는 패키지 구조에 대해 실시예들을 들어 보다 자세하게 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 패키지 구조를 나타내는 단면도이다.
도 2와 같이, 본 발명의 일 실시예에 따른 패키지 구조는 기판(10) 상에 형성된 공진기(20)를 커버링하는 캡핑 기판(30) 상에 적층으로 형성된 복수개의 인덕터들(50)을 포함하고 있다. 여기서, 복수개의 인덕터들(50)은 캡핑 기판(30)에 형성된 제 1 비어 콘택(32)을 통해 하부의 기판(10) 양측에 형성된 콘택 패드(18)와 전기적으로 연결될 수 있다. 다시, 콘택 패드(18)는 기판(10) 상에 형성된 공진기(20)의 하부 전극(22) 및 상부 전극(24)에 연결되어 있다. 예를 들어, 캡핑 기판(30) 상에 2개 이상 다수의 인덕터들(50)은 적층으로 형성되어 있어도 무방하다.
따라서, 본 발명의 일 실시예에 따른 패키지 구조는 공진기(20)를 커버링하 는 캡핑 기판(30) 상에 적어도 하나 이상의 인버터를 적층으로 형성하여 소자의 집적에 있어 평면 면적의 크기를 최소화할 수 있다.
공진기(20)는 공진현상(公賑現像)을 이용해서 특정 주파수의 전파(波)나 진동을 만들거나 검출하기 위한 장치로서, 하부 전극(22) 및 상부 전극(24)과 그들 사이에 형성된 압전체(piezoelectric material, 26)를 포함할 수 있다. 하부 전극(22) 및 상부 전극(24)은 기판(10) 상에 형성된 층간 절연막(12)에 의해 기판(10)으로부터 절연되어 있으며, 도전성이 우수한 금속물질을 포함할 수 있다. 또한, 압전체(26)는 외부의 기계적인 압력이 가해졌을 때 물질 내부에 분극이 유도되거나, 외부 전기장에 의하여 기계적인 변형이 일어나는 재료를 일컫는다. 압전체(26)에 약한 전류를 흘려주면 결정의 방향이나 결정의 크기에 따라 일정한 주파수를 가지고 진동을 하게 되는 데, 이 진동으로부터 특정 주파수의 전파를 필터링해 내도록 할 수 있다. 예를 들어, 압전체(26)는 PZT 페로브스카이트 결정구조를 가지는 Pb(Zr,Ti)O3의 조성을 갖는 물질로 이루어질 수 있다.
공진기(20)는 외부로부터 인가되는 전기 신호의 주파수에 대응하여 상하로 진동을 발생시킴에 따라 기판(10)에서 소정 높이로 이격되어 위치될 수 있다. 따라서, 공진기(20)는 기판(10)에 형성된 층간 절연층(12) 상에 형성되어 있고, 상기 기판(10)의 양측 가장자리에 지지되면서 트렌치(14) 상부에 걸쳐지게 형성되어 있다. 트렌치(14)는 공진기(20) 및 층간 절연층(12) 하부에 선행되어 형성된 희생 산화막이 제거됨으로서 형성된 빈 공간일 수 있다.
마찬가지로, 공진기(20)는 상부를 커버링하는 캡핑 기판(30)에 형성된 에어 갭(15)을 통해 상기 캡핑 기판(30)의 하부 표면으로부터 소정거리 이상으로 이격될 수 있다. 기판(10)과 캡핑 기판(30)은 각각 제 1 및 제 2 기판으로서, 공진기(20)를 개재하여 상하로 이격되어 형성되어 있을 수 있다.
또한, 상기 공진기(20) 양측으로 연장되는 상부 전극(24)과 하부 전극(22)상에 각각의 콘택 패드(18)가 형성되어 있으며, 콘택 패드(18)의 외측에는 기판(10)과 캡핑 기판(30)을 본딩시키는 본딩 패드(16)가 형성되어 있을 수 있다. 콘택 패드(18)는 캡핑 기판(30)을 관통하는 제 1 비어 콘택(32)에 연결되어 있고, 상기 캡핑 기판(30) 상부에 형성된 복수개의 인덕터들(50)에 전기적으로 연결될 수 있다.
인덕터(50)는 전류의 변화량에 비례하여 전압을 유도하는 코일로서, 공진기(20)와 함께 결합됨으로서 전류의 급격한 변화를 막고 전기적인 잡음을 걸러 특정 대역의 주파수를 필터링하는 필터의 핵심 부품이 될 수 있다. 복수개의 인덕터들(50)은 절연층(40) 내에 적층으로 형성될 수 있다. 절연체는 복수개의 인덕터(50) 사이에서 복수개의 층으로 이루어질 수 있다. 예를 들어, 절연층(40)는 캡핑 기판(30)상에서 제 1 인덕터들(52)을 절연시키는 제 1 절연층(42)와, 상기 제 1 절연층(42) 상에 형성된 제 2 절연층(44)와, 상기 제 2 절연층(44) 상에서 제 2 인덕터들(54)을 절연시키는 제 3 절연층(46)을 포함할 수 있다. 따라서, 복수개의 인덕터들(50)은 도 2의 제 1 절연층(42) 및 제 3 절연층(46)과 동일 레벨에서 스파이럴(spiral) 형태를 갖고 연결되어 있을 수 있다.
복수개의 인덕터들(50)은 캡핑 기판(30)에 형성된 제 2 절연층(44) 및 제 3 절연층(46)을 통과하면서 제 1 비어 콘택(32)의 상부로 연장되는 제 2 비어 콘택(34)에 연결되어 있을 수 있다. 또한, 공진기(20) 상부에서 제 2 절연층(44)을 관통하는 제 3 비어 콘택(36)에 의해 직렬 또는 병렬로 연결되어 있을 수 있다.
복수개의 인덕터들(50)은 하부의 공진기(20)가 형성된 기판(10) 상에 캡핑 기판(30)이 결합된 이후, 상기 캡핑 기판(30) 상에서 형성될 수 있다. 반면, 기판(10)과 캡핑 기판(30) 상에 각각 별도의 공정으로 공진기(20)와 복수개의 인덕터들(50)이 형성된 후, 기판(10)과 캡핑 기판(30)이 서로 결합될 수 있다. 이때, 캡핑 기판(30)을 관통하는 제 1 비어 콘택(32)은 복수개의 인덕터들(50)이 형성되기 전에 선행되어 형성될 수 있다.
따라서, 본 발명의 제 1 실시예에 따른 패키지 구조는 공진기(20)와 인덕터(50)를 수직방향에 대해 적층하여 위치됨으로 평면 면적 변화의 변화를 최소화할 수 있기 때문에 초소형 제품을 구현할 수 있다.
또한, 종래에 비해 양호도(high Q)가 높은 인덕터를 캡핑 기판에 적층으로 구현할 수 있기 때문에 필터의 삽입 손실을 줄이고, 최소의 면적과 고성능 소자를 구현할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 패키지 구조를 나타내는 단면도로서, 본 발명의 다른 실시예에 따른 패키지 구조는 공진기(20)를 커버링하는 캡핑 기판(30) 상에 접지 전극(59)과, 상기 접지 전극(59) 상에 형성된 제 1 위상천이기(56) 및 인버터들(50)을 포함할 수 있다.
제 1 위상천이기(56)는 수신파 또는 송신파의 위상을 바꾸어 주는 마이크로 스트립라인을 포함할 수 있다. 인덕터들(50)은 제 1 위상천이기(56)의 상부에서 제 3 절연층(46)에 의해 전기적으로 절연되어 있으며, 제 3 비어 콘택(36)을 통해 제 1 위상천이기(56)와 전기적으로 연결될 수 있다. 이때, 제 1 위상천이기(56)와 인덕터들(50)의 위치는 서로 바뀌어질 수 있으며, 그들 각각의 길이 또한 다양하게 가변되어 형성될 수 있다. 절연층(40)은 캡핑 기판(30) 상에서 접지 전극(59), 제 1 위상천이기(56), 인덕터들(50)을 절연시키는 제 1 내지 제 4 절연층(42, 44, 46, 48)을 포함할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 패키지 구조는 공진기(20)를 커버링하는 캡핑 기판(30) 상에 제 1 위상천이기(56)와 인덕터들(50)를 적층으로 형성하여 평면 면적의 크기를 최소화할 수 있다.
이와 같이 구성된 본 발명의 실시예들에 따른 패키지 구조는 다음의 두 가지 방법으로 형성될 수 있다.
먼저, 공진기(20)가 형성된 기판(10) 상에 캡핑 기판(30)을 형성하고, 상기 공진기(20)에서 상기 캡핑 기판(30) 상부로 연결되는 제 1 비어 콘택(32)을 형성한 후, 상기 캡핑 기판(30) 상에 제 2 절연층(44)에 의해 절연되는 제 1 위상천이기(56) 및 인덕터들(50)을 적층으로 형성할 수 있다.
그리고, 기판(10) 상에 공진기(20)를 형성하고, 제 1 비어 콘택(32)이 형성된 캡핑 기판(30) 상에 제 1 위상천이기(56) 및 인덕터들(50)을 형성한 후, 상기 기판(10)과 상기 캡핑 기판(30)을 서로 결합함으로서 상기 공진기(20), 제 1 위상천이기(56), 및 인덕터들(50)을 전기적으로 연결시킬 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 패키지 구조를 나타내는 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 패키지 구조는 도 3의 실시예에 따른 패키지 구조가 형성된 기판(10)을 PCB 기판(60) 상에 형성하고, 상기 PCB 기판(60) 상의 상기 기판(10)에 인접하는 전극 패드(62)와 제 2 비어 콘택(34)사이에 본딩 와이어(58)가 연결될 수 있다. 도시되지는 않았지만, 기판(10)은 도 3의 실시예에 따른 패키지 구조뿐만 아니라, 도 2의 실시예에서 개시된 패키지 구조가 형성된 것이 포함될 수 있다.
여기서, 기판(10)은 접착제에 의해 PCB 기판(60) 상에 고정될 수 있다. 전극 패드(62)는 기판(10)의 둘레에서 적어도 2개 이상으로 형성될 수 있으며, PCB 기판(60) 내부 또는 하부의 배선들(64a, 64b, 64c)으로 연결되어 있다. 본딩 와이어(58)는 각각의 말단이 고온으로 가열되면서 전극 패드(62) 및 제 2 비어 콘택(34)에 압착 고정될 수 있다. 도시되지는 않았지만, 제 2 비어 콘택(34)의 상부에 본딩 와이어(58)를 접촉 및 고정시키는 제 2 콘택 패드가 더 형성될 수도 있다. 나아가 적층으로 형성된 공진기(20), 인버터들(50), 및 제 1 위상천이기(56)로 이루어진 모듈이 복수개로 PCB 기판(60) 상에 나란히 설계될 경우 멀티밴드 필터가 구현될 수도 있다.
따라서, 본 발명의 또 다른 실시예에 따른 패키지 구조는 공진기(20) 및 인덕터들(50)이 적층으로 형성된 기판(10)이 PCB 기판(60) 상에 고정되고, 본딩 와이어(58)에 의해 상기 기판(10) 상에 형성된 소자들과 PCB 기판(60)이 전기적으로 연 결됨으로서 초소형 제품을 구현시킬 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 패키지 구조를 나타내는 단면도로서, 본 발명의 실시예에 다른 패키지 구조는 제 2 위상천이기(66)가 형성된 PCB 기판(60) 상에 도 2 또는 도 3의 실시예에 따른 패키지 구조가 형성된 기판(10)을 형성하고, 상기 기판(10) 상의 제 2 비어 콘택(34)과 전극 패드(62)간에 본딩 와이어(58)가 연결될 수 있다.
따라서, 본 발명의 또 다른 실시예에 따른 패키지 구조는 PCB 기판(60)에 형성된 제 2 위상천이기(66)를 적층으로 형성된 공진기(20), 인덕터(50), 제 1 위상천이기(56)가 형성된 기판(10)의 하부에 설계함에 따라 소자의 집적에 있어 평면의 면적을 최소화할 수 있기 때문에 초소형 제품을 구현시킬 수 있다.
나아가, 기판(10) 상에 형성된 제 1 위상천이기(56)와 별도의 제 2 위상천이기(66)를 PCB 기판(60) 상에 형성함에 따라 복수개의 주파수를 각각 송수신하도록 하여 통신할 수 있는 멀티 밴드 필터를 구현시킬 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 패키지 구조를 나타내는 단면도이다.
도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 패키지 구조는 도 2 또는 도 3의 실시예에 따른 패키지 구조가 형성된 기판(10) 상에서 노출되는 제 2 비어 콘택(34)과, PCB 기판(60) 상에 형성된 전극 패드(62)가, 솔더 볼(68)에 의해 전기적으로 접속될 수 있다. 기판(10)에 형성된 제 3 절연층(46)과 인덕터들(50)은 PCB 기판(60)에 근접되도록 상기 기판(10)이 뒤집어져 위치될 수 있다. 제 2 비어 콘택(34)과 전극 패드(62)는 1대1 대응되는 크기로 각각 기판(10) 및 PCB 기판(60) 상에 형성될 수 있다. 전극 패드(62)는 기판(10)의 둘레에서 적어도 2개 이상으로 형성될 수 있으며, PCB 기판(60) 내부 또는 하부의 배선들(64a, 64b, 64c)으로 연결되어 있다.
따라서, 본 발명의 또 다른 실시예에 따른 패키지 구조는 적층 구조의 공진기(20), 제 1 위상천이기(56), 및 인덕터들(50)이 형성된 기판(10)을 PCB 기판(60)에 대향시켜 전기적으로 접속시킬 수 있기 때문에 초소형 제품을 구현할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 패키지 구조를 나타내는 단면도로서, 본 발명의 또 다른 실시예에 따른 패키지 구조는 도 2 또는 도 3의 실시예에 따른 패키지 구조가 형성된 기판(10)을 제 2 위상천이기(66)가 형성된 PCB 기판(60)에 대향시키면서 솔더 볼(68)에 의해 전기적으로 접속하여 멀티 밴드 필터를 구현시킬 수 있다. 복수개의 소자들이 적층됨에 따라 패키지 높이에 대응되는 입체적인 크기는 증가되더라도 평면의 면적은 증가되지 않을 수 있다.
따라서, 본 발명의 실시예에 따른 패키지 구조는 공진기(20), 제 1 위상천이기(56), 인덕터(50)가 적층으로 형성된 기판(10)을 뒤집어 PCB 기판(60)에 형성된 제 2 위상천이기(66) 상에 솔더 볼(68)로 고정시킬 수 있기 때문에 소자의 집적에 있어 평면 크기를 최소화할 수 있다.
결국, 본 발명의 실시예들에 따른 패키지구조는 상술한 바와 같이 소자의 집적에 있어 평면 크기를 최소화할 수 있을 뿐만 아니라, 부품 제조의 단가를 절감시킬 수도 있다. 이 분야에 종사하는 통상의 지식을 가진 자라면, 상술한 본 발명 의 기술적 사상에 기초하여 용이하게 이러한 변형된 실시예를 구현할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 패키지 구조에서 요구되는 각종 소자들의 연결관계를 설명하기 위해 나타낸 일반적인 필터의 회로도.
도 2는 본 발명의 일 실시예에 따른 패키지 구조를 나타내는 단면도.
도 3은 본 발명의 다른 실시예에 따른 패키지 구조를 나타내는 단면도.
도 4 내지 도7은 본 발명의 또 다른 실시예에 따른 패키지 구조를 나타내는 단면도들.

Claims (10)

  1. 제 1 기판;
    상기 제 1 기판 상에 형성된 제 1 소자;
    상기 제 1 기판 상에서 에어 갭을 갖고 상기 제 1 소자를 커버링 하는 제 2 기판;
    상기 제 2 기판을 관통하여 상기 제 1 소자에 연결되는 제 1 비어 콘택; 및
    상기 제 1 비어 콘택과 전기적으로 연결되고 상기 제 2 기판 상에 적층되는 적어도 하나의 제 2 소자를 포함하는 패키지 구조.
  2. 제 1 항에 있어서,
    상기 제 1 기판과 상기 제 2 기판 사이에서 상기 제 1 소자와 상기 제 1 비어 콘택을 연결하는 콘택 패드를 더 포함하는 패키지 구조.
  3. 제 1 항에 있어서,
    제 1 소자는 공진기를 포함하고, 제 2 소자는 인덕터 또는 제 1 위상천이기 중 적어도 하나를 포함하는 패키지 구조.
  4. 제 3 항에 있어서,
    상기 제 1 위상천이기와 상기 인덕터 사이를 전기적으로 절연시키는 절연층 을 더 포함하는 패키지 구조.
  5. 제 4 항에 있어서,
    상기 제 1 위상천이기 및 상기 인덕터를 상기 제 1 비어 콘택과 전기적으로 연결시키면서 상기 절연층의 상부로 노출되는 제 2 비어 콘택을 더 포함하는 패키지 구조.
  6. 제 5 항에 있어서,
    상기 절연막에 의해 전기적으로 절연되는 제 1 위상천이기 및 상기 인덕터를 연결하는 제 3 비어 콘택을 더 포함하는 패키지 구조.
  7. 제 5 항에 있어서,
    상기 제 1 기판이 지지되는 PCB 기판과, 상기 PCB 기판 상에 형성된 전극 패드와, 상기 전극 패드에서 상기 제 2 비어 콘택을 연결하는 본딩 와이어를 포함하는 패키지 구조.
  8. 제 7 항에 있어서,
    상기 PCB 기판은 제 2 위상천이기 및 인덕터를 중 적어도 어느 하나를 더 포함하는 패키지 구조.
  9. 제 5 항에 있어서,
    상기 제 1 기판에 대향되는 PCB 기판과, 상기 PCB 기판 상에 형성된 전극 패드와, 상기 제 2 비어 콘택을 연결하는 솔더 볼을 포함하는 패키지 구조.
  10. 제 9 항에 있어서,
    상기 PCB 기판은 제 2 위상천이기 및 인덕터들 중 적어도 어느 하나를 더 포함하는 패키지 구조.
KR1020090098237A 2009-10-15 2009-10-15 패키지 구조 KR20110041179A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090098237A KR20110041179A (ko) 2009-10-15 2009-10-15 패키지 구조
US12/765,619 US20110090651A1 (en) 2009-10-15 2010-04-22 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098237A KR20110041179A (ko) 2009-10-15 2009-10-15 패키지 구조

Publications (1)

Publication Number Publication Date
KR20110041179A true KR20110041179A (ko) 2011-04-21

Family

ID=43879144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098237A KR20110041179A (ko) 2009-10-15 2009-10-15 패키지 구조

Country Status (2)

Country Link
US (1) US20110090651A1 (ko)
KR (1) KR20110041179A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031431A (ko) * 2015-09-11 2017-03-21 삼성전기주식회사 음향 공진기 및 이를 포함하는 필터
US10135421B2 (en) 2016-08-11 2018-11-20 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device
KR20220046813A (ko) * 2020-10-08 2022-04-15 삼성전기주식회사 탄성파 필터 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120236510A1 (en) * 2011-03-18 2012-09-20 Navman Wireless OEM Solutions LP Apparatus for managing heat distribution in an oscillator system
CN105794107B (zh) * 2013-12-27 2018-12-25 株式会社村田制作所 弹性波装置以及其制造方法
TWI590735B (zh) 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US10021790B2 (en) * 2016-02-26 2018-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with internal wire fence shielding
KR102591624B1 (ko) * 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지
US10582609B2 (en) 2017-10-30 2020-03-03 Qualcomm Incorporated Integration of through glass via (TGV) filter and acoustic filter
CN109786270B (zh) * 2018-12-10 2020-05-12 贵州中科汉天下微电子有限公司 一种封装器件及其制造方法
CN111010101A (zh) * 2019-03-12 2020-04-14 天津大学 带弧形结构的薄膜封装的mems器件组件及电子设备
US20230101228A1 (en) * 2021-09-24 2023-03-30 RF360 Europe GmbH Package comprising an acoustic device and a cap substrate comprising an inductor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5430613A (en) * 1993-06-01 1995-07-04 Eaton Corporation Current transformer using a laminated toroidal core structure and a lead frame
JP2856193B2 (ja) * 1997-05-15 1999-02-10 日本電気株式会社 マルチチップモジュールの実装構造体
US6396712B1 (en) * 1998-02-12 2002-05-28 Rose Research, L.L.C. Method and apparatus for coupling circuit components
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
KR100842389B1 (ko) * 1999-09-02 2008-07-01 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6611434B1 (en) * 2000-10-30 2003-08-26 Siliconware Precision Industries Co., Ltd. Stacked multi-chip package structure with on-chip integration of passive component
US6710681B2 (en) * 2001-07-13 2004-03-23 Agilent Technologies, Inc. Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
KR100666693B1 (ko) * 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
US7471520B2 (en) * 2005-03-10 2008-12-30 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Impedance matching external component connections with uncompensated leads
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
TWI302027B (en) * 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US8173906B2 (en) * 2007-02-07 2012-05-08 Raytheon Company Environmental protection coating system and method
JP5153574B2 (ja) * 2007-11-05 2013-02-27 パナソニック株式会社 実装構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031431A (ko) * 2015-09-11 2017-03-21 삼성전기주식회사 음향 공진기 및 이를 포함하는 필터
US10135421B2 (en) 2016-08-11 2018-11-20 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device
KR20220046813A (ko) * 2020-10-08 2022-04-15 삼성전기주식회사 탄성파 필터 장치

Also Published As

Publication number Publication date
US20110090651A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
KR20110041179A (ko) 패키지 구조
US7675154B2 (en) RF module with multi-stack structure
JP6249020B2 (ja) 高周波モジュール
US9385686B2 (en) Acoustic wave device
US11825603B2 (en) High-frequency module
WO2013146374A1 (ja) 弾性波装置及びその製造方法
JP6406266B2 (ja) 高周波モジュール
WO2014168162A1 (ja) 高周波モジュール
EP2903159B1 (en) Acoustic wave filter device and duplexer
JP6183461B2 (ja) 高周波モジュール
JP2007110202A (ja) 複合フィルタチップ
JP6187583B2 (ja) 高周波モジュール
CN106533385A (zh) 声波谐振器及包括该声波谐振器的滤波器
KR20210052243A (ko) 고주파 모듈 및 통신 장치
JP2007043675A (ja) モノリシックデュープレクサおよびその製造方法
JP6909060B2 (ja) 電子部品
JP6368091B2 (ja) モジュール
CN111740722A (zh) 滤波器和射频通信设备
JP6398978B2 (ja) 高周波モジュール
JPH0697761A (ja) 分波器及びその製造方法
WO2022260015A1 (ja) 高周波モジュール及び通信装置
WO2023026812A1 (ja) 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2020134665A1 (zh) 控制电路与声波滤波器的集成方法和集成结构
JP5660223B2 (ja) 分波装置
CN212627826U (zh) 滤波器和射频通信设备

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application