KR100666693B1 - 모놀리식 듀플렉서 - Google Patents

모놀리식 듀플렉서 Download PDF

Info

Publication number
KR100666693B1
KR100666693B1 KR20040096120A KR20040096120A KR100666693B1 KR 100666693 B1 KR100666693 B1 KR 100666693B1 KR 20040096120 A KR20040096120 A KR 20040096120A KR 20040096120 A KR20040096120 A KR 20040096120A KR 100666693 B1 KR100666693 B1 KR 100666693B1
Authority
KR
South Korea
Prior art keywords
substrate
filter
fabricated
insulating layer
metal layer
Prior art date
Application number
KR20040096120A
Other languages
English (en)
Other versions
KR20060057070A (ko
Inventor
송인상
하병주
김덕환
홍석우
윤석출
남광우
심동하
박해석
박윤권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040096120A priority Critical patent/KR100666693B1/ko
Priority to US11/262,889 priority patent/US7663450B2/en
Priority to DE200560018888 priority patent/DE602005018888D1/de
Priority to AT05024698T priority patent/ATE455393T1/de
Priority to EP20050024698 priority patent/EP1659688B1/en
Priority to CNB2005101248804A priority patent/CN100474773C/zh
Priority to JP2005338921A priority patent/JP4316557B2/ja
Publication of KR20060057070A publication Critical patent/KR20060057070A/ko
Application granted granted Critical
Publication of KR100666693B1 publication Critical patent/KR100666693B1/ko
Priority to US12/647,188 priority patent/US8720023B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

모놀리식 듀플렉서가 개시된다. 본 모놀리식 듀플렉서는, 기판, 기판 상부 표면 상의 소정의 제1영역에 제작된 송신단필터, 기판 상부 표면 상의 소정의 제2영역에 제작된 수신단필터, 기판 상부 표면 상의 소정 영역에 결합되어 송신단필터 및 수신단필터를 밀봉상태로 패키징 하는 패키징 기판, 및, 패키징 기판의 일표면 상에 제작되어 송신단필터 및 수신단필터와 각각 연결되며, 송신단필터 및 수신단필터 상호 간의 신호유입을 차단하는 위상천이부를 포함한다. 이에 따라, 초소형, 고성능 듀플렉서를 구현할 수 있게 된다.
듀플렉서, 필터, 위상천이부, 패키징 기판, 트리밍 인덕터

Description

모놀리식 듀플렉서 {Monolithic duplexer}
도 1은 종래의 방법으로 제조된 듀플렉서의 구성을 나타내는 수직단면도,
도 2는 본 발명의 일실시예에 따른 모놀리식 듀플렉서(Monolithic duplexer)의 구성을 나타내는 수직단면도,
도 3은 도 2의 모놀리식 듀플렉서의 구성을 나타내는 수평단면도,
도 4는 도 2의 모놀리식 듀플렉서에서 사용되는 필터 구성의 일예를 나타내는 모식도,
도 5는 도 4의 필터를 사용한 모놀리식 듀플렉서의 구성을 나타내는 수평단면도,
도 6a 내지 도 6e는 도 4의 필터를 제조하는 제조과정을 나타내는 수직단면도,
도 7a 내지 도 7f는 위상천이부(phase shifter)를 포함한 패키징 기판(packaging substrate)의 제조과정을 나타내는 수직단면도, 그리고,
도 8은 본 발명의 또다른 실시예에 따른 모놀리식 듀플렉서의 구성을 나타내는 수직단면도이다.
* 도면 주요 부분에 대한 부호의 설명 *
100 : 기판 200 : 패키징 기판
210 : 위상천이부 220 : 연결부
230 : 본딩층 300 : 송신단필터
400 : 수신단필터 310 내지 340 : 직렬공진기
350, 360 : 병렬공진기 370 : 트리밍인덕터
본 발명은 모놀리식 듀플렉서(Monolithic duplexer)에 관한 것으로, 보다 상세하게는, 하나의 기판 상에 제작된 공진기(resonator) 및 트리밍 인덕터(trimming inductor)를 포함하는 송수신단 필터, 패키징 기판(packaging substrate) 상에 제작되어 송수신단 필터 간의 신호간섭을 방지하는 위상천이부(phase shifter)를 포함하는 모놀리식 듀플렉서 및 그 제조방법에 관한 것이다.
듀플렉서란 필터(Filter)를 복합적으로 이용하는 대표적인 소자의 한 종류로써, 주파수 분할 방식(FDD)방식으로 구현되는 통신 시스템에서 하나의 안테나를 통하여 송신되는 신호 및 수신되는 신호를 적절하게 분기함으로써, 같은 안테나를 효율적으로 공유할 수 있도록 하는 역할을 하는 소자이다.
듀플렉서는 기본적으로 송신단 필터, 수신단 필터를 포함한다. 송신단 필터는 송신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터(Band Pass Filter), 수신단 필터는 수신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터를 의미한다. 각 필터에서 소정 주파수 대역 신호만을 통과시켜줌으로써 하나의 안테나를 효 율적으로 공유할 수 있게 된다. 이러한 듀플렉서는 무선통신을 수행하는 각종 RF 기기에서 주로 사용된다.
특히, 휴대전화의 경우, 그 기능 및 사이즈의 측면에서 보급초기보다 현저하게 개량되어 보급되고 있다. 즉, 최근에는 초소형, 고감도, 다기능 휴대전화가 개발되어 보급되고 있다. 이에 따라, 휴대전화에서 사용되는 필터, 또는 듀플렉서도 소형, 경량으로 제조될 것이 요구되고 있다. 이를 해결하기 위해, 최근에는 MEMS (Micro-Electro-Mechanical Systems)기술을 이용하여 제작된 FBAR(Film Bulk Acoustic Resonator)가 필터 또는 듀플렉서 제조에 사용되고 있다. FBAR은 최소한의 비용으로 대량 생산이 가능하며, 최소형으로 구현할수 있다는 장점이 있다. 또한, 필터의 주요한 특성인 높은 품질계수(Quality Factor: Q)값을 구현하는 것이 가능하고, 마이크로주파수 대역에서도 사용이 가능하며, 특히 PCS(Personal Communication System)와 DCS(Digital Cordless System) 대역까지도 구현할 수 있다는 장점을 가지고 있다.
한편, 송신단 필터 및 수신단 필터를 통해 송수신되는 신호의 주파수는 그 차이가 미미하므로, 상호간의 간섭에 의해 민감하게 반응한다. 이에 따라 상호간의 신호간섭이 일어날 수 있다. 이를 해결하기 위해, 듀플렉서는 송수신단 필터를 상호 격리시키는 위상천이부(Phase shifter)를 추가하는 것이 일반적이다. 위상천이부는 통상적으로 커패시터 및 인덕터의 조합으로 구현되어, 송신 신호 및 수신 신호의 주파수 위상차를 90°가 되도록 하여 상호간에 영향을 주는 것을 방지하도록 한다.
도 1은 종래 기술로 제조된 듀플렉서의 구성을 나타내는 수직 단면도이다. 도 1에 따르면, 종래의 듀플렉서는 인쇄회로기판(PCB : 10), 위상천이부(20), 송신단필터(30), 및, 수신단필터(40)를 포함한다. 이 경우, 위상천이부(20), 송신단필터(30), 수신단필터(40)는 각각 별도의 소자로 제작되어, 인쇄회로기판(10) 상에 본딩되며, 송수신단필터(30, 40) 및 위상천이부(20) 간의 연결은 와이어 본딩(wire bonding) 방식을 통해 이루어지게 된다. 도 1의 방식으로 제작된 듀플렉서에 따르면, 각 내부소자가 별도로 제작되는 과정에서, 각각 패키징이 이루어진 후에 하나로 결합되게 된다. 이에 따라, 전체 제조 공정이 복잡하며, 최종 제작된 듀플렉서의 크기도 증대된다는 문제점이 있었다. 또한, 와이어 본딩 방식으로 상호 연결되므로, 와이어부분에서의 기생성분으로 인해 신호손실이 발생하게 된다는 문제점도 있었다. 결과적으로, 도 1에서의 듀플렉서는 휴대전화와 같은 소형, 고성능 장비에 사용하기에 불리하다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 단일 기판 상에 필터를 제작하고, 필터간의 신호간섭을 방지하는 위상천이부를 패키징 기판에 제작한 후 이를 이용하여 패키징함으로써 소형으로 제작되는 모놀리식 듀플렉서 및 그 제조방법을 제공함에 있다.
본 발명의 또다른 목적은, 필터 내부에서 하나의 트리밍 인덕터를 사용함으로써 소형으로 제작되는 모놀리식 듀플렉서 및 그 제조방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 모놀리식 듀플렉서는, 기판, 상기 기판 상부 표면 상의 소정의 제1영역에 제작된 송신단필터, 상기 기판 상부 표면 상의 소정의 제2영역에 제작된 수신단필터, 상기 기판 상부 표면 상의 소정 영역에 결합되어 상기 송신단필터 및 상기 수신단필터를 밀봉상태로 패키징 하는 패키징 기판, 및, 상기 패키징 기판의 일표면 상에 제작되어 상기 송신단필터 및 상기 수신단필터와 각각 연결되며, 상기 송신단필터 및 상기 수신단필터 상호 간의 신호유입을 차단하는 위상천이부를 포함한다.
이 경우, 상기 패키징 기판은, 하부 표면 상의 소정 영역이 식각되어 형성된 제1공동부를 포함하며, 상기 제1공동부 내부에 상기 송신단 필터 및 상기 수신단 필터가 위치하도록 상기 기판 상부 표면과 결합하게 된다.
바람직하게는, 상기 위상천이부는, 상기 패키징 기판의 하부 표면 상에서 상기 제1공동부 내부에 제작될 수 있다.
본 발명의 또다른 실시예에 따르면, 상기 패키징 기판은, 상기 패키징 기판의 상하부를 관통하는 적어도 하나의 연결전극을 더 포함할 수 있다. 이 경우, 상기 위상천이부는 상기 패키징 기판의 상부 표면 상에 제작되어 상기 적어도 하나의 연결전극을 통해 상기 송신단 필터 및 상기 수신단 필터에 각각 연결될 수 있다.
한편, 상기 송신단 필터 및 상기 수신단 필터 중 적어도 하나는, 상기 기판 상부 표면 상에서 직렬로 연결된 상태로 제작된 복수개의 직렬공진기, 상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 사이에 형성되는 적어도 하나의 노드에 각각 연결되는 적어도 하나의 병렬공진기, 및, 상기 기판 상부 표면 상 에 제작되어, 상기 적어도 하나의 병렬공진기에 각각 연결되는 적어도 하나의 트리밍 인덕터를 포함할 수 있다.
또한 바람직하게는, 상기 송신단 필터 및 상기 수신단 필터 중 적어도 하나는, 상기 기판 상부 표면 상에서 직렬로 연결된 상태로 제작된 복수개의 직렬공진기, 상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 중 하나의 공진기의 일측에 형성되는 제1노드에 연결된 제1 병렬공진기, 상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 중 하나의 공진기의 일측에 형성되는 제2노드에 연결된 제2 병렬공진기, 및, 상기 기판 상부 표면 상에 제작되어, 일측이 상기 제1 및 제2 병렬공진기와 각각 공통적으로 연결되는 트리밍 인덕터를 포함할 수 있다.
한편, 상기 복수개의 직렬공진기, 상기 제1 병렬공진기, 및 상기 제2병렬공진기 중 적어도 하나는, 상기 기판 상부 표면의 소정 영역에 형성된 제2공동부(cavity), 및 상기 제2공동부 내부의 바닥면과 소정거리 이격된 위치에서, 제1전극, 압전막, 및 제2전극이 차례로 적층된 구조로 형성되는 공진부를 포함하는 것이 바람직하다.
바람직하게는, 상기 트리밍 인덕터는, 상기 압전막 상부 표면에서 상기 제2전극이 소정의 코일 형태로 패터닝됨으로써 제작될 수 있다.
또한 바람직하게는, 상기 위상천이부는, 절연층 및 메탈층이 차례로 적층됨으로써 구현된 LC병렬회로로써, 상기 송신단필터 및 상기 수신단필터로 입력되는 신호의 주파수 위상차가 90°가 되도록 할 수 있다.
보다 바람직하게는, 상기 위상천이부는, 상기 패키징 기판의 일표면상에 적층된 제1절연층, 상기 제1절연층 상의 소정 영역에 적층된 제1메탈층, 상기 제1메탈층의 일부를 제외한 나머지 영역 및 상기 제1절연층 상부에 적층된 제2절연층, 상기 제1메탈층 상부에 적층된 상기 제2절연층 영역 상에 적층된 제2메탈층, 상기 제1절연층 상부에 적층된 상기 제2절연층 영역 상에 적층된 제3메탈층, 상기 제3메탈층 상부에 적층된 유기절연막, 및, 상기 유기절연막 상부에 코일형태로 적층된 제4메탈층을 포함할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 2는 본 발명의 일실시예에 따른 듀플렉서의 구성을 나타내는 수직 단면도이다. 도 2에 따르면, 본 듀플렉서는 기판(100), 패키징 기판(200), 위상천이부(210), 송신단필터(300), 및, 수신단필터(400)를 포함한다.
기판(100)은 통상적인 실리콘 기판이며, 기판(100) 상부 표면 상에는 송신단필터(300) 및 수신단필터(400)가 제작된다. 송신단필터(300) 및 수신단필터(400)는 상술한 바와 같이 소정 주파수 대역 내의 신호만을 필터링하여 통과시키는 밴드패스필터이다. 이 경우, 주파수 통과 대역을 조정하기 위해서, 복수개의 FBAR(Film Bulk Acoustic Resonator)를 직렬 및 병렬로 연결하여 필터로써 사용하는 것이 일반적이다. 한편, 송신단필터(300) 및 수신단필터(400)는 필터 자체의 주파수 통과대역보다 고대역에서의 신호를 감쇄(attenuation)시켜 주파수 특성을 향상시키기 위해서, 트리밍 인덕터(trimming inductor : 미도시)를 포함하는 것이 바람직하다. 송신단필터(300) 및 수신단필터(400)의 연결구조 및 단면구조 등에 대해서는 후술 한다.
패키징 기판(200)은 기판(100) 상부 표면의 소정 영역에 결합하여 송신단필터(300) 및 수신단필터(400)를 밀봉한다. 이 경우, 패키징 기판(200)의 표면 중 기판(100) 상부표면과 결합하는 측의 표면을 식각하여 제1공동부(cavity : 211)를 제작할 수 있다. 이에 따라, 제1공동부(211) 내부에 송신단필터(300) 및 수신단필터(400)가 위치하도록 기판(100)과 결합한다. 이 경우, 본딩층(230)을 패키징 기판(200) 및 기판(100) 양측에 적층하여, 이를 이용하여 양측을 본딩결합시킬 수 있다.
한편, 위상천이부(210)는 패키징 기판(200) 측에 제작되어, 연결부(220)를 통해 송신단필터(300) 및 수신단필터(400)와 각각 연결된다. 위상천이부(210)는 커패시터 및 코일을 순차적으로 적층한 LC병렬회로로써 구현될 수 있다. 즉, 커패시터 및 코일을 순차적으로 적층하여 LC 병렬회로를 구성하여 송신단필터(300) 및 수신단필터(400)각각의 통과신호 90°의 위상차이를 가지게 한다. 즉, 송신단신호가 sinθ인 경우, 90˚위상차가 생겨 수신단 신호는 cosθ( ∵ sin(90+θ)=cosθ )가 된다. sinθ*cosθ=0 이므로, 결과적으로 상호간에 영향을 미치지 않게 된다. 한편, 도 2에서는 위상천이부(210)가 패키징 기판(200)의 하부 표면 상에 제작되었지만, 본 발명의 또다른 실시예에 따르면 위상천이부(210)는 패키징 기판(200) 상부 표면에 제작될 수도 있다. 본 발명의 또다른 실시예에 대해서는 후술한다.
연결부(220)는 통상의 도전물질을 이용하여 제작할 수 있다. 바람직하게는 범핑(Bumping) 방식을 이용하여 금(gold), 솔더(solder), 혹은 기타 금속 등의 소 재로 수십 μm 크기에서 수백 μm 크기의 돌기 형태의 외부접속단자, 즉, 도전성 범프(Bump)를 제작함으로써, 연결부(220)로 사용할 수 있다. 범핑 방식으로 연결시킨 경우, 와이어 본딩 방식에 의해 연결할 때보다 전기선로의 경로가 단축되기 때문에, 전기저항 및 전기적 잡음을 감소시켜 전기적 성능이 향상될 수 있다.
도 3은 도 2의 듀플렉서의 구성을 나타내는 수평단면도이다. 도 3에 따르면, 본 듀플레서의 기판(100) 상부의 일정 영역에는 송신단필터(300) 및 수신단필터(400)가 제작된다. 이 경우, 송신단필터(300) 및 수신단필터(400)는 각각 복수개의 FBAR(301, 401), 및, 트리밍 인덕터(302, 303, 402, 403)를 포함한다. 즉, 단일 기판(100) 상에서 복수개의 FBAR(301, 401), 및, 트리밍 인덕터(302, 303, 402, 403)가 동일물질로 동일공정을 통해 제작되게 된다. 이에 따라, 각 소자의 패키징에 필요한 면적이 줄어들게 되므로 전체 소자 사이즈를 줄일 수 있게 된다. 한편, 패키징 기판(200)은 기판(100) 가장자리의 결합영역(230)에 결합하여 송신단필터(300) 및 수신단필터(400)를 밀봉시키게 된다. 이에 따라, 패키징 기판(200)측에 제작되는 위상천이부(210)도 양 필터(300, 400) 상측에 위치한 상태로 양 필터(300, 400)와 결합하게 된다. 결과적으로, 위상천이부(210)가 차지하는 면적이 줄어들게 되므로 전체 소자 사이즈가 더 줄어들게 된다.
도 4는 도 2의 듀플렉서에서 사용되는 필터 구성의 일예를 나타내는 모식도이다. 도 2의 듀플렉서에 사용되는 송신단필터(300) 및 수신단필터(400) 중 적어도 하나는 도 4의 구성을 가질 수 있다. 즉, 필터는 직렬로 연결된 복수개의 FBAR(310 내지 340 : 이하, 직렬공진기라 한다), 소정의 직렬공진기의 일측에 형성되는 노드 에 각각 연결되는 복수개의 FBAR(350, 360 : 이하, 병렬공진기라 한다), 및, 일측이 각 병렬공진기와 연결된 트리밍 인덕터(370)를 포함한다.
도 4에서와 같이 직렬공진기 및 병렬공진기가 조합되어 구현된 필터의 동작원리를 구체적으로 예를 들어 설명하면 다음과 같다. 이 경우, 직렬공진기의 반공진 주파수(anti-resonance frequency) 및 공진주파수가 각각 주파수 f1 및 f2이고, 병렬공진기의 반공진 주파수 및 공진주파수가 각각 주파수 f3 및 f4인 경우를 예로 들 수 있다. 이러한 상태에서, 직렬공진기 또는 병렬공진기의 주파수 특성을 조정하여 병렬공진기의 반공진주파수(f3)가 직렬공진기의 공진주파수(f2)와 일치하도록 하면, 주파수 대역 f1 내지 f4 사이의 신호만을 통과하는 밴드패스필터로써 동작하게 된다. 이 경우, 밴드패스필터의 공진주파수는 f2 (=f3)가 된다. 한편, 트리밍 인덕터(370)는 병렬공진기(350, 360) 각각의 일측과 공통적으로 연결된다. 이 경우, 복수개의 트리밍 인덕터(370)를 각 병렬공진기(350, 360)에 각각 연결할 때보다 소자 사이즈가 줄어들게 된다는 효과가 있다.
도 5는 도 4의 필터를 사용한 듀플렉서의 구성을 나타내는 수평 단면도이다. 도 5에 따르면, 송신단필터(300') 및 수신단필터(400')는 각각 복수개의 직렬공진기, 복수개의 병렬공진기 및 하나의 트리밍 인덕터를 포함하게 된다. 위상천이부(210)는 도 3과 마찬가지로 패키징 기판(200) 측에 제작되어, 패키징 기판(200)이 기판(100) 가장자리의 결합영역(230)에 본딩되면, 각 필터(300', 400')와 결합하게 된다.
도 6a 내지 도 6e는 도 4의 필터를 제조하는 제조과정을 설명하기 위한 수직 단면도이다. 도 4에 도시된 필터는 복수개의 직렬공진기(310 내지 340), 복수개의 병렬공진기(350, 360), 및, 하나의 트리밍 인덕터(370)를 모두 포함하므로, 수직 단면도 상에서 전체 필터 구성을 도시하는 것은 한계가 따른다. 따라서, 도 6a 내지 도 6e에서는 하나의 병렬공진기(350) 및 트리밍 인덕터(370) 부분만을 도시하면서, 전체 필터 제작공정을 설명한다.
먼저, 도 6a에서 기판(100) 상부 표면에 전면적으로 절연막(351)을 증착한다. 절연막(351)이란 기판(100) 상에 제작되는 소자와 기판(100)을 전기적으로 격리시키기 위한 부분이다. 절연막(351)을 형성하는 절연물질로는 이산화규소(SiO2)이나 산화알루미늄(Al2O2) 등을 사용할 수 있다. 한편, 절연막(351)을 기판(100)상에 증착하기 위한 증착방법은 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)법이나 에바포레이션(Evaporation)법 등이 사용될 수 있다.
다음으로, 도 6b에 도시된 바와 같이, 절연막(351) 상부 표면에 하부전극(352)을 증착한 후, 패터닝하여 소정 부분의 절연막(351)을 노출시킨다. 하부전극(352)은 금속과 같은 통상의 도전물질을 이용하여 형성한다. 구체적으로는, 알루미늄(Al), 텅스텐(W), 금(Au), 백금(Pt), 니켈(Ni), 티탄(Ti), 크롬(Cr), 팔라듐(Pd) 및 몰리브덴(Mo) 등을 사용할 수 있다.
다음으로, 도 6c에 도시된 바와 같이, 노출된 절연막(351) 및 하부전극(352) 상부 표면에 전면적으로 압전막(353)을 증착한다. 압전막(353)이란 전기적 에너지를 탄성파 형태의 기계적 에너지로 변환하는 압전효과를 일으키는 부분이다. 압전 막(353)을 형성하는 압전물질로는 질화알루미늄(AlN), 산화아연(ZnO) 등이 사용될 수 있다.
다음으로, 도 6d에 도시된 바와 같이, 압전막(353) 상부에 메탈을 적층한 후 패터닝하여 상부전극(354) 및 메탈층(355)을 제작한다. 이에 따라, 상부전극(354)은 하부전극(352) 및 압전막(353)과 함께 공진부(359)를 형성한다. 한편, 공진부(359)를 형성하는 부분 이외의 압전막(353) 상에서 원형 또는 사각형으로 패터닝된 메탈층(355)으로 트리밍 인덕터(370)를 구현할 수 있다. 이 경우, 하부전극(352)은 공진부(359) 및 트리밍 인덕터(370)를 전기적으로 연결하는 연결라인의 역할을 하게 된다.
다음으로, 도 6e에 도시된 바와 같이, 공진부(359) 하부의 기판(100)을 식각하여 제2공동부(356)를 제작함으로써, 에어갭형 FBAR(Film Bulk Acoustic Resonator)을 제작할 수 있다. 이러한 방식으로 제작된 에어갭형 FBAR이 하나의 병렬공진기(350)로써 동작하게 된다. 한편, 제2공동부(356) 제작을 위해서 기판(100) 하부를 식각하여 비아홀(357)을 제작한다. 기판(100) 하부에 비아홀(357)을 제작한 경우에는 비아홀(357)을 통해 유입되는 이물질을 방지하기 위해서 별도로 하부 패키징 기판(358)을 접합할 수 있다. 접합방법은, 접착제이용방법 또는 유테틱본딩방법 등을 사용할 수 있다. 한편, 나머지 직렬공진기(310 내지 340), 병렬공진기(360)도 이와 동일한 과정으로 동시에 제작될 수 있다. 즉, 하나의 기판(100) 상에서 메탈막을 적층한 후 소정 형태로 패터닝함으로써, 직렬공진기(310 내지 340) 및 병렬공진기(350, 360)의 하부전극을 제작하고, 각 공진기 위치에 압전막 및 상부전 극을 차례로 적층하여 도 4와 같은 구조의 필터를 제작할 수 있게 된다.
한편, 도 7a 내지 도 7f는 도 2의 듀플렉서에서 사용되는 위상천이부(210)의 일예를 제조하는 제조과정을 나타내는 수직단면도이다. 먼저, 도 7a와 같이, 패키징 기판(200)의 일표면을 식각하여 소정 깊이 및 면적을 가지는 공동부(211)를 제작한다.
다음으로, 도 7b와 같이 공동부(211) 내부의 패키징 기판(200) 표면에 제1절연층(212)을 적층한다. 그리고 나서, 제1절연층(212) 상부 표면의 일정 영역에 제1메탈층(213)을 적층한다. 제1메탈층(213)은 금(Au), 크롬(Cr)등을 전기도금하여 제조할 수 있다. 한편, 제1절연층(212)은 제1메탈층(213) 및 패키징 기판(200)을 상호 절연시키기 위한 것이다.
다음으로, 도 7c와 같이, 공동부(211) 내부 영역에 소정의 제2절연층(214)을 적층한다. 제2절연층(214)의 재료로는 질화실리콘(Si3N4)등이 사용될 수 있다. 보다 구체적으로 설명하면, PECVD (Plasma Enhanced Chemical Vapor Deposition)방법 등을 이용하여 제2절연층(214)을 제1절연층(212) 및 제1메탈층(213)의 상부 전면에 증착시킨 다음, 반응성 이온 에칭(Reactive-ion etching: RIE) 공정 등을 이용하여 제1메탈층(213) 상부에 증착된 제2절연층(214) 일부를 제거한다. 이에 따라, 제1메탈층(213)의 일부가 외부로 노출되어, 외부단자와 연결가능해진다.
다음으로, 도 7d와 같이, 제2절연층(214) 표면 상의 일정영역에 제2메탈층(215) 및 제3메탈층(216)을 적층한다. 제1메탈층(213) 상의 제2절연층(214) 상부에 적층된 제2메탈층(215)은 하부의 제1메탈층(213), 제2절연층(214)과 함께 커패시터를 구현하게 된다. 즉, 제1메탈층(213) 및 제2메탈층(215)이 커패시터의 양전극을 형성하게 되며, 유전물질층(214)의 유전율에 따라 용량이 변화하게 된다.
다음으로, 도 7e와 같이, BCB(Benzo Cyclo Butane)와 같은 물질을 코팅하여 유기절연막(217)을 제작한다. 유기절연막(217)은 저 유전율(k)을 가지는 물질로 대략 8㎛정도의 두께를 가지도록 코팅하는 것이 바람직하다. 유기절연막(217)은 하부의 제2 및 제3메탈층(215, 216) 및 제2절연층(214)을 보호해주는 보호막 구실을 한다. 코팅된 유기절연막(217)의 일부를 식각하여 제2 및 제3메탈층(215, 216) 각각의 일정부분을 노출시킴으로써, 도 7e에 도시된 구조와 같이 제작하게 된다.
다음으로, 도 7f와 같이, 노출된 제1메탈층(212), 노출된 제2 및 제3메탈층(215, 216), 그리고, 유기절연막(217) 상의 일정영역에 제4메탈층(218)을 적층한다. 이 경우, 유기절연막(217) 상에 적층되는 제4메탈층(218)은 코일형태로 패터닝함으로써 인덕터(219)를 구현할 수 있다. 인덕터(219)의 일측은 외부로 노출된 제3메탈층(216)과 연결된다. 제3메탈층(216)은 커패시터의 상부전극, 즉, 제2메탈층(215)과 연결되어, 결과적으로 커패시터-인덕터 병렬회로를 구현할 수 있게 된다.
도 8은 본 발명의 또다른 실시예에 따른 듀플렉서의 구성을 나타내는 수직 단면도이다. 도 8에 따르면, 기판(100) 상부 표면에는 송신단필터(300) 및 수신단필터(400)가 제작된다. 상술한 바와 같이, 송신단필터(300) 및 수신단필터(400)는 각각 복수개의 직렬공진기, 복수개의 병렬공진기, 적어도 하나의 트리밍 인덕터가 하나의 기판(100) 상에 집적제작된 구조로 구현될 수 있다.
패키징 기판(500)은 하부 표면에 공동부(511)가 제작된 상태에서, 공동부(511) 내부에 송신단필터(300) 및 수신단필터(400)가 위치하도록 기판(100)과 결합한다. 한편, 위상천이부(510)는 패키징 기판(500) 상부 표면에 제작되어, 패키징 기판(500) 상하부를 관통하는 연결전극(520) 및 연결부(530)를 통해서 송신단필터(300) 및 수신단필터(400) 각각과 연결된다. 이 경우, 위상천이부(510)의 구조는 도 7f에 도시된 것과 같은 구조로 제작될 수도 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 단일 기판 상에 송신단필터 및 수신단필터를 제작하고, 양 필터간의 간섭을 방지하는 위상천이부를 패키징 기판 상에 제작함으로써 듀플렉서의 크기를 초소형으로 제작할 수 있게 된다. 또한, 와이어본딩을 사용하지 않음으로써 신호 손실 문제도 방지할 수 있게 된다. 한편, 각 필터는 하나의 트리밍 인덕터를 포함하는 형태로 제조됨으로써 듀플렉서의 크기를 더 소형으로 구현할 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (10)

  1. 기판;
    상기 기판 상부 표면 상의 소정의 제1영역에 제작된 송신단필터;
    상기 기판 상부 표면 상의 소정의 제2영역에 제작된 수신단필터;
    상기 기판 상부 표면 상의 소정 영역에 결합되어 상기 송신단필터 및 상기 수신단필터를 밀봉상태로 패키징 하는 패키징 기판; 및,
    상기 패키징 기판의 일표면 상에 제작되어 상기 송신단필터 및 상기 수신단필터와 각각 연결되며, 상기 송신단필터 및 상기 수신단필터 상호 간의 신호유입을 차단하는 위상천이부;를 포함하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  2. 제1항에 있어서,
    상기 패키징 기판은,
    하부 표면 상의 소정 영역이 식각되어 형성된 제1공동부;를 포함하며,
    상기 제1공동부 내부에 상기 송신단 필터 및 상기 수신단 필터가 위치하도록 상기 기판 상부 표면과 결합하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  3. 제2항에 있어서,
    상기 위상천이부는,
    상기 패키징 기판의 하부 표면 상에서 상기 제1공동부 내부에 제작되는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  4. 제2항에 있어서,
    상기 패키징 기판은,
    상기 패키징 기판의 상하부를 관통하는 적어도 하나의 연결전극;을 더 포함하며,
    상기 위상천이부는 상기 패키징 기판의 상부 표면 상에 제작되어 상기 적어도 하나의 연결전극을 통해 상기 송신단 필터 및 상기 수신단 필터에 각각 연결되는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  5. 제1항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 중 적어도 하나는,
    상기 기판 상부 표면 상에서 직렬로 연결된 상태로 제작된 복수개의 직렬공진기;
    상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 사이에 형성되는 적어도 하나의 노드에 각각 연결되는 적어도 하나의 병렬공진기; 및,
    상기 기판 상부 표면 상에 제작되어, 상기 적어도 하나의 병렬공진기에 연결되는 적어도 하나의 트리밍 인덕터;를 포함하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  6. 제1항에 있어서,
    상기 송신단 필터 및 상기 수신단 필터 중 적어도 하나는,
    상기 기판 상부 표면 상에서 직렬로 연결된 상태로 제작된 복수개의 직렬공진기;
    상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 중 하나의 공진기의 일측에 형성되는 제1노드에 연결된 제1 병렬공진기;
    상기 기판 상부 표면 상에 제작되어, 상기 복수개의 직렬공진기 중 하나의 공진기의 일측에 형성되는 제2노드에 연결된 제2 병렬공진기; 및,
    상기 기판 상부 표면 상에 제작되어, 일측이 상기 제1 및 제2 병렬공진기와 각각 공통적으로 연결되는 트리밍 인덕터;를 포함하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  7. 제6항에 있어서,
    상기 복수개의 직렬공진기, 상기 제1 병렬공진기, 및 상기 제2병렬공진기 중 적어도 하나는,
    상기 기판 상부 표면의 소정 영역에 형성된 제2공동부(cavity); 및
    상기 제2공동부 내부의 바닥면과 소정거리 이격된 위치에서, 제1전극, 압전막, 및 제2전극이 차례로 적층된 구조로 형성되는 공진부;를 포함하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  8. 제7항에 있어서,
    상기 트리밍 인덕터는,
    상기 압전막 상부 표면에서 상기 제2전극이 소정의 코일 형태로 패터닝됨으로써 제작된 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 위상천이부는,
    절연층 및 메탈층이 차례로 적층됨으로써 구현된 LC병렬회로로써, 상기 송신단필터 및 상기 수신단필터로 입력되는 신호의 주파수 위상차가 90°가 되도록 하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
  10. 제9항에 있어서,
    상기 위상천이부는,
    상기 패키징 기판의 일표면상에 적층된 제1절연층;
    상기 제1절연층 상의 소정 영역에 적층된 제1메탈층;
    상기 제1메탈층의 일부를 제외한 나머지 영역 및 상기 제1절연층 상부에 적층된 제2절연층;
    상기 제1메탈층 상부에 적층된 상기 제2절연층 영역 상에 적층된 제2메탈층;
    상기 제1절연층 상부에 적층된 상기 제2절연층 영역 상에 적층된 제3메탈층;
    상기 제3메탈층 상부에 적층된 유기절연막; 및,
    상기 유기절연막 상부에 코일형태로 적층된 제4메탈층;을 포함하는 것을 특징으로 하는 모놀리식(monolithic) 듀플렉서.
KR20040096120A 2004-11-23 2004-11-23 모놀리식 듀플렉서 KR100666693B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR20040096120A KR100666693B1 (ko) 2004-11-23 2004-11-23 모놀리식 듀플렉서
US11/262,889 US7663450B2 (en) 2004-11-23 2005-11-01 Monolithic duplexer
DE200560018888 DE602005018888D1 (de) 2004-11-23 2005-11-11 Monolithischer Duplexer
AT05024698T ATE455393T1 (de) 2004-11-23 2005-11-11 Monolithischer duplexer
EP20050024698 EP1659688B1 (en) 2004-11-23 2005-11-11 Monolithic duplexer
CNB2005101248804A CN100474773C (zh) 2004-11-23 2005-11-23 单片双工器及其制造方法
JP2005338921A JP4316557B2 (ja) 2004-11-23 2005-11-24 モノリシックデュプレクサ、及びその製造方法
US12/647,188 US8720023B2 (en) 2004-11-23 2009-12-24 Method of manufacturing a monolithic duplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040096120A KR100666693B1 (ko) 2004-11-23 2004-11-23 모놀리식 듀플렉서

Publications (2)

Publication Number Publication Date
KR20060057070A KR20060057070A (ko) 2006-05-26
KR100666693B1 true KR100666693B1 (ko) 2007-01-11

Family

ID=35759254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040096120A KR100666693B1 (ko) 2004-11-23 2004-11-23 모놀리식 듀플렉서

Country Status (7)

Country Link
US (2) US7663450B2 (ko)
EP (1) EP1659688B1 (ko)
JP (1) JP4316557B2 (ko)
KR (1) KR100666693B1 (ko)
CN (1) CN100474773C (ko)
AT (1) ATE455393T1 (ko)
DE (1) DE602005018888D1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719123B1 (ko) * 2006-07-27 2007-05-18 삼성전자주식회사 멀피 밴드 필터모듈 및 그 제조방법
JP4997961B2 (ja) * 2006-12-26 2012-08-15 宇部興産株式会社 集積化分波器
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
JP6056905B2 (ja) * 2010-03-11 2017-01-11 セイコーエプソン株式会社 圧電素子、圧電センサー、および電子機器
JP5754129B2 (ja) * 2010-03-11 2015-07-29 セイコーエプソン株式会社 圧電素子、圧電センサー、電子機器、および圧電素子の製造方法
KR101928359B1 (ko) * 2012-09-11 2018-12-12 삼성전자주식회사 전도성 물질을 이용하여 전기적 손실을 처리하는 공진 장치 및 그 제조 방법
KR101959204B1 (ko) * 2013-01-09 2019-07-04 삼성전자주식회사 무선 주파수 필터 및 무선 주파수 필터의 제조방법
US10358340B2 (en) 2016-04-28 2019-07-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits having shielded MEMS devices and methods for fabricating shielded MEMS devices
KR20180003868A (ko) * 2016-07-01 2018-01-10 삼성전기주식회사 벌크 탄성파 필터
DE102016125208A1 (de) * 2016-12-21 2018-06-21 Snaptrack, Inc. Duplexer-Komponente mit hoher Unterdrückung von Signalen zwischen einem Eingangs- und Ausgangsanschluss
KR20200078084A (ko) * 2018-12-21 2020-07-01 삼성전기주식회사 프론트 엔드 모듈
JP6939763B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路、および通信装置
CN111786069B (zh) * 2019-04-04 2021-09-21 上海诺基亚贝尔股份有限公司 谐振器和滤波器
CN110830072A (zh) * 2019-12-16 2020-02-21 惠州华芯半导体有限公司 基于pcb的射频双工器及移动终端
CN114244300A (zh) * 2020-09-09 2022-03-25 诺思(天津)微系统有限责任公司 滤波器组件及其制造方法、电子设备
CN113037246B (zh) * 2021-02-08 2023-05-26 苏州汉天下电子有限公司 双工器及其制作方法、多工器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011728A (ko) * 2002-07-30 2004-02-11 엘지이노텍 주식회사 듀플렉서 칩 패키지 및 그 제조방법
KR20040043055A (ko) * 2002-11-15 2004-05-22 엘지이노텍 주식회사 듀플렉서 제조방법
KR100498041B1 (ko) 2003-04-18 2005-07-01 삼성전자주식회사 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
KR100546832B1 (ko) 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728223A (en) * 1980-07-26 1982-02-15 New Japan Radio Co Ltd Pyroelectric type radiation wave detector and manufacture thereof
CN85101813B (zh) * 1985-04-01 1987-05-20 株式会社日立制作所 表面声波滤波器
JP2625994B2 (ja) 1987-11-26 1997-07-02 株式会社デンソー 半導体圧力センサの製造方法
JPH06350307A (ja) * 1993-06-03 1994-12-22 Fuji Elelctrochem Co Ltd 分波器
EP0652637B1 (en) * 1993-11-05 1998-08-12 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter
JPH08191230A (ja) * 1995-01-09 1996-07-23 Fujitsu Ltd 分波器
JPH08321738A (ja) * 1995-05-24 1996-12-03 Matsushita Electric Ind Co Ltd 二周波数帯域通過フィルタ及び二周波数分波器及び二周波数合成器
JPH09270604A (ja) 1996-03-29 1997-10-14 Oki Electric Ind Co Ltd 分波器パッケ−ジ
US6081171A (en) 1998-04-08 2000-06-27 Nokia Mobile Phones Limited Monolithic filters utilizing thin film bulk acoustic wave devices and minimum passive components for controlling the shape and width of a passband response
US6427954B1 (en) 1998-12-04 2002-08-06 Original Design Group Low profile golf bag stand system
US6262637B1 (en) 1999-06-02 2001-07-17 Agilent Technologies, Inc. Duplexer incorporating thin-film bulk acoustic resonators (FBARs)
JP2001068965A (ja) 1999-08-26 2001-03-16 Matsushita Electric Ind Co Ltd ラダー型フィルタ
JP2001127588A (ja) 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器
DE19962028A1 (de) * 1999-12-22 2001-06-28 Philips Corp Intellectual Pty Filteranordnung
US6407649B1 (en) 2001-01-05 2002-06-18 Nokia Corporation Monolithic FBAR duplexer and method of making the same
WO2002058233A1 (en) 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
US6462631B2 (en) 2001-02-14 2002-10-08 Agilent Technologies, Inc. Passband filter having an asymmetrical filter response
US6472954B1 (en) * 2001-04-23 2002-10-29 Agilent Technologies, Inc. Controlled effective coupling coefficients for film bulk acoustic resonators
US6710681B2 (en) 2001-07-13 2004-03-23 Agilent Technologies, Inc. Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
JP2004048639A (ja) 2002-05-17 2004-02-12 Murata Mfg Co Ltd 圧電共振子及びその製造方法等
CN100446243C (zh) 2002-03-19 2008-12-24 Nxp股份有限公司 堆叠有绝缘腔的芯片
JP2003298392A (ja) 2002-03-29 2003-10-17 Fujitsu Media Device Kk フィルタチップ及びフィルタ装置
JP2003318695A (ja) 2002-04-26 2003-11-07 Toko Inc 圧電薄膜共振子およびその製造方法
TW540173B (en) 2002-05-03 2003-07-01 Asia Pacific Microsystems Inc Bulk acoustic device having integrated fine-tuning and trimming devices
JP2004017171A (ja) 2002-06-12 2004-01-22 Murata Mfg Co Ltd 電子部品およびその製造方法
EP1524326B1 (en) 2002-07-24 2010-10-13 Nisshin Steel Co., Ltd. Zinc-base hot dip galvanized steel sheet excellent in retention of gloss
JP2004129223A (ja) 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6713314B2 (en) 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
JP2004112277A (ja) 2002-09-18 2004-04-08 Murata Mfg Co Ltd 圧電薄膜フィルタ、分波器、通信機
US7152289B2 (en) * 2002-09-25 2006-12-26 Intel Corporation Method for forming bulk resonators silicon <110> substrate
KR100486627B1 (ko) 2003-02-21 2005-05-03 엘지전자 주식회사 반도체 패키지
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
EP1469599B1 (en) 2003-04-18 2010-11-03 Samsung Electronics Co., Ltd. Air gap type FBAR, duplexer using the FBAR, and fabricating methods thereof
JP3853303B2 (ja) * 2003-04-28 2006-12-06 富士通メディアデバイス株式会社 分波器
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011728A (ko) * 2002-07-30 2004-02-11 엘지이노텍 주식회사 듀플렉서 칩 패키지 및 그 제조방법
KR20040043055A (ko) * 2002-11-15 2004-05-22 엘지이노텍 주식회사 듀플렉서 제조방법
KR100498041B1 (ko) 2003-04-18 2005-07-01 삼성전자주식회사 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
KR100546832B1 (ko) 2003-08-21 2006-01-26 삼성전자주식회사 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법

Also Published As

Publication number Publication date
JP2006148941A (ja) 2006-06-08
US8720023B2 (en) 2014-05-13
US20100095497A1 (en) 2010-04-22
EP1659688A3 (en) 2007-09-12
EP1659688A2 (en) 2006-05-24
CN100474773C (zh) 2009-04-01
US7663450B2 (en) 2010-02-16
KR20060057070A (ko) 2006-05-26
EP1659688B1 (en) 2010-01-13
ATE455393T1 (de) 2010-01-15
JP4316557B2 (ja) 2009-08-19
US20060109065A1 (en) 2006-05-25
CN1783712A (zh) 2006-06-07
DE602005018888D1 (de) 2010-03-04

Similar Documents

Publication Publication Date Title
US7663450B2 (en) Monolithic duplexer
US7053730B2 (en) Fabricating methods for air-gap type FBARs and duplexers including securing a resonating part substrate to a cavity forming substrate
US7250831B2 (en) Filter comprising inductor, duplexer using the filter and fabricating methods thereof
US6911708B2 (en) Duplexer filter having film bulk acoustic resonator and semiconductor package thereof
US6756864B2 (en) Branching filter and communication apparatus
US6885260B2 (en) Filter using film bulk acoustic resonator and transmission/reception switch
US7602264B2 (en) Filter device, multiband filter, duplexer and communications equipment using the filter device
US7432781B2 (en) Monolithic duplexer and fabrication method thereof
KR100649497B1 (ko) 불평형-평형 입출력 구조의 ｆｂａｒ필터
KR100552482B1 (ko) Ｒｆ 듀플렉서
JP2003179518A (ja) 薄膜圧電共振器を用いたフィルタ及び送受切換器
JP2002344349A (ja) 薄膜圧電共振器を用いた送受切換器
KR100528882B1 (ko) 에어갭 인덕터를 이용한 듀플렉서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 14