JP2001102749A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2001102749A JP2001102749A JP26468499A JP26468499A JP2001102749A JP 2001102749 A JP2001102749 A JP 2001102749A JP 26468499 A JP26468499 A JP 26468499A JP 26468499 A JP26468499 A JP 26468499A JP 2001102749 A JP2001102749 A JP 2001102749A
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- circuit board
- insulating material
- expansion coefficient
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ３次元的に配線されている導体の信頼性を高
め、ビア部およびビルドアップ層がビアの金属と絶縁材
との熱膨張差によって生じる変形によるストレスを受け
ないようにした回路基板を提供する。 【解決手段】 主としてエポキシ樹脂と非晶質シリカと
よりなり熱膨張係数が等方的である絶縁材に、ビア２０
として所定ピッチで金属が埋設されてなるベース基板４
と、ベース基板４上にそれぞれ少なくとも一層が交互に
積層された絶縁層及び導体層とから形成された回路基板
３である。
め、ビア部およびビルドアップ層がビアの金属と絶縁材
との熱膨張差によって生じる変形によるストレスを受け
ないようにした回路基板を提供する。 【解決手段】 主としてエポキシ樹脂と非晶質シリカと
よりなり熱膨張係数が等方的である絶縁材に、ビア２０
として所定ピッチで金属が埋設されてなるベース基板４
と、ベース基板４上にそれぞれ少なくとも一層が交互に
積層された絶縁層及び導体層とから形成された回路基板
３である。
Description
【０００１】
【発明の属する技術分野】 本発明は、一般的には回路
基板に関し、特に基板表面に積層された絶縁層及び導体
層を有するビルドアップ回路（ＳＬＣ）基板に関する。
基板に関し、特に基板表面に積層された絶縁層及び導体
層を有するビルドアップ回路（ＳＬＣ）基板に関する。
【０００２】
【従来の技術】 樹脂製あるいはセラミック製の回路基
板は、半導体素子や抵抗、コンデンサなどを搭載して実
装回路モジュールとして使用するものである。その構造
は、一般に基板上に形成された配線層とそれを絶縁する
絶縁層からなり、基板上の配線層が基板内に設けられた
ビア（スルー）・ホールと呼ばれる孔上の導体めっき
（導通ビア）によって相互に接続されている。なお、本
明細書において、導通ビアとは、基板に設けられたスル
ーホール内にめっきあるいは充填等で導体が形成された
部分、および基板上に形成された絶縁層内に設けられた
上下の配線層を接続する部分の双方を含む。
板は、半導体素子や抵抗、コンデンサなどを搭載して実
装回路モジュールとして使用するものである。その構造
は、一般に基板上に形成された配線層とそれを絶縁する
絶縁層からなり、基板上の配線層が基板内に設けられた
ビア（スルー）・ホールと呼ばれる孔上の導体めっき
（導通ビア）によって相互に接続されている。なお、本
明細書において、導通ビアとは、基板に設けられたスル
ーホール内にめっきあるいは充填等で導体が形成された
部分、および基板上に形成された絶縁層内に設けられた
上下の配線層を接続する部分の双方を含む。
【０００３】 この回路基板のうち、樹脂製基板として
は通常ガラスエポキシ基板が用いられる。このガラスエ
ポキシ基板は、ガラス繊維をエポキシ樹脂で挟むように
して形成されているために、基板の平面方向の熱膨張係
数は導体、例えば銅の熱膨張係数（１７ｐｐｍ／℃）に
近い２０ｐｐｍ／℃程度になっているが、基板の厚さ方
向の熱膨張係数は、４０〜５０ｐｐｍ／℃と高くなって
おり、熱膨張特性に方向依存性がある。一方、基板に形
成される導体はどの方向においても等しい熱膨張係数を
持っている。したがって、基板の平面方向に形成された
配線は、加熱された場合でも基板と配線との間に熱膨張
ミスマッチを起こさないが、基板のスルーホール内にめ
っきで形成された導体は、基板の厚さ方向に延びている
ため、加熱されたときに基板との間で熱膨張ミスマッチ
を起こし、導体内あるいは導体と基板との界面にクラッ
クを生じるなどの問題がある。
は通常ガラスエポキシ基板が用いられる。このガラスエ
ポキシ基板は、ガラス繊維をエポキシ樹脂で挟むように
して形成されているために、基板の平面方向の熱膨張係
数は導体、例えば銅の熱膨張係数（１７ｐｐｍ／℃）に
近い２０ｐｐｍ／℃程度になっているが、基板の厚さ方
向の熱膨張係数は、４０〜５０ｐｐｍ／℃と高くなって
おり、熱膨張特性に方向依存性がある。一方、基板に形
成される導体はどの方向においても等しい熱膨張係数を
持っている。したがって、基板の平面方向に形成された
配線は、加熱された場合でも基板と配線との間に熱膨張
ミスマッチを起こさないが、基板のスルーホール内にめ
っきで形成された導体は、基板の厚さ方向に延びている
ため、加熱されたときに基板との間で熱膨張ミスマッチ
を起こし、導体内あるいは導体と基板との界面にクラッ
クを生じるなどの問題がある。
【０００４】 また、この従来の基板における導通ビア
は、ドリル加工によって所定位置にビア・ホールを形成
し、次いでそのビア・ホールに銅などの導電性物質をめ
っき等の手段で被覆し、さらに充填材によって当該ビア
・ホールを密封して作製されている。
は、ドリル加工によって所定位置にビア・ホールを形成
し、次いでそのビア・ホールに銅などの導電性物質をめ
っき等の手段で被覆し、さらに充填材によって当該ビア
・ホールを密封して作製されている。
【０００５】 しかしながら、基板にドリル加工をする
と、加工に伴って加工くずが発生し、製品不良が生じる
ことがある。さらに、メッキは基板の縁端部でクラック
が生じるおそれが高く、導通不良を引き起こすという問
題がある。また、ドリル加工では、加工できるビア・ホ
ールの長さ（基板の厚さ）と孔径の比は５：１程度が限
度であり、例えば、厚さ１ｍｍの基板の場合、直径０．
２ｍｍ程度が下限となる。しかし、回路基板の高密度化
のためには、より小さい孔径とすることが好ましく、従
来のドリル加工ではその微細化が困難であった。
と、加工に伴って加工くずが発生し、製品不良が生じる
ことがある。さらに、メッキは基板の縁端部でクラック
が生じるおそれが高く、導通不良を引き起こすという問
題がある。また、ドリル加工では、加工できるビア・ホ
ールの長さ（基板の厚さ）と孔径の比は５：１程度が限
度であり、例えば、厚さ１ｍｍの基板の場合、直径０．
２ｍｍ程度が下限となる。しかし、回路基板の高密度化
のためには、より小さい孔径とすることが好ましく、従
来のドリル加工ではその微細化が困難であった。
【０００６】 プリント回路基板として、近年、表層配
線プリント回路（ＳＬＣ）基板のような高密度なものが
用いられるようになってきた。ＳＬＣとは、基板と、そ
の表層配線層よりなり、表層配線層は配線層と絶縁層と
の積層体であり、配線層間は導通ビアを介して相互に接
続されている。また、基板両面上の配線間の接続は、基
板内の導通ビア（スルーホール）により行われる。これ
はビルドアップ配線基板とも呼ばれている。なお、この
ＳＬＣ構造の詳細については、例えば日本国特許公開公
報、特開平４−１４８５９０を参照されたい。
線プリント回路（ＳＬＣ）基板のような高密度なものが
用いられるようになってきた。ＳＬＣとは、基板と、そ
の表層配線層よりなり、表層配線層は配線層と絶縁層と
の積層体であり、配線層間は導通ビアを介して相互に接
続されている。また、基板両面上の配線間の接続は、基
板内の導通ビア（スルーホール）により行われる。これ
はビルドアップ配線基板とも呼ばれている。なお、この
ＳＬＣ構造の詳細については、例えば日本国特許公開公
報、特開平４−１４８５９０を参照されたい。
【０００７】 図２（ａ）（ｂ）に、このようなＳＬＣ
基板を用いた実装回路モジュールの従来構造の断面図を
示す。ガラスエポキシ基板から成るベース基板４には所
定ピッチで設けられたビア・ホール（スルーホール）に
銅メッキ６が被覆され、次いで充填材５でホール内の空
隙部を充填することで導通ビア１１が形成されている。
ベース基板４の片面あるいは両面に、めっき法等の公知
の方法により導体層７を形成する。これを公知の選択的
エッチングによってパターニングし、配線層７を形成す
る。次いで、その上に感光性樹脂等からなる絶縁層を塗
布した後、これを露光、現像して、選択された位置にビ
アを形成する。さらに導体層の形成およびそのパターニ
ングをし、必要に応じ、この一連の工程を繰り返して、
導体層７、導通ビア１５、絶縁層１２、１３、１４を積
層することにより、ベース基板上に所定のビルドアップ
層を形成する。
基板を用いた実装回路モジュールの従来構造の断面図を
示す。ガラスエポキシ基板から成るベース基板４には所
定ピッチで設けられたビア・ホール（スルーホール）に
銅メッキ６が被覆され、次いで充填材５でホール内の空
隙部を充填することで導通ビア１１が形成されている。
ベース基板４の片面あるいは両面に、めっき法等の公知
の方法により導体層７を形成する。これを公知の選択的
エッチングによってパターニングし、配線層７を形成す
る。次いで、その上に感光性樹脂等からなる絶縁層を塗
布した後、これを露光、現像して、選択された位置にビ
アを形成する。さらに導体層の形成およびそのパターニ
ングをし、必要に応じ、この一連の工程を繰り返して、
導体層７、導通ビア１５、絶縁層１２、１３、１４を積
層することにより、ベース基板上に所定のビルドアップ
層を形成する。
【０００８】 ビルドアップ基板３の下部は、キャリア
接続用の半田ボール（ボール・グリッド・アレイ）９を
介して実装基板１０（マザーボード等）と電気的に接続
される。また、ビルドアップ基板３の上部には、チップ
接続バンプ（半田バンプ）８を介して半導体チップ１が
電気的に接続される。なお、符号２は封止樹脂を示し、
ビルドアップ基板３の表層部から半導体チップ１への接
続部を外部から保護する。
接続用の半田ボール（ボール・グリッド・アレイ）９を
介して実装基板１０（マザーボード等）と電気的に接続
される。また、ビルドアップ基板３の上部には、チップ
接続バンプ（半田バンプ）８を介して半導体チップ１が
電気的に接続される。なお、符号２は封止樹脂を示し、
ビルドアップ基板３の表層部から半導体チップ１への接
続部を外部から保護する。
【０００９】 しかし、図２（ａ）（ｂ）に示す従来の
ビルドアップ配線基板構造では、基板のビア中にめっき
で形成された金属、ビア内に充填された孔埋め用充填剤
の樹脂、および基板の厚さ方向の熱膨張差を何ら考慮し
ていない。すなわち、それぞれの熱膨張係数は、基板
（厚さ方向）は４０〜５０ｐｐｍ／℃、金属は、銅の場
合１７ｐｐｍ／℃、孔埋め用充填剤の樹脂は４０ｐｐｍ
／℃程度である。その結果、ビルドアップ層形成工程で
の熱処理、半導体素子等を実装するための半田接合時の
加熱工程等において、基板の厚さ方向に形状が歪み（図
５（ｂ）参照）、導体層と絶縁層の剥離、絶縁層および
導体層の亀裂（断線）しいては破壊、半田接合部の離型
などの問題があった。また、いわゆるバレルクラックと
言われている、スルーホール内部のメッキ割れ不良が発
生するという問題もある。
ビルドアップ配線基板構造では、基板のビア中にめっき
で形成された金属、ビア内に充填された孔埋め用充填剤
の樹脂、および基板の厚さ方向の熱膨張差を何ら考慮し
ていない。すなわち、それぞれの熱膨張係数は、基板
（厚さ方向）は４０〜５０ｐｐｍ／℃、金属は、銅の場
合１７ｐｐｍ／℃、孔埋め用充填剤の樹脂は４０ｐｐｍ
／℃程度である。その結果、ビルドアップ層形成工程で
の熱処理、半導体素子等を実装するための半田接合時の
加熱工程等において、基板の厚さ方向に形状が歪み（図
５（ｂ）参照）、導体層と絶縁層の剥離、絶縁層および
導体層の亀裂（断線）しいては破壊、半田接合部の離型
などの問題があった。また、いわゆるバレルクラックと
言われている、スルーホール内部のメッキ割れ不良が発
生するという問題もある。
【００１０】
【発明が解決しようとする課題】 本発明の目的は、上
記従来技術の問題点を改善するためになされたものであ
り、その目的は、ベース基板の絶縁材の熱膨張特性を等
方的とすることにより、基板の平面方向、厚さ（縦）方
向のいずれにおいても導体金属と熱膨張係数を近似さ
せ、熱膨張ミスマッチを少なくして加熱時の信頼性を高
めた回路基板を提供することである。
記従来技術の問題点を改善するためになされたものであ
り、その目的は、ベース基板の絶縁材の熱膨張特性を等
方的とすることにより、基板の平面方向、厚さ（縦）方
向のいずれにおいても導体金属と熱膨張係数を近似さ
せ、熱膨張ミスマッチを少なくして加熱時の信頼性を高
めた回路基板を提供することである。
【００１１】 本発明の他の目的は、ビア部およびビル
ドアップ部がビアの金属と絶縁材との熱膨張差によって
生じる変形によるストレスを受けないようにしたプリン
ト回路基板を提供することにある。
ドアップ部がビアの金属と絶縁材との熱膨張差によって
生じる変形によるストレスを受けないようにしたプリン
ト回路基板を提供することにある。
【００１２】 本発明の他の目的は、導通ビアとして埋
め込み金属を使用することにより、微細および高密度な
導通ビアを有する回路基板を提供することである。
め込み金属を使用することにより、微細および高密度な
導通ビアを有する回路基板を提供することである。
【００１３】
【課題を解決するための手段】 本発明によれば、主と
してエポキシ樹脂と非晶質シリカとよりなり熱膨張係数
が等方的である絶縁材に、ビアとして所定ピッチで金属
が埋設されてなるベース基板と、該ベース基板上にそれ
ぞれ少なくとも一層が交互に積層された絶縁層及び導体
層とから形成されたことを特徴とする回路基板が提供さ
れる。この本発明の回路基板においては、絶縁材の厚さ
方向の熱膨張係数がビアの熱膨張係数に近似しているこ
とが好ましく、また絶縁材の熱膨張係数が３０ｐｐｍ／
℃以下であることが好ましく、特に絶縁材の熱膨張係数
が１０〜２５ｐｐｍ／℃の範囲であることが好ましい。
してエポキシ樹脂と非晶質シリカとよりなり熱膨張係数
が等方的である絶縁材に、ビアとして所定ピッチで金属
が埋設されてなるベース基板と、該ベース基板上にそれ
ぞれ少なくとも一層が交互に積層された絶縁層及び導体
層とから形成されたことを特徴とする回路基板が提供さ
れる。この本発明の回路基板においては、絶縁材の厚さ
方向の熱膨張係数がビアの熱膨張係数に近似しているこ
とが好ましく、また絶縁材の熱膨張係数が３０ｐｐｍ／
℃以下であることが好ましく、特に絶縁材の熱膨張係数
が１０〜２５ｐｐｍ／℃の範囲であることが好ましい。
【００１４】 また、本発明によれば、少なくとも１つ
の導通ビアを有する絶縁材からなるベース基板と、前記
ベース基板の少なくとも１つの表面上にそれぞれ少なく
とも１層が交互に積層された導体層及び絶縁層とを有
し、前記絶縁材の厚さ方向の熱膨張係数は前記導通ビア
の熱膨張係数に近似していることを特徴とする回路基板
が提供される。この回路基板では、前記絶縁材の厚さ方
向の熱膨張係数と前記導通ビアの熱膨張係数との差は、
回路基板の加熱時に前記積層された導体層の剥離および
亀裂が生じないように、十分に小さいことが好ましい。
また、前記絶縁材の厚さ方向の熱膨張係数と前記導通ビ
アの熱膨張係数との差は、１０ｐｐｍ/℃以下であるこ
とが好ましい。
の導通ビアを有する絶縁材からなるベース基板と、前記
ベース基板の少なくとも１つの表面上にそれぞれ少なく
とも１層が交互に積層された導体層及び絶縁層とを有
し、前記絶縁材の厚さ方向の熱膨張係数は前記導通ビア
の熱膨張係数に近似していることを特徴とする回路基板
が提供される。この回路基板では、前記絶縁材の厚さ方
向の熱膨張係数と前記導通ビアの熱膨張係数との差は、
回路基板の加熱時に前記積層された導体層の剥離および
亀裂が生じないように、十分に小さいことが好ましい。
また、前記絶縁材の厚さ方向の熱膨張係数と前記導通ビ
アの熱膨張係数との差は、１０ｐｐｍ/℃以下であるこ
とが好ましい。
【００１５】 さらに、本発明によれば、絶縁材と絶縁
材を貫通する少なくとも１つのビア・ホールとビア・ホ
ール内に設けられた導体層を含むベース基板と、前記ベ
ース基板の少なくとも１つの表面上にそれぞれ少なくと
も１層が交互に積層された導体層及び絶縁層とを有し、
少なくとも前記ビア・ホール近傍における前記絶縁材の
厚さ方向の熱膨張係数は３０ｐｐｍ/℃以下、より好ま
しくは１０〜２５ｐｐｍ/℃の範囲にあることを特徴と
する回路基板が提供される。
材を貫通する少なくとも１つのビア・ホールとビア・ホ
ール内に設けられた導体層を含むベース基板と、前記ベ
ース基板の少なくとも１つの表面上にそれぞれ少なくと
も１層が交互に積層された導体層及び絶縁層とを有し、
少なくとも前記ビア・ホール近傍における前記絶縁材の
厚さ方向の熱膨張係数は３０ｐｐｍ/℃以下、より好ま
しくは１０〜２５ｐｐｍ/℃の範囲にあることを特徴と
する回路基板が提供される。
【００１６】 また、本発明によれば、少なくとも１つ
の導通ビアを有する絶縁材からなるベース基板と、前記
ベース基板の少なくとも１つの表面上にそれぞれ少なく
とも１層が交互に積層された導体層及び絶縁層とを有
し、前記絶縁材の厚さ方向の熱膨張係数は前記導通ビア
の熱膨張係数に実質的に等しいことを特徴とする回路基
板が提供される。さらに、本発明によれば、少なくとも
１つの導通ビアを有する絶縁材からなるベース基板と、
前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、前記絶縁材は前記導通ビアの熱膨張係数と実質的
に等しい熱膨張係数を有するように選択されることを特
徴とする回路基板が提供される。
の導通ビアを有する絶縁材からなるベース基板と、前記
ベース基板の少なくとも１つの表面上にそれぞれ少なく
とも１層が交互に積層された導体層及び絶縁層とを有
し、前記絶縁材の厚さ方向の熱膨張係数は前記導通ビア
の熱膨張係数に実質的に等しいことを特徴とする回路基
板が提供される。さらに、本発明によれば、少なくとも
１つの導通ビアを有する絶縁材からなるベース基板と、
前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、前記絶縁材は前記導通ビアの熱膨張係数と実質的
に等しい熱膨張係数を有するように選択されることを特
徴とする回路基板が提供される。
【００１７】 更に、本発明によれば、エポキシ樹脂と
非晶質シリカの混合材料からなる絶縁材に導通ビアとし
て少なくとも１つの導電物質が埋設されてなるベース基
板と、前記ベース基板の少なくとも１つの表面上にそれ
ぞれ少なくとも１層が交互に積層された導体層及び絶縁
層と、を含む回路基板が提供される。この場合、非晶質
シリカは４０体積％以上の割合で前記エポキシ樹脂層に
ほぼ均一に分散していることが好ましく、特に５０体積
％〜８０体積％の範囲内で前記エポキシ樹脂層にほぼ均
一に分散していることが好ましい。また、導通ビアは所
定のピッチで埋設された金属からなることが好ましい。
非晶質シリカの混合材料からなる絶縁材に導通ビアとし
て少なくとも１つの導電物質が埋設されてなるベース基
板と、前記ベース基板の少なくとも１つの表面上にそれ
ぞれ少なくとも１層が交互に積層された導体層及び絶縁
層と、を含む回路基板が提供される。この場合、非晶質
シリカは４０体積％以上の割合で前記エポキシ樹脂層に
ほぼ均一に分散していることが好ましく、特に５０体積
％〜８０体積％の範囲内で前記エポキシ樹脂層にほぼ均
一に分散していることが好ましい。また、導通ビアは所
定のピッチで埋設された金属からなることが好ましい。
【００１８】 更に又、本発明によれば、実装回路基板
であって、少なくとも１つの導通ビアを有する絶縁材か
らなるベース基板と、前記ベース基板の少なくとも１つ
の表面上にそれぞれ少なくとも１層が交互に積層された
導体層及び絶縁層とを有し、前記絶縁材の厚さ方向の熱
膨張係数は前記導通ビアの熱膨張係数に実質的に等しい
回路基板と、最上層をなす前記積層された導体層の少な
くとも一部に半田バンプを介して接続された半導体素子
と、を含む実装回路基板、および、マザーボードと、マ
ザーボード上にボール・グリッド・アレイを介して接続
されたビルド・アップ回路基板と、ビルド・アップ回路
基板表面の配線層に半田パンプを介して接続された半導
体素子とを含む実装回路モジュールであって、前記ビル
ド・アップ回路基板は、少なくとも１つの導通ビアを有
する絶縁材からなるベース基板と、前記ベース基板の少
なくとも１つの表面上にそれぞれ少なくとも１層が交互
に積層された導体層及び絶縁層とを有し、前記絶縁材の
厚さ方向の熱膨張係数は前記導通ビアの熱膨張係数に近
似していることを特徴とする、実装回路モジュールが提
供される。
であって、少なくとも１つの導通ビアを有する絶縁材か
らなるベース基板と、前記ベース基板の少なくとも１つ
の表面上にそれぞれ少なくとも１層が交互に積層された
導体層及び絶縁層とを有し、前記絶縁材の厚さ方向の熱
膨張係数は前記導通ビアの熱膨張係数に実質的に等しい
回路基板と、最上層をなす前記積層された導体層の少な
くとも一部に半田バンプを介して接続された半導体素子
と、を含む実装回路基板、および、マザーボードと、マ
ザーボード上にボール・グリッド・アレイを介して接続
されたビルド・アップ回路基板と、ビルド・アップ回路
基板表面の配線層に半田パンプを介して接続された半導
体素子とを含む実装回路モジュールであって、前記ビル
ド・アップ回路基板は、少なくとも１つの導通ビアを有
する絶縁材からなるベース基板と、前記ベース基板の少
なくとも１つの表面上にそれぞれ少なくとも１層が交互
に積層された導体層及び絶縁層とを有し、前記絶縁材の
厚さ方向の熱膨張係数は前記導通ビアの熱膨張係数に近
似していることを特徴とする、実装回路モジュールが提
供される。
【００１９】
【発明の実施の形態】図１（ａ）（ｂ）は、本発明のプ
リント回路基板を用いた実装回路モジュール構造の断面
図である。先に述べた図２（ａ）（ｂ）の従来構造と
は、ベース基板４の構造が相違するのみで、その他の構
造は図２（ａ）（ｂ）と同一である。すなわち、図１
（ａ）（ｂ）の本発明の構造においては、ベース基板４
の材料として、主としてエポキシ樹脂と非晶質シリカと
からなる複合材料からなりかつ熱膨張係数が等方的であ
る絶縁材を用いている点、および導通ビア２０として所
定ピッチで埋設した金属を採用している点が図２（ａ）
（ｂ）の従来構造と相違している。その他の構造につい
ては、図２（ａ）（ｂ）の説明と重複するのでここでは
その記載を省略する。上記した図２（ａ）（ｂ）の説明
を参照されたい。
リント回路基板を用いた実装回路モジュール構造の断面
図である。先に述べた図２（ａ）（ｂ）の従来構造と
は、ベース基板４の構造が相違するのみで、その他の構
造は図２（ａ）（ｂ）と同一である。すなわち、図１
（ａ）（ｂ）の本発明の構造においては、ベース基板４
の材料として、主としてエポキシ樹脂と非晶質シリカと
からなる複合材料からなりかつ熱膨張係数が等方的であ
る絶縁材を用いている点、および導通ビア２０として所
定ピッチで埋設した金属を採用している点が図２（ａ）
（ｂ）の従来構造と相違している。その他の構造につい
ては、図２（ａ）（ｂ）の説明と重複するのでここでは
その記載を省略する。上記した図２（ａ）（ｂ）の説明
を参照されたい。
【００２０】 この本発明の回路基板（ベース基板４）
では、ビアとして金属をあらかじめ埋め込んでおくこと
により、例えば０．１ｍｍφの微細ビアを形成すること
も可能であり、従来のガラスエポキシ基板に比べて、配
線の微細化、高密度化ができるという特徴がある。
では、ビアとして金属をあらかじめ埋め込んでおくこと
により、例えば０．１ｍｍφの微細ビアを形成すること
も可能であり、従来のガラスエポキシ基板に比べて、配
線の微細化、高密度化ができるという特徴がある。
【００２１】 また、本発明の回路基板では、絶縁材料
の熱膨張係数が、導通ビアの金属の熱膨張係数に近似し
ているという特徴を有する。その結果、ビルドアップ層
形成工程での加熱、半導体チップを接続するための半田
リフロー工程での加熱等において、ビア部金属と、周囲
の絶縁材との熱膨張ミスマッチによる基板の変形が減少
し、金属と絶縁体との間、あるいはビア上部に形成され
たビルドアップ層間などに亀裂、断線等が生じることが
ない。さらに、本発明の回路基板では、導通ビアとして
金属をあらかじめ所定のピッチで均一に埋設されてお
り、導体内部に熱膨張の異なる充填剤を含むこともな
く、熱膨張の均一化のためにはより一層効果的である。
の熱膨張係数が、導通ビアの金属の熱膨張係数に近似し
ているという特徴を有する。その結果、ビルドアップ層
形成工程での加熱、半導体チップを接続するための半田
リフロー工程での加熱等において、ビア部金属と、周囲
の絶縁材との熱膨張ミスマッチによる基板の変形が減少
し、金属と絶縁体との間、あるいはビア上部に形成され
たビルドアップ層間などに亀裂、断線等が生じることが
ない。さらに、本発明の回路基板では、導通ビアとして
金属をあらかじめ所定のピッチで均一に埋設されてお
り、導体内部に熱膨張の異なる充填剤を含むこともな
く、熱膨張の均一化のためにはより一層効果的である。
【００２２】 ここで、絶縁体の厚さ方向の熱膨張係数
が導通ビアの熱膨張係数に近似しているとは、絶縁体の
熱膨張係数が３０ｐｐｍ／℃以下、好ましくは１０〜２
５ｐｐｍ／℃の範囲にあり、言い換えれば、導通ビアの
金属との熱膨張係数の差が１０ｐｐｍ／℃以下であるこ
とを言う。ちなみに、導通ビアとして使われる代表的な
金属である銅の熱膨張係数は１７ｐｐｍ／℃である。な
お、銅以外の金属等の導電物質であっても差し支えな
い。また、熱膨張が等方的であるとは、厚み方向と平面
方向との熱膨張係数差が小さい方の熱膨張係数に対して
３０％以内であることをいう。
が導通ビアの熱膨張係数に近似しているとは、絶縁体の
熱膨張係数が３０ｐｐｍ／℃以下、好ましくは１０〜２
５ｐｐｍ／℃の範囲にあり、言い換えれば、導通ビアの
金属との熱膨張係数の差が１０ｐｐｍ／℃以下であるこ
とを言う。ちなみに、導通ビアとして使われる代表的な
金属である銅の熱膨張係数は１７ｐｐｍ／℃である。な
お、銅以外の金属等の導電物質であっても差し支えな
い。また、熱膨張が等方的であるとは、厚み方向と平面
方向との熱膨張係数差が小さい方の熱膨張係数に対して
３０％以内であることをいう。
【００２３】 以下、本発明に係る回路基板のベース基
板の構成材料（絶縁材）についてさらに詳しく説明す
る。ベースとなる絶縁材は、上述したように、エポキシ
樹脂と非晶質シリカを含む複合材料からなる。さらに、
エポキシ樹脂は、後述するとおり、エポキシ樹脂主剤、
硬化剤を含み、さらに必要に応じてカップリング剤の添
加剤等が含まれる。そして、この絶縁材の熱膨張係数
は、導通ビアの熱膨張係数に近似させるために、室温近
傍で３０ｐｐｍ／℃以下、好ましくは１０〜２５ｐｐｍ
／℃の範囲に収める必要がある。この絶縁材の特性は、
エポキシ樹脂に分散する非晶質シリカの量を制御するこ
とにより得られる。すなわち、その熱膨張係数は非晶質
シリカの含有量で決まる。図６は非晶質シリカの含有量
と熱膨張係数の関係を示した図である。図６から明らか
なように、例えば熱膨張係数３０ｐｐｍ／℃を得るため
には、非晶質シリカを約４０体積％含有させる必要があ
る。
板の構成材料（絶縁材）についてさらに詳しく説明す
る。ベースとなる絶縁材は、上述したように、エポキシ
樹脂と非晶質シリカを含む複合材料からなる。さらに、
エポキシ樹脂は、後述するとおり、エポキシ樹脂主剤、
硬化剤を含み、さらに必要に応じてカップリング剤の添
加剤等が含まれる。そして、この絶縁材の熱膨張係数
は、導通ビアの熱膨張係数に近似させるために、室温近
傍で３０ｐｐｍ／℃以下、好ましくは１０〜２５ｐｐｍ
／℃の範囲に収める必要がある。この絶縁材の特性は、
エポキシ樹脂に分散する非晶質シリカの量を制御するこ
とにより得られる。すなわち、その熱膨張係数は非晶質
シリカの含有量で決まる。図６は非晶質シリカの含有量
と熱膨張係数の関係を示した図である。図６から明らか
なように、例えば熱膨張係数３０ｐｐｍ／℃を得るため
には、非晶質シリカを約４０体積％含有させる必要があ
る。
【００２４】 図６に示すような絶縁材中の非晶質シリ
カ量による熱膨張特性は、次の理由により得られる。す
なわち、エポキシ樹脂自体の熱膨張係数は約５０ｐｐｍ
／℃であり、非晶質シリカの熱膨張係数は０．５ｐｐｍ
／℃である。この２つの成分で複合材料を作成すると、
その熱膨張係数はそれぞれの体積比率に比例する。これ
は線形の複合則として一般的にも知られているものであ
る。なお、シリカには非晶質なシリカと結晶質なシリカ
とがあるが、低熱膨張を得るため、及び図６の関係を得
るためには、非晶質なシリカであることが必要である。
結晶質なシリカ（石英、クリストバライト、トリジマイ
トの３相がある）では、熱膨張係数が石英で１７〜３０
ｐｐｍ／℃、クリストバライトで５ｐｐｍ／℃といずれ
も高く、その含有量により熱膨張係数の制御ができない
からである。さらに、熱膨張係数を等方的にするために
は非晶質シリカをエポキシ樹脂中に均一分散させること
が重要である。
カ量による熱膨張特性は、次の理由により得られる。す
なわち、エポキシ樹脂自体の熱膨張係数は約５０ｐｐｍ
／℃であり、非晶質シリカの熱膨張係数は０．５ｐｐｍ
／℃である。この２つの成分で複合材料を作成すると、
その熱膨張係数はそれぞれの体積比率に比例する。これ
は線形の複合則として一般的にも知られているものであ
る。なお、シリカには非晶質なシリカと結晶質なシリカ
とがあるが、低熱膨張を得るため、及び図６の関係を得
るためには、非晶質なシリカであることが必要である。
結晶質なシリカ（石英、クリストバライト、トリジマイ
トの３相がある）では、熱膨張係数が石英で１７〜３０
ｐｐｍ／℃、クリストバライトで５ｐｐｍ／℃といずれ
も高く、その含有量により熱膨張係数の制御ができない
からである。さらに、熱膨張係数を等方的にするために
は非晶質シリカをエポキシ樹脂中に均一分散させること
が重要である。
【００２５】 非晶質シリカの充填量は多い方で８０体
積％であり、この程度の高い充填量を得るため、および
均一に分散させるために、非晶質シリカ粉末は球状、も
しくは球状に近い形状であることが好ましい。その粒径
は、基板上に形成される配線の線幅および線間隔より小
さいことが好ましく、平均粒径で５０μｍ以下、好まし
くは２５μｍ以下、最大粒径は１００μｍ以下、好まし
くは５０μｍ以下が良い。
積％であり、この程度の高い充填量を得るため、および
均一に分散させるために、非晶質シリカ粉末は球状、も
しくは球状に近い形状であることが好ましい。その粒径
は、基板上に形成される配線の線幅および線間隔より小
さいことが好ましく、平均粒径で５０μｍ以下、好まし
くは２５μｍ以下、最大粒径は１００μｍ以下、好まし
くは５０μｍ以下が良い。
【００２６】 非晶質シリカと同様な低熱膨張のセラミ
ックスであれば、原理的には図６のような特性を得るこ
とは可能である。しかし実際には、前述のように高充填
しやすい形状、粒径の粉末が工業的に安定かつ多量に生
産可能である、という理由により、非晶質シリカが実用
上好ましい。なお、非晶質シリカは、結晶質シリカを炎
の中に噴霧し、溶融して球状かつ非晶質にする一般的な
製法により得られる。
ックスであれば、原理的には図６のような特性を得るこ
とは可能である。しかし実際には、前述のように高充填
しやすい形状、粒径の粉末が工業的に安定かつ多量に生
産可能である、という理由により、非晶質シリカが実用
上好ましい。なお、非晶質シリカは、結晶質シリカを炎
の中に噴霧し、溶融して球状かつ非晶質にする一般的な
製法により得られる。
【００２７】 また、絶縁材の熱膨張係数を１０〜２５
ｐｐｍ／℃とするためには、図６に示すように、非晶質
シリカを５０〜８０体積％含有させる必要があるが、前
述のような球状で特定の粒径の非晶質シリカを用いて
も、この程度の含有量とすると、後述の製造工程におい
て、成形時の流動性が悪くなる。これを防ぐためにはエ
ポキシ樹脂の構成成分であるエポキシ樹脂主剤、硬化剤
の種類を選ぶことが重要であり、例えば次のようにする
ことが好ましい。すなわち、エポキシ樹脂主剤としては
グリシジルエーテル型エポキシ樹脂、好ましくはビスフ
ェノールＡ型エポキシ樹脂が良い。
ｐｐｍ／℃とするためには、図６に示すように、非晶質
シリカを５０〜８０体積％含有させる必要があるが、前
述のような球状で特定の粒径の非晶質シリカを用いて
も、この程度の含有量とすると、後述の製造工程におい
て、成形時の流動性が悪くなる。これを防ぐためにはエ
ポキシ樹脂の構成成分であるエポキシ樹脂主剤、硬化剤
の種類を選ぶことが重要であり、例えば次のようにする
ことが好ましい。すなわち、エポキシ樹脂主剤としては
グリシジルエーテル型エポキシ樹脂、好ましくはビスフ
ェノールＡ型エポキシ樹脂が良い。
【００２８】 これらのエポキシ樹脂主剤を用いた場
合、硬化剤としては酸無水物、例えば無水フタル酸、テ
トラヒドロメチル無水フタル酸、ヘキサヒドロ無水フタ
ル酸、無水トリメリット酸、無水メチルナジック酸、テ
ルペン系酸無水物などが良い。混合比率は使用する硬化
剤の種類によって変わるが、一般的にはエポキシ樹脂主
剤１００重量に対し、硬化剤５０〜１５０重量の比率と
なるようにする。硬化促進剤としてはＤＢＵなどの３級
アミン系硬化剤等を用いる。
合、硬化剤としては酸無水物、例えば無水フタル酸、テ
トラヒドロメチル無水フタル酸、ヘキサヒドロ無水フタ
ル酸、無水トリメリット酸、無水メチルナジック酸、テ
ルペン系酸無水物などが良い。混合比率は使用する硬化
剤の種類によって変わるが、一般的にはエポキシ樹脂主
剤１００重量に対し、硬化剤５０〜１５０重量の比率と
なるようにする。硬化促進剤としてはＤＢＵなどの３級
アミン系硬化剤等を用いる。
【００２９】 さらに、エポキシ樹脂と非晶質シリカと
を均一に分散し、かつ非晶質シリカ表面とエポキシ樹脂
との界面を化学的に結合させるため、カップリング剤を
用いることが好ましい。カップリング剤としては、基本
的に公知のものが使用でき、例えば、シランカップリン
グ剤として、ビニル系、エポキシ系、メタクリロキシ
系、アミノ系、クロロプロピル系、メルカプト系など、
その他、チタン系カップリング剤、アルミニウム系カッ
プリング剤を使用することができる。この中で、特にシ
ランカップリング剤を用いることが好ましく、非晶質シ
リカ１００重量に対し、０．５〜３重量の比率で添加す
るのが好ましい。さらに必要に応じて流動性改質材、例
えば不飽和ポリアミンアミドと酸性高分子エステルの混
合溶液を０．５〜５重量の比率で添加してもよい。
を均一に分散し、かつ非晶質シリカ表面とエポキシ樹脂
との界面を化学的に結合させるため、カップリング剤を
用いることが好ましい。カップリング剤としては、基本
的に公知のものが使用でき、例えば、シランカップリン
グ剤として、ビニル系、エポキシ系、メタクリロキシ
系、アミノ系、クロロプロピル系、メルカプト系など、
その他、チタン系カップリング剤、アルミニウム系カッ
プリング剤を使用することができる。この中で、特にシ
ランカップリング剤を用いることが好ましく、非晶質シ
リカ１００重量に対し、０．５〜３重量の比率で添加す
るのが好ましい。さらに必要に応じて流動性改質材、例
えば不飽和ポリアミンアミドと酸性高分子エステルの混
合溶液を０．５〜５重量の比率で添加してもよい。
【００３０】 基板として難燃性が必要な場合、例えば
ＵＬ規格でＶ−０に相当する難燃性を得るためには、例
えばＢｒ系難燃化剤を３０〜１２０重量の比率で添加す
ることも可能である。Ｂｒ系難燃化剤の例としては、例
えば、ヘキサブロモベンゼン、ペンタブロモベンゼン、
トリブロモフェノール、デカブロモジフェニルオキシ
ド、エチレンビスペンタブロモビフェニル、テトラブロ
モビスフェノールＡ、エチレンビスペンタブロモビフェ
ニル、デカブロモジフェニルオキシド、ヘキサブロモベ
ンゼンを使用することができる。
ＵＬ規格でＶ−０に相当する難燃性を得るためには、例
えばＢｒ系難燃化剤を３０〜１２０重量の比率で添加す
ることも可能である。Ｂｒ系難燃化剤の例としては、例
えば、ヘキサブロモベンゼン、ペンタブロモベンゼン、
トリブロモフェノール、デカブロモジフェニルオキシ
ド、エチレンビスペンタブロモビフェニル、テトラブロ
モビスフェノールＡ、エチレンビスペンタブロモビフェ
ニル、デカブロモジフェニルオキシド、ヘキサブロモベ
ンゼンを使用することができる。
【００３１】 絶縁材中にビアとして所定ピッチで埋設
される導電物質としては、導電性を有するものであれば
特にその種類を問わない。通常、銅、銅合金、アルミニ
ウム、及びアルミニウム合金等のいずれか１種の金属か
らなることが好ましい。一定の熱膨張係数が得られるか
らである。また、絶縁材と金属とは、上述したカップリ
ング剤により接合していることが望ましい。カップリン
グ剤を介して絶縁材と金属とが接合していると、接合強
度が向上し、使用に際して金属と絶縁材との剥離が効果
的に防止されるからである。
される導電物質としては、導電性を有するものであれば
特にその種類を問わない。通常、銅、銅合金、アルミニ
ウム、及びアルミニウム合金等のいずれか１種の金属か
らなることが好ましい。一定の熱膨張係数が得られるか
らである。また、絶縁材と金属とは、上述したカップリ
ング剤により接合していることが望ましい。カップリン
グ剤を介して絶縁材と金属とが接合していると、接合強
度が向上し、使用に際して金属と絶縁材との剥離が効果
的に防止されるからである。
【００３２】 ここで、本発明におけるベース基板の製
造方法について図３を参照しながら説明する。まず、基
板のサイズの取れる大きさの金型内に金属線を所定ピッ
チで必要な本数を整列する。次にエポキシ樹脂主剤、硬
化剤、カップリング剤、非晶質シリカを所定量秤量し、
例えば８０℃程度に加熱してから攪拌羽根式の混合機に
投入して混合する。この混合物（図３の２２）を前述の
金型に流し込む（注型）。これを例えば加熱炉中で１０
０℃１５時間放置し硬化させる。その後、金型から硬化
した注型体（図３に示す中間ブロック体３０）を外し、
ブロック３０からはみ出した金属線２１を切断する。そ
して、そのブロックを金属線２１と垂直方向にワイヤー
ソー、バンドソー等で例えば１．０ｍｍの厚さに切断す
る。その後、必要に応じて表面を研磨し、外側の形状を
整えるために加工機で外周を切断してベース基板とす
る。この方法によれば、金属線を所定間隔で、しかも寸
法精度良く配置することができるため、金属線をより狭
ピッチ（高密度）、例えば約１ｍｍ以下の狭ピッチに配
置したベース基板を得ることができる。
造方法について図３を参照しながら説明する。まず、基
板のサイズの取れる大きさの金型内に金属線を所定ピッ
チで必要な本数を整列する。次にエポキシ樹脂主剤、硬
化剤、カップリング剤、非晶質シリカを所定量秤量し、
例えば８０℃程度に加熱してから攪拌羽根式の混合機に
投入して混合する。この混合物（図３の２２）を前述の
金型に流し込む（注型）。これを例えば加熱炉中で１０
０℃１５時間放置し硬化させる。その後、金型から硬化
した注型体（図３に示す中間ブロック体３０）を外し、
ブロック３０からはみ出した金属線２１を切断する。そ
して、そのブロックを金属線２１と垂直方向にワイヤー
ソー、バンドソー等で例えば１．０ｍｍの厚さに切断す
る。その後、必要に応じて表面を研磨し、外側の形状を
整えるために加工機で外周を切断してベース基板とす
る。この方法によれば、金属線を所定間隔で、しかも寸
法精度良く配置することができるため、金属線をより狭
ピッチ（高密度）、例えば約１ｍｍ以下の狭ピッチに配
置したベース基板を得ることができる。
【００３３】
【実施例】 以下、具体的な実施例および比較例によ
り、さらに詳しく説明する。 （実施例）直径０．１ｍｍφの黄銅線を、金型中で１．
２７ｍｍピッチの格子状に配列した。このとき、金型中
で形成される基板の有効外径寸法は５００×６１０ｍ
ｍ、ワイヤー（黄銅線）の数は３８０（行）×４７０
（列）の１７８６００本とした。この金型中に、エポキ
シ樹脂と非晶質シリカとを体積比で４０：６０にて混合
した複合材料を、高さが約３００ｍｍとなるように流し
込み成形した。これを硬化させた後、金型から取り出
し、ワイヤーソーで切断し、次いで研磨して、厚さ１．
０ｍｍのベース基板を得た。得られたベース基板４は、
図４（ａ）に示すように、ワイヤーにより形成されたビ
ア４０が複合材料からなる絶縁材４２中に１．２７ｍｍ
ピッチの格子状に並んでいる。このベース基板４の熱膨
張係数は、基板の横方向および厚さ方向ともに２０ｐｐ
ｍ／℃、ガラス転移点は１２５℃であった。
り、さらに詳しく説明する。 （実施例）直径０．１ｍｍφの黄銅線を、金型中で１．
２７ｍｍピッチの格子状に配列した。このとき、金型中
で形成される基板の有効外径寸法は５００×６１０ｍ
ｍ、ワイヤー（黄銅線）の数は３８０（行）×４７０
（列）の１７８６００本とした。この金型中に、エポキ
シ樹脂と非晶質シリカとを体積比で４０：６０にて混合
した複合材料を、高さが約３００ｍｍとなるように流し
込み成形した。これを硬化させた後、金型から取り出
し、ワイヤーソーで切断し、次いで研磨して、厚さ１．
０ｍｍのベース基板を得た。得られたベース基板４は、
図４（ａ）に示すように、ワイヤーにより形成されたビ
ア４０が複合材料からなる絶縁材４２中に１．２７ｍｍ
ピッチの格子状に並んでいる。このベース基板４の熱膨
張係数は、基板の横方向および厚さ方向ともに２０ｐｐ
ｍ／℃、ガラス転移点は１２５℃であった。
【００３４】 このベース基板４の両面に、銅の無電解
メッキあるいは電解メッキで第１導体層を形成し、フォ
トリソ法によるエッチングでパターニングした。さらに
その上に第１絶縁層を形成してパターニングし、さらに
導通ビアを設け、第１導体層に接続した。以後同様に、
第２導体層、第２絶縁層、第３導体層と積層した。最上
層は、片面にはチップ接続バンプ５４を、他の片面には
キャリア接続ボール（図示せず）を付け、ビルドアップ
配線基板５２とした。
メッキあるいは電解メッキで第１導体層を形成し、フォ
トリソ法によるエッチングでパターニングした。さらに
その上に第１絶縁層を形成してパターニングし、さらに
導通ビアを設け、第１導体層に接続した。以後同様に、
第２導体層、第２絶縁層、第３導体層と積層した。最上
層は、片面にはチップ接続バンプ５４を、他の片面には
キャリア接続ボール（図示せず）を付け、ビルドアップ
配線基板５２とした。
【００３５】 上記のビルドアップ配線基板５２の中間
体であるベース基板４のみについて、加熱による熱変形
を調べるため、２５℃の室温および２５０℃加熱後の基
板表面の凹凸を測定した。なお、比較用として、従来の
ガラスエポキシ基板のビア・ホールに銅メッキを施し、
その中をエポキシ系樹脂で孔埋めした基板（図２に相当
する基板）を準備し、同様な試験を行った。その結果、
本発明の基板は２５０℃加熱時の変形量が最大で約５μ
ｍであったのに対し、従来のガラスエポキシ基板では最
大約１５μｍであり、本発明の基板の熱変形量は約３分
の１に減少した。また、加熱した後（冷却後）の２５℃
室温においては、本発明の基板の変形量が最大で約３μ
ｍであったのに対し、従来のガラスエポキシ基板では最
大約７μｍであり、本発明の基板の変形量は２分の１以
下に減少した。なお、図４（ａ）（ｂ）および図５
（ａ）（ｂ）は、それぞれ本発明の基板およびガラスエ
ポキシ基板の上にビルドアップ層を形成した時の変形の
様子を模式的に示したものである。図４（ａ）および図
５（ａ）はそれぞれ加熱前の状態、図４（ｂ）および図
５（ｂ）はそれぞれ加熱中の状態を示している。
体であるベース基板４のみについて、加熱による熱変形
を調べるため、２５℃の室温および２５０℃加熱後の基
板表面の凹凸を測定した。なお、比較用として、従来の
ガラスエポキシ基板のビア・ホールに銅メッキを施し、
その中をエポキシ系樹脂で孔埋めした基板（図２に相当
する基板）を準備し、同様な試験を行った。その結果、
本発明の基板は２５０℃加熱時の変形量が最大で約５μ
ｍであったのに対し、従来のガラスエポキシ基板では最
大約１５μｍであり、本発明の基板の熱変形量は約３分
の１に減少した。また、加熱した後（冷却後）の２５℃
室温においては、本発明の基板の変形量が最大で約３μ
ｍであったのに対し、従来のガラスエポキシ基板では最
大約７μｍであり、本発明の基板の変形量は２分の１以
下に減少した。なお、図４（ａ）（ｂ）および図５
（ａ）（ｂ）は、それぞれ本発明の基板およびガラスエ
ポキシ基板の上にビルドアップ層を形成した時の変形の
様子を模式的に示したものである。図４（ａ）および図
５（ａ）はそれぞれ加熱前の状態、図４（ｂ）および図
５（ｂ）はそれぞれ加熱中の状態を示している。
【００３６】
【発明の効果】（１）本発明の回路基板は、ビアとして
金属をあらかじめ埋め込んだ構造により、例えば０．１
ｍｍφの微細ビアを形成することも可能であり、従来の
ガラスエポキシ基板に比べて、配線の微細化、高密度化
ができる。また、スルーホール形成用にドリル加工をす
る必要がないので、加工に伴って加工くずが発生し製品
不良が生じることがない。 （２）また、本発明の回路基板は、絶縁材料の熱膨張係
数が、導通ビアの金属の熱膨張係数に近似しているとい
う特徴を有する。その結果、ビルドアップ層形成工程で
の加熱、半導体チップを接続するための半田リフロー工
程での加熱等において、ビア部金属と、周囲の絶縁材と
の熱膨張ミスマッチによる基板の変形が減少し、金属と
絶縁体との間、あるいはビア上部に形成されたビルドア
ップ層間などに亀裂、断線等が生じることがない。
金属をあらかじめ埋め込んだ構造により、例えば０．１
ｍｍφの微細ビアを形成することも可能であり、従来の
ガラスエポキシ基板に比べて、配線の微細化、高密度化
ができる。また、スルーホール形成用にドリル加工をす
る必要がないので、加工に伴って加工くずが発生し製品
不良が生じることがない。 （２）また、本発明の回路基板は、絶縁材料の熱膨張係
数が、導通ビアの金属の熱膨張係数に近似しているとい
う特徴を有する。その結果、ビルドアップ層形成工程で
の加熱、半導体チップを接続するための半田リフロー工
程での加熱等において、ビア部金属と、周囲の絶縁材と
の熱膨張ミスマッチによる基板の変形が減少し、金属と
絶縁体との間、あるいはビア上部に形成されたビルドア
ップ層間などに亀裂、断線等が生じることがない。
【００３７】（３）さらに、本発明の回路基板は、基板
の熱膨張係数が等方的であり、かつ導通ビアを形成する
導体の熱膨張係数に近似しているために、基板において
導体を平面方向および厚さ方向に配置した場合でも、ど
ちらの方向においても熱膨張が近似しているため、導体
と基板との熱膨張係数のミスマッチにより熱衝撃などに
対する基板の信頼性が低下するという問題が発生するこ
とがない。すなわち、本発明の回路基板は特に熱ストレ
スに対する信頼性が高い。 （４）さらにまた、本発明の回路基板では、ビルドアッ
プ層形成工程において、ビア内にめっき液等が混入する
ことがないので、製品不良を減少させ製造歩留まりを向
上させることができる。
の熱膨張係数が等方的であり、かつ導通ビアを形成する
導体の熱膨張係数に近似しているために、基板において
導体を平面方向および厚さ方向に配置した場合でも、ど
ちらの方向においても熱膨張が近似しているため、導体
と基板との熱膨張係数のミスマッチにより熱衝撃などに
対する基板の信頼性が低下するという問題が発生するこ
とがない。すなわち、本発明の回路基板は特に熱ストレ
スに対する信頼性が高い。 （４）さらにまた、本発明の回路基板では、ビルドアッ
プ層形成工程において、ビア内にめっき液等が混入する
ことがないので、製品不良を減少させ製造歩留まりを向
上させることができる。
【図１】 本発明の回路基板を用い実装基板上に半導体
チップを搭載した構造の一例を示す断面説明図で、
（ａ）はビア表面に銅メッキを施さない場合、（ｂ）は
ビア表面に銅メッキを施した場合を示す。
チップを搭載した構造の一例を示す断面説明図で、
（ａ）はビア表面に銅メッキを施さない場合、（ｂ）は
ビア表面に銅メッキを施した場合を示す。
【図２】 ＳＬＣを用いて実装基板上に半導体チップを
搭載した従来構造の断面説明図で、（ａ）はビア表面に
銅メッキを施さない場合、（ｂ）はビア表面に銅メッキ
を施した場合を示す。
搭載した従来構造の断面説明図で、（ａ）はビア表面に
銅メッキを施さない場合、（ｂ）はビア表面に銅メッキ
を施した場合を示す。
【図３】 中間ブロック体の一例を示す一部斜視図であ
る。
る。
【図４】 実施例に用いた本発明の回路基板の一例を示
す断面図で、（ａ）は常温時、（ｂ）は加熱時をそれぞ
れ示す。
す断面図で、（ａ）は常温時、（ｂ）は加熱時をそれぞ
れ示す。
【図５】 比較例に用いた従来の回路基板の一例を示す
断面図で、（ａ）は常温時、（ｂ）は加熱時をそれぞれ
示す。
断面図で、（ａ）は常温時、（ｂ）は加熱時をそれぞれ
示す。
【図６】 絶縁材中の非晶質シリカの含有量に対する熱
膨張係数の変化を示すグラフである。
膨張係数の変化を示すグラフである。
１・・半導体チップ、２・・封止樹脂、３・・ビルドア
ップ基板、４・・ベース基板、５・・充填材、６・・銅
メッキ、７・・導体層、８・・チップ接続バンプ、９・
・キャリア接続（半田）ボール、１０・・実装基板、１
１・・ビア、１２，１３，１４・・絶縁層、１５・・導
通ビア、２０・・導通ビアホール（導通スルーホー
ル）、２１・・金属線、２２・・複合材料、３０・・中
間ブロック体、４０・・導通ビア、４２・・絶縁材、５
２・・回路基板（ビルドアップ基板）、５４・・チップ
接続バンプ。
ップ基板、４・・ベース基板、５・・充填材、６・・銅
メッキ、７・・導体層、８・・チップ接続バンプ、９・
・キャリア接続（半田）ボール、１０・・実装基板、１
１・・ビア、１２，１３，１４・・絶縁層、１５・・導
通ビア、２０・・導通ビアホール（導通スルーホー
ル）、２１・・金属線、２２・・複合材料、３０・・中
間ブロック体、４０・・導通ビア、４２・・絶縁材、５
２・・回路基板（ビルドアップ基板）、５４・・チップ
接続バンプ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｎ 1/18 1/18 Ｌ 3/00 3/00 Ａ Ｒ (72)発明者 寺田 健司 滋賀県野洲郡野洲町大字三宅800番地 日 本アイ・ビー・エム株式会社 野洲事業所 内 (72)発明者 塚田 裕 滋賀県野洲郡野洲町大字三宅800番地 日 本アイ・ビー・エム株式会社 野洲事業所 内 (72)発明者 鈴木 富雄 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 (72)発明者 小田切 正 愛知県名古屋市瑞穂区須田町２番56号 日 本碍子株式会社内 Ｆターム(参考） 5E317 AA24 BB02 BB11 BB12 CC08 CC33 CD25 CD34 GG05 GG09 GG17 5E336 AA09 BB15 BC16 CC32 CC58 EE03 GG11 5E346 AA04 AA06 AA12 AA15 AA25 AA32 AA43 BB01 BB16 CC09 CC16 DD01 DD22 EE31 EE33 FF04 FF45 GG02 HH07 HH11
Claims (17)
- 【請求項１】 主としてエポキシ樹脂と非晶質シリカと
よりなり熱膨張係数が等方的である絶縁材に、ビアとし
て所定ピッチで金属が埋設されてなるベース基板と、 該ベース基板上にそれぞれ少なくとも一層が交互に積層
された絶縁層及び導体層とから形成されたことを特徴と
する回路基板。 - 【請求項２】 絶縁材の厚さ方向の熱膨張係数がビアの
熱膨張係数に近似していることを特徴とする請求項１記
載の回路基板。 - 【請求項３】 絶縁材の熱膨張係数が３０ｐｐｍ/℃以
下であることを特徴とする請求項１又は２記載の回路基
板。 - 【請求項４】 絶縁材の熱膨張係数が１０〜２５ｐｐｍ
/℃の範囲であることを特徴とする請求項１又は２記載
の回路基板。 - 【請求項５】 少なくとも１つの導通ビアを有する絶縁
材からなるベース基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、 前記絶縁材の厚さ方向の熱膨張係数は前記導通ビアの熱
膨張係数に近似していることを特徴とする回路基板。 - 【請求項６】 前記絶縁材の厚さ方向の熱膨張係数と前
記導通ビアの熱膨張係数との差は、回路基板の加熱時に
前記積層された導体層の剥離および亀裂が生じないよう
に、十分に小さいことを特徴とする請求項５記載の回路
基板。 - 【請求項７】 前記絶縁材の厚さ方向の熱膨張係数と前
記導通ビアの熱膨張係数との差は、１０ｐｐｍ/℃以下
であることを特徴とする請求項６記載の回路基板。 - 【請求項８】 絶縁材と絶縁材を貫通する少なくとも１
つのビア・ホールとビア・ホール内に設けられた導体層
を含むベース基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、 少なくとも前記ビア・ホール近傍における前記絶縁材の
厚さ方向の熱膨張係数は３０ｐｐｍ/℃以下であること
を特徴とする回路基板。 - 【請求項９】 前記熱膨張係数は１０〜２５ｐｐｍ/℃
の範囲にあることを特徴とする請求項８記載の回路基
板。 - 【請求項１０】 少なくとも１つの導通ビアを有する絶
縁材からなるベース基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、 前記絶縁材の厚さ方向の熱膨張係数は前記導通ビアの熱
膨張係数に実質的に等しいことを特徴とする回路基板。 - 【請求項１１】 少なくとも１つの導通ビアを有する絶
縁材からなるベース基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層とを
有し、 前記絶縁材は前記導通ビアの熱膨張係数と実質的に等し
い熱膨張係数を有するように選択されることを特徴とす
る回路基板。 - 【請求項１２】 エポキシ樹脂と非晶質シリカの混合材
料からなる絶縁材に導通ビアとして少なくとも１つの導
電物質が埋設されてなるベース基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された導体層及び絶縁層と、
を含む回路基板。 - 【請求項１３】 前記非晶質シリカは４０体積％以上の
割合で前記エポキシ樹脂層にほぼ均一に分散しているこ
とを特徴とする請求項１２に記載の回路基板。 - 【請求項１４】 前記非晶質シリカは５０体積％〜８０
体積％の範囲内で前記エポキシ樹脂層にほぼ均一に分散
していることを特徴とする請求項１２に記載の回路基
板。 - 【請求項１５】 前記導通ビアは所定のピッチで埋設さ
れた金属からなることを特徴とする請求項５、１０〜１
２のいずれか１項に記載の回路基板。 - 【請求項１６】 実装回路基板であって、 少なくとも１つの導通ビアを有する絶縁材からなるベー
ス基板と、前記ベース基板の少なくとも１つの表面上に
それぞれ少なくとも１層が交互に積層された導体層及び
絶縁層とを有し、前記絶縁材の厚さ方向の熱膨張係数は
前記導通ビアの熱膨張係数に実質的に等しい回路基板
と、 最上層をなす前記積層された導体層の少なくとも一部に
半田バンプを介して接続された半導体素子と、を含む実
装回路基板。 - 【請求項１７】 マザーボードと、マザーボード上にボ
ール・グリッド・アレイを介して接続されたビルド・ア
ップ回路基板と、ビルド・アップ回路基板表面の配線層
に半田パンプを介して接続された半導体素子とを含む実
装回路モジュールであって、 前記ビルド・アップ回路基板は、 少なくとも１つの導通ビアを有する絶縁材からなるベー
ス基板と、 前記ベース基板の少なくとも１つの表面上にそれぞれ少
なくとも１層が交互に積層された配線層及び絶縁層とを
有し、 前記絶縁材の厚さ方向の熱膨張係数は前記導通ビアの熱
膨張係数に近似していることを特徴とする、実装回路モ
ジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468499A JP2001102749A (ja) | 1999-09-17 | 1999-09-17 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468499A JP2001102749A (ja) | 1999-09-17 | 1999-09-17 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102749A true JP2001102749A (ja) | 2001-04-13 |
Family
ID=17406770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26468499A Pending JP2001102749A (ja) | 1999-09-17 | 1999-09-17 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102749A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359469A (ja) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
| US7294587B2 (en) | 2001-10-18 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| JP2008252148A (ja) * | 2008-07-22 | 2008-10-16 | Nichia Corp | 発光装置用のパッケージ及びその製造方法 |
| JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2012009606A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2013058545A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
| JP2014049580A (ja) * | 2012-08-31 | 2014-03-17 | Murata Mfg Co Ltd | 配線基板 |
| JP2015130421A (ja) * | 2014-01-08 | 2015-07-16 | 株式会社デンソー | 多層基板 |
| CN112203410A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制备方法 |
-
1999
- 1999-09-17 JP JP26468499A patent/JP2001102749A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359469A (ja) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
| US7294587B2 (en) | 2001-10-18 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| JP2008252148A (ja) * | 2008-07-22 | 2008-10-16 | Nichia Corp | 発光装置用のパッケージ及びその製造方法 |
| JP2010283056A (ja) * | 2009-06-03 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2012009606A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2013058545A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
| JP2014049580A (ja) * | 2012-08-31 | 2014-03-17 | Murata Mfg Co Ltd | 配線基板 |
| JP2015130421A (ja) * | 2014-01-08 | 2015-07-16 | 株式会社デンソー | 多層基板 |
| CN112203410A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7080446B2 (en) | Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method | |
| US7394663B2 (en) | Electronic component built-in module and method of manufacturing the same | |
| TWI428999B (zh) | 製造半導體封裝之方法及利用該方法的半導體塑膠封裝 | |
| JP2006324642A (ja) | 半導体装置及びその製造方法 | |
| JP2001077496A (ja) | プリント回路用基板材とその製造方法 | |
| TW200908262A (en) | Mounting substrate and manufacturing method thereof | |
| JP5543184B2 (ja) | 配線板用材料、積層板、多層板及び配線基板 | |
| JP2001102749A (ja) | 回路基板 | |
| JPS63114198A (ja) | 多層印刷回路板構造 | |
| US6403201B1 (en) | Substrate material for wiring and substrate material for printed circuit using the same | |
| US6379781B1 (en) | Printed circuit board material and method of manufacturing board material and intermediate block body for board material | |
| JP2002270991A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| US11501909B2 (en) | Inductor built-in substrate and method for manufacturing the same | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JP2000138457A (ja) | 多層配線基板およびその製造方法 | |
| JP2002261407A (ja) | プリント配線板とその製造方法および電子部品の実装方法 | |
| JP2001011286A (ja) | 液状エポキシ樹脂組成物及び半導体装置 | |
| JPH0883971A (ja) | プリント配線板用の穴埋めインク | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| JPS62130544A (ja) | 半導体搭載用基板 | |
| CN100490129C (zh) | 金属基电路基板及其制造方法 | |
| JP2003046258A (ja) | 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法 | |
| JP2000188362A (ja) | 半導体素子の実装構造 | |
| JP3939849B2 (ja) | 半導体装置の製法 | |
| JP2003282772A (ja) | ピン付き配線基板およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |