KR101078746B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101078746B1
KR101078746B1 KR1020110000430A KR20110000430A KR101078746B1 KR 101078746 B1 KR101078746 B1 KR 101078746B1 KR 1020110000430 A KR1020110000430 A KR 1020110000430A KR 20110000430 A KR20110000430 A KR 20110000430A KR 101078746 B1 KR101078746 B1 KR 101078746B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor chip
semiconductor
semiconductor package
hole
Prior art date
Application number
KR1020110000430A
Other languages
English (en)
Other versions
KR20110005918A (ko
Inventor
서민석
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020110000430A priority Critical patent/KR101078746B1/ko
Publication of KR20110005918A publication Critical patent/KR20110005918A/ko
Application granted granted Critical
Publication of KR101078746B1 publication Critical patent/KR101078746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시되어 있다. 개시된 반도체 패키지는, 회로부를 갖는 반도체 칩과, 상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극 및 상기 관통 전극의 상기 관통홀을 채우는 열 전도성 물질을 포함하는 기둥 형상의 열 전도 부재를 포함하며, 상기 열 전도 부재는 열 전도 효율을 향상시키기 위한 다공들을 포함하는 것을 특징으로 한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 처리하기에 적합한 반도체 패키지가 개발되고 있다.
최근에는 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량을 증가 및 데이터 처리 속도를 향상시킨 적층 반도체 패키지가 개발되고 있다.
적층 반도체 패키지의 경우, 각 반도체 칩들이 적층되어 있기 때문에 각 반도체 칩에서 발생된 열이 신속하게 외부로 배출되기 어렵고 이로 인해 적층 반도체 패키지의 각 반도체 칩들의 성능이 오히려 감소되는 문제점을 갖는다.
한편, 적층 반도체 패키지로부터 발생된 열을 외부로 배출하기 위해서 적층 반도체 패키지의 외부에 방열 플레이트를 배치하는 기술이 개발되고 있지만, 여전히 적층 반도체 패키지의 내부에 배치된 반도체 칩으로부터 발생된 열을 신속하게 방열하기 어려운 문제점을 갖는다.
본 발명은 반도체 칩으로부터 발생된 열을 반도체 칩 외부로 신속하게 방열시키기에 적합한 구조를 갖는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는 회로부를 갖는 반도체 칩 및 상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극을 포함한다.
반도체 패키지는 상기 관통홀에 의하여 형성된 상기 관통 전극의 내측면상에 배치된 부식 방지막을 더 포함한다.
반도체 패키지의 상기 관통 전극은 파이프 형상을 갖는다.
반도체 패키지는 상기 반도체 칩이 배치되는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체 및 상기 기판 몸체 내부에 형성되며 상기 칩 영역으로부터 상기 주변 영역을 연결하는 통로를 포함하는 기판 및 상기 반도체 칩을 덮고, 상기 관통홀을 노출하는 개구를 갖는 몰딩 부재를 더 포함한다.
반도체 패키지의 상기 반도체 칩은 적어도 2 개가 적층되고, 상기 각 반도체 칩의 상기 관통 전극은 지정된 위치에서 정렬된다.
반도체 패키지는 상기 몰딩 부재의 상기 개구와 연결된 제1 배관, 상기 주변 영역에 형성된 상기 통로의 단부와 연결된 제2 배관 및 상기 제1 및 제2 배관과 연결된 순환 펌프를 갖는 순환 펌프 유닛을 더 포함한다.
반도체 패키지는 상기 제1 및 제2 배관들 및 상기 관통홀 내에 채워지며 상기 순환 펌프에 의하여 순환되는 냉각 유체를 더 포함한다.
반도체 패키지의 상기 관통 전극의 양쪽 단부들 중 적어도 하나의 단부에 배치되며 상기 관통홀과 대응하는 개구를 갖는 링 형상의 접속 부재를 더 포함한다.
반도체 패키지는 상기 관통 전극의 상기 관통홀 및 상기 접속 부재의 상기 개구를 채우는 열 전도성 물질을 포함하는 기둥 형상의 열 전도 부재를 더 포함한다.
반도체 패키지의 상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 큰 제2 부피를 갖는다.
반도체 패키지의 상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 작은 제2 부피를 갖는다.
반도체 패키지의 상기 열 전도 부재는 열 전도 효율을 향상시키기 위한 다공들을 포함한다.
본 발명에 따른 반도체 패키지는 상기 반도체 칩이 배치되며 상기 관통 전극과 대응하는 부분에 개구가 형성된 기판 및 상기 반도체 칩을 덮는 몰딩 부재를 더 포함한다.
반도체 패키지의 상기 몰딩 부재는 상기 열 전도 부재를 노출하는 개구를 포함한다.
본 발명에 따르면, 복수개의 반도체 칩들을 전기적으로 연결하는 관통 전극의 내부에 관통홀을 형성하고, 관통홀 내부에 열 전도 부재를 형성하여 반도체 칩에서 발생된 고온의 열을 쉽게 외부로 방열하여 반도체 칩의 성능을 보다 향상시킬 수 있는 효과를 갖는다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2 내지 도 4들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 7 내지 도 10들은 도 6에 도시된 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10) 및 관통 전극(20)을 포함한다. 이에 더하여, 반도체 패키지(100)는 접착 부재(30)를 더 포함할 수 있다.
반도체 칩(10)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(10)은 상면(1) 및 상면(1)과 대향 하는 하면(2)을 갖는다. 반도체 칩(10)은 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(3)를 포함한다.
관통 전극(20)은 반도체 칩(10)의 상면(1) 및 하면(2)을 관통하며, 관통 전극(20)은 회로부(3)와 전기적으로 연결된다. 외부 기기로부터 입력되는 입력 신호는 관통 전극(20)을 통해 회로부(3)로 입력되고, 회로부(3)로부터 출력되는 출력 신호는 관통 전극(20)을 통해 외부 기기로 출력된다.
관통 전극(20) 및 반도체 칩(10)의 사이에는 관통 전극(20) 및 반도체 칩(10)을 전기적으로 절연하는 절연막(12)이 형성된다. 절연막(12)은 유기막 또는 무기막일 수 있다.
본 실시예에서, 관통 전극(20)은 전기 전도성이 우수하고 열 전달율이 우수한 구리를 포함할 수 있다. 이와 다르게, 관통 전극(20)은 전기 전도성 및 열 전달율이 우수한 알루미늄, 알루미늄 합금 등을 포함하여도 무방하다.
본 실시예에서, 관통 전극(20)은 관통 전극(20)은 반도체 칩(10)의 상면(1)과 대응하는 제1 단부(21) 및 반도체 칩(10)의 하면(2)과 대응하는 제2 단부(22)를 갖는다.
관통 전극(20)의 제2 단부(22)는 반도체 칩(10)의 하면(2)으로부터 소정 높이로 돌출될 수 있다. 이와 다르게, 관통 전극(20)의 제2 단부(22)는 하면(2)과 동일 평면상에 배치될 수 있다.
한편, 관통 전극(20)을 이용하여 반도체 칩(10)의 방열 효율을 보다 향상시키기 위해, 관통 전극(20)은 제1 및 제2 단부(21,22)들을 관통하는 관통홀(23)을 갖는다. 본 실시예에서, 관통홀(23)로는 액화 질소 또는 냉각 공기와 같은 냉각 유체가 통과하고 이로 인해 반도체 칩(10)으로부터 발생된 열은 관통 전극(20) 및 냉각 유체에 의하여 신속하게 외부로 방열될 수 있다.
한편, 관통 전극(20)의 관통홀(23)을 통해 냉각 유체가 통과될 경우, 관통홀(23)에 의하여 형성된 관통 전극(20)의 내측면은 냉각 유체에 의하여 부식될 수 있다. 이를 방지하기 위하여, 본 발명에서는 관통 전극(20)의 내측면에 관통 전극(20)의 부식을 방지하기 위한 부식 방지막(25)이 형성된다. 본 실시예에서, 부식 방지막(25)은 얇은 두께를 갖는 유기막 또는 무기막일 수 있다. 본 실시예에서, 부식 방지막(25)이 관통 전극(20)의 내측면에 형성되지 않을 경우, 관통 전극(20)이 지속적으로 부식되어 관통 전극(20)의 전기적 특성이 크게 저하될 수 있다.
도 2 내지 도 4들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 반도체 칩 제조 공정에 의하여 데이터 저장부(미도시) 및/또는 데이터 처리부(미도시)를 갖는 회로부(3)가 형성된 반도체 칩(10)이 제조된다.
반도체 칩(10)이 제조된 후, 반도체 칩(10)의 상면(1)으로부터 상면(1)과 대향 하는 하면(2)을 향해 블라인드 비아(11)가 형성된다. 블라인드 비아(11)는 드릴링 공정, 레이저 드릴링 공정 또는 식각 공정에 의하여 형성될 수 있다.
블라인드 비아(11)가 반도체 칩(10)에 형성된 후, 블라인드 비아(11)에 의하여 형성된 반도체 칩(10)의 내측면 상에는 얇은 두께를 갖는 예비 절연막(12a)이 형성된다. 예비 절연막(12a)은, 예를 들어, 유기막 또는 무기막일 수 있다.
이어서, 블라인드 비아(11)에 의하여 형성된 반도체 칩(10)의 내측면에 형성된 예비 절연막(12a)을 채우는 예비 관통 전극(20a)이 형성된다. 예비 관통 전극(20a)은 기둥 형상을 갖는다. 예비 관통 전극(20a)은, 예를 들어, 도전 특성이 우수한 구리를 포함할 수 있다.
도 3을 참조하면, 에치백 공정에 의하여 반도체 칩(10)의 하면(2)은 식각되고, 이로 인해 반도체 칩(10)의 하면(2)으로부터 기둥 형상을 갖는 예비 관통 전극(20a)이 노출되고, 예비 관통 전극(20a)의 측면을 감싸는 절연막(12)이 형성된다.
도 4를 참조하면, 반도체 칩(10)의 하면(2)이 노출된 후, 반도체 칩(10)의 상면(1)과 대응하는 관통 전극(20)의 제1 단부(21) 및 반도체 칩(10)의 하면(2)과 대응하는 관통 전극(20)의 제2 단부(22)를 관통하는 관통홀(23)이 형성된다. 관통홀(23)은, 예를 들어, 드릴링 공정, 레이저 드릴링 공정 및 식각 공정에 의하여 형성될 수 있다. 관통홀(23)으로는 반도체 칩(10)에서 발생된 열을 외부로 배출하기 위한 액화 질소 또는 공기가 통과한다.
한편, 냉각 유체가 구리를 포함하는 관통 전극(20)에 형성된 관통홀(23)을 통과할 경우, 관통 전극(20)의 관통홀(23)에 의하여 형성된 관통 전극(20)의 내측면에 산화막이 형성될 수 있고, 이로 인해 관통 전극(20)의 전기적 특성이 크게 저하될 수 있다. 본 실시예에서는 관통 전극(20)의 내측면에 산화막이 형성되는 것을 방지하기 위해서 관통 전극(20)의 내측면에 부식 방지막(25)이 형성된다. 부식 방지막(25)은 유기막 또는 무기막일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 5에 도시된 반도체 패키지는 기판(40), 몰딩 부재(50) 및 순환 펌프 유닛(60)을 제외하면 앞서 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
도 5를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20), 기판(40), 몰딩 부재(50) 및 순환 펌프 유닛(60)을 포함한다.
도 1에 도시된 바와 같이 냉각 유체가 통과하기에 적합한 관통홀(23)을 갖는 관통 전극(20)을 갖는 적어도 두개의 반도체 칩(10)들은 각 반도체 칩(10)들의 하면(2)에 부착된 접착 부재(30)에 의하여 상호 접착된다. 각 반도체 칩(10)들의 관통 전극(20)들의 관통홀(23)들은 상호 연통된다.
접착 부재(30)에 의하여 상호 접착된 반도체 칩(10)들은 기판(40)에 부착된다. 기판(40)은 칩 영역(CR) 및 칩 영역(CR)의 주변에 배치된 주변 영역(PR)을 포함하며, 상호 부착된 반도체 칩(10)들 중 하부에 배치된 반도체 칩(10)에 부착된 접착 부재(30)에 의하여 적층된 반도체 칩(10)들은 기판(40)의 칩 영역(CR) 상에 배치된다.
기판(40)은 칩 영역(CR) 및 주변 영역(PR)을 연결하는 통로(45)를 포함한다. 통로(45)의 일측 단부는 칩 영역(CR)에 배치된 반도체 칩(10)의 관통 전극(20)들의 관통홀(23)과 연통된다.
기판(40)의 상면(41)에는 관통 전극(20)과 전기적으로 접속되는 접속 패드(43)가 배치되고, 기판(40)의 상면(41)과 대향 하는 하면(42)에는 접속 패드(43)와 전기적으로 접속된 볼 랜드(44)가 배치된다. 볼 랜드(44)에는 솔더볼과 같은 접속 부재(46)가 배치된다.
몰딩 부재(50)는 적층된 반도체 칩(10)들의 측면 및 상면을 덮는다. 몰딩 부재(50)는 에폭시 수지와 같은 몰딩 부재를 포함하며, 몰딩 부재(50)는 반도체 칩(10)들 중 최상층에 배치된 반도체 칩(10)의 각 관통 전극(20)들의 각 관통홀(23)들과 연결되는 연결 통로(52)를 갖는다. 본 실시예에서, 연결 통로(52)는 몰딩 수지로 몰딩 공정을 수행할 때, 특정 온도에서 기화 또는 특정 물질에 의하여 제거되는 물질로 최상층 반도체 칩(10)의 각 관통홀(23)들을 덮는 연결 부재를 형성한 후, 몰딩후 연결 부재를 특정 온도 또는 특정 물질을 이용하여 제거하여 형성될 수 있다.
순환 펌프 유닛(60)은 제1 배관(62), 제2 배관(64) 및 순환 펌프(66)를 포함한다. 제1 배관(62)은 몰딩 부재(50)의 연결 통로(52)와 연결되고, 제2 배관(64)는 기판(40)의 주변 영역(PR)에 형성된 통로(45)와 연결된다. 제1 및 제2 배관(62,64)들은 순환 펌프(66)에 의하여 연결된다. 본 실시예에서, 제1 및 제2 배관(62,64)들 및 반도체 칩(10)의 관통 전극(20)의 관통홀(23) 내에는 냉각 유체가 배치된다. 냉각 유체는 순환 펌프(66)에 의하여 순환되며, 제1 및 제2 배관(62,64)들에는 열교환기가 형성될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 6을 참조하면, 반도체 패키지(200)는 반도체 칩(210), 열 전도 부재(240)를 갖는 관통 전극(220) 및 접속 부재(250)를 포함한다. 이에 더하여, 반도체 패키지(200)는 접착 부재(230)를 더 포함할 수 있다.
반도체 칩(210)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(210)은 상면(201) 및 상면(201)과 대향 하는 하면(202)을 갖는다. 반도체 칩(210)은 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(203)를 포함한다.
관통 전극(220)은 반도체 칩(210)의 상면(201) 및 하면(202)을 관통하며, 관통 전극(220)은 회로부(203)와 전기적으로 연결된다. 외부 기기로부터 입력되는 입력 신호는 관통 전극(220)을 통해 회로부(203)로 입력되고, 회로부(203)로부터 출력되는 출력 신호는 관통 전극(220)을 통해 외부 기기로 출력된다.
본 실시예에서, 관통 전극(220)은 전기 전도성이 우수하고 열 전달율이 우수한 구리를 포함할 수 있다. 이와 다르게, 관통 전극(220)은 전기 전도성 및 열 전달율이 우수한 알루미늄, 알루미늄 합금 등을 포함하여도 무방하다.
본 실시예에서, 관통 전극(220)은 반도체 칩(210)의 상면(201)과 대응하는 제1 단부(221) 및 반도체 칩(210)의 하면(202)과 대응하는 제2 단부(222)를 갖는다.
관통 전극(220)의 제2 단부(222)는 반도체 칩(210)의 하면(202)과 동일 평면상에 배치될 수 있다. 이와 다르게, 관통 전극(220)의 제2 단부(222)는 하면(202)으로부터 소정 높이로 돌출될 수 있다.
한편, 관통 전극(220)을 이용하여 반도체 칩(210)의 방열 효율을 보다 향상시키기 위해, 관통 전극(220)은 제1 및 제2 단부(221,222)들을 관통하는 관통홀(223)을 갖는다.
접속 부재(250)는 관통 전극(220)의 제2 단부(222)에 배치된다. 본 실시예에서, 접속 부재(250)는, 관통홀(223)과 동일한 직경을 갖는 링 형상으로 관통 전극(220)의 제2 단부(222) 상에 배치된다. 본 실시예에서, 접속 부재(250)는, 예를 들어, 솔더를 포함할 수 있다.
관통홀(223) 및 접속 부재(250)의 내부에는 열 전도 부재(240)가 배치된다. 열 전도 부재(240)는, 예를 들어, 열 전도성 구리스 또는 열 전도성 에폭시 수지와 같은 열 전도성 물질을 포함할 수 있다. 관통홀(223) 및 접속 부재(250)에는 열 전도 부재(240)가 채워진다.
본 실시예에서, 열 전도 부재(240)는 열 전도 효율을 보다 향상시키기 위해 열 전도 물질을 포함하는 비드(bead)들을 열 압착하여 열 전도 부재(240)에는 다공들이 형성될 수 있다.
본 실시예에서, 열 전도 효율을 극대화하기 위하여 관통 전극(220)은 제1 부피를 갖고, 열 전도 부재(240)는 제1 부피보다 큰 제2 부피를 가질 수 있다. 이와 다르게, 관통 전극(220)은 제1 부피를 갖고 열 전도 부재(240)는 제1 부피보다 작은 제2 부피를 가질 수 있다.
도 7 내지 도 10들은 도 6에 도시된 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 7을 참조하면, 반도체 칩 제조 공정에 의하여 데이터 저장부(미도시) 및/또는 데이터 처리부(미도시)를 갖는 회로부(203)가 형성된 반도체 칩(210)이 제조된다. 반도체 칩(210)의 상면(201) 상에는 회로부(203)와 연결된 본딩 패드(209)가 형성된다.
반도체 칩(210)이 제조된 후, 반도체 칩(210)의 상면(201)으로부터 상면(201)과 대향 하는 하면(202)을 향해 블라인드 비아(211)가 형성된다. 블라인드 비아(211)는 드릴링 공정, 레이저 드릴링 공정 또는 식각 공정에 의하여 형성될 수 있다. 본 실시예에서, 블라인드 비아(211)는, 예를 들어, 본딩 패드(209)와 대응하는 위치에 형성된다.
블라인드 비아(211)가 형성되 후, 블라인드 비아(211)에 의하여 형성된 반도체 칩(210)의 내측면 및 바닥면을 덮는 막 형태의 예비 관통 전극(220a)이 형성된다. 예비 관통 전극(220a)은, 예를 들어, 도전 특성이 우수한 구리를 포함할 수 있다.
도 9를 참조하면, 에치백 공정 또는 화학적 기계적 연마 공정에 의하여 반도체 칩(210)의 하면(202)은 식각 또는 연마 되고, 이로 인해 반도체 칩(210)의 하면(202)으로부터 노출된 관통 전극(220)이 형성된다.
관통 전극(220)이 형성된 후, 관통 전극(220)의 표면에는 접속 부재(250)가 배치된다. 접속 부재(250)는 개구를 갖는 링 형상을 갖고, 접속 부재(250)는 솔더를 포함한다. 접속 부재(250)는 반도체 칩(210)의 하면(202)으로부터 소정 높이로 돌출된다.
도 10을 참조하면, 관통 전극(220) 및 접속 부재(250)가 형성된 후, 반도체 칩(210)의 하면(202)에는 관통 전극(220)을 노출하는 개구를 갖는 접착 부재(230)가 배치된다.
관통 전극(220) 및 접속 부재(250)의 내부에는 스텐실 공정 등에 의하여 열 전도 부재(240)가 채워져 반도체 패키지(200)가 제조된다. 열 전도 부재(240)로서 사용될 수 있는 물질의 예로서는 열 전도성 구리스, 열 전도성 에폭시 등을 들 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 11에 도시된 반도체 패키지는 기판(260), 몰딩 부재(270)을 제외하면 앞서 도 6에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.
도 11을 참조하면, 반도체 패키지(200)는 반도체 칩(210), 관통 전극(220), 접착 부재(230), 열 전도 부재(240), 접속 부재(250), 기판(260) 및 몰딩 부재(270)를 포함한다.
도 11에 도시된 바와 같이 반도체 칩(210)의 관통홀(223)내에 채워진 열 전도 부재(240)를 갖는 관통 전극(220)을 갖는 적어도 두개의 반도체 칩(210)들은 각 접착 부재(230)에 의하여 상호 접착된다. 각 반도체 칩(210)들의 관통 전극(220)들의 관통홀(223) 내에 형성된 열 전도 부재(240)는 상호 연결된다.
접착 부재(230)에 의하여 상호 접착된 반도체 칩(210)들은 기판(260)에 부착된다. 기판(260)은 칩 영역(CR) 및 칩 영역(CR)의 주변에 배치된 주변 영역(PR)을 포함하며, 상호 부착된 반도체 칩(210)들 중 하부에 배치된 반도체 칩(210)에 부착된 접착 부재(230)에 의하여 반도체 칩(210)들은 기판(260)의 칩 영역(CR) 상에 배치된다.
기판(260)의 상면(261)에는 접속 패드(263)들이 형성되고, 각 접속 패드(263)들은 접속 부재(250)를 매개로 각 관통 전극(220)들과 전기적으로 연결되고, 기판(260)의 상면(261)과 대향 하는 하면(262)에는 접속 패드(263)와 전기적으로 접속된 볼 랜드(264)가 배치된다. 볼 랜드(264)에는 솔더볼과 같은 접속 부재(265)가 배치된다. 기판(260)에는 반도체 칩(210)들의 열 전도 부재(240)와 접촉된 방열 블록(267)이 형성된다. 방열 블록(267)은 열 전도 부재(240)와 동일한 물질 또는 열 전도율이 우수한 금속을 포함할 수 있다.
몰딩 부재(270)는 적층된 반도체 칩(210)들의 측면 및 상면을 덮는다. 몰딩 부재(270)는 에폭시 수지와 같은 몰딩 수지를 포함하며, 몰딩 부재(270)는 반도체 칩(210)들을 덮고, 반도체 칩(210)들 중 최상층에 배치된 반도체 칩(210)의 각 관통 전극(220)들 내에 포함된 각 열 전도 부재(240)를 노출하는 개구를 갖는다.
이상에서 상세하게 설명한 바에 의하면, 복수개의 반도체 칩들을 전기적으로 연결하는 관통 전극의 내부에 관통홀을 형성하고, 관통홀 내부에 열 전도 부재를 형성하여 반도체 칩에서 발생된 고온의 열을 쉽게 외부로 방열하여 반도체 칩의 작동 특성을 크게 향상시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
210: 반도체 칩
220: 관통 전극
230: 접착 부재
240: 열 전도 부재
250: 접속 부재

Claims (7)

  1. 회로부를 갖는 반도체 칩;
    상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극;및
    상기 관통 전극의 상기 관통홀을 채우는 열 전도성 물질을 포함하는 기둥 형상의 열 전도 부재를 포함하며,
    상기 열 전도 부재는 열 전도 효율을 향상시키기 위한 다공들을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 칩은 적어도 2 개가 적층되고, 상기 각 반도체 칩의 상기 관통 전극은 지정된 위치에서 정렬된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 관통 전극의 양쪽 단부들 중 적어도 하나의 단부에 배치되며 상기 관통홀과 대응하는 개구를 갖는 링 형상의 접속 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 큰 제2 부피를 갖는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 작은 제2 부피를 갖는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩이 배치되며 상기 관통 전극과 대응하는 부분에 개구가 형성된 기판; 및
    상기 반도체 칩을 덮는 몰딩 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 몰딩 부재는 상기 열 전도 부재를 노출하는 개구를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020110000430A 2011-01-04 2011-01-04 반도체 패키지 KR101078746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110000430A KR101078746B1 (ko) 2011-01-04 2011-01-04 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000430A KR101078746B1 (ko) 2011-01-04 2011-01-04 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019114A Division KR101046384B1 (ko) 2009-03-06 2009-03-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110005918A KR20110005918A (ko) 2011-01-19
KR101078746B1 true KR101078746B1 (ko) 2011-11-02

Family

ID=43612811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000430A KR101078746B1 (ko) 2011-01-04 2011-01-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101078746B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461819B1 (ko) 2013-08-26 2014-11-13 서울과학기술대학교 산학협력단 Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297915B1 (ko) 1997-10-02 2001-08-07 모리시타 요이찌 반도체패키지및그제조방법
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297915B1 (ko) 1997-10-02 2001-08-07 모리시타 요이찌 반도체패키지및그제조방법
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461819B1 (ko) 2013-08-26 2014-11-13 서울과학기술대학교 산학협력단 Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템

Also Published As

Publication number Publication date
KR20110005918A (ko) 2011-01-19

Similar Documents

Publication Publication Date Title
US8159065B2 (en) Semiconductor package having an internal cooling system
KR102204808B1 (ko) 쓰루-몰드 냉각 채널을 가진 반도체 디바이스 어셈블리
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US8558372B2 (en) Semiconductor device
JP5807220B2 (ja) インターポーザ及びそれを用いた半導体モジュール
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US20140015119A1 (en) Semiconductor device/electronic component mounting structure
TW201824965A (zh) 印刷電路板以及包含該電路板的半導體封裝
US20160282055A1 (en) Heat dissipation plate and package structure
WO2013091441A1 (zh) 一种PoP封装结构
TW202010072A (zh) 半導體封裝裝置
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
US11145566B2 (en) Stacked silicon package assembly having thermal management
KR20190122134A (ko) 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스
TW201533882A (zh) 覆晶堆疊封裝
WO2019212680A1 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
US20130094152A1 (en) Electronic device and heat sink employing the same
KR101069288B1 (ko) 반도체 패키지
TW201415603A (zh) 連接基板及層疊封裝結構
CN105938821B (zh) 热增强的散热器
KR101078746B1 (ko) 반도체 패키지
KR101046384B1 (ko) 반도체 패키지
JP5554444B1 (ja) 半導体パッケージの複合冷却構造
US20240170364A1 (en) Semiconductor package structure
CN209949522U (zh) 电路板、电路板组件以及电子装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee