CN209949522U - 电路板、电路板组件以及电子装置 - Google Patents
电路板、电路板组件以及电子装置 Download PDFInfo
- Publication number
- CN209949522U CN209949522U CN201822165768.0U CN201822165768U CN209949522U CN 209949522 U CN209949522 U CN 209949522U CN 201822165768 U CN201822165768 U CN 201822165768U CN 209949522 U CN209949522 U CN 209949522U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- metal pattern
- pattern layer
- chip device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Abstract
本实用新型涉及集成电路技术领域,公开了一种电路板、电路板组件以及电子装置。该电路板包括:电路板主体以及多个芯片器件,多个芯片器件嵌入并封装于电路板主体之中,并且多个芯片器件在电路板主体底面上的投影互不重叠。通过上述方式,本实用新型能够便于对电路板进行整体散热。
Description
技术领域
本实用新型涉及集成电路技术领域,特别是涉及一种电路板、电路板组件以及电子装置。
背景技术
目前,集成电路板上装配的电子元器件均是单独封装,厚度不一致,致使集成电路板表面各电子元器件高度不均,难以通过一个整体散热元件对集成电路板进行整体散热。若针对不同电子元器件均对应设置散热元件,则相应的散热成本过高。
实用新型内容
有鉴于此,本实用新型提供一种电路板、电路板组件以及电子装置,以解决电子元器件单独封装带来的上述技术问题。
为解决上述技术问题,本实用新型采用的一个技术方案是:提供一种电路板,该电路板包括电路板主体以及多个芯片器件,多个芯片器件嵌入并封装于电路板主体之中,并且多个芯片器件在电路板主体底面上的投影互不重叠,电路板主体用于对芯片器件进行散热,电路板主体上裸露的金属图案用于与外部电路电性连接。
在本实用新型的一实施例中,芯片器件为mos管。
在本实用新型的一实施例中,电路板主体包括有封装层以及第一金属图案层,封装层与第一金属图案层层叠设置,封装层中封装有多个芯片器件,多个芯片器件分别与第一金属图案层电性连接。
在本实用新型的一实施例中,第一金属图案层与芯片器件的源极以及栅极相对,第一金属图案层与芯片器件之间的封装层中设置有第一导电孔,第一导电孔中形成有第一导电介质,第一导电介质用于连通第一金属图案层和芯片器件的源极,或第一导电介质用于连通第一金属图案层和芯片器件的栅极,以使芯片器件与第一金属图案层电性连接。
在本实用新型的一实施例中,封装层中设置有第二导电孔,第二导电孔连通第一金属层和芯片器件的漏极,第二导电孔中形成有第二导电介质,第二导电介质用于使芯片器件的漏极与第一金属图案层电性连接。
在本实用新型的一实施例中,第一金属图案层包括经图案化处理形成的金属图案,第一导电介质以及第二导电介质与第一金属图案层的接触位置为金属图案,金属图案用于将芯片器件的源极、栅极以及漏极与外部电路电性连接。
在本实用新型的一实施例中,封装层为导热材质,封装层远离第一金属图案层的一侧用于对芯片器件进行散热。
在本实用新型的一实施例中,芯片器件为芯片或芯片封装体。
为解决上述技术问题,本实用新型采用的又一个技术方案是:提供一种电路板组件,该电路板组件包括散热元件以及如上述实施例所阐述的电路板,电路板与散热元件层叠设置,并且散热元件层叠于电路板主体远离其上的金属图案的一侧,用于对芯片器件进行散热。
在本实用新型的一实施例中,散热元件为散热翅片或平板热管。
在本实用新型的一实施例中,电路板组件进一步包括功能电路板,功能电路板层叠于电路板远离散热元件的一侧,并与电路板的金属图案电性连接。
为解决上述技术问题,本实用新型采用的又一个技术方案是:提供一种电路板,该电路板包括电路板主体以及多个芯片器件,多个芯片器件嵌入并封装于电路板主体之中,并且多个芯片器件在电路板主体底面上的投影互不重叠,电路板主体上裸露的金属图案用于对芯片器件进行散热或与外部电路电性连接。
在本实用新型的一实施例中,芯片器件为mos管。
在本实用新型的一实施例中,电路板主体包括有第一金属图案层、封装层以及第二金属图案层,第一金属图案层、封装层以及第二金属图案层依次层叠设置,封装层中封装有多个芯片器件,第一金属图案层以及第二金属图案层分别与多个芯片器件电性连接。
在本实用新型的一实施例中,第一金属图案层与芯片器件的源极以及栅极相对,第一金属图案层与芯片器件之间的封装层中设置有第一导电孔,第一导电孔中形成有第一导电介质,第一导电介质用于连通第一金属图案层和芯片器件的源极,或第一导电介质用于连通第一金属图案层和芯片器件的栅极,以使第一金属图案层与芯片器件电性连接。
在本实用新型的一实施例中,第二金属图案层与芯片器件的漏极相对,第二金属图案层与芯片器件之间的封装层中设置有第二导电孔,第二导电孔中形成有第二导电介质,第二导电介质用于连通第二金属图案层和芯片器件的漏极,以使第二金属图案层与芯片器件电性连接。
在本实用新型的一实施例中,第一金属图案层与第二金属图案层之间的封装层中设置有第三导电孔,第三导电孔中形成有第三导电介质,第三导电介质用于连通第一金属图案层和第二金属图案层,以使第一金属图案层与第二金属图案层电性连接。
在本实用新型的一实施例中,第二金属图案层包括经图案化处理形成的导热金属图案,用于对芯片器件进行散热,第一金属图案层包括经图案化处理形成的第一金属图案以及第二金属图案,第三导电介质与第一金属图案层的接触位置为第一金属图案,第一金属图案用于将芯片器件的漏极与外部电路电性连接,第一导电介质与第一金属图案层的接触位置为第二金属图案,第二金属图案用于将芯片器件的源极以及栅极分别与外部电路电性连接。
在本实用新型的一实施例中,第一金属图案层的厚度不小于第二金属图案层的厚度。
在本实用新型的一实施例中,第一金属图案层的厚度等于第二金属图案层的厚度。
为解决上述技术问题,本实用新型采用的又一个技术方案是:提供一种电路板组件,该电路板组件包括散热元件以及如上述实施例所阐述的电路板,电路板与散热元件层叠设置,并且散热元件层叠于电路板主体设置有第二金属图案层的一侧,用于对芯片器件进行散热。
在本实用新型的一实施例中,电路板组件进一步包括功能电路板,功能电路板层叠于电路板远离散热元件的一侧,功能电路板与电路板主体的第一金属图案层电性连接。
为解决上述技术问题,本实用新型采用的又一个技术方案是:提供一种电子装置,该电子装置包括如上述实施例所阐述的电路板组件。
本实用新型的有益效果是:区别于现有技术,本实用新型提供一种电路板,该电路板包括电路板主体以及多个芯片器件。其中,多个芯片器件嵌入并封装于该电路板主体之中,由于电路板表面较为平整,能够便于使用一个整体散热元件,对电路板进行整体散热,以替代现有技术中对不同芯片器件对应设置散热元件的方式。并且,多个芯片器件在电路板主体底面上的投影互不重叠,能够最大化减小各芯片器件与电路板表面之间的距离,改善芯片器件散热效果的同时减小电路板的厚度。
附图说明
图1是现有技术PCB板一实施例的结构示意图;
图2是本实用新型电路板一实施例的结构示意图;
图3是本实用新型芯片器件的分布形式一实施例的结构示意图;
图4是本实用新型第二导电孔一实施例的结构示意图;
图5是本实用新型第二导电介质一实施例的结构示意图;
图6是本实用新型电路板制备工艺一实施例的各步骤中电路板的结构示意图;
图7是本实用新型电路板组件一实施例的结构示意图;
图8是本实用新型电路板另一实施例的结构示意图;
图9是本实用新型第一金属图案层以及第二金属图案层一实施例的结构示意图;
图10是本实用新型电路板制备工艺另一实施例的各步骤中电路板的结构示意图;
图11是本实用新型电路板组件另一实施例的结构示意图;
图12是本实用新型电子装置一实施例的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。
为解决现有技术难以对电路板进行整体散热的技术问题,本实用新型提供一种电路板。该电路板包括电路板主体以及多个芯片器件,多个芯片器件嵌入并封装于电路板主体之中,并且多个芯片器件在电路板主体底面上的投影互不重叠,电路板主体用于对芯片器件进行散热,电路板主体上裸露的金属图案用于与外部电路电性连接。以下进行详细阐述。
PCB(Printed Circuit Board,印刷电路板)是电子元器件的支撑体。其作为电子元器件电性连接的载体,是重要的电子部件。
传统集成电路板是装载集成电路的一个载体。其通常为一块PCB板上印刻有电路走线以及通过电路走线电性连接的电子元器件所组成的集成电路。各电子元器件通常装配于PCB板表面,例如通过SMT(Surface Mount Technology,表面组装技术)将电子元器件装配于PCB板表面等。由于一组集成电路所包括的电子元器件的种类众多,不同的电子元器件在其完成装配后其厚度并不一致,甚至相同种类的电子元器件在完成装配后厚度也可能呈现不均的情况。因此,PCB板11装配有集成电路的表面通常呈现高低不平。而PCB板11的散热方式通常为在PCB板11表面的集成电路上贴附一整体散热元件12进行散热。由于PCB板11装配有集成电路的表面高低不平,贴附散热元件12之后,厚度较大的电子元器件13先接触散热元件12并且阻碍厚度较小的电子元器件13接触到散热元件12,对PCB板11的散热效果造成不良影响,如图1所示。因此,传统集成电路板电子元器件的装配方式,难以通过一整体散热元件对其进行散热。
请参阅图2,图2是本实用新型电路板一实施例的结构示意图。
有鉴于此,本实施例提供一种电路板2,电路板2包括电路板主体21以及多个芯片器件22。多个芯片器件22嵌入并封装于电路板主体21之中,替代传统集成电路板2在PCB板表面装配电子元器件的方式。封装完成后的电路板2表面平整,在其上贴附一块整体散热元件,即可实现对电路板2的整体散热,而不受限于传统集成电路板2表面的电子元器件厚度高低不平,致使传统集成电路板2难以进行上述的整体散热方式。对于传统集成电路板2而言,如需实现散热,则需要对不同元器件对应设置散热元件,无疑增加了散热元件的用量以及散热成本。
在本实施例中,多个芯片器件22在电路板主体21中互不交叉、重叠,即多个芯片器件22在电路板主体21底面上的投影互不重叠。通过上述方式,芯片器件22之间不会互相阻碍对方的热量传导过程,同时各芯片器件22至电路板2表面的距离得到最大限度的缩小,即最大化地减小芯片器件22的热量传导路程,以改善芯片器件22的散热效果。除此之外,各芯片器件22至电路板2表面的距离缩小,也就意味着电路板2的厚度得到减小,使得电路板2趋向于薄型化。
可以理解的是,各芯片器件31可以在电路板主体32中分层设置,但无疑会增加电路板3的结构厚度,如图3所示。当然也可如图2所示,各芯片器件22可以在电路板主体21中同层分布,以最大限度减小电路板2的厚度。本实施例以各芯片器件22在电路板主体21中同层分布为例进行阐述,并非因此对各芯片器件22在电路板主体21中的分布形式造成限定。
在本实施例中,芯片器件22可以为mos管(metal oxide semicond uctor,金属—氧化物—半导体场效应晶体管)等,在此不做限定。
进一步地,电路板主体21包括封装层211以及第一金属图案层212。封装层211与第一金属图案层212层叠设置,二者可通过层压的方式压合形成层叠结构。封装层211中封装有上文所述的多个芯片器件22,其中封装层211所使用的封装材料包裹住芯片器件22。并且封装层211中的芯片器件22分别与第一金属图案层212电性连接。
可选地,芯片器件22与第一金属图案层212之间的电性连接形式可以为利用物理走线结构(例如导线、导电柱等),连通芯片器件22与第一金属图案层212,搭建起芯片器件22与第一金属图案层212之间的电信号传输通道,使得芯片器件22与第一金属图案层212之间形成电性连接,将在下文进行详细阐述。当然,芯片器件22与第一金属图案层212之间的电性连接形式并不局限于上述物理走线结构,能够建立芯片器件22与第一金属图案层212之间的电信号流通联系的电性连接形式,均可为本实施例所阐述芯片器件22与第一金属图案层212之间的电性连接形式。
如上文所述,本实施例所阐述的芯片器件22可以为mos管等,其通常具备有源极221、栅极222以及漏极223结构。为使芯片器件22具备较高的耐电压以及耐电流的能力,本实施例所阐述的芯片器件22采用垂直导电结构,即芯片器件22的源极221以及栅极222与漏极223分别设置于芯片器件22相对的两侧。采用垂直导电结构的芯片器件22中,其漏极223部分的电流功率远大于源极221以及栅极222电流功率的总和,因此对于芯片器件22的散热工作主要是针对其漏极223部分。而针对集成电路的芯片器件22的散热方式通常为在电路板2一侧贴附散热元件。有鉴于此,本实施例所阐述的电路板主体21可以在其靠近芯片器件22漏极223的一侧贴附散热元件,以对芯片器件22进行散热。当然,本实施例所阐述芯片器件22的散热方式并不局限于上文所述,在此不做限定。
在本实用新型的实施例中,芯片器件22的散热方式以在电路板主体21一侧贴附散热元件为例进行阐述,并非因此对本实用新型所阐述芯片器件22的散热方式造成限定。
基于上文所述,散热元件靠近芯片器件22的漏极223设置,则相应地,电路板2与外部电路电性连接的导电结构需要设置于与芯片器件22的漏极223不同侧的侧面上,即在电路板主体21上,第一金属图案层212设置于与芯片器件22的漏极223不同侧的侧面上。同时,为减小第一金属图案层212与芯片器件22之间导电结构的长度,择优选择靠近芯片器件22的源极221以及栅极222设置,即第一金属图案层212与芯片器件22的源极221以及栅极222相对。相应地,芯片器件22的漏极223需要通过导线将其与第一金属图案层212电性连接,使得电路板2相对的两侧面,一侧用于对芯片器件22进行散热,另一侧上具备对应芯片器件22源极221、栅极222以及漏极223的导电引脚,以使芯片器件22的源极221、栅极222以及漏极223能够与外部电路电性连接。
以下详细阐述第一金属图案层212与芯片器件22之间的导电结构的设置方式。可以理解的是,第一金属图案层212与芯片器件22之间的导电结构的设置方式并不局限于下文所述,在此不做限定。
具体地,由于芯片器件22封装于封装层211中,第一金属图案层212与封装层211层叠设置,因此第一金属图案层212与芯片器件22之间的封装层211中设置有第一导电孔23。举例而言,可以通过图案化处理的方式,在封装层211上刻蚀出第一导电孔23,例如镭雕、等离子刻蚀、激光雕刻等,在此不做限定。
第一导电孔23中形成有第一导电介质231,第一导电介质231可以通过物理气相沉积、真空蒸镀等方式形成于第一导电孔23之中。第一导电介质231作为第一金属图案层212与芯片器件22之间的导线,连通第一金属图案层212和芯片器件22的源极221,或第一导电介质231连通第一金属图案层212和芯片器件22的栅极222,以使芯片器件22与第一金属图案层212电性连接,进而使得芯片器件22的源极221以及栅极222通过第一金属图案层212与外部电路电性连接。
封装层211中还设置有第二导电孔24,第二导电孔24连通第一金属图案层212和芯片器件22的漏极223。第二导电孔24中形成有第二导电介质241,第二导电介质241作为芯片器件22的漏极223与第一金属图案层212之间的导线,使芯片器件22的漏极223与第一金属图案层212电性连接,从而导通芯片器件22的漏极223和第一金属图案层212,进而使芯片器件22的漏极223通过第一金属图案层212与外部电路电性连接。
可选地,第二导电孔24的形成方式可以与第一导电孔23的形成方式相同。并且,第二导电孔24中第二导电介质241的形成方式同样可以与第一导电孔23中第一导电介质231的形成方式相同,在此就不再赘述。
可选地,为使第一导电介质231以及第二导电介质241具备良好的导电以及导热能力,第一导电介质231以及第二导电介质241可以为金属铜或金属银等。同理,第一金属图案层212的材质也可以为金属铜或金属银等。
请参阅图4。需要说明的是,由于芯片器件22的漏极223与源极221以及栅极222设置于不同侧,第二导电孔24的延伸路径中存在横向导电孔242以及纵向导电孔243。如本领域技术人员所理解,传统刻蚀工艺难以进行横向刻蚀,横向导电孔242无法在纵向导电孔243的刻蚀工序中一并形成。因此,可以将横向导电孔242以及纵向导电孔243在不同刻蚀工序中形成,以刻蚀形成第二导电孔24。
请参阅图5。第二导电孔24中的第二导电介质241同样也存在沿横向分布的横向导电介质2411以及沿纵向分布的纵向导电介质2412。同理,横向导电介质2411与纵向导电介质2412也无法在一道制备工序中一并形成,需要将二者拆分在不同制备工序中形成。具体可以为:在形成横向导电孔242时,紧接着进行横向导电孔242中横向导电介质2411的制备;在形成纵向导电孔243时,紧接着进行纵向导电孔243中纵向导电介质2412的制备。
需要说明的是,关于描述第二导电孔24以及第二导电介质241所使用的横向以及纵向仅为常见的结构形式之一。由于芯片器件22的漏极223与第一金属图案层212处于不同侧,将芯片器件22的漏极223引至第一金属图案层212的第二导电孔24以及第二导电介质241必然存在延伸方向不同的部分,而上述横向以及纵向的部分仅为第二导电孔24以及第二导电介质241延伸方向不同部分的一种特殊情况,仅为论述需要,并非因此对第二导电孔24以及第二导电介质241的延伸形式造成限定。
在本实施例中,电路板主体21上的第一金属图案层212用于使芯片器件22与外部电路电性连接。第一金属图案层212的具体结构形式可以为:第一金属图案层212包括经图案化处理形成的金属图案2121,裸露于电路板2表面。金属图案2121作为电路板2的“导电引脚”,与外部电路焊接于一体形成电性连接。第一导电介质231以及第二导电介质241与第一金属图案层212的接触位置形成金属图案2121,用于将芯片器件22的源极221、栅极222以及漏极223与外部电路电性连接。
而芯片器件22的散热则需要通过封装层211实现。因此封装层211所使用的的封装材料为导热材质,其具备良好的热导性能,能够将芯片器件22所产生的热量快速传导至电路板2之外。
为进一步改善电路板2的散热效果,可以在电路板2上贴附散热元件。由于电路板2整体表现为板体结构,其长宽方向的尺寸远大于其厚度方向的尺寸。为使散热元件具备更好的散热效果,通常散热元件贴附于电路板2的板体表面。电路板2其中一表面为第一金属图案层212,因此电路板2的封装层211远离第一金属图案层212的一侧用于贴附散热元件,以对其中封装的芯片器件22进行散热。
可选地,芯片器件22可以为未进行封装的芯片,将芯片封装于封装层211中,封装层211可以对芯片起到保护作用。当然,芯片器件22也可以为完成封装的芯片封装体,芯片封装体的封装方式在本领域技术人员的理解范围之内,在此就不再赘述。由于市面上流通的芯片器件22多为完成封装的芯片封装体,因此本实施例所阐述的电路板2可以直接将芯片封装体封装于封装层211中,利用芯片封装体原有的引脚与第一金属图案层212进行电性连接,具体搭建电性连接的方式参照上文所论述的技术方案。
请参阅图6。以下大致阐述本实施例所阐述电路板的制备工艺。需要说明的是,本实施例所阐述电路板的制备工艺并不局限于以下步骤。
第一步:提供一封装基板41;
第二步:在封装基板41上装配芯片器件42;
第三步:将与封装基板41相同的封装材料涂覆于封装基板41上,并覆盖住芯片器件42,得到封装层43;
第四步:在封装层43上形成第一金属图案层44,二者通过层压工艺压合形成一体;
第五步:对封装层43以及第一金属图案层44进行图案化处理,形成导电孔45;
第六步:在导电孔45中形成导电介质46;
第七步:进行表面处理。
需要说明的是,本实施例所阐述电路板2的封装过程与倒装芯片的封装过程类似,即采用“倒装”的方式进行封装。在电路板2的封装过程中芯片器件22的漏极223面朝封装基板放置,电路板2封装完成时第一金属图案层212处于最上层。将封装完的电路板2与外部电路装配时,需要将电路板2“倒装”,将第一金属图案层212面朝外部电路,使得第一金属图案层212与外部电路电性连接。此外,芯片器件22及与其相连的导电孔、导电介质仅为电路板2上的集成电路中的一部分。该集成电路的其他电子元器件以及电路走线同样埋入于电路板2中。
本实施例所阐述的电路板2在完成其上芯片器件22及与芯片器件22相连的导电孔、导电介质等电子元器件的封装之后,电路板2本身即具备实现指定电路功能的能力。不同于目前市面上普遍存在的芯片封装体,在芯片封装体的芯片完成封装后,即便是对多个芯片进行一体封装,其本身是不具备单独实现电路功能的能力,需要将其装配于其他电路板上,辅助电路实现指定电路功能。
请参阅图7,图7是本实用新型电路板组件一实施例的结构示意图。
在本实施例中,电路板组件5包括散热元件51以及电路板52,电路板52已在上述实施例中详细阐述,在此就不再赘述。电路板52与散热元件51层叠设置,并且散热元件51层叠于电路板52的电路板主体521远离其上金属图案的一侧,用于对电路板52中的芯片器件522进行散热。
电路板主体521其中一侧面上设置有第一金属图案层5211,第一金属图案层5211中的金属图案,用于使电路板52与外部电路电性连接。而电路板主体521上远离第一金属图案层5211的侧面与散热元件51贴合,由于电路板主体521的封装层5212为导热材质,能够将芯片器件522所产生的热量快速传导至散热元件51,进行散热。
可选地,散热元件51可以为散热翅片或平板热管等,在此不做限定。
散热翅片是一种热交换式散热器,其具备较高的传热系数。散热翅片将其从电路板52吸收的热量与其周围的空气进行热量交换,达到散热的目的。
平板热管是一种平板形状的热管,其形状有利于对集中热源进行热扩散。平板热管是一个内壁具有毛细结构的真空腔体,腔体抽成真空并充入工质,当热量由热源传导至蒸发区时,腔体里面的工质在低真空度的环境中会开始产生液相气化的现象,此时工质吸收热能并且体积迅速膨胀,气相的工质会很快充满整个腔体,当气相工质接触到一个比较冷的区域时便会产生凝结的现象,从而释放出在蒸发时累积的热,凝结后的液相工质由于毛细结构的毛细吸附作用再回到蒸发热源处,此过程将在腔体内周而复始进行,如此循环便能带走模块产生的热量。
需要说明的是,电路板52中需要进行散热的芯片器件522可以在封装层5212中集中布置,之后在芯片器件522所对应并远离第一金属图案层5211的电路板主体521表面贴附散热元件51,对芯片器件522进行散热。由于芯片器件522集中布置,在保证足够的散热效果的同时,能够降低对散热元件51尺寸的要求(可以使用尺寸更小的散热元件51)。
进一步地,电路板组件5还包括功能电路板53,功能电路板53装配有实现指定功能的集成电路。电路板52上远离散热元件51的一侧设置有第一金属图案层5211,第一金属图案层5211用于与功能电路板53电性连接。因此功能电路板53层叠于电路板52远离散热元件51的一侧,与电路板52上第一金属图案层5211的金属图案电性连接,使得电路板组件5能够实现指定功能。
综上所述,本实用新型所提供的电路板中,多个芯片器件嵌入并封装于电路板主体之中,由于电路板表面较为平整,能够便于使用一个整体散热元件,对电路板进行整体散热,以替代现有技术中对不同芯片器件对应设置散热元件的方式。并且,多个芯片器件在电路板主体底面上的投影互不重叠,能够最大化减小各芯片器件与电路板表面之间的距离,改善芯片器件散热效果的同时减小电路板的厚度。此外,封装层采用导热材质,能够起到良好导热效果。电路板主体上的金属图案用于使芯片器件与外部电路建立电性连接。
为解决现有技术难以对电路板进行整体散热的技术问题,本实用新型提供一种电路板。该电路板包括电路板主体以及多个芯片器件,多个芯片器件嵌入并封装于电路板主体之中,并且多个芯片器件在电路板主体底面上的投影互不重叠,电路板主体上裸露的金属图案用于对芯片器件进行散热或与外部电路电性连接。以下进行详细阐述。
请参阅图8,图8是本实用新型电路板另一实施例的结构示意图。
本实施例提供一种电路板6,电路板6包括电路板主体61以及多个芯片器件62。多个芯片器件62嵌入并封装于电路板主体61之中,替代传统集成电路板6在PCB板表面装配电子元器件的方式。封装完成后的电路板6表面平整,在其上贴附一块整体散热元件,即可实现对电路板6的整体散热,而不受限于传统集成电路板6表面的电子元器件厚度高低不平,致使传统集成电路板6难以进行整体散热。
在本实施例中,多个芯片器件62在电路板主体61中互不交叉、重叠,即多个芯片器件62在电路板主体61底面上的投影互不重叠。通过上述方式,芯片器件62之间不会互相阻碍对方的热量传导过程,同时各芯片器件62至电路板6表面的距离得到最大限度的缩小,即最大化地减小芯片器件62的热量传导路程,以改善芯片器件62的散热效果。除此之外,各芯片器件62至电路板6表面的距离缩小,也就意味着电路板6的厚度得到减小,使得电路板6趋向于薄型化。
在本实施例中,芯片器件62可以为mos管(metal oxide semicond uctor,金属—氧化物—半导体场效应晶体管)等,在此不做限定。
进一步地,电路板主体61包括有第一金属图案层611、封装层612以及第二金属图案层613。第一金属图案层611、封装层612以及第二金属图案层613依次层叠设置,并且三者可通过层压的方式压合形成层叠结构。封装层612中封装有多个芯片器件62,其中封装层612所使用的的封装材料包裹住芯片器件62。第一金属图案层611以及第二金属图案层613分别与封装层612中的多个芯片器件62电性连接。
需要说明的是,本实施例所阐述的芯片器件62同样采用垂直导电结构,即芯片器件62的源极621以及栅极622与漏极623分别设置于芯片器件62相对的两侧。散热元件靠近芯片器件62的漏极623设置,则相应地,电路板6与外部电路电性连接的导电结构需要设置于与芯片器件62的漏极623不同侧的侧面上,即在电路板主体61上,第一金属图案层611设置于与芯片器件62的漏极623不同侧的侧面上。同时,为减小第一金属图案层611与芯片器件62之间导电结构的长度,择优选择靠近芯片器件62的源极621以及栅极622设置,即第一金属图案层611与芯片器件62的源极621以及栅极622相对。相应地,芯片器件62的漏极623需要通过导线将其与第一金属图案层611电性连接,使得电路板6相对的两侧面,一侧用于对芯片器件62进行散热,另一侧上具备对应芯片器件62源极621、栅极622以及漏极623的导电引脚,以使芯片器件62的源极621、栅极622以及漏极623能够与外部电路电性连接。
第一金属图案层611与芯片器件62的源极621以及栅极622相对。由于芯片器件62封装于封装层612中,第一金属图案层611与封装层612层叠设置,因此第一金属图案层611与芯片器件62之间的封装层612中设置有第一导电孔63。第一导电孔63中形成有第一导电介质631,第一导电介质631作为第一金属图案层611与芯片器件62之间的导线,连通第一金属图案层611和芯片器件62的源极621,或第一导电介质631连通第一金属图案层611和芯片器件62的栅极622,以使芯片器件62与第一金属图案层611电性连接,进而使得芯片器件62的源极621以及栅极622通过第一金属图案层611与外部电路电性连接。
第二金属图案层613与芯片器件62的漏极623相对。第二金属图案层613与芯片器件62之间的封装层612中设置有第二导电孔64,第二导电孔64中形成有第二导电介质641,第二导电介质641作为第二金属图案层613与芯片器件62之间的导线,连通第二金属图案层613和芯片器件62的漏极623,以使第二金属图案层613与芯片器件62电性连接。
由于第一金属图案层611为电路板6与外部电路电性连接的导电媒介,则需要将芯片器件62的漏极623与第一金属图案层611建立电性连接。具体为:第一金属图案层611与第二金属图案层613之间的封装层612中设置有第三导电孔65,第三导电孔65中形成有第三导电介质651,第三导电介质651作为第一金属图案层611与第二金属图案层613之间的导线,连通第一金属图案层611与第二金属图案层613,使得第一金属图案层611与第二金属图案层613电性连接,从而建立起芯片器件62的漏极623与第一金属图案层611之间的电流通道,进而使得芯片器件62的源极621、栅极622以及漏极623能够通过第一金属图案层611与外部电路电性连接。
可选地,第一导电孔63、第二导电孔64与第三导电孔65及三者中的第一导电介质631、第二导电介质641与第三导电介质651的形成方式均可与上述实施例所阐述的第一导电孔63与第二导电孔64及二者中的第一导电介质631与第二导电介质641的形成方式相同,在此就不再赘述。
可选地,为使第一导电介质631、第二导电介质641以及第三导电介质651具备良好的导电以及导热能力,第一导电介质631、第二导电介质641以及第三导电介质651可以为金属铜或金属银等。同理,第一金属图案层611以及第二金属图案层613的材质也可以为金属铜或金属银等。
在本实施例中,第二导电孔64及其中的第二导电介质641同样存在上述实施例所阐述的必然存在延伸方向不同的部分的情况,具体详见上述实施例的相关描述。
在本实施例中,第一金属图案层611作为电路板6与外部电路电性连接的导电媒介,第二金属图案层613则作为芯片器件62的漏极623与第一金属图案层611电性连接的桥梁。由于第一金属图案层611需要外接外部电路,因此需要第二金属图案层613担任散热的角色。第二金属图案层613包括经图案化处理形成的导热金属图案6131,裸露于电路板6表面,用于与散热元件接触进行散热。芯片器件62所产生的热量经由与芯片器件62连接的第一导电介质631、第二导电介质641以及第三导电介质651传递至第二金属图案层613上的金属图案6131,再由该金属图案6131传递至与其接触的散热元件,进行散热。
第一金属图案层611包括经图案化处理形成的第一金属图案6111以及第二金属图案6112,二者裸露于电路板6表面。第三导电介质651与第一金属图案层611的接触位置为第一金属图案6111,第一金属图案6111用于将芯片器件62的漏极623与外部电路电性连接,第一导电介质631与第一金属图案层611的接触位置为第二金属图案6112,第二金属图案6112用于将芯片器件62的源极621以及栅极622分别与外部电路电性连接。第一金属图案6111以及第二金属图案6112裸露于电路板6表面,作为对应芯片器件62的源极621、栅极622以及漏极623的导电引脚。
需要说明的是,第一金属图案层611以及第二金属图案层613的厚度需要保证其能够承载芯片器件62相对应电极的电流。可以理解的是,金属图案越厚,其承载电流的能力越强。鉴于本实施例所阐述的芯片器件62可以为mos管,因此芯片器件62漏极623的电流功率要大于芯片器件62源极621以及栅极622的电流功率总和。相应地,第一金属图案层611的厚度需不小于第二金属图案层613的厚度,以使第一金属图案层611能够承载来自芯片器件62漏极623的电流。
在本实施例中,第一金属图案层611只需具备足够承载来自芯片器件62漏极623的电流的能力即可。为降低第一金属图案层611的制备成本,第一金属图案层611的厚度只需等于第二金属图案层613的厚度即可,即第一金属图案层611与第二金属图案层613的厚度均为D,如图9所示。
请参阅图10。以下大致阐述本实施例所阐述电路板的制备工艺。需要说明的是,本实施例所阐述电路板的制备工艺并不局限于以下步骤。
第一步:提供一封装基板71;
第二步:在封装基板71一侧形成第二金属图案层72,二者通过层压工艺压合形成一体;
第三步:在封装基板71远离第二金属图案层72的一侧装配芯片器件73;
第四步:将与封装基板71相同的封装材料涂覆于封装基板71上,并覆盖住芯片器件73,得到封装层74;
第五步:在封装层74远离第二金属图案层72的一侧形成第一金属图案层75,二者通过层压工艺压合形成一体;
第六步:对封装层74、第一金属图案层75以及第二金属图案层72进行图案化处理,形成导电孔76;
第七步:在导电孔76中形成导电介质77;
第八步:进行表面处理。
请参阅图11,图11是本实用新型电路板组件另一实施例的结构示意图。
在本实施例中,电路板组件8包括散热元件81以及电路板82,电路板82已在上述实施例中详细阐述,在此就不再赘述。电路板82与散热元件81层叠设置,并且散热元件81层叠于电路板主体821设置有第二金属图案层8211的一侧,用于对芯片器件822进行散热。
电路板主体821其中一侧面上设置有第一金属图案层8212,第一金属图案层8212中的金属图案,用于使电路板82与外部电路电性连接。而电路板主体821上远离第一金属图案层8212的侧面,即第二金属图案层8211与散热元件81贴合,第二金属图案层8211作为导热媒介,能够将芯片器件822所产生的热量快速传导至散热元件81,进行散热。
进一步地,电路板组件8还包括功能电路板83,功能电路板83装配有实现指定功能的集成电路。电路板82上远离散热元件81的一侧设置有第一金属图案层8212,第一金属图案层8212用于与功能电路板83电性连接。因此功能电路板83层叠于电路板82远离散热元件81的一侧,与电路板82上第一金属图案层8212的金属图案电性连接,使得电路板组件8能够实现指定功能。
综上所述,本实用新型所提供的电路板中,多个芯片器件嵌入并封装于电路板主体之中,由于电路板表面较为平整,能够便于使用一个整体散热元件,对电路板进行整体散热,以替代现有技术中对不同芯片器件对应设置散热元件的方式。并且,多个芯片器件在电路板主体底面上的投影互不重叠,能够最大化减小各芯片器件与电路板表面之间的距离,改善芯片器件散热效果的同时减小电路板的厚度。此外,第二金属图案层能够起到良好导热效果,第一金属图案用于使芯片器件与外部电路建立电性连接。
请参阅图12,图12是本实用新型电子装置一实施例的结构示意图。
在本实施例中,电子装置9包括有电路板组件91。电路板组件91为上述实施例所阐述的电路板组件,在此就不再赘述。
以上所述仅为本实用新型的实施方式,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (23)
1.一种电路板,其特征在于,所述电路板包括电路板主体以及多个芯片器件,所述多个芯片器件嵌入并封装于所述电路板主体之中,并且所述多个芯片器件在所述电路板主体底面上的投影互不重叠;
所述电路板主体用于对所述芯片器件进行散热;
所述电路板主体上裸露有与所述芯片器件电性连接的金属图案,所述金属图案用于与外部电路电性连接。
2.根据权利要求1所述的电路板,其特征在于,所述芯片器件为mos管。
3.根据权利要求2所述的电路板,其特征在于,所述电路板主体包括有封装层以及第一金属图案层,所述封装层与所述第一金属图案层层叠设置,所述封装层中封装有所述多个芯片器件,所述多个芯片器件分别与所述第一金属图案层电性连接。
4.根据权利要求3所述的电路板,其特征在于,所述第一金属图案层与所述芯片器件的源极以及栅极相对,所述第一金属图案层与所述芯片器件之间的所述封装层中设置有第一导电孔,所述第一导电孔中形成有第一导电介质,所述第一导电介质用于连通所述第一金属图案层和所述芯片器件的源极,或所述第一导电介质用于连通所述第一金属图案层和所述芯片器件的栅极,以使所述芯片器件与所述第一金属图案层电性连接。
5.根据权利要求4所述的电路板,其特征在于,所述封装层中设置有第二导电孔,所述第二导电孔连通所述第一金属层和所述芯片器件的漏极,所述第二导电孔中形成有第二导电介质,所述第二导电介质用于使所述芯片器件的漏极与所述第一金属图案层电性连接。
6.根据权利要求5所述的电路板,其特征在于,所述第一金属图案层包括经图案化处理形成的所述金属图案,所述第一导电介质以及所述第二导电介质与所述第一金属图案层的接触位置为所述金属图案,所述金属图案用于将所述芯片器件的源极、栅极以及漏极与外部电路电性连接。
7.根据权利要求3所述的电路板,其特征在于,所述封装层为导热材质,所述封装层远离所述第一金属图案层的一侧用于对所述芯片器件进行散热。
8.根据权利要求1所述的电路板,其特征在于,所述芯片器件为芯片或芯片封装体。
9.一种电路板组件,其特征在于,所述电路板组件包括散热元件以及如权利要求1至8任一项所述的电路板,所述电路板与所述散热元件层叠设置,并且所述散热元件层叠于所述电路板主体远离其上金属图案的一侧,用于对所述芯片器件进行散热。
10.根据权利要求9所述的电路板组件,其特征在于,所述散热元件为散热翅片或平板热管。
11.根据权利要求9所述的电路板组件,其特征在于,所述电路板组件进一步包括功能电路板,所述功能电路板层叠于所述电路板远离所述散热元件的一侧,并与所述电路板的金属图案电性连接。
12.一种电路板,其特征在于,所述电路板包括电路板主体以及多个芯片器件,所述多个芯片器件嵌入并封装于所述电路板主体之中,并且所述多个芯片器件在所述电路板主体底面上的投影互不重叠;
所述电路板主体上裸露有与所述芯片器件电性连接的金属图案,所述金属图案用于对所述芯片器件进行散热或与外部电路电性连接。
13.根据权利要求12所述的电路板,其特征在于,所述芯片器件为mos管。
14.根据权利要求13所述的电路板,其特征在于,所述电路板主体包括有第一金属图案层、封装层以及第二金属图案层,所述第一金属图案层、所述封装层以及所述第二金属图案层依次层叠设置,所述封装层中封装有所述多个芯片器件,所述第一金属图案层以及所述第二金属图案层分别与所述多个芯片器件电性连接。
15.根据权利要求14所述的电路板,其特征在于,所述第一金属图案层与所述芯片器件的源极以及栅极相对,所述第一金属图案层与所述芯片器件之间的所述封装层中设置有第一导电孔,所述第一导电孔中形成有第一导电介质,所述第一导电介质用于连通所述第一金属图案层和所述芯片器件的源极,或所述第一导电介质用于连通所述第一金属图案层和所述芯片器件的栅极,以使所述第一金属图案层与所述芯片器件电性连接。
16.根据权利要求15所述的电路板,其特征在于,所述第二金属图案层与所述芯片器件的漏极相对,所述第二金属图案层与所述芯片器件之间的所述封装层中设置有第二导电孔,所述第二导电孔中形成有第二导电介质,所述第二导电介质用于连通所述第二金属图案层和所述芯片器件的漏极,以使所述第二金属图案层与所述芯片器件电性连接。
17.根据权利要求16所述的电路板,其特征在于,所述第一金属图案层与所述第二金属图案层之间的所述封装层中设置有第三导电孔,所述第三导电孔中形成有第三导电介质,所述第三导电介质用于连通所述第一金属图案层和所述第二金属图案层,以使所述第一金属图案层与所述第二金属图案层电性连接。
18.根据权利要求17所述的电路板,其特征在于,所述第二金属图案层包括经图案化处理形成的导热金属图案,用于对所述芯片器件进行散热,所述第一金属图案层包括经图案化处理形成的第一金属图案以及第二金属图案,所述第三导电介质与所述第一金属图案层的接触位置为所述第一金属图案,所述第一金属图案用于将所述芯片器件的漏极与外部电路电性连接,所述第一导电介质与所述第一金属图案层的接触位置为所述第二金属图案,所述第二金属图案用于将所述芯片器件的源极以及栅极分别与外部电路电性连接。
19.根据权利要求17所述的电路板,其特征在于,所述第一金属图案层的厚度不小于所述第二金属图案层的厚度。
20.根据权利要求19所述的电路板,其特征在于,所述第一金属图案层的厚度等于所述第二金属图案层的厚度。
21.一种电路板组件,其特征在于,所述电路板组件包括散热元件以及如权利要求12至20任一项所述的电路板,所述电路板与所述散热元件层叠设置,并且所述散热元件层叠于所述电路板主体设置有第二金属图案层的一侧,用于对所述芯片器件进行散热。
22.根据权利要求21所述的电路板组件,其特征在于,所述电路板组件进一步包括功能电路板,所述功能电路板层叠于所述电路板远离所述散热元件的一侧,所述功能电路板与所述电路板主体的第一金属图案层电性连接。
23.一种电子装置,其特征在于,所述电子装置包括如权利要求9至11任一项所述的电路板组件,或如权利要求21或22所述的电路板组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822165768.0U CN209949522U (zh) | 2018-12-21 | 2018-12-21 | 电路板、电路板组件以及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822165768.0U CN209949522U (zh) | 2018-12-21 | 2018-12-21 | 电路板、电路板组件以及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209949522U true CN209949522U (zh) | 2020-01-14 |
Family
ID=69119162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822165768.0U Active CN209949522U (zh) | 2018-12-21 | 2018-12-21 | 电路板、电路板组件以及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209949522U (zh) |
-
2018
- 2018-12-21 CN CN201822165768.0U patent/CN209949522U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950008241B1 (ko) | 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법 | |
KR102005313B1 (ko) | 반도체 장치 | |
US10096562B2 (en) | Power module package | |
JP3655242B2 (ja) | 半導体パッケージ及び半導体実装装置 | |
US7772692B2 (en) | Semiconductor device with cooling member | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
KR20110085481A (ko) | 적층 반도체 패키지 | |
JP2008091714A (ja) | 半導体装置 | |
KR101069499B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR20020057349A (ko) | 히트 싱크가 부착된 볼 그리드 어레이 패키지 | |
US6614660B1 (en) | Thermally enhanced IC chip package | |
US9349671B2 (en) | Integrated circuit chip comprising electronic device and electronic system | |
CN212517170U (zh) | 一种芯片封装结构及电子设备 | |
JP3603354B2 (ja) | 混成集積回路装置 | |
TW201417642A (zh) | 連接基板及層疊封裝結構 | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP2001085603A (ja) | 半導体装置 | |
TWI648834B (zh) | 半導體封裝結構及其製作方法 | |
KR101069288B1 (ko) | 반도체 패키지 | |
WO2007147366A1 (en) | Ic packages with internal heat dissipation structures | |
TW201415603A (zh) | 連接基板及層疊封裝結構 | |
TWI459512B (zh) | 使用相互連接的三維層片將垂直封裝的mosfet和積體電路功率器件構建成集成模組 | |
JP2006120996A (ja) | 回路モジュール | |
CN209949522U (zh) | 电路板、电路板组件以及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |