JP2015141985A - 検査装置、及び検査方法 - Google Patents
検査装置、及び検査方法 Download PDFInfo
- Publication number
- JP2015141985A JP2015141985A JP2014013521A JP2014013521A JP2015141985A JP 2015141985 A JP2015141985 A JP 2015141985A JP 2014013521 A JP2014013521 A JP 2014013521A JP 2014013521 A JP2014013521 A JP 2014013521A JP 2015141985 A JP2015141985 A JP 2015141985A
- Authority
- JP
- Japan
- Prior art keywords
- needle
- tsv
- semiconductor chip
- position information
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2653—Contactless testing using electron beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】半導体チップのTSV不良を検査可能な検査装置、及び検査方法を提供すること。【解決手段】シリコン基板を貫通するビアを含む半導体チップに対する検査装置であって、電子ビームを放出可能な第1針(7−1)と、前記ビアが導通したか否かの結果(“L”or“H”)を検知するセンス部(4)と、前記ビアの位置情報(点線丸情報)を保持し、前記位置情報(点線丸情報)に基づき前記第1針(7−1)を所定の位置まで移動させ、このビア(TSV)に前記電子ビームを放出するよう制御し、前記結果(“L”or“H”)と、前記位置情報(点線丸情報)と、を対応付ける制御部(5)とを備える。【選択図】図2
Description
実施形態は、検査装置、及び検査方法に関する。
半導体チップを複数段積層させ、半導体装置を作成する。この際、各半導体チップを貫通し、各半導体チップに外部電圧を供給するスルーシリコンビア(以下、TSV)が知られている。
本実施形態は、半導体チップのTSV不良を検査可能な検査装置、及び検査方法を提供する。
実施形態に係る検査装置によれば、シリコン基板を貫通するビアを含む半導体チップに対する検査装置であって、電子ビームを放出可能な第1針と、前記ビアが導通したか否かの結果を検知するセンス部と、前記ビアの位置情報を保持し、前記位置情報に基づき前記第1針を所定の位置まで移動させ、このビアに前記電子ビームを放出するよう制御し、前記結果と、前記位置情報と、を対応付ける制御部とを備える。
本実施形態に係る検査装置は、半導体チップをシリコンウェハから取り出す前の状態でTSVに不良があるか否か(TSVのオープン不良)判定するものである。具体的には、電子ビーム吸収電流(EBAC)装置を用いてTSVに電流を流し、この電流をアンプで検知することで導通したか否かを判断する。
[第1の実施形態]
1.シリコンウェハと導電性シート
図1(a)〜図1(c)を用いて第1の実施形態について説明する。図1(a)、及び図1(b)は第1の実施形態に係るシリコンウェハに後述する導電性シートが接着された状態を示す図であり、図1(a)は、かかる状態の上面図を示し、図1(b)はI−I´に沿った断面図である。
1.シリコンウェハと導電性シート
図1(a)〜図1(c)を用いて第1の実施形態について説明する。図1(a)、及び図1(b)は第1の実施形態に係るシリコンウェハに後述する導電性シートが接着された状態を示す図であり、図1(a)は、かかる状態の上面図を示し、図1(b)はI−I´に沿った断面図である。
図1(a)に示すように、第1の実施形態に係るシリコンウェハは、複数の半導体チップを含む。この複数の半導体チップは、マトリックス状に配置される。通常、半導体チップを形成したのちに、例えばダイソートテスト(以下、DSテストとも呼ぶ)を行い、良品と判断された半導体チップをシリコンウェハから取り出す。
本実施形態では、DSテストを行ったのちに、シリコンウェハの裏面を導電性シート2に接着する。
ここで、導電性シート2は、少なくとも以下の要件を備える。
(ア)光(例えば、UV光)を照射することで粘着力が低下すること。
(イ)導電性があること。
(ウ)導電性シート2を剥がした際に、接着剤の一部がシリコンウェハに残らないこと。
(イ)導電性があること。
(ウ)導電性シート2を剥がした際に、接着剤の一部がシリコンウェハに残らないこと。
なお、導電性シート2に照射する光の波長はUV光(〜350nm)と規定したが、上記(ア)、及び(ウ)の要件を満たす導電性シート2であれば、他の波長であってもよい。また、導電性シート2は、シリコンウェハの全面と接着する必要があるため、シリコンウェハと同程度の大きさは少なくとも必要である。例えば図1に示すように円形状であってもよい。
次に、半導体チップの構成について簡潔に説明する。
図1(b)に、I−I´に沿った半導体チップの断面図を示す。なお、シリコン基板1に形成された半導体素子3については図示を省略する。この半導体素子3は、例えばメモリセルアレイや周辺回路等を含む。図1(b)に示すように、シリコン基板1に半導体素子(以下、半導体素子3とする。図1(b)参照)を形成して、半導体チップを形成する。
このシリコン基板1、及び半導体素子3を貫通するように、TSV1〜TSV3が形成される。ここでは、一例として3つのTSVを示しているが、TSVの数に限りはない。
また、図1(b)に示すように、TSV1〜TSV3の裏面は、上述した導電性シート2に接着される。このとき、導電性シート2はTSV1〜TSV3と電気的に接続される。
図1(c)に示すように、例えば複数の半導体チップを積層して(例えば10段)、半導体装置を形成する。この半導体装置は、例えばSDカードTMや、SSDTMに搭載される。
図1(c)に複数段の半導体チップが積層された様子を示す。図1(c)に示すように、複数の半導体チップが各々半導体チップにあるTSVを介して電気的に接続される。このTSVに例えばBGAの半田ボールを介して外部から電圧を供給することで、半導体チップ内の半導体素子を駆動する。すなわち、複数のTSVのうち1つのTSVにオープン不良があると、正常に駆動しない半導体チップが存在する場合がある。オープン不良としては、例えばTSVにボイドが含まれTSVの上下端が電気的に接続されていない不良がある。
本実施形態では、以下説明するEBACを用いて、半導体チップをシリコンウェハから取り出す前に半導体チップ内のTSVの不良を検査する。
2.検査装置の構成例
図2は、第1の実施形態に係る検査装置の構成を示す全体構成例である。ここではEBACに上記半導体素子を積層させたシリコンウェハをセットした様子を示す。
図2は、第1の実施形態に係る検査装置の構成を示す全体構成例である。ここではEBACに上記半導体素子を積層させたシリコンウェハをセットした様子を示す。
図2に示すように、EBAC10は、電流計4(図中、Aと表記)、制御部5(図中、Controllerと表記)、パーソナルコンピュータ6(図中、PCと表記、以下PCと呼ぶ)、及び針7を備える。
制御部5は、針7の制御を行う。具体的には、制御部5は、半導体チップ内に設けられた所望のTSVまで針7を移動させたのち、針7からTSVに向かって電子ビームを放出するよう針7を制御する。
この様子を図2の拡大図に示す。拡大図に示すように、TSVに不良がない場合には、針7から放出された電子ビームによって、電流がTSVを介して導電性シート2に流れる(図中、Current Pass)。
他方で、TSVに不良がある場合には、針7から電子ビームが放出されたとしても、電流が導電性シート2に流れない。
電流計4の入力端は導電性シート2に接続され、電流計の出力端は制御部5に接続される。
すなわち、電流計4はTSV、及び導電性シート2を介してTSVに流れる電流値を検知して、その電流値を出力端から制御部5に出力する。
検査結果とは例えば1pA、100μAである。
制御部5は、A/D変換器51、及びバッファ50を備える。なお、本実施形態ではA/D変換器51、及びバッファ50が制御部5に含まれる形態を示したが、これに限られず、A/D変換器51、及びバッファ50が制御部5と別に設けられていてもよい。
A/D変換器51は、電流計4から供給された電流値(アナログ値)をデジタル値へと変換する。変換された電流値は“L”レベル(“0”)又は“H”レベル(“1”)の電圧レベルであり、TSVが導通し、TSVに電流が流れると電圧レベルが“H”レベルとなる。A/D変換器51は、変換した電流値をバッファ50に供給する。
A/D変換器51は、電流計4から供給された電流値(アナログ値)をデジタル値へと変換する。変換された電流値は“L”レベル(“0”)又は“H”レベル(“1”)の電圧レベルであり、TSVが導通し、TSVに電流が流れると電圧レベルが“H”レベルとなる。A/D変換器51は、変換した電流値をバッファ50に供給する。
バッファ50は、A/D変換された電流値と、半導体チップ内に設けられた複数のTSVの位置(X座標、Y座標)のデータと、を保持する。この位置データ(以下、位置情報とも呼ぶことがある)は、検査する対象のTSVの位置を特定するためのデータである。このデータは、例えば後述するPCの入出力部60を介してメモリ62(図中、I/Oと表記)から入力され次いで制御部5はこのデータをバッファ50に保持する。
なお、位置データは、図示せぬキーボードからPCに入力される。またこの場合に限られず、例えば外部の記憶端末に保持されたCADデータを読み込むことで、位置データがバッファ50内に保持されてもよい。
制御部5は上記位置情報を用いて、後述するシリコンウェハのアライメントの際の半導体チップのカウントを行う。制御部5は位置情報に基づいてY座標毎のX方向へ配置された半導体チップの数を把握している。このため、制御部5はこの位置情報に基づいてY座標毎の半導体チップの数をカウントする。
制御部5は、TSVに電流が流れるか否かの検査をする際には、このバッファ50のデータに基づき、針7を駆動させ所定のTSVにまで移動させたのち、針7に例えばパルス状の駆動信号を供給する。その結果、制御部5は針7にTSVに向けて電子ビームを放出させる。
更に制御部5は、電流計4から検知結果(“L”または“H”レベル)を受けて、これをTSVの位置情報と対応付けてバッファ50に記憶させる。
制御部5は、バッファ50に保持させた位置情報と、対応付けられた検査結果を入出力部60を介してメモリ62に出力する。これにより、モニタ61は座標と共に表示された各TSVの検査結果を表示する。
PC6は入出力部60、モニタ61、メモリ62、及びCPU63を備える。
入出力部60は、制御部5とパーソナルコンピュータ6とのデータの授受を担う。具体的には、バッファ50から供給された検査結果、及び位置情報をメモリ62に出力し、またメモリ62から供給されたTSVの位置情報をバッファ50へと出力する。
入出力部60は、制御部5とパーソナルコンピュータ6とのデータの授受を担う。具体的には、バッファ50から供給された検査結果、及び位置情報をメモリ62に出力し、またメモリ62から供給されたTSVの位置情報をバッファ50へと出力する。
モニタ61は、CPU63によってメモリ62から供給されたTSVの位置情報と、この位置情報に対応付けされた検知結果と、を表示する。なお、モニタ61に出力されるデータは、電流計4からの出力が“L”レベルであるTSVのみでも良いし、全ての検査結果であっても良い。
メモリ62は、バッファ50から供給された検査結果、及び位置情報を保持し、これをCPU63の制御に従ってモニタ61に出力する。
なおメモリ62が、TSVの位置情報を保持していてもよい。この場合、上述したように、メモリ62の位置情報が入出力部60を介してバッファ50に転送される。
CPU63は、パーソナルコンピュータ6の動作を制御する。具体的には、入出力部60を介した制御部5とのデータの授受や、メモリ62、モニタ61の制御を行う。
3.アライメント方法
次に、本実施形態のアライメント方法について図3(a)及び図3(b)を用いて説明する。本実施形態のアライメント方法は、マクロアライメントとミクロアライメントを含む。以下、マクロアライメントとミクロアライメントそれぞれについて説明する。
次に、本実施形態のアライメント方法について図3(a)及び図3(b)を用いて説明する。本実施形態のアライメント方法は、マクロアライメントとミクロアライメントを含む。以下、マクロアライメントとミクロアライメントそれぞれについて説明する。
図3(a)はマクロアライメントの概念図を示し、図3(b)はミクロアライメントの概念図を示す。
3−1.マクロアライメント
図3(a)に示すように各々の半導体チップには、例えば右隅にアライメント用の刻印が刻まれている。マクロアライメントでは、制御部5がこの刻印に沿ってアライメント用モニタ(針7にモニタが付属されていれば、針7)を用いて例えば右から左へと移動させる。
図3(a)に示すように各々の半導体チップには、例えば右隅にアライメント用の刻印が刻まれている。マクロアライメントでは、制御部5がこの刻印に沿ってアライメント用モニタ(針7にモニタが付属されていれば、針7)を用いて例えば右から左へと移動させる。
例えば、アライメント用モニタを一番左端から右へ10個移動させ、その10個目の半導体チップの右隅に設けられた刻印が、所定の位置からずれている場合、制御部5は所望の位置に対してシリコンウェハの向き(例えばX座標、Y座標、又はθ)がずれているものと判断し、このシリコンウェハを所定の位置に修正するか、所定の角度だけ回転させる。なお、手動でシリコンウェハの位置を修正しても良いし、制御部5によって自動的にシリコンウェハの位置を修正、または回転させても良いものとする。
シリコンウェハの位置を修正、または回転させ、その後針7を更に例えば10個右へ移動した結果、その20個目の半導体チップの右隅に設けられた刻印が、所定の位置にあれば、マクロアライメントは完了する。
当然、例えば20個目の半導体チップの右隅に設けられた刻印が、所定の位置からずれていれば、このずれが無くなるまでシリコンウェハの位置の修正と右方向への移動とを繰り返す。
なお、マクロアライメント方法として、針7を左端から右端へと移動したが、シリコンウェハの上端から下端へと移動してアライメントを行っても良い。この場合も、アライメント用モニタを一番右端まで移動し、所定の数よりもチップが足りない、又は多い場合には、所望の位置に対してシリコンウェハの向き(例えばX座標、Y座標、又はθ)がずれているものと判断し、このシリコンウェハを所定の位置の修正、または所定の角度だけ回転させる。
3−2.ミクロアライメント
次に図3(b)を用いてミクロアライメントについて説明する。ミクロアライメントでは、図3(b)に示すようにアライメント用モニタを用いて事前に設定した点線丸にTSVを一致させる。
次に図3(b)を用いてミクロアライメントについて説明する。ミクロアライメントでは、図3(b)に示すようにアライメント用モニタを用いて事前に設定した点線丸にTSVを一致させる。
具体的には、アライメント用モニタを用いてモニタ61に拡大した半導体チップを表示させ、バッファ50が保持するTSVの位置情報(図4(b)中、点線丸)にTSVを一致させる。なお、制御部5によってミクロアライメントが行われる。これにより、バッファ50が保持するTSVの保持情報(点線丸の位置情報)に基づいて針7を所定のTSVに移動させることができる。
4.検査装置の動作
4−1.動作1
次に図4を用いて検査装置10の動作について説明する。図4は検査装置10の動作を示したフローチャートである。
まずシリコンウェハ(図中、試料と表記)をEBAC10の試料台にセットし(ステップS1)、次いで導電性シート2、及びシリコンウェハのそれぞれに電流計4の入力端を接触される。その結果、導電性シート2と電流計4の入力端は電気的に接続される(S2)。
4−1.動作1
次に図4を用いて検査装置10の動作について説明する。図4は検査装置10の動作を示したフローチャートである。
まずシリコンウェハ(図中、試料と表記)をEBAC10の試料台にセットし(ステップS1)、次いで導電性シート2、及びシリコンウェハのそれぞれに電流計4の入力端を接触される。その結果、導電性シート2と電流計4の入力端は電気的に接続される(S2)。
次いで、制御部5が針7に駆動信号を供給し、この針7を駆動させ(S3)、バッファ50に保持されたデータ(TSVの位置情報)に基づいて針7を所定のTSVにまで移動させ、その後針7にTSVに向かって電子ビームを放出させる(S4)。
その後電流計4は、導電性シート2から流れる電流を検知し、検知した電流値を制御部5内のA/D変換器51に供給する。制御部5はA/D変換器51で変換された電流値をバッファ50に保持させ、電流値、及び位置情報入出力部60を介してメモリ62に供給する(S5)。
その後電流計4は、導電性シート2から流れる電流を検知し、検知した電流値を制御部5内のA/D変換器51に供給する。制御部5はA/D変換器51で変換された電流値をバッファ50に保持させ、電流値、及び位置情報入出力部60を介してメモリ62に供給する(S5)。
半導体チップ内に設けられた全てのTSVについて検査が終了するまで、制御部5はステップS3〜S6の動作を実行し、全てのTSVについて検査が終了すれば、上記ステップから抜ける。
4−2.動作2
次に図5を用いて上記ステップS1の詳細について説明する。
図5に示すように、シリコンウェハのセットには、アライメント用モニタを用いて上述したマクロアライメントを行い(S10)、次いで上述したミクロアライメントを行い(S11)、ステップS2の動作へ移行する。
次に図5を用いて上記ステップS1の詳細について説明する。
図5に示すように、シリコンウェハのセットには、アライメント用モニタを用いて上述したマクロアライメントを行い(S10)、次いで上述したミクロアライメントを行い(S11)、ステップS2の動作へ移行する。
4−3.動作3
次に図6を用いて上記ステップS3の詳細について説明する。
図6に示すように、針7を駆動させ、まず検査対象となるTSVを決定する(S30)。検査対象となるTSVが決定したら、制御部5によりその対象となるTSVまで針7を移動させ(S31)、ステップS4へ移行する。
次に図6を用いて上記ステップS3の詳細について説明する。
図6に示すように、針7を駆動させ、まず検査対象となるTSVを決定する(S30)。検査対象となるTSVが決定したら、制御部5によりその対象となるTSVまで針7を移動させ(S31)、ステップS4へ移行する。
5.検査結果
次に図7を用いて上記フローチャートに従って検査した結果について説明する。
図7は、モニタ61に表示されるTSVの導通、非導通を位置情報と供に示した概念図であって、この結果に基づいてTSVの不良が発見された半導体チップを排除することができる。
次に図7を用いて上記フローチャートに従って検査した結果について説明する。
図7は、モニタ61に表示されるTSVの導通、非導通を位置情報と供に示した概念図であって、この結果に基づいてTSVの不良が発見された半導体チップを排除することができる。
図7に示すように半導体チップ1〜半導体チップs(sは自然数)毎にTSVの導通、非導通をチェックした結果を示す。例えば、半導体チップ1では、位置(X0、Y0)、(X0、Y1)、(X0、Yn)、(X1、Y0)、…、(Xm、Yn)に位置するTSVは導通したが、(X0、Y2)に位置するTSVについては非導通であることがわかる(m、n:自然数)。
図7の例では、半導体チップ1は不良であったが、半導体チップ2は良品である事が分かる。
<第1の実施形態に係る効果>
第1の実施形態に係る検査装置、及び検査方法であると、(1)の効果を得ることができる。
(1)検査時間を短縮することができる。
効果を容易に理解できるように比較例を挙げて説明する。比較例に、X線を用いたCTスキャンを用いてTSVの不良を検査する手法を述べる。 CTスキャンを用いた検査は非常に時間を要してしまう。一例であるが、1つの半導体チップに対してCTスキャンを終了するまで凡そ1時間程度掛かるのに対し、本実施形態に係る検査装置であると、凡そ数十秒程度で検査を終了させることができる。
第1の実施形態に係る検査装置、及び検査方法であると、(1)の効果を得ることができる。
(1)検査時間を短縮することができる。
効果を容易に理解できるように比較例を挙げて説明する。比較例に、X線を用いたCTスキャンを用いてTSVの不良を検査する手法を述べる。 CTスキャンを用いた検査は非常に時間を要してしまう。一例であるが、1つの半導体チップに対してCTスキャンを終了するまで凡そ1時間程度掛かるのに対し、本実施形態に係る検査装置であると、凡そ数十秒程度で検査を終了させることができる。
従ってシリコンウェハ1枚を検査するために、比較例に対して短時間で検査をすることができる。
(2)信頼性を向上させることができる。(その1)
比較例に挙げたCTスキャンであると、半導体チップ内に設けられたTSVを視覚にて確認することとなり、画像の解像度によってTSVがオープン不良を生じているか判断し難い場合がある。しかし、本実施形態であると、電気的にTSVの導通、非導通を検査するため、不良を見落とすことがない。
比較例に挙げたCTスキャンであると、半導体チップ内に設けられたTSVを視覚にて確認することとなり、画像の解像度によってTSVがオープン不良を生じているか判断し難い場合がある。しかし、本実施形態であると、電気的にTSVの導通、非導通を検査するため、不良を見落とすことがない。
以上から、第1の実施形態に係る検査装置であるとTSVの検査の信頼性を向上させることができる。
(3)信頼性を向上させることができる。(その2)
この効果についても比較例を挙げて説明する。CTスキャンであると、X線を用いて半導体チップ内に設けられたTSVを視覚化する。このため半導体素子にある一定のダメージを与えてしまう。これは製品の品質の低下を招き、動作信頼性といった観点から信頼性に欠けてしまう。
この効果についても比較例を挙げて説明する。CTスキャンであると、X線を用いて半導体チップ内に設けられたTSVを視覚化する。このため半導体素子にある一定のダメージを与えてしまう。これは製品の品質の低下を招き、動作信頼性といった観点から信頼性に欠けてしまう。
しかし、第1の実施形態に係る検査装置であるとX線を用いないため半導体素子にダメージを与えることがなく、半導体チップの検査の過程において動作信頼性を低下させることがない。
[第2の実施形態]
次に図8、及び図9を用いて第2の実施形態に係る検査装置、及び検査方法について説明する。第2の実施形態では、Y座標に沿って配置された半導体チップ列毎に、シリコンウェハ裏面に導電性シート2を接着し、更にその導電性シート2毎に電流計4を電気的に接続させた点で、上記第1の実施形態と異なる。すなわち、本実施形態では、複数の電流計4を用いる。以下実施形態では、上記第1の実施形態と異なる構成についてのみ説明する。
次に図8、及び図9を用いて第2の実施形態に係る検査装置、及び検査方法について説明する。第2の実施形態では、Y座標に沿って配置された半導体チップ列毎に、シリコンウェハ裏面に導電性シート2を接着し、更にその導電性シート2毎に電流計4を電気的に接続させた点で、上記第1の実施形態と異なる。すなわち、本実施形態では、複数の電流計4を用いる。以下実施形態では、上記第1の実施形態と異なる構成についてのみ説明する。
1.シリコンウェハ
図8(a)、及び図8(b)に第2の実施形態に係るシリコンウェハに導電性シート2が接着された状態を示す図であり、図8(a)は、かかる状態の上面図を示し、図8(b)はVIII−VIII´に沿った断面図である。
図8(a)、及び図8(b)に第2の実施形態に係るシリコンウェハに導電性シート2が接着された状態を示す図であり、図8(a)は、かかる状態の上面図を示し、図8(b)はVIII−VIII´に沿った断面図である。
図8(a)、及び図8(b)に示すようにY座標に沿って配置された半導体チップ列毎であって、シリコンウェハの裏面に導電性シート2を接着させる。ここで例えば3列から構成される導電性シート2を纏めて1つのセット(群)とする。
図示するように半導体チップ列をa群〜z群に分ける。従って、群毎に3列の導電性シート2がシリコンウェハの裏面に接着される。
第2の実施形態では、例えば図8(b)に示すように、例えばt群内に設けられる3つの導電性シート2をそれぞれ導電性シート2−1、2−2、及び2−3とし、これら隣接する導電性シート2−1〜2−3を互いに電気的に絶縁する。
群単位でTSVの検査を行うため、針7、及び対応する電流計4も郡単位に応じた数(例えばここでは3列)設ける。
以下、図8(a)に示すように針7を針7−1、7−2、及び7−3とし、これに対応する電流計4を電流計4−1、4−2、及び4−3とする。
2.検査装置の構成例
次に図9を用いて第2の実施形態に係るEBAC10の構成例について説明する。
図9に示すように、例えばt群において1列目の半導体チップ列に針7−1を配置し、隣接する2列目の半導体チップ列に針7−2を配置し、更に隣接する3列目の半導体チップ列に針7−3を配置する。
次に図9を用いて第2の実施形態に係るEBAC10の構成例について説明する。
図9に示すように、例えばt群において1列目の半導体チップ列に針7−1を配置し、隣接する2列目の半導体チップ列に針7−2を配置し、更に隣接する3列目の半導体チップ列に針7−3を配置する。
更に、電流計4−1〜4−3の入力端をこれらt群の半導体チップ列に設けられた導電性シート2−1〜2−3の各々に接続し、出力端を制御部5内のA/D変換器51に接続する。この場合、1個のA/D変換器51に電流計4−1〜4−3の出力端が接続されていても良いし、3個のA/D変換器51を設けて、1個のA/D変換器51に1個の例えば電流計4−1を対応付けて接続させても良い。
制御部5は、電流計4−1〜4−3から供給され、A/D変換器51で変換された電圧レベル(“H”レベル又は“L”レベル)と、この電圧レベルに対応付けられた位置情報とをバッファ50に保持させる。
具体的には、例えばX座標=X0についての検査結果を電流計4−1から供給されるとすると、バッファ50は、例えばX座標=X0におけるY座標=Y0〜Ynまでの位置情報と、対応する電圧レベルと、を紐つけした状態で保持する。
以下同様に例えばX座標=X1についての検査結果を電流計4−2から供給され、X座標=X2についての検査結果を電流計4−3から供給されるものとする。
なおバッファ50はY座標=Y0におけるX座標=X0〜Xnまでの位置情報と、対応する電圧レベルと、を対応付けた状態で保持してもよい。Y座標=Y1、及びY座標=Y2についても同様である。
このようにすることで、制御部5はバッファ50に列毎(図8中、Column1、Column2、Column3)のTSVの検査結果を保持させることができる。
その後、制御部5はバッファ50が保持するデータをメモリ62に供給する。
また制御部5は、針7−1〜針7−3を独立して動作させる。これは、検査対象となる半導体チップ列に対応して接着された導電性シート2−1〜導電性シート2−3に電流計4を配置しているため、それぞれの針7−1〜針7−3に対して上記第1の実施形態と同様の動作を独立して行う。
CPU63は、入出力部60を介してメモリ62に転送された、例えばt群の検査結果、及び位置情報をモニタ61へと出力させる。
これにより、モニタ61には、t群の列毎(図8中、Column1、Column2、Column3)の検査結果が一覧表示される。
次に本実施形態に係る制御部5の動作は、上記図4と同一であるため説明を省略する。
なお、本実施形態における検査装置の動作(フローチャート)については、針7−1〜針7−3についてそれぞれが上記図4と同一であるため説明を省略する。
<第2の実施形態に係る効果>
第2の実施形態に係る検査装置であっても、上記(1)〜(3)の効果を得ることができる。すなわち、検査速度を向上させ、また動作信頼性を向上させることができる。
第2の実施形態に係る検査装置であっても、上記(1)〜(3)の効果を得ることができる。すなわち、検査速度を向上させ、また動作信頼性を向上させることができる。
[第3の実施形態]
次に、図10〜図12を用いて第3の実施形態に係る検査装置、及び検査方法について説明する。第3の実施形態では、上記第1の実施形態と同様に1枚の導電性シート2をシリコンウェハの裏面に接着しつつ、3つの針7−1〜針7−3を順次駆動してそれぞれ対応するTSVを検査する点で異なる。以下、上記実施形態と同一の構成については説明を省略する。
次に、図10〜図12を用いて第3の実施形態に係る検査装置、及び検査方法について説明する。第3の実施形態では、上記第1の実施形態と同様に1枚の導電性シート2をシリコンウェハの裏面に接着しつつ、3つの針7−1〜針7−3を順次駆動してそれぞれ対応するTSVを検査する点で異なる。以下、上記実施形態と同一の構成については説明を省略する。
1.シリコンウェハ
図10(a)、及び図10(b)に示すように、第3の実施形態に係るシリコンウェハに後述する導電性シートが接着された構成は上記第1の実施形態と同一である。
図10(a)、及び図10(b)に示すように、第3の実施形態に係るシリコンウェハに後述する導電性シートが接着された構成は上記第1の実施形態と同一である。
図10(a)は、かかる状態の上面図を示し、図10(b)はXI−XI´に沿った断面図である。図10(a)は、電性シート2をシリコンウェハの裏面に接着した状態を示す。
この実施形態においても、X座標に沿って3列から構成される半導体チップ列を纏めて1つのセット(群)とする。すなわち、上記第2の実施形態と同様にシリコンウェハの左端から3列毎にa群、b群、…、z群とグループ分けする。
本実施形態においても、群毎に複数の針7を配置することで、検査を実施する。
2.検査装置の構成例
次に図11を用いて第3の実施形態に係る検査装置の構成例について説明する。なお、上記第2の実施形態と同一の構成については説明を省略する。
次に図11を用いて第3の実施形態に係る検査装置の構成例について説明する。なお、上記第2の実施形態と同一の構成については説明を省略する。
図11に示すように、電流計4の入力端を導電性シート2に接続し、この出力端を制御部5内のA/D変換器51に接続する。
ここで、TSVを移動する針7は3つ使用するため(図中、針7−1、針7−2、針7−3)、同時に針7−1〜針7−3が対応するTSVに電子ビームを放出すると電流計4の入力端には、いずれかTSVの検査結果が出力されてしまう。
このため、第3の実施形態では、セレクタ8を更に備える。すなわち、制御部5から出力された駆動信号をこのセレクタ8で針7−1〜針7−3に順次振り分ける。
この様子を、図12に示す。図12は制御部5から出力される駆動信号と、セレクタ8を介して針7−1〜針7−3に出力される駆動信号と、電流計4からの検査結果(出力信号)のタイムチャートを示す。なお、電流計4の出力は、A/D変換されたデジタル値で表記する。
制御部5は、電流計4からの出力信号の周波数を把握しているものとする。このため、制御部5は図12に示す電流計4が出力する信号幅を把握している。
すなわち、例えば時刻t4で検査結果が“L”レベルである。予め記憶していた周波数に基づき、時刻t4での出力を制御部5は針7−2による検査結果と認識する。
このように、電流計4を複数設けなくとも制御部5が各針7−1〜針7−3からの出力タイミングを把握しているため、1つの電流計4でTSVの検査を行うことができる。
3.検査装置の動作
次に図13を用いて第3の実施形態における検査装置の動作について説明する。
図13は縦軸に時刻tを取った際の針7−1、7−2、及び7−3のフローチャートである。
まず、針7−1、7−2、及び7−3についてステップS1、及びS2の動作を行う。その後、時刻t0において制御部5が針7−1に駆動信号を供給することで、針7−1を駆動する(S110)。
次に図13を用いて第3の実施形態における検査装置の動作について説明する。
図13は縦軸に時刻tを取った際の針7−1、7−2、及び7−3のフローチャートである。
まず、針7−1、7−2、及び7−3についてステップS1、及びS2の動作を行う。その後、時刻t0において制御部5が針7−1に駆動信号を供給することで、針7−1を駆動する(S110)。
次いで、時刻t1において針7−1からTSVに向かって電子ビームを放出し、電流計4が、TSV、及び導電性シート2に流れる電流を検知し(S120)、制御部5はその電流値(デジタル値)と、対応付けられた位置情報と、をバッファ50を介してPC6へ送信する(S130)。
その後、時刻t3において針7−1を次のTSVまで移動する(S140)。
このタイミングでいずれの針からもTSVには放出されないため、それまで待機していた針7−2を駆動する(S210)。すなわち、時刻t4、時刻t5で上述した電流検知、及びその検知結果、及び位置情報のPC6への送信を実行する(S220、S230)。その後、針7−2についても次のTSVへと移動を開始する(S240)。
すなわち、図13に示すように、この時点で針7−1、針7−2が並行して次のTSVへと移動していることになる。
このタイミングでいずれの針からもTSVには放出されないため、次にそれまで待機していた針7−3を駆動する(S310)。すなわち、時刻t7、時刻t8で上述した電流検知、及びその検知結果、及び位置情報のPC6への送信を実行する(S320、S330)。その後、針7−3についても次のTSVへと移動を開始する(S340)。
すなわち、図13に示すように、この時点で針7−1〜針7−3が並行して次のTSVへと移動していることになる。
その後、針7−1について次のTSVに到達すると針7−1の移動を停止し(S150)、再度S110〜S140の動作を実行する。
なお、針7−1がS110〜S140の動作を行っている期間は、針7−2、及び針7−3は次のTSVに移動している最中でも良いし、または既に次のTSVに到達して、S210以降、及びS310の動作を待機していても良い。つまり、図13において、ステップS120と、ステップS220、ステップ320の実行するタイミングをずらしさえすればいかなる動作であってもよい。例えば針7−1でS120を実行しているときに、針7−2でS210を実行して、S130とS220を同時に実行してもよい。
[第4の実施形態]
次に第4の実施形態に係る検査装置、及び検査方法について説明する。第4の実施形態では、電子ビームを放出する出力孔を複数有する機構を有する。以下、第1〜第3の実施形態と異なる構成についてのみ説明する。
次に第4の実施形態に係る検査装置、及び検査方法について説明する。第4の実施形態では、電子ビームを放出する出力孔を複数有する機構を有する。以下、第1〜第3の実施形態と異なる構成についてのみ説明する。
1.シリコンウェハ、及び導電性シート2
第4の実施形態に係るシリコンウェハ、及び導電性シート2は、上記第1〜第3の実施形態で説明したいずれのシリコンウェハ、及び導電性シート2を用いても良い。すなわち、第1の実施形態で説明したシリコンウェハ、及び導電性シート2であっても良いし、第2の実施形態でのシリコンウェハ、及び導電性シート2を用いてもよい。
第4の実施形態に係るシリコンウェハ、及び導電性シート2は、上記第1〜第3の実施形態で説明したいずれのシリコンウェハ、及び導電性シート2を用いても良い。すなわち、第1の実施形態で説明したシリコンウェハ、及び導電性シート2であっても良いし、第2の実施形態でのシリコンウェハ、及び導電性シート2を用いてもよい。
当然、どの導電性シート2を採用するか、に応じてEBAC10に設ける電流計の数を可変とすればよい。
2.検査装置の構成例
次に、図14、及び図15を用いて検査装置の構成例について説明する。ここでは、シリコンウェハと、このシリコンウェハに電子ビームを放出する機構について説明する。
次に、図14、及び図15を用いて検査装置の構成例について説明する。ここでは、シリコンウェハと、このシリコンウェハに電子ビームを放出する機構について説明する。
図14はEBAC10にシリコンウェハを配置した場合の拡大図であり、シリコンウェハのTSVに電子ビームを放出する機構(以下、機構20と呼ぶ)を上面から見た平面図である。図15は、図14においてXIV-XIV´線に沿った断面図である。
図14において一例として半導体チップの列を“3”とし、この半導体チップの列を左から“A”、“B”、及び“C”とする。
この列“A”、及び列“B”に沿って、機構20をそれぞれ設ける。図14に示すように、機構20は列に沿った方向、且つTSV上に配置される。
以下、図15を用いて機構20の構造について説明する。
図15に示すようにこの機構20は、図示せぬ選択回路、及び対応するTSVに向かって電子ビームを放出する出力部200(後述する)を有する針7を複数備える。
機構20は、隣接する針7が非選択となると同時に次の針7が選択されるといった動作をし、導通検査の際、選択された針7の出力部200から対応するTSVに向かって電子ビームを放出する。なお、針7の選択・非選択、及びそのタイミングは制御部5が制御する。
そして、図示せぬ選択回路によって所定の針7が選択されると、該当する出力部200の先端から電子ビームがTSVに向かって放出される。
例えば、選択回路はマトリクス状に配置された複数のMOSトランジスタTrで構成される。例えば、オン状態となった複数MOSトランジスタTrで電流経路を形成することで、所望の針7を選択する。
次に図16を用いて機構20の動作について説明する。図16は、機構20は、順次針7を順次選択し、順次出力部200からTSVに向かって電子ビームを放出する概念図である。
図16に示すように、時刻t0において選択回路によって針7Aが選択され、対応する出力部200からTSVへ電子ビームが放出される。
次いで、時刻t1において、選択回路によって針7Aが非選択となり、また選択回路によって針7Bが選択される。このため、針7Bの出力部200から電子ビームがTSVへ放出される。
その後も同様であり、時刻t2において選択回路によって針7Bが非選択となり、次いで選択回路によって針7Cが選択される。これを針7Zまで順次繰り返す。
その後1列について電子ビームの放出が終了すると、図14に示すように半導体チップA、Bにそれぞれ配置された機構20をそれぞれX方向にずらし、同一半導体チップ(例えばA、B)内の次の列について上記動作を実行する。
この動作を同一半導体チップ内の最終列まで終わらせると、図14に示すようにその後次の半導体チップの列(半導体チップA=>半導体チップCへ、半導体チップB=>半導体チップDへ)へ機構20を移動し、上記動作を実行する。
なお、図16で選択された針7の出力部200が開いているが、これは概念であり、実際には、針7の先端から電子ビームが放出される。
なお、どのTSVが不良か否か、の判定については上記実施形態と同様であるため説明を省略する。
またなお、上記第1〜第4の実施形態では、モニタ61に非導通と判断されたTSVについて、又は全てのTSVについての位置情報を表示させたが、表示方法はこれに限られない。
例えば、TSVの座標、導通結果に加え、そのTSVの画像を更にモニタ61に表示させてもよい。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
1…シリコン基板、2…導電性シート、3…半導体素子、4、4−1、4−2、4−3…電流計、5…制御部、6…パーソナルコンピュータ、7、7−1、7−2、7−3…針、10…検査装置(EBAC)、50…バッファ、61…モニタ、62…メモリ
Claims (6)
- シリコン基板を貫通するビアを含む半導体チップに対する検査装置であって、
電子ビームを放出可能な第1針と、
前記ビアが導通したか否かの結果を検知するセンス部と、
前記ビアの位置情報を保持し、前記位置情報に基づき前記第1針を所定の位置まで移動させ、このビアに前記電子ビームを放出するよう制御し、前記結果と、前記位置情報と、を対応付ける制御部と
を備えることを特徴とする検査装置。 - 前記制御部は、バッファを含み、
前記バッファは、対応付けられた前記検査結果と、前記第1針の前記位置情報と、を保持する
ことを特徴とする請求項1記載の検査装置。 - 前記バッファは、前記ビアが非導通であった場合の前記針の前記位置情報を保持する
ことを特徴とする請求項2記載の検査装置。 - 前記シリコン基板上を移動し、前記ビアに前記電子ビームを放出する第2針、及び第3針を更に備え、
前記半導体チップは行及び列に沿ってマトリクス状に配置され、
前記制御部は、互いに隣接する前記列毎に配置された前記半導体チップに前記第1針、前記第2針、及び前記第3針を移動させる
ことを特徴とする請求項1記載の検査装置。 - 半導体チップが列及び行に沿ってマトリクス状に配置されたシリコンウェハを試料台上でアライメントすることと、
前記シリコンウェハの裏面一面に電気的に貼られた導電性シートに電流計の入力端を電気的に接続することと、
前記半導体チップ上を移動し、この半導体チップ内を貫通するビアに電子ビームを放出させ、前記ビアが導通しているか否かを検知することと、
前記検知した結果と、前記ビアの位置と、の情報を全ての前記ビアに対して保持することと
を特徴とする検査方法。 - 前記アライメントは、マクロアライメントと、ミクロアライメントと、を含み、
前記マクロアライメントは、前記半導体チップ上に刻まれた印に基づいて前記シリコンウェハを回転させ、
前記ミクロアライメントは、前記半導体チップを貫通する複数のビアを、制御部が保持する位置情報に基づいた位置まで移動させる
ことを特徴とする請求項5記載の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014013521A JP2015141985A (ja) | 2014-01-28 | 2014-01-28 | 検査装置、及び検査方法 |
US14/474,304 US10060967B2 (en) | 2014-01-28 | 2014-09-02 | Testing apparatus and method for testing semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014013521A JP2015141985A (ja) | 2014-01-28 | 2014-01-28 | 検査装置、及び検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015141985A true JP2015141985A (ja) | 2015-08-03 |
Family
ID=53678818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014013521A Pending JP2015141985A (ja) | 2014-01-28 | 2014-01-28 | 検査装置、及び検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10060967B2 (ja) |
JP (1) | JP2015141985A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220142838A (ko) * | 2021-04-15 | 2022-10-24 | 큐알티 주식회사 | 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9529041B2 (en) * | 2012-11-05 | 2016-12-27 | Brian D. Erickson | Method for testing through-silicon vias at wafer sort using electron beam deflection |
KR101987895B1 (ko) * | 2017-02-02 | 2019-06-12 | 주식회사 투윈테크 | 반도체 또는 디스플레이 시스템 분야에서 사용되는 이송 위치 측정용 테스트 더미 및 상기 이송 위치 측정용 테스트 더미를 이용한 정밀 이송 측정 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6143441A (ja) * | 1984-08-07 | 1986-03-03 | Mitsubishi Electric Corp | 半導体装置のテスト方法 |
JP2003302437A (ja) * | 2002-04-10 | 2003-10-24 | Hioki Ee Corp | 基板検査方法および基板検査装置 |
JP2009105247A (ja) * | 2007-10-24 | 2009-05-14 | Seiko Epson Corp | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09320505A (ja) * | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
US6300686B1 (en) * | 1997-10-02 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection |
JP2001210689A (ja) | 2000-01-25 | 2001-08-03 | Jeol Ltd | 電子ビーム検査方法および装置 |
JP2004071954A (ja) | 2002-08-08 | 2004-03-04 | Jeol Ltd | ホールの検査方法 |
US7138629B2 (en) * | 2003-04-22 | 2006-11-21 | Ebara Corporation | Testing apparatus using charged particles and device manufacturing method using the testing apparatus |
WO2005001492A1 (en) * | 2003-06-10 | 2005-01-06 | Applied Materials Israel, Ltd. | High current electron beam inspection |
TWI334933B (en) * | 2006-04-03 | 2010-12-21 | Cebt Co Ltd | Hole inspection apparatus and hole inspection method using the same |
JP2008166702A (ja) | 2006-12-06 | 2008-07-17 | Jeol Ltd | 荷電粒子ビーム装置 |
US20120119999A1 (en) | 2010-11-11 | 2012-05-17 | Harris Scott C | Adaptive Keyboard for portable device |
JP5386519B2 (ja) | 2011-01-27 | 2014-01-15 | 株式会社日立ハイテクノロジーズ | 半導体検査装置、及び荷電粒子線の画像、或いは光学条件の選択装置 |
JP5963453B2 (ja) * | 2011-03-15 | 2016-08-03 | 株式会社荏原製作所 | 検査装置 |
-
2014
- 2014-01-28 JP JP2014013521A patent/JP2015141985A/ja active Pending
- 2014-09-02 US US14/474,304 patent/US10060967B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6143441A (ja) * | 1984-08-07 | 1986-03-03 | Mitsubishi Electric Corp | 半導体装置のテスト方法 |
JP2003302437A (ja) * | 2002-04-10 | 2003-10-24 | Hioki Ee Corp | 基板検査方法および基板検査装置 |
JP2009105247A (ja) * | 2007-10-24 | 2009-05-14 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220142838A (ko) * | 2021-04-15 | 2022-10-24 | 큐알티 주식회사 | 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법 |
KR102547616B1 (ko) | 2021-04-15 | 2023-06-26 | 큐알티 주식회사 | 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20150212147A1 (en) | 2015-07-30 |
US10060967B2 (en) | 2018-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105023862B (zh) | 芯片贴装机及贴装方法 | |
CN103380366B (zh) | 缺陷检查方法、缺陷检查装置以及基板的制造方法 | |
KR20070001583A (ko) | 원장단위 검사가 가능한 유기 발광표시장치의 어레이 기판및 그 검사 방법 | |
JP2015141985A (ja) | 検査装置、及び検査方法 | |
KR20200120704A (ko) | 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치 | |
JP5943523B2 (ja) | 接触型回路パターン検査装置及びその検査方法 | |
JP5529605B2 (ja) | ウエハチャックの傾き補正方法及びプローブ装置 | |
TW201430351A (zh) | 探針模組 | |
JP5438572B2 (ja) | プローブカード検査装置、検査方法及び検査システム | |
JP2014229635A (ja) | 半導体検査方法および半導体検査装置 | |
JP6287249B2 (ja) | 外観検査装置、外観検査方法、およびプログラム | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
KR100662994B1 (ko) | 유기 발광 표시장치 및 모기판과 그 검사방법 | |
KR102479762B1 (ko) | 전기 소자용 기판 및 그 제조 방법 | |
KR100820752B1 (ko) | 평판표시소자의 프로브 검사장치 및 이를 이용한 프로브검사방법 | |
WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
JP2009069408A (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP2016065990A (ja) | 表示装置の製造方法および表示装置 | |
US8294481B2 (en) | Handler | |
JP2006337242A (ja) | 端子又はプローブピンの表示方法、プローブ装置、及びプローブカード検査装置 | |
KR20220047747A (ko) | Led 검사 장치 및 이송 장치 | |
JP2008046012A (ja) | 欠陥検出装置および欠陥検出方法 | |
US20040234121A1 (en) | Circuit wiring inspetion instrument and circuit wiring inspecting method | |
JP2007165598A (ja) | プローバ、プローブ接触方法及びそのためのプログラム | |
JP2006196711A (ja) | 半導体集積回路、プローブカードおよび半導体集積回路の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170307 |