JP2016065990A - 表示装置の製造方法および表示装置 - Google Patents

Abstract

【課題】対向基板から露出した薄膜トランジスタ基板上の領域の効率的なデザインに寄与できる表示装置の製造方法、および、表示装置を提供する。【解決手段】縦方向または横方向に連なる複数の薄膜トランジスタ基板Ｂ１を含み、薄膜トランジスタ基板Ｂ１の裁断後に排除される断片領域ＳＣを有するマザー基板Ｍ１において、断片領域ＳＣに配置されて複数薄膜トランジスタ基板Ｂ１に共通する検査用端子となる共通検査用端子（Ｔ１、Ｔ２）と、共通検査用端子（Ｔ１、Ｔ２）と接続されて、複数の薄膜トランジスタ基板Ｂ１に敷設される共通検査用配線（Ｄ１、Ｄ２）とを形成する工程と、マザー基板Ｍ１の裁断前に共通検査用端子（Ｔ１、Ｔ２）に信号を入力して、共通検査用配線（Ｄ１、Ｄ２）を介して複数の薄膜トランジスタ基板Ｂ１に同時に信号を入力して複数の薄膜トランジスタ基板Ｂ１を検査する検査工程と、を有することを特徴とする表示装置の製造方法。【選択図】図１

Description

本発明は、表示装置の製造方法および表示装置に関する。

表示装置の製造工程では、ガラスや樹脂からなるマザー基板によって複数の薄膜トランジスタ基板を同時に加工し、対向基板を貼り合わせたのちに裁断して複数セルを取り出すことが知られている。

またマザー基板から取り出される各セルの検査の一例としては、対向基板から露出された薄膜トランジスタ基板上の領域（露出領域）にて配置される検査用端子に信号を入力することで行われるものがある。

なお特許文献１には、１枚のマザー基板から得られる表示パネルの枚数が多くなるような構成のアレイ基板を提供する旨が記載されている。

特開２０１０−１５２０９１号公報

表示装置の露出領域には、ドライバＩＣを配置する領域や、フレキシブルプリント基板（ＦＰＣ）と接続するための端子領域が配置される。

このため、上述のような検査専用の端子を露出領域に配置することで、ＦＰＣの端子領域やドライバＩＣの配置領域に制約が生じることとなる。

本発明は、上記のような課題に鑑みてなされるものであり、対向基板から露出した薄膜トランジスタ基板上の領域の効率的なデザインに寄与できる表示装置の製造方法、および、表示装置を提供することを目的とする。

本発明にかかる表示装置の製造方法は、上記課題に鑑みて、縦方向または横方向に連なる複数の薄膜トランジスタ基板を含み、前記複数の薄膜トランジスタ基板の裁断後に排除される断片領域を有するマザー基板において、前記断片領域に配置されて前記複数の薄膜トランジスタ基板に共通する検査用端子となる共通検査用端子と、当該共通検査用端子と接続されて、前記複数の薄膜トランジスタ基板のそれぞれに敷設される共通検査用配線とを形成する工程と、前記マザー基板の裁断前に前記共通検査用端子に信号を入力して、前記共通検査用配線を介して前記複数の薄膜トランジスタ基板に同時に信号を入力することにより、前記複数の薄膜トランジスタ基板の検査を行う検査工程と、を有することを特徴とする。

本発明に係る表示装置は、複数の薄膜トランジスタが形成された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に取り付けられるドライバＩＣと、を有する表示装置であって、前記薄膜トランジスタ基板は、第１の辺から開始して、前記第１の辺に向かい合う第２の辺に到達するように延在する共通検査用配線を有する、ことを特徴とする。

第１の実施形態の表示装置の製造方法におけるマザー基板の様子を示す図である。 第１の実施形態における表示装置の構成を説明するための図である。 第１の実施形態における表示装置の製造方法のフローを示す図である。 第２の実施形態における表示装置の製造方法におけるマザー基板の様子を示す図である。

以下、本発明の各実施形態に係る有機ＥＬ表示装置の製造方法と有機ＥＬ表示装置について、図面を参照しながら説明する。

［第１の実施形態］
図１は、第１の実施形態における有機ＥＬ表示装置の製造工程でのマザー基板Ｍ１の様子を示す図であり、図２は、第１の実施形態における単体の有機ＥＬ表示装置１の様子を示す図である。図１で示されるようにマザー基板Ｍ１は、複数の薄膜トランジスタ基板Ｂ１が縦方向または横方向に繋がって構成されて、マザー基板Ｍ１の外延部分には薄膜トランジスタ基板Ｂ１に利用されない断片領域ＳＣが設けられている。

以下においては、図２を用いて有機ＥＬ表示装置１の単体構成について説明をしたのち、図１のマザー基板Ｍ１と、各薄膜トランジスタ基板Ｂ１が連結された状態にて行われる点灯検査について説明をする。

図２で示されるように、本実施形態の有機ＥＬ表示装置１は、薄膜トランジスタ基板Ｂ１に対して対向基板Ｂ２が貼り合わせられて、対向基板Ｂ２と重複した領域にて設けられる表示領域ＤＰ内に複数の画素ＰＸを有している。また対向基板Ｂ２から露出された露出領域ＥＸには、ドライバＩＣ２の実装箇所が設けられており、さらに表示領域ＤＰの外周部分に形成されて対向基板Ｂ２と重複する額縁領域には、第１走査線駆動回路部Ｙｄｒ１と第２走査線駆動回路部Ｙｄｒ２とが設けられる。

表示領域ＤＰにおける各画素には、第１走査線ＢＧと、第２走査線ＳＧと、リセット配線Ｖｒｓｔと、映像信号線ＤＬと、第１の電源供給線ＰＬ１とが接続される。また表示領域ＤＰの各画素には、有機エレクトロルミネッセンス素子が配置されて、有機エレクトロルミネッセンス素子は、画素電極（陽極）と、共通電極（陰極）と、これらの間に挟持された有機層を含んで構成される。各有機エレクトロルミネッセンス素子の画素電極には、第１の電源供給線ＰＬ１から電流が供給され、各画素の有機エレクトロルミネッセンス素子に共通して形成された共通電極から第２の電源供給線ＰＬ２へと電流が流れるようになっている。

ここで特に、本実施形態の有機ＥＬ表示装置１では、マザー基板Ｍ１にて連なって配置される薄膜トランジスタ基板Ｂ１のそれぞれにおいて共通する共通検査用配線を備えている。本実施形態の有機ＥＬ表示装置１においては、図２で示されるように、２つの共通検査用配線となる第１の検査用配線Ｄ１と第２の検査用配線Ｄ２を備えており、この２つの検査用配線は、露出領域ＥＸを形成する第１の辺Ｓ１から開始して第２の辺Ｓ２に至るように延在している。また図１で示されるように、第１の検査用配線Ｄ１および第２の検査用配線Ｄ２は、マザー基板Ｍ１における複数の薄膜トランジスタ基板Ｂ１にて跨って敷設されているものであり、マザー基板Ｍ１が裁断される前の検査工程（点灯検査）で使用される配線となっている。また各薄膜トランジスタ基板Ｂ１においては、配線のレイアウトが同一となることが望ましいため、第１の辺Ｓ１および第２の辺Ｓ２を結び露出領域ＥＸの外形を為す第３の辺Ｓ３と、第１の辺Ｓ１における共通検査用配線の開始位置との間の距離は、第３の辺Ｓ３と、第２の辺Ｓ２における共通検査用配線の到達位置との間の距離と略等しくなっており、これにより、マザー基板Ｍ１における単体の各薄膜トランジスタ基板Ｂ１の共通検査用配線は、隣接する薄膜トランジスタ基板Ｂ１の共通検査用配線に連なるように接続される。

マザー基板Ｍ１が裁断される前の点灯検査は、表示領域ＤＰの各画素が発光するか否かを概略的に確認する検査となっており、本実施形態では、各薄膜トランジスタ基板Ｂ１にてドライバＩＣ２が取り付けられていない状態で行われる。

図２において示されるように、第１の検査用配線Ｄ１は、表示領域ＤＰの外周に敷設された配線ＷＬを介してさらに各第１の電源供給線ＰＬ１に接続され、第２の検査用配線Ｄ２は、表示領域ＤＰに形成された不図示の共通電極に連なる第２の電源供給線ＰＬ２に接続される。またこの配線ＷＬ、第１の電源供給線ＰＬ１および第２の電源供給線ＰＬ２は、有機ＥＬ表示装置１が画像を表示する際にも利用されるものとなっており、露出領域ＥＸには、別途取り付けられるドライバＩＣ２と配線ＷＬ等とを接続するための配線ＷＬａ、ＷＬｂが敷設されている。

ここで、マザー基板Ｍ１から各薄膜トランジスタ基板Ｂ１が裁断される前に実施される本実施形態の点灯検査についてさらに詳しく説明をする。本実施形態における点灯検査では、断片領域ＳＣに配置されて共通検査用配線に接続される共通検査用端子（第１の検査用端子Ｔ１と第２の検査用端子Ｔ２）とともに、各薄膜トランジスタ基板Ｂ１の露出領域ＥＸにて個別に配置された個別検査用端子（第３の検査用端子Ｔ３〜第５の検査用端子Ｔ５）に信号が入力される。

点灯検査では、まず、図１における断片領域ＳＣの両端に配置される第１の検査用端子Ｔ１に検査機器のプローブを当接して高電位の電源信号を入力し、かつ、断片領域ＳＣの両端に配置される第２の検査用端子Ｔ２に低電位の電源信号を入力する。そして第１の検査用端子Ｔ１、第２の検査用端子Ｔ２からの電源信号の入力を維持しつつ、各薄膜トランジスタ基板Ｂ１の第３の検査用端子Ｔ３〜第５の検査用端子Ｔ５のそれぞれに検査用信号を入力する。

図２において示されるように、第３の検査用端子Ｔ３に検査用信号が入力されることで、第１走査線ＢＧのそれぞれに同時に信号が入力される。具体的には、第３の検査用端子Ｔ３は、額縁領域において延在する個別検査用配線に接続され、この個別検査用配線はダイオード接続を介して各第１走査線ＢＧに接続される。また同様に、第４の検査用端子Ｔ４および第５の検査用端子Ｔ５も、各々個別検査用配線に接続され、これらの端子に検査用信号が入力されることで、映像信号線ＤＬのそれぞれ、および、第２走査線ＳＧのそれぞれに対しても同時に信号が入力される。したがって第１の検査用端子Ｔ１〜第５の検査用端子Ｔ５に対して同時に信号が入力された薄膜トランジスタ基板Ｂ１は、有機エレクトロルミネッセンス素子に電流を供給するためのスイッチング素子がＯＮ状態となって第４の検査用端子Ｔ４からの信号を受け入れ、表示領域ＤＰの全域が点灯するようになっている。また他の方法として、内蔵した第１走査線駆動回路部Ｙｄｒ１および第２走査線駆動回路部Ｙｄｒ２に必要な電源やクロック等の入力信号を、端子部に針当てすることで印加し、第１走査線ＢＧだけを順次走査した状態で、表示領域ＤＰの全域を点灯するようにしてもよい。この場合、第１走査線駆動回路部Ｙｄｒ１および第２走査線駆動回路部Ｙｄｒ２の動作確認も同時に実施することができる。

本実施形態におけるマザー基板Ｍ１の裁断前になされる点灯検査では、第１の検査用端子Ｔ１、第２の検査用端子Ｔ２からの電源信号の入力が維持された第１の検査用配線Ｄ１及び第２の検査用配線Ｄ２を有する複数の薄膜トランジスタ基板Ｂ１（横方向に一列に並んで配置される複数の薄膜トランジスタ基板Ｂ１）のそれぞれにおいて、３つの個別検査用端子（第３の検査用端子Ｔ３〜第５の検査用端子Ｔ５）に検査用信号が入力されて、順番に、あるいは、同時に、有機ＥＬ表示装置の表示領域ＤＰの点灯検査が実行される。

共通検査用端子が、薄膜トランジスタ基板Ｂ１の露出領域ＥＸに配置されずマザー基板Ｍ１の断片領域ＳＣに配置されることで、露出領域ＥＸにおける回路デザインの制約を少なくすることができる。またマザー基板Ｍ１の裁断前に点灯検査を行うことができるように共通検査用配線のレイアウトをすることで、ドライバＩＣ２を取り付ける前に点灯検査を行うことができ、点灯検査の結果が不良となった場合にドライバＩＣ２をも廃棄せずともよく、低コスト化が図られることとなる。またマザー基板Ｍ１の裁断前に実行される点灯検査が、複数の薄膜トランジスタ基板Ｂ１で共通して設けられた共通化検査用端子Ｔ１、Ｔ２への信号を維持することで実行されることになるため、点灯検査時に移動させるプローブを少なくでき、検査の効率化に寄与することとなる。

図３は、本実施形態の表示装置の製造方法のフローを示す図である。Ｓ３０１においては、フォトリソグラフィを用いてパターニングをすることにより、有機ＥＬ表示装置１における薄膜トランジスタ基板Ｂ１の各スイッチング素子や配線を形成する。このＳ３０１においては、第１の検査用配線Ｄ１および第２の検査用配線Ｄ２の共通検査用配線や、第１の検査用端子Ｔ１および第２の検査用端子Ｔ２の共通検査用端子、さらに、第３の検査用端子Ｔ３〜第５の検査用端子Ｔ５の個別検査用端子、個別検査用端子に接続される個別検査用配線等も形成される。次に、Ｓ３０２においては、各画素にて有機エレクトロルミネッセンス素子が形成され、Ｓ３０３においては、有機エレクトロルミネッセンス素子を保護するための封止膜が形成される。封止膜の形成後は、さらに、表示領域ＤＰの外周に沿ってシール材が配置されて、シール材の内側に充填剤が滴下され（Ｓ３０４）、マザー基板Ｍ１における複数の薄膜トランジスタ基板Ｂ１のそれぞれに、対向基板Ｂ２が貼り合わせられる（Ｓ３０５）。この工程では、対向基板Ｂ２側にシール材と充填剤を滴下してから貼り合せてもよいし、粘着シートを有する対向部材を貼り合せてもよい。また、全ての構成要素をマザー基板Ｍ１側に積層形成することで、対向基板Ｂ２の貼り合せ工程を無くしてもよい。

Ｓ３０６では、各薄膜トランジスタ基板Ｂ１における対向基板Ｂ２から露出した露出領域ＥＸの封止膜がエッチングされ、露出領域ＥＸにて配置された第３の検査用端子Ｔ３〜第５の検査用端子Ｔ５のほか、露出領域ＥＸにおけるフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）との接続端子や、マザー基板Ｂ１における断片領域ＳＣの第１の検査用端子Ｔ１や第２の検査用端子Ｔ２が封止膜から露出される。図２等にて示されるように、個別検査用配線および共通検査用配線は絶縁層を介在させて異なる層にて形成され、封止膜を除去する工程と、個別検査用端子および共通検査用端子を露出させる工程とが別々のエッチングにて行われるようになっていてもよい。

そして特に、Ｓ３０７では、マザー基板Ｍ１において各薄膜トランジスタ基板Ｂ１が繋がったままの状態にて点灯検査が行われる。上述したようにこの点灯検査では、共通検査用端子への検査用信号が入力されたままの状態にて、各薄膜トランジスタ基板Ｂ１のそれぞれの個別検査用端子に検査用信号が入力される。

点灯検査が終了した後、Ｓ３０８において、マザー基板Ｍ１が各有機ＥＬ表示装置の個片に裁断される。このＳ３０８における裁断工程では、切断線ＣＴに沿って各有機ＥＬ表示装置が分断されることになり、これにより複数の薄膜トランジスタ基板Ｂ１に跨る共通検査用配線が分断されることになる。また、共通検査用端子が形成された断片領域ＳＣや、Ｓ３０７の点灯検査において不良と判定された薄膜トランジスタ基板Ｂ１も廃棄される。

Ｓ３０８の裁断工程の後、Ｓ３０９において、単体の有機ＥＬ表示装置のそれぞれについてドライバＩＣ２が取り付けられ、Ｓ３１０において、露出領域ＥＸに形成された端子部（個別検査用端子以外の複数端子）に異方性導電膜を介してフレキシブルプリント基板が取り付けられる。

［第２の実施形態］
次に、本発明の第２の実施形態の有機ＥＬ表示装置の製造方法、および、有機ＥＬ表示装置について説明をする。

図４は、第２の実施形態における有機ＥＬ表示装置の製造工程でのマザー基板Ｍ１の様子を示す図となっている。同図で示されるように、第２の実施形態のマザー基板Ｍ１においては、縦方向に隣接する複数の薄膜トランジスタ基板Ｂ１において共通するように共通検査用配線が敷設されている点で第１の実施形態のマザー基板Ｍ１と相違している。

すなわち第２の実施形態のマザー基板Ｍ１においては、第１の検査用配線Ｄ１が縦方向に敷設されて、マザー基板Ｍ１の上端から下端までの複数の薄膜トランジスタ基板Ｂ１において、共通する検査用信号が同時に入力されるようになっている。

また第２の実施形態の有機ＥＬ表示装置１では、露出領域ＥＸの反対側に位置する辺から開始して、露出領域ＥＸの外形に含まれて対向基板Ｂ２とは反対側に位置する辺に到達するように共通検査用配線（第１の検査用配線Ｄ１、第２の検査用配線Ｄ２）が敷設されており、この共通検査用配線の開始位置および到達位置は、前者の辺と後者の辺を結ぶ辺を基準として、ほぼ等しい距離となるように配置される。

なお、上記の第１の実施形態においては、共通検査用配線が横方向の一行にて共通となるように敷設され、第２の実施形態においては、共通検査用配線が縦方向の一列にて共通となるように敷設されるが、複数行または複数列にて共通するように共通検査用配線が敷設されてもよいし、複数行および複数列の薄膜トランジスタ基板Ｂ１にて連なるように共通検査用配線が敷設されていてもよい。

なお、上記の各実施形態においては、２つの共通検査用配線が各薄膜トランジスタ基板Ｂ１において敷設されているが、例えば、点灯検査時に、高電位の電源信号を供給する第１の検査用配線Ｄ１と低電位の電源信号を供給する第２の検査用配線Ｄ２のうちの一方が、個別検査用配線として敷設されて、各薄膜トランジスタ基板Ｂ１にて形成された個別検査用端子から検査用信号が入力されてもよい。また上記の各実施形態においては、各薄膜トランジスタ基板Ｂ１にて３つの個別検査用端子とそれぞれに連なる個別検査用配線が含まれているが、３組のうちのいずれかの個別検査用端子および個別検査用配線が、共通検査用端子および共通検査用配線として構成されてもよいし、３組のうちのすべてが、共通検査用端子および共通検査用配線として構成されてもよい。

なお、上記の各実施形態においては、例えば、第１の検査用配線Ｄ１が有機エレクトロルミネッセンス素子に電源を供給する第１の電源供給線ＰＬ１に接続されて、点灯検査時に電源信号を供給するものとなっている。しかしながら、断片領域ＳＣに形成される共通検査用端子、および、この共通検査用端子に接続されて複数の薄膜トランジスタ基板Ｂ１に跨る共通検査用配線としては、表示領域ＤＰの各画素のスイッチング素子をＯＮ状態にする信号を供給するものであってもよい。またあるいは、点灯検査時にて各画素の有機エレクトロルミネッセンス素子に電源信号を供給するように、個別検査用端子および個別検査用配線が構成されていてもよい。

なお、上記の各実施形態における表示装置は、有機ＥＬ表示装置となっているが、本発明はこのような態様に限定されず、例えば、量子ドット発光素子（ＱＬＥＤ：Quantum‐Dot Light Emitting Diode）を各画素に備えた表示装置であってもよい。

本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。また例えば、上記の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

Ｍ１ マザー基板、Ｂ１ 薄膜トランジスタ基板、１ 有機ＥＬ表示装置、Ｂ２ 対向基板、ＤＰ 表示領域、ＰＸ 画素、ＥＸ 露出領域、２ ドライバＩＣ（の実装箇所）、Ｙｄｒ１ 第１走査線駆動回路部、Ｙｄｒ２ 第２走査線駆動回路部、ＤＰ 表示領域、ＰＸ 画素、ＥＸ 露出領域、ＢＧ 第１走査線、ＳＧ 第２走査線、Ｖｒｓｔ リセット配線、ＤＬ 映像信号線、ＰＬ１ 第１の電源供給線、第２の電源供給線、Ｄ１ 第１の検査用配線、Ｄ２ 第２の検査用配線、Ｓ１ 第１の辺、Ｓ２ 第２の辺、Ｓ３ 第３の辺、ＷＬ，ＷＬａ，ＷＬｂ 配線、ＳＣ 断片領域、Ｔ１ 第１の検査用端子、Ｔ２ 第２の検査用端子、Ｔ３ 第３の検査用端子、Ｔ４ 第４の検査用端子、Ｔ５ 第５の検査用端子、ＣＴ 切断線。

Claims (9)

1. 縦方向または横方向に連なる複数の薄膜トランジスタ基板を含み、前記複数の薄膜トランジスタ基板の裁断後に排除される断片領域を有するマザー基板において、前記断片領域に配置されて前記複数の薄膜トランジスタ基板に共通する検査用端子となる共通検査用端子と、当該共通検査用端子と接続されて、前記複数の薄膜トランジスタ基板のそれぞれに敷設される共通検査用配線とを形成する工程と、
   前記マザー基板の裁断前に前記共通検査用端子に信号を入力して、前記共通検査用配線を介して前記複数の薄膜トランジスタ基板に同時に信号を入力することにより、前記複数の薄膜トランジスタ基板の検査を行う検査工程と、
   を有することを特徴とする表示装置の製造方法。
2. 請求項１に記載された表示装置の製造方法であって、
   前記複数の薄膜トランジスタ基板の対向基板から露出する露出領域のそれぞれにおいて、個別に配置される個別検査用端子と、当該個別検査用端子に接続されて、前記複数の薄膜トランジスタ基板のそれぞれにおいて敷設される個別検査用配線を形成する工程をさらに含み、
   前記検査工程では、前記共通検査用端子に信号を入力しつつ、前記共通検査用端子に接続される前記共通検査用配線が敷設された前記複数の薄膜トランジスタ基板のそれぞれの前記個別検査用端子に信号を入力する、
   ことを特徴とする表示装置の製造方法。
3. 請求項１に記載された表示装置の製造方法であって、
   前記複数の薄膜トランジスタにおける前記共通検査用配線は、前記マザー基板の裁断時に分断される、
   ことを特徴とする表示装置の製造方法。
4. 請求項１に記載された表示装置の製造方法であって、
   前記共通検査用配線は、表示領域において形成された複数の発光素子に電源を供給する電源供給線に接続される、
   ことを特徴とする表示装置の製造方法。
5. 複数の薄膜トランジスタが形成された薄膜トランジスタ基板と、
   前記薄膜トランジスタ基板に取り付けられるドライバＩＣと、を有する表示装置であって、
   前記薄膜トランジスタ基板は、第１の辺から開始して、前記第１の辺に向かい合う第２の辺に到達するように延在する共通検査用配線を有する、
   ことを特徴とする表示装置。
6. 請求項５に記載された表示装置であって、
   前記薄膜トランジスタ基板に対向して配置される対向基板を有し、
   前記第１の辺および前記第２の辺は、前記薄膜トランジスタ基板において前記対向基板から露出する露出領域の外延を形成し、
   前記共通検査用配線は、前記第１の辺における前記露出領域の外延となる箇所から開始して、前記第２の辺における前記露出領域の外延となる箇所に到達するように延在する、
   ことを特徴とする表示装置。
7. 請求項６に記載された表示装置であって、
   前記薄膜トランジスタ基板には、
   前記対向基板に平面的に重複する表示領域において、複数の発光素子が配置され、
   前記対向基板に平面的に重複して前記表示領域の外周に位置する額縁領域において、前記複数の発光素子に電源を供給する電源供給線が配置され、
   前記共通検査用配線は、前記電源供給線に接続される、
   ことを特徴とする表示装置。
8. 請求項５に記載された表示装置であって、
   前記薄膜トランジスタ基板は、前記第１の辺と前記第２の辺を結ぶ第３の辺を含み、
   前記第１の辺における前記共通検査用配線の開始位置と、前記第３の辺の間の距離は、前記第２の辺における前記共通検査用配線の到達位置と、前記第３の辺の間の距離と略等しい、
   ことを特徴とする表示装置。
9. 請求項５に記載された表示装置であって、
   前記露出領域にて形成される複数の端子をさらに有し、
   前記電源供給線には、前記ドライバＩＣまたは前記端子から電源の供給を受けるための配線が接続される、
   ことを特徴とする表示装置。

Images