KR100731264B1 - 전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법 - Google Patents

전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법 Download PDF

Info

Publication number
KR100731264B1
KR100731264B1 KR1020050068238A KR20050068238A KR100731264B1 KR 100731264 B1 KR100731264 B1 KR 100731264B1 KR 1020050068238 A KR1020050068238 A KR 1020050068238A KR 20050068238 A KR20050068238 A KR 20050068238A KR 100731264 B1 KR100731264 B1 KR 100731264B1
Authority
KR
South Korea
Prior art keywords
thin film
transfer
substrate
film circuits
transfer thin
Prior art date
Application number
KR1020050068238A
Other languages
English (en)
Other versions
KR20060048796A (ko
Inventor
히로유키 하라
다츠야 시모다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060048796A publication Critical patent/KR20060048796A/ko
Application granted granted Critical
Publication of KR100731264B1 publication Critical patent/KR100731264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전사 기재 기판은 기판, 기판상에 박리층을 통하여 형성된 복수의 전사 박막 회로, 회로 동작을 검사하기 위해 기판상에 형성된 검사 회로, 및 각각의 전사 박막 회로와 검사 회로를 결합하는 배선을 포함한다.
전사, 박막 회로, 검사 회로, 배선, 분리

Description

전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법{TRANSFER BASE SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, METHOD OF CHECKING TRANSFER THIN CIRCUIT, AND METHOD OF MANUFACTURING TRANSFER BASE SUBSTRATE}
도 1은 본 발명의 전체 구조를 나타내는 블록도.
도 2는 박리 전사 기술의 일례를 나타내는 도면.
도 3a 및 도 3b는 박리 전사 기술을 나타내는 도면으로서, 도 3a는 유기EL 표시장치용 EL소자를 구동하는 회로도이고, 도 3b는 액정 표시장치용 액정 소자를 구동하는 회로도.
도 4는 제 1 실시예에 따른 전사 기재 기판상에 형성된 검사 회로와 전사될 대상인 전사 박막 회로의 일례를 나타내는 도면.
도 5는 제 1 실시예에서 전사 박막 회로를 형성하는 영역을 나타내는 도면.
도 6은 임시 전사 기재 기판을 나타내는 도면.
도 7은 본 발명의 제 2 실시예를 나타내는 도면.
도 8은 제 2 실시예에서 전사 박막 회로의 형성 영역을 나타내는 도면.
도 9는 임시 전사 기재 기판을 나타내는 도면.
도 10은 전사 기재 기판 상으로 전사 박막 회로를 전사하는 종래 방법의 일례를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
10…검사용 컴퓨터 시스템
11~13…검사 회로
14, 15…박리 전사 회로 형성 영역
100…전사 기재 기판
101…박리층
102…박막 회로
200…전사될 기판
본 발명은 반도체 장치와 반도체 장치의 검사 방법에 관한 것이다. 더욱 구체적으로는, 반도체 장치를 박막 회로의 박리 전사 기술로 제조하는데 사용되는 전사 기재 기판 및 전사 기재 기판의 검사 방법에 관한 것이다.
전사의 대상인 소정의 기능을 갖는 다수의 박막 소자 또는 박막 회로(전사 박막 회로)가 반도체 공정에 의해 하나의 전사 기재 기판상에 형성되고 형성된 전사 박막 회로의 일부분은 최종 기판(전사될 기판)으로 전사되어, 반도체 장치를 제조한다. 예를 들면, 일본국 공개특허 제2003-318372호 공보에는 전사 기재 기판상에 형성된 박막 반도체 회로 그룹의 일부분을 전사될 기판 내로 전사하여 전자 장치를 제조하는 기구를 나타내고 있다. 또한, 일본국 공개특허 제2004-228373호 공보에는 전사 기재 기판상에 형성된 박막 반도체 회로 그룹의 일부분을 전사될 기판 내로 전사하는 기술을 나타내고 있다. 이러한 박막 반도체를 박리 전사 기술을 이용하여 낮은 열저항을 갖는 플라스틱 기판상에 형성된 반도체 장치를 제공할 수 있다. 또한, 많은 전사 박막 회로를 타일 형태로 함께 접착하여 대형 반도체 장치를 제조하는 것이 가능하다.
그러나, 전사 기재 기판상에 형성된 다수의 전사 박막 회로는 영역마다 형성되고, 도 10에 나타낸 바와 같이 전사의 단위로서 다른 영역으로부터 분리된다. 전사 기재 기판상에 전사 박막 회로를 동작시키기 위한 배선은 없다. 전사 박막 회로는 전사 기재 기판으로부터 회로 배선이 형성되어 있는 최종 기판 내로 전사되므로, 활성화된 회로로서 전사 박막 회로를 동작시킬 수 있게 된다. 즉, 제조 공정 상에 전사 기재 기판에 결함으로 인한 전사 박막 회로의 몇몇 오기능이 존재할지라도, 전사전에는 전사 박막 회로의 동작을 확인하는 것은 불가능하다. 전사 박막 회로를 최종 기판 내로 전사한 후 회로의 동작을 검사하는 것은 생산 수율을 향상시킬 수 없고, 바람직하지 못하게도 제조 비용을 증가시키게 된다.
이러한 상황에서, 전사 박막 회로의 동작은 이들과 프로브(probe)를 접촉시킴으로써 확인될 수 있다. 그러나, 회로는 프로브에 의해 약간의 손상을 입을 수 있다. 또한, 프로브를 접촉하여 이들 전사 박막 회로 각각을 검사하는데 긴 시간이 소요된다.
본 발명의 이점은 전사전에 전사 기재 기판상에 형성된 복수의 전사 박막 회로의 결함을 검사할 수 있는, 박막 반도체 장치를 제조하는 방법을 제공하는 것이 다.
본 발명의 제 1 형태에 따르면, 전사 기재 기판은 기판, 기판상에 박리층을 통하여 형성된 복수의 전사 박막 회로, 회로 동작을 검사하기 위해 기판상에 형성된 검사 회로, 및 각각의 전사 박막 회로와 검사 회로를 결합하는 배선을 포함한다.
이러한 구조는 전사 박막 회로를 전사 기재 기판 상의 검사 회로와 전기적으로 결합할 수 있으므로, 전사 전에 결함이 있거나 결함이 없는 전사 박막 회로를 신속하게 확인(검사)할 수 있다. 또한, 컴퓨터 시스템을 통하여 검사 데이터를 수집하는 것이 가능하다. 결함이 없는 전사 박막 회로를 선택하고 이들을 최종 제품으로 사용함으로써 반도체 장치의 생산 수율을 향상시킬 수 있다.
복수의 전사 박막 회로를 기판상에 매트릭스 형상으로 배치할 수 있다. 검사 회로는 복수의 전사 박막 회로의 형성 영역의 주의에 배치될 수 있다. 배선은 매트릭스 형상 또는 그리드 형상으로 배치된 복수의 전사 박막 회로와 결합하도록 매트릭스 형상으로 배치된 상기 복수의 전사 박막 회로 사이의 공간을 통해 배치될 수 있다. 이들 구조는 검사 회로와 배선이 박리 전사하는데 방해되는 것을 방지한다.
복수의 전사 박막 회로를 기판상에 매트릭스 형상으로 배치할 수 있다. 검사 회로는 복수의 전사 박막 회로의 형성 영역의 외주를 따라 배치될 수 있다. 배선은 매트릭스 형상으로 배치된 복수의 전사 박막 회로의 횡과 열 방향 중 적어도 어느 한 방향과 결합하도록 배치될 수 있다. 그러므로, 이러한 구조에서는, 검사용 배선으로 인해, 전사 박막 회로에 할당된 영역이 실질적으로 감소하는 것이 방지된다.
검사 회로는 매트릭스 형상으로 배치된 각각의 전사 박막 회로를 개별적으로 동작시켜서 각각의 전사 박막 회로의 동작을 검사할 수 있다.
각각의 전사 박막 회로에는 다이오드, 트랜지스터, 저항, 커패시터, 인턱터 및 배선 중 적어도 하나를 포함할 수 있다. 또한, 이들은 상기 구성 요소들을 조합한 집적 회로를 포함할 수 있다.
전사 박막 회로는 반도체 장치로서 전기 광학 장치용 구동 회로, 유기EL 표시장치 또는 액정 표시장치용 구동 회로일 수 있다.
또한, 전사 기재 기판은 기판과, 박리 전사 가능한 복수의 전사 박막 회로와, 외부 검사 회로의 단자와 각각의 전사 박막 회로를 결합하는 배선을 포함한다.
이러한 구조를 갖더라도, 기판 외부의 검사 회로에 의해 각각의 전사 박막 회로를 검사할 수 있다.
또한, 본 발명의 다른 형태에 따르면, 반도체 장치의 제조 방법은 박리 전사 가능한 복수의 전사 박막 회로와 전사 기재 기판 상의 각각의 전사 박막 회로의 동작을 검사하기 위한 검사 회로를 형성하는 공정과, 검사 회로를 통하여 각각의 전사 박막 회로의 동작을 검사하여 전사 기재 기판 내에 각각의 전사 박막 회로의 검사 데이터를 획득하는 공정과, 전사 기재 기판으로부터 획득된 검사 데이터에 기초하여 검사를 통과한 전사 박막 회로 중 하나를 선택하는 공정과, 통과한 박막 회로 를 전사될 기판 내로 전사하는 공정을 포함한다. 이러한 방법은 결함이 없는 전사 박막 회로만 전사될 기판 내로 전사하게 되어 최종 반도체 장치의 생산 수율을 향상시킨다.
이러한 본 발명의 형태에 따르면, 전사 기재 기판의 단계에서 전사 박막 회로의 결함 여부를 용이하게 판별할 수 있고, 반도체 장치는 결함이 있는 전사 박막을 사용하지 않고 제조된다.
본 발명을 첨부한 도면을 참조하여 설명하며, 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 전사 기재 기판을 나타낸다. 박막 회로를 박리 전사하기 전에 전사 박막 회로의 결함 여부를 검사하기 위하여, 전사 기재 기판(100)은 검사 회로(13)와 전사의 대상인 전사 박막 회로 그룹의 검사용 배선을 포함한다. 전사 기재 기판(100)의 상세한 설명은 후술한다.
전사 기재 기판(100)의 중앙에는, 박막 회로 형성 영역(14, 15)이 배치된다. 후술하는 바와 같이, 박막 회로 형성 영역(14, 15)은 매트릭스 형상으로 배치되고 각각의 영역에는 박리 전사되는 박막 회로가 형성된다. 각각의 박막 회로는 출력 라인과 결합된다. 검사 회로(11, 12, 13)는 박막 회로 형성 영역(14, 15)의 외주를 따라 배치된다.
검사 회로(11, 12, 13)는 외부에 위치한 검사용 컴퓨터 시스템(10)으로부터 검사 신호를 받아서 컴퓨터 명령에 의해 지정된 박막 회로를 구동한다. 박막 회로의 동작에 관한 출력 신호는 회로 출력 라인을 통해 검사용 컴퓨터 시스템(10)에 입력된다.
컴퓨터 시스템(10)은 컴퓨터 명령에 의해 지정된 박막 회로로부터 출력을 검출하고 동작이 정상인지 비정상인지를 판별한다. 컴퓨터 시스템(10)은 기판(100) 상의 모든 박막 회로를 검사하고 기판(100) 상의 각각의 박막 회로의 결함이 있는지 결함 유무 결과의 데이터를 기억시킨다. 모든 기판에 대한 이들 판단 결과를 유지하고, 결함이 없는 박막 회로만 박리 전사 공정 동안 전사될 기판으로 전사한다.
즉, 반도체 장치는 다음의 공정에 의해 제조된다. 먼저, 이들 공정은 박리 전사 가능한 복수의 전사 박막 회로와, 전사 기재 기판상에 각각의 전사 박막 회로의 동작을 검사하기 위한 검사 회로를 형성하는 공정과, 검사 회로를 통하여 각각의 전사 박막 회로의 동작을 검사하여 전사 기재 기판 내의 각각의 전사 박막 회로의 검사 데이터를 획득하는 공정과, 전사 기재 기판으로부터 획득된 검사 데이터에 기초하여 검사를 통과한 전사 박막 회로 중 하나를 선택하여 이 통과한 박막 회로를 전사될 기판 내로 전사하는 공정이다.
우선, 상기 박막 반도체 회로를 박리 전사하는 기술을 설명한다.
도 2는 박리 전사 방법의 개략도를 나타낸다. 이 경우에서, 기판(100)은 전사 기재 기판이다. 도면에 나타낸 바와 같이, 박막 회로(102)는 박리층(도시 안됨)을 통하여 반도체 공정에 의해 기판(100) 상에 형성된다. 이 회로는 전사될 대상이 된다. 박막 회로(102)는 기판상에 매트릭스 형상으로 배치된 복수의 영역(A)에 형성된다. 상기 박리층으로서, 비정질 실리콘층이 사용된다.
다음으로, 레이저 등과 같은 에너지 빔을 박막 회로(102)의 박리층 상에 조사하고 박리층의 일부분을 파괴한다. 박막 회로(102)는 기판(100)의 정해진 부분으로부터 박리되고 최종 기판(전사될 기판)(200) 상에 소정 위치에 배치된다. 배선(201)은 기판(200) 상에 미리 형성되어 박막 회로(102)의 단부에 접속된다.
도 3a 및 도 3b는 박막 회로(102)의 구조의 일례를 나타낸다. 이 경우에서, 박막 회로(102)는 표시장치의 화소용 구동 회로이다. 도 3a는 표시장치의 화소로서 유기EL 소자(OLED)용 구동 회로의 일례를 나타낸다. 박막 회로(102)는 박막 트랜지스터(T1, T2)와 커패시터(C1)를 포함한다. 화소 영역(Pmn) 내로 전사된 박막 회로(102)는 전원선(Vcc), m번째 데이터선 datam, n번째 주사선 Vsn 및 유기EL 소자(OLED)의 화소 전극에 접속된다.
도 3b는 표시장치의 화소로서 액정 소자(L)용 구동 회로의 일례를 나타낸다. 박막 회로(102)는 박막 트랜지스터(T3)와 커패시터(C2)를 포함한다. 화소 영역(Pmn) 내로 전사된 박막 회로(102)는 m번째 데이터선 datam, n번째 주사선 Vsn 및 액정 소자(L)의 화소 전극에 접속된다.
도 4는 전사 기재 기판상에서 검사 회로와 박막 회로 사이의 전기적인 접속을 나타내는 블록도이다. 전사 기재 기판(100)은 검사 회로(11)에 대응하는 검사용 데이터 드라이버(11a)와, 검사 회로(12)에 대응하는 검사용 주사 드라이버(12a)와, 아날로그 스위치부(16)와 능동 매트릭스부(14a)를 포함한다. 능동 매트릭스부(14a)는 이미 상술한 박막 회로 형성 영역(14)에 대응한다. 이 부분에서, 도 3에 나타낸 바와 같이 전사하는 박막 회로(102)인 화소 회로는 매트릭스 형상으로 배치된다. 각각의 화소 회로는 공통 전원선 Lcom에 접속된다. 화소 회로의 결함 유무는 공통 전원선 Lcom과 검출 신호 사이에 발생하는 용량의 충방전에 의해 판단된다.
검사용 컴퓨터 시스템(10)은 매트릭스 내에 배치된 위치 정보와 함께 검사될 대상인 박막 회로를 지정하여, 검사용 데이터 드라이버(11a)와 주사 드라이버(12a)로 명령 신호를 주게된다. 컴퓨터 시스템(10)으로부터의 명령 신호는 검사용 데이터 드라이버(11a)로부터 열 선택 신호를 출력한다. 선택 신호는 아날로그 스위치부(16) 내에 각각의 트랜지스터의 온 또는 오프를 제어하여, 검사를 위해 각 열의 데이터선과 신호선 Vtest의 접속을 제어한다. 검사용 신호선 Vtest은 컴퓨터 시스템(10)으로부터 소정의 전류 또는 전압을 받는다. 또한, 컴퓨터 시스템(10)으로부터의 명령 신호는 검사용 주사 드라이버(12a)가 각각의 주사선 VSn을 순차적으로 또는 개별적으로 선택하게 한다. 검사용 데이터 드라이버(11a)는 검사용 주사 드라이버(12a)와 연동하여 작동하여서, 전사될 대상인 각각의 박막 회로를 선택적으로 동작시키고, 각각의 박막 회로의 결함 유무를 판별한다.
도 5는 능동 매트릭스부(14a)의 확대도를 나타낸다. 전사될 대상인 박막 회로(102)는 매트릭스 형상으로 배치되고 전사후에 전사될 기판 내에 배선용 접속 패드를 포함한다. 전사될 대상인 각각의 박막 회로(102)는 박막 회로(102)의 외주를 둘러서 그리드 형상의 방식으로 배치된 배선부에 의해 다른 것과 전기적으로 접속 된다. 이러한 배치는, 검사용 데이터 드라이버(11a)와 검사용 주사 드라이버(12a)를 사용하여, 전사될 대상인 박막 회로(102)의 결함 유무를 선택적으로 확인할 수 있다.
도 6은 전사 기재 기판(100)의 능동 매트릭스부(14a)의 영역의 단면을 나타낸다. 전사될 대상인 박막 회로(102)와 배선부(103)는 박리층(101)을 통하여 전사 기재 기판(100) 상에 형성된다. 상술한 바와 같이, 전사될 기판을 전기적으로 접속하기 위해 박막 회로(102) 상에 패드(104)가 형성된다. 또한, 배선부(103)는 박막 회로(102) 영역을 서로 분리시킨다. 상술한 바와 같이, 상기 검사 방법에 의해 결함이 없는 것으로 판단된 박막 회로(102)만이 전사될 기판으로 전사된다. 다른 방법으로는, 결함이 없는 것으로 판단된 박막 회로(102)만이 임시 기판으로 전사되어, 최종적으로 전사될 기판에 배치된다.
제 2 실시예에서는, 상기 능동 매트릭스부(14a)에서 박막 회로(102) 내의 배선을 검사용 배선으로서 사용한다. 박막 회로(102)의 구조와 전체 구성은 제 1 실시예에서와 동일하며 동일한 참조 번호로 이들을 언급하여 이들의 설명은 생략하였다.
도 8은 제 2 실시예의 전사 기재 기판(100)에서 능동 매트릭스부(14a)의 확대도를 나타낸다. 도면에 나타낸 바와 같이, 배선 VSn, 검사용 Datam이 박막 회로(102)의 내부를 통과한다. 각각의 박막 회로(102)에는 제 1 실시예와 비교하여 많은 패드(104)가 형성되어 있다.
제 2 실시예에서, 각각의 박막 회로(102)를 접속하는 배선을 위해 할당되는 영역은 제 1 실시예와 비교하여 작다. 또한, 박막 회로(102)를 위해 많은 영역이 할당될 수 있다.
도 9는 제 2 실시예의 전사 기재 기판(100)에서 능동 매트릭스부(14a)의 단면도를 나타낸다. 상술한 바와 같이, 전사될 대상인 박막 회로(102)와 배선부(103)는 박리층(101)을 통하여 전사 기재 기판(100)상에 형성된다. 전사될 기판을 박막 회로(102) 상에 전기적으로 접속하기 위해 패드(104)가 형성된다. 각각의 박막 회로(102)를 서로 분리시키는 소자 절연부(103a)는, 검사용 배선이 존재하지 않기 때문에, 제 1 실시예와 비교하여 좁은 폭을 갖는다. 그러므로, 박막 회로(102)를 위해 많은 영역이 할당될 수 있다.
제 2 실시예에서는, 상기 검사 방법에 의해 결함이 없는 것으로 판단된 박막 회로(102)만이 전사될 기판으로 전사된다. 다른 방법으로는, 결함이 없는 것으로 판단된 박막 회로(102)만이 임시 전사 기판으로 전송되어, 최종적으로 전사될 기판에 배치된다.
여기서, 검사 회로가 상기 실시예의 전사 기재 기판상에 형성된다. 그러나, 기판의 외부에 형성된 검사 회로는 이들 박막 회로를 외부 검사 회로와 결합하기 위한 단자를 설치함으로써 각각의 박막 전사 회로를 검사할 수 있다.
그러므로, 본 실시예에 따르면, 전사될 대상인 박막 회로의 결함 유무가 전사 기재 기판상에서 판단되고 결함이 없는 박막 회로만이 이후에 전사될 기판 상으로 직접 또는 간접적으로 전사된다.
본 발명의 방법은 전사될 기판을 사용하는 반도체 장치의 결함을 방지할 수 있어서, 제조 수율을 향상시킨다.
본 발명에 따르면, 전사전에 전사 기재 기판상에 형성된 복수의 전사 박막 회로의 결함을 검사하는, 박막 반도체 장치의 제조 방법이 제공된다.

Claims (17)

  1. 기판,
    상기 기판상에 박리층을 통하여 형성된 복수의 전사 박막 회로,
    상기 기판상에 형성되며 상기 복수의 전사 박막 회로의 회로 동작을 검사하는 검사 회로, 및
    상기 복수의 전사 박막 회로 각각과 상기 검사 회로를 결합하는 배선
    을 포함하는 것을 특징으로 하는 전사 기재(base) 기판.
  2. 제 1 항에 있어서,
    상기 복수의 전사 박막 회로는 상기 기판상에 매트릭스 형상으로 배치되고,
    상기 검사 회로는 상기 복수의 박막 회로가 형성된 영역의 외주를 따라 배치되고,
    상기 배선은 매트릭스 또는 그리드(grid) 형상으로 배치되는 것을 특징으로 하는 전사 기재 기판.
  3. 제 2 항에 있어서,
    상기 검사 회로는 이 회로를 개별적으로 동작시켜서 각각의 회로 동작을 검사하는 것을 특징으로 하는 전사 기재 기판.
  4. 제 2 항에 있어서,
    상기 검사 회로는, 복수의 데이터선을 갖는 상기 매트릭스를 구성하는 복수의 주사선을 구동하는 제 1 드라이버와, 상기 복수의 데이터선을 구동하는 제 2 드라이버를 포함하는 것을 특징으로 하는 전사 기재 기판.
  5. 제 2 항에 있어서,
    상기 복수의 전사 박막 회로 각각은 다이오드, 트랜지스터, 저항, 커패시터, 및 인덕터 중 적어도 하나를 포함하는 것을 특징으로 하는 전사 기재 기판.
  6. 제 1 항에 있어서,
    상기 배선은 상기 복수의 전사 박막 회로 중 하나를 그 밖의 다른 것들로부터 분리하는 것을 특징으로 하는 전사 기재 기판.
  7. 제 1 항에 있어서,
    상기 배선은 상기 복수의 전사 박막 회로 중 적어도 하나에 걸쳐 형성되는 것을 특징으로 하는 전사 기재 기판.
  8. 전사 기재 기판상에 박리 전사 가능한 복수의 전사 박막 회로를 형성하는 공정,
    상기 전사 기재 기판상에 상기 복수의 전사 박막 회로 각각의 회로 동작을 검사하는 검사 회로를 형성하는 공정,
    상기 검사 회로를 통하여 상기 복수의 전사 박막 회로 각각의 회로 동작을 검사하여 상기 복수의 전사 박막 회로 각각의 검사 데이터를 획득하는 공정, 및
    상기 검사 데이터를 획득하는 공정 후에 상기 복수의 전사 박막 회로 중 적어도 하나를 기판 내로 전사하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 전사 기재 기판상에 형성되며 복수의 전사 박막 회로와 결합되는 검사 회로에 의해 상기 복수의 전사 박막 회로 각각의 동작을 검사하는 공정을 포함하는 것을 특징으로 하는 전사 기재 기판상에 형성된 복수의 전사 박막 회로의 검사 방법.
  10. 제 9 항에 있어서,
    상기 복수의 전사 박막 회로는 상기 전사 기재 기판상에 매트릭스 형상으로 배치되고,
    상기 검사 회로의 적어도 일부는 상기 매트릭스의 외주의 적어도 일부분을 따라 배치되는 것을 특징으로 하는 검사 방법.
  11. 제 10 항에 있어서,
    상기 검사 회로는 상기 매트릭스 내의 적어도 하나의 행(row)의 상기 복수의 전사 박막 회로 중 적어도 하나를 구동하는 제 1 드라이버와, 상기 매트릭스 내의 적어도 하나의 열(column)의 상기 복수의 전사 박막 회로 중 적어도 하나를 구동하는 제 2 드라이버를 포함하고,
    상기 제 1 드라이버에 의한 적어도 하나의 행과 상기 제 2 드라이버에 의한 적어도 하나의 열에서 선택된 교차점에서 상기 복수의 전사 박막 회로 중 적어도 하나를 검사하는 공정을 포함하는 것을 특징으로 하는 검사 방법.
  12. 제 9 항에 있어서,
    상기 제 1 드라이버로부터 하나의 주사선으로 선택 신호를 출력하는 공정과, 상기 하나의 주사선과 결합한 전사 박막 회로의 그룹에 데이터 신호를 공급하는 공정을 포함하는 것을 특징으로 하는 검사 방법.
  13. 제 9 항에 있어서,
    상기 복수의 전사 박막 회로 각각이 결함이 있는지의 여부를 검사하는 공정을 더 포함하는 것을 특징으로 하는 검사 방법.
  14. 기판상에서 박리 전사 가능한 복수의 전사 박막 회로를 형성하는 공정,
    전사 기재 기판상에 상기 복수의 전사 박막 회로 각각의 회로 동작을 검사하는 검사 회로를 형성하는 공정,
    상기 복수의 전사 박막 회로 각각을 검사 회로와 접속시키기 위해 상기 복수 의 전사 박막 회로 중 하나를 그 밖의 다른 것들로부터 분리하는 배선을 형성하는 공정
    을 포함하는 것을 특징으로 하는 전사 기재 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 복수의 전사 박막 회로는 매트릭스 형상으로 배치되고,
    상기 복수의 전사 박막 회로가 형성된 영역의 외주의 적어도 일부분을 따라 상기 검사 회로의 적어도 일부분이 배치되는 것을 특징으로 하는 제조 방법.
  16. 제 15 항에 있어서,
    상기 검사 회로는, 상기 매트릭스 내의 적어도 하나의 행의 상기 복수의 전사 박막 회로 중 적어도 하나를 구동하는 제 1 드라이버와, 상기 매트릭스 내의 적어도 하나의 열의 상기 복수의 전사 박막 회로 중 적어도 하나를 구동하는 제 2 드라이버를 포함하는 것을 특징으로 하는 제조 방법.
  17. 제 14 항에 있어서,
    상기 배선은 상기 복수의 전사 박막 회로 중 적어도 하나의 영역에서 형성되는 것을 특징으로 하는 제조 방법.
KR1020050068238A 2004-09-30 2005-07-27 전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법 KR100731264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00288080 2004-09-30
JP2004288080A JP4411598B2 (ja) 2004-09-30 2004-09-30 転写元基板及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060048796A KR20060048796A (ko) 2006-05-18
KR100731264B1 true KR100731264B1 (ko) 2007-06-21

Family

ID=36145865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068238A KR100731264B1 (ko) 2004-09-30 2005-07-27 전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7476553B2 (ko)
JP (1) JP4411598B2 (ko)
KR (1) KR100731264B1 (ko)
CN (1) CN100438047C (ko)
TW (1) TWI273700B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754140B1 (ko) * 2005-12-21 2007-08-31 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법
US9142468B2 (en) 2010-08-26 2015-09-22 Semprius, Inc. Structures and methods for testing printable integrated circuits
DE102011056708A1 (de) * 2011-12-20 2013-06-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
KR101881084B1 (ko) * 2012-04-25 2018-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
KR101987434B1 (ko) * 2013-01-15 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 테스트 방법
WO2015193435A1 (en) 2014-06-18 2015-12-23 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
CN107533823A (zh) * 2015-04-20 2018-01-02 Pi-克瑞斯托株式会社 有源矩阵阵列装置的制造方法和通过该方法制造的有源矩阵阵列装置
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
CN107039298B (zh) 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
US10705134B2 (en) 2017-12-04 2020-07-07 International Business Machines Corporation High speed chip substrate test fixture
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
US11637540B2 (en) * 2019-10-30 2023-04-25 X-Celeprint Limited Non-linear tethers for suspended devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032354A (ko) * 1998-11-13 2000-06-15 구본준 검사회로를 가지는 박막 트랜지스터 매트릭스 기판
KR20010098492A (ko) * 2000-04-11 2001-11-08 니시가키 코지 반도체 장치를 제조하는 장치, 반도체 장치를 제조하는방법, 및 반도체 장치용 검사 장치 및 검사 방법
JP2002341377A (ja) 2001-05-15 2002-11-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
KR20040032047A (ko) * 2002-10-08 2004-04-14 세이코 엡슨 가부시키가이샤 회로 기판 및 그 제조 방법, 전사 칩, 전사원 기판, 전기광학 장치,전자 기기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113562A (ja) 1995-10-20 1997-05-02 Citizen Watch Co Ltd 液晶マトリックス表示パネルの検査方法
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3406207B2 (ja) * 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP4236720B2 (ja) 1997-12-04 2009-03-11 株式会社半導体エネルギー研究所 液晶電気光学装置
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
CA2353496C (en) * 1998-12-04 2007-11-13 Thin Film Electronics Asa Scalable data processing apparatus
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003288573A (ja) * 2002-03-27 2003-10-10 Seiko Epson Corp Ｉｃカード及びその製造方法
JP4411575B2 (ja) 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
US7242441B2 (en) 2002-06-10 2007-07-10 Seiko Epson Corporation Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method
JP4151420B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032354A (ko) * 1998-11-13 2000-06-15 구본준 검사회로를 가지는 박막 트랜지스터 매트릭스 기판
KR20010098492A (ko) * 2000-04-11 2001-11-08 니시가키 코지 반도체 장치를 제조하는 장치, 반도체 장치를 제조하는방법, 및 반도체 장치용 검사 장치 및 검사 방법
JP2002341377A (ja) 2001-05-15 2002-11-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
KR20040032047A (ko) * 2002-10-08 2004-04-14 세이코 엡슨 가부시키가이샤 회로 기판 및 그 제조 방법, 전사 칩, 전사원 기판, 전기광학 장치,전자 기기

Also Published As

Publication number Publication date
TW200611401A (en) 2006-04-01
JP4411598B2 (ja) 2010-02-10
US20060079010A1 (en) 2006-04-13
CN100438047C (zh) 2008-11-26
US7476553B2 (en) 2009-01-13
KR20060048796A (ko) 2006-05-18
TWI273700B (en) 2007-02-11
JP2006100746A (ja) 2006-04-13
CN1755935A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100731264B1 (ko) 전사 기재 기판, 반도체 장치의 제조 방법, 전사 박막 회로의 검사 방법, 및 전사 기재 기판의 제조 방법
KR100725194B1 (ko) 표시 장치
US9262952B2 (en) Organic light emitting display panel
TWI528543B (zh) 顯示器裝置、製造顯示裝置的方法、以及顯示裝置的光學測試晶片載置器
US20240014129A1 (en) Laser-formed interconnects for redundant devices
JP2006013444A (ja) 薄膜トランジスタアレイ基板とこれを用いた表示装置およびその製造方法
KR101571768B1 (ko) 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
KR100947448B1 (ko) 유기전계발광 표시장치의 제조방법
US7796222B2 (en) Display device, inspection method for display device, and inspection device for display device
KR20150039491A (ko) 유기 발광 표시 패널
EP2001055A2 (en) Organic light emitting display device and mother substrate thereof
KR100858610B1 (ko) 유기전계발광 표시장치 및 모기판과 그의 제조방법
US20110053451A1 (en) Display device module and method for manufacturing the same
US20200051482A1 (en) Redundant pixel layouts
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
JP4864300B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
CN113466252A (zh) 显示面板、显示面板的检测方法和显示装置
JP4476737B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2016065990A (ja) 表示装置の製造方法および表示装置
JP2007123603A (ja) 転写元基板、転写元基板の製造方法、及び半導体装置の製造方法
CN113485578A (zh) 触控显示面板及其检测方法和制备方法、显示装置
JP4234027B2 (ja) アレイ基板ならびに表示装置およびこれらの製造方法
JP4630598B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4744824B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
KR20230114838A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10