KR20230114838A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230114838A
KR20230114838A KR1020220010684A KR20220010684A KR20230114838A KR 20230114838 A KR20230114838 A KR 20230114838A KR 1020220010684 A KR1020220010684 A KR 1020220010684A KR 20220010684 A KR20220010684 A KR 20220010684A KR 20230114838 A KR20230114838 A KR 20230114838A
Authority
KR
South Korea
Prior art keywords
sub
signal
display area
signal wiring
wires
Prior art date
Application number
KR1020220010684A
Other languages
English (en)
Inventor
방현철
김대석
김양희
윤영수
윤일구
이봉원
이소영
정수교
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220010684A priority Critical patent/KR20230114838A/ko
Priority to US18/097,135 priority patent/US20230240105A1/en
Publication of KR20230114838A publication Critical patent/KR20230114838A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 표시 영역, 제2 표시 영역 및 비표시 영역을 포함하는 기판, 제1 방향으로 연장하며, 상기 제1 표시 영역에 배치되는 복수의 제1 신호 배선, 상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제2 표시 영역에 배치되는 복수의 제2 신호 배선, 상기 복수의 제1 신호 배선과 각각 연결되며, 상기 제1 표시 영역 및 상기 제2 표시 영역을 경유하여 상기 비표시 영역으로 연장되는 복수의 연결 배선, 그리고 상기 비표시 영역에 배치되는 테스트 회로부를 포함하고, 상기 복수의 연결 배선 중 적어도 일부, 그리고 상기 복수의 제2 신호 배선 중 적어도 일부는 상기 테스트 회로부와 전기적으로 연결된다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로서, 보다 구체적으로 표시 영역 전체에 걸쳐 불량을 확인 가능한 표시 장치에 관한 것이다.
표시 장치는 화상을 표시하는 장치로서, 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 발광 표시 장치(Light Emitting Diode Display; OLED display)는 자발광 표시 장치의 일종이다. 발광 표시 장치는 애노드와 캐소드 사이에 개재된 발광층을 포함한다. 상기 두 개의 전극이 각각 전자(electron)와 정공(hole)을 발광층 내로 주입시키면, 전자와 정공의 결합에 따른 여기자(exciton)가 생성되고, 이 여기자가 여기 상태로부터 기저 상태로 떨어지면서 광이 발생된다.
한편 구동 집적 회로(Driving Integrated Circuit)를 기판 상에 직접 부착하는 COP(Chip On Plastic) 또는 COG(Chip ON Glass) 방법을 이용한 표시 장치는 구동 집적 회로가 본딩되는 칩 실장 영역을 포함한다. 칩 실장 영역은 구동 집적 회로의 출력 범프에 전기적으로 접속되도록 형성된 복수의 출력 패드 및 구동 집적 회로의 입력 범프에 전기적으로 접속되도록 형성되어 외부로부터의 신호를 구동 집적 회로에 공급하는 복수의 입력 패드를 포함할 수 있다.
또한 구동 집적 회로에서는 표시 장치의 표시 패널 제조 공정에 따라 화소의 불량 여부 검사를 수행할 수 있다. 화소의 불량 여부 검사는 구동 집적 회로를 칩 실장 영역에 실장하지 않은 상태에서, 표시 패널에 테스트 신호를 인가함으로써 표시 패널의 저항, 커패시턴스 또는 구동 여부를 검사하게 된다.
실시예들은 표시 영역 전체에 걸친 불량 여부를 검사하는 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 제1 표시 영역, 제2 표시 영역 및 비표시 영역을 포함하는 기판, 제1 방향으로 연장하며, 상기 제1 표시 영역에 배치되는 복수의 제1 신호 배선, 상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제2 표시 영역에 배치되는 복수의 제2 신호 배선, 상기 복수의 제1 신호 배선과 각각 연결되며, 상기 제1 표시 영역 및 상기 제2 표시 영역을 경유하여 상기 비표시 영역으로 연장되는 복수의 연결 배선, 그리고 상기 비표시 영역에 배치되는 테스트 회로부를 포함하고, 상기 복수의 연결 배선 중 적어도 일부, 그리고 상기 복수의 제2 신호 배선 중 적어도 일부는 상기 테스트 회로부와 전기적으로 연결된다.
상기 복수의 제1 신호 배선은, 제1색을 방출하는 제1 화소에 연결되는 제1-1 서브 신호 배선, 제2색을 방출하는 제2 화소에 연결되는 제1-2 서브 신호 배선, 및 제3색을 방출하는 제3 화소에 연결되는 제1-3 서브 신호 배선을 포함하고, 상기 복수의 제2 신호 배선은, 제1색을 방출하는 제1 화소에 연결되는 제2-1 서브 신호 배선, 제2색을 방출하는 제2 화소에 연결되는 제2-2 서브 신호 배선, 및 제3색을 방출하는 제3 화소에 연결되는 제2-3 서브 신호 배선을 포함하며, 상기 제1 표시 영역에서는 상기 제1-1 서브 신호 배선, 상기 1-2 서브 신호 배선, 상기 제1-3 서브 신호 배선, 및 상기 제1-2 서브 신호 배선이 배치된 제1 신호 배선 유닛이 반복 배치되고, 상기 제2 표시 영역에서는 상기 제2-1 서브 신호 배선, 상기 제2-2 서브 신호 배선, 상기 제2-3 서브 신호 배선, 및 상기 제2-2 서브 신호 배선이 배치된 제2 신호 배선 유닛이 반복 배치될 수 있다.
상기 제1 신호 배선 유닛 중 어느 하나의 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 어느 하나의 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛에 포함되는 하나의 상기 제1-2 서브 신호 배선과 상기 제2 신호 배선 유닛에 포함되는 하나의 상기 제2-2 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛 중 상기 제1-1 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 상기 제2-1 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛 중 상기 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 상기 제2-3 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛에 포함되는 두 개의 상기 제1-2 서브 신호 배선과 상기 제2 신호 배선 유닛에 포함되는 두 개의 상기 제2-2 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛에 포함되는 상기 제1-1 서브 신호 배선 및 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 상기 제2-1 서브 신호 배선 및 제2-3 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
적어도 2개의 상기 제1 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제2 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나가 상기 테스트 회로부에 연결될 수 있다.
상기 복수의 연결 배선들은 상호 다른 길이를 가질 수 있다.
상기 복수의 연결 배선들은 상기 제1 표시 영역 및 상기 제2 표시 영역 내에서 상호 이격되고, 상호 교차하지 않을 수 있다.
상기 복수의 연결 배선 각각은 상기 제1 방향과 수직한 제2 방향을 따라 연장되는 제1 서브 연결 배선, 및 상기 제1 방향을 따라 연장되며, 상기 제1 서브 연결 배선과 연결되는 제2 서브 연결 배선을 포함하고, 상기 제1 서브 연결 배선은 상기 복수의 제2 신호 배선과 중첩할 수 있다.
일 실시예에 따른 표시 장치는 제1 표시 영역, 제2 표시 영역, 제3 표시 영역 및 비표시 영역을 포함하는 기판, 제1 방향으로 연장하며, 상기 제1 표시 영역에 배치되는 복수의 제1 신호 배선, 상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제2 표시 영역에 배치되는 복수의 제2 신호 배선, 상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제3 표시 영역에 배치되는 복수의 제3 신호 배선, 상기 복수의 제1 신호 배선과 각각 연결되며, 상기 제1 표시 영역 및 상기 제2 표시 영역을 경유하여 상기 비표시 영역으로 연장되는 복수의 연결 배선, 그리고 상기 비표시 영역에 배치되는 테스트 회로부를 포함하고, 상기 복수의 연결 배선 중 적어도 일부, 상기 복수의 제2 신호 배선 중 적어도 일부, 및 상기 복수의 제3 신호 배선 중 적어도 일부는 상기 테스트 회로부와 전기적으로 연결될 수 있다.
상기 복수의 연결 배선은 상기 제1 표시 영역 및 상기 제2 표시 영역과 중첩하고, 상기 제3 표시 영역과 이격될 수 있다.
상기 복수의 제1 신호 배선은, 제1색을 방출하는 제1 화소에 연결되는 제1-1 서브 신호 배선, 제2색을 방출하는 제2 화소에 연결되는 제1-2 서브 신호 배선, 및 제3색을 방출하는 제3 화소에 연결되는 제1-3 서브 신호 배선을 포함하고, 상기 복수의 제2 신호 배선은, 제1색을 방출하는 제1 화소에 연결되는 제2-1 서브 신호 배선, 제2색을 방출하는 제2 화소에 연결되는 제2-2 서브 신호 배선, 및 제3색을 방출하는 제3 화소에 연결되는 제2-3 서브 신호 배선을 포함하며, 상기 복수의 제3 신호 배선은, 제1색을 방출하는 제1 화소에 연결되는 제3-1 서브 신호 배선, 제2색을 방출하는 제2 화소에 연결되는 제3-2 서브 신호 배선, 및 제3색을 방출하는 제3 화소에 연결되는 제3-3 서브 신호 배선을 포함하며, 상기 제1 표시 영역에서는 상기 제1-1 서브 신호 배선, 상기 1-2 서브 신호 배선, 상기 제1-3 서브 신호 배선, 및 상기 제1-2 서브 신호 배선이 배치된 제1 신호 배선 유닛이 반복 배치되고, 상기 제2 표시 영역에서는 상기 제2-1 서브 신호 배선, 상기 제2-2 서브 신호 배선, 상기 제2-3 서브 신호 배선, 및 상기 제2-2 서브 신호 배선이 배치된 제2 신호 배선 유닛이 반복 배치되고, 상기 제3 표시 영역에서는 상기 제3-1 서브 신호 배선, 상기 제3-2 서브 신호 배선, 상기 제3-3 서브 신호 배선, 및 상기 제3-2 서브 신호 배선이 배치된 제3 신호 배선 유닛이 반복 배치될 수 있다.
상기 제1 신호 배선 유닛 중 어느 하나의 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 어느 하나의 서브 신호 배선과, 상기 제3 신호 배선 유닛 중 어느 하나의 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 테스트 회로부에 전기적으로 연결되는 복수의 화소는 동일한 색상의 광을 방출할 수 있다.
상기 제1 신호 배선 유닛에 포함되는 두 개의 상기 제1-2 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 두 개의 상기 제2-2 서브 신호 배선과, 제3 신호 배선 유닛에 포함되는 두 개의 상기 제3-2 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
상기 제1 신호 배선 유닛에 포함되는 상기 제1-1 서브 신호 배선 및 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 상기 제2-1 서브 신호 배선 및 제2-3 서브 신호 배선과, 상기 제3 신호 배선 유닛에 포함되는 상기 제3-1 서브 신호 배선 및 제3-3 서브 신호 배선이 상기 테스트 회로부에 연결될 수 있다.
적어도 2개의 상기 제1 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제2 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제3 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나가 상기 테스트 회로부에 연결될 수 있다.
실시예들에 따르면 전체 표시 영역에 걸친 불량 여부 검사를 진행하는 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 도 1에서 칩 실장 영역을 개략적으로 나타낸 도면이다.
도 3은 신호 배선의 배치에 따른 영역을 구별한 도면이다.
도 4 내지 도 11 각각은 표시 영역 및 비표시 영역에 배치된 신호 배선을 나타낸 도면이다.
도 12는 일 실시예에 따른 표시 장치 내의 신호 배선의 배치에 따른 영역을 구별한 도면이다.
도 13 내지 도 15 각각은 표시 영역 및 비표시 영역에 배치된 신호 배선에 대한 배치를 개략적으로 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 내지 도 3을 참조하여 일 실시예에 따른 표시 장치에 대해 설명한다. 도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이고, 도 2는 도 1에서 칩 실장 영역을 나타낸 개략적인 도면이며, 도 3은 신호 배선의 배치에 따른 표시 영역을 구별한 도면이다.
도 1을 참조하면 표시 장치는 표시 영역(DA) 및 비표시 영역(PA)을 포함할 수 있으며, 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
복수의 화소(PX)들은 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 화소 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
표시 장치는 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제2 방향(DR2)으로 연장된 스캔선(SL), 제1 방향(DR1)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 표시 영역(DA)의 좌우에 위치하며, 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 화소(PX)는 좌측 및 우측에 위치하는 두 개의 스캔 구동부(20)로부터 스캔 신호를 함께 전달받을 수 있다.
비표시 영역(PA)과 중첩하는 기판(SUB)의 일단에는 복수의 단자(P1, P2, P3)가 위치할 수 있다. 복수의 단자(P1, P2, P3)는 절연층에 의해 덮이지 않고 노출되어 연성 인쇄 회로 기판(미도시)과 전기적으로 연결될 수 있다.
제1 단자(P1)는 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달할 수 있다. 제2 단자(P2)는 수직동기신호, 수평동기신호, 및/또는 클럭 신호를 전달받아 스캔 구동부(20)의 구동을 제어하기 위한 제어 신호를 전달할 수 있다 또한 제3 단자(P3)는 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달할 수 있다.
구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 칩 실장 영역(ICA) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제2 방향(DR2)으로 배치되며, 제1 방향(DR1)으로 연장된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(SUB)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 캐소드)에 공통 전압(ELVSS)을 전달한다.
일 실시예에 따른 비표시 영역(PA)은 구동 집적 회로(driving integrated circuit)가 본딩되는 칩 실장 영역(ICA)을 포함할 수 있다. 칩 실장 영역(ICA)은 복수의 데이터선(DL)을 구동하여 복수의 화소들(PX)에 이미지를 표시하기 위한 구동 집적 회로가 실장될 수 있다. 본 명세서는 데이터선(DL)과 전기적으로 연결되는 칩 실장 영역(ICA)을 도시 및 설명하였으나, 이에 제한되지 않고 구동 집적 회로는 제1 내지 제3 단자(P1, P2, P3) 모두와 중첩하도록 제공될 수 있다.
구동 집적 회로(미도시)는 복수의 화소(PX)에 대한 테스트 공정 이후에 칩 실장 영역(ICA)에 실장될 수 있다. 이러한 구동 집적 회로는 기판(SUB)에 부착된 연성 회로 기판으로부터 입력되는 디지털 입력 데이터를 아날로그 데이터 신호로 변환하고, 변환된 데이터 신호를 복수의 데이터선(DL)에 공급하게 된다.
칩 실장 영역(ICA)에는 도 2에 도시된 바와 같이 구동 집적 회로가 실장되는 입력 패드부(IP)와 출력 패드부(OP)가 형성될 수 있다.
도 1에 도 2를 참고하면, 칩 실장 영역(ICA)은 출력 패드부(OP), 입력 패드부(IP) 및 테스트 회로부(TP)를 포함할 수 있다. 칩 실장 영역(ICA)은 외곽에 위치하는 프로브 패드(PP)를 더 포함할 수 있다. 프로브 패드(PP)는 테스트 공정 시 제공되는 각종 테스트 신호를 테스트 신호 라인을 통해 테스트 회로부(TP)에 공급할 수 있다.
구동 집적 회로는 테스트 공정 후에 칩 실장 영역(ICA)에 실장될 수 있다. 도시하지 않았으나, 구동 집적 회로는 복수의 입력 범프들 및 복수의 출력 범프들을 포함할 수 있다
입력 패드부(IP)는 구동 집적 회로에 형성된 복수의 입력 범프들에 전기적으로 접속되는 복수의 입력 패드들을 포함할 수 있다. 출력 패드부(OP)는 구동 집적 회로에 형성된 복수의 출력 범프에 전기적으로 접속될 수 있다. 출력 패드부(OP)는 표시 영역(DA)에 형성된 복수의 데이터선(DL)에 전기적으로 연결될 수 있다.
테스트 회로부(TP)는 복수의 트랜지스터들을 포함할 수 있다. 복수의 트랜지스터들은 표시 영역(DA)에 형성된 복수의 데이터선(DL) 중 적어도 일부와 전기적으로 연결될 수 있다. 테스트 회로부(TP)와 연결되는 복수의 데이터선(DL)에 대해서는 도 4 이하를 참조하여 보다 구체적으로 설명하기로 한다.
한편 본 명세서는 도시하지 않았으나 칩 실장 영역(ICA)과 표시 영역(DA) 사이에는 벤딩부가 위치할 수 있다. 비표시 영역(PA)이 구부러질 때, 벤딩부를 기준으로 기판(SUB)이 휘어질 수 있으며, 기판(SUB)의 일부는 기판(SUB)의 배면에 위치할 수 있다.
이하에서는 도 3을 참조하여 표시 영역(DA)에 대해 보다 구체적으로 살펴본다. 도 3을 참조하면, 표시 영역(DA)은 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)을 포함할 수 있다. 표시 영역(DA)의 중앙을 기준으로, 표시 영역(DA) 가운데에는 제2 표시 영역(DAb)이 위치하고, 제2 표시 영역(DAb) 양 측에 제1 표시 영역(DAa)이 위치할 수 있다. 제2 표시 영역(DAb)의 폭과 제1 표시 영역(DAa)의 폭은 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다. 실시예에 따라 제1 표시 영역(DAa)의 폭과 제2 표시 영역(DAb)의 폭은 달라질 수 있다.
제1 표시 영역(DAa)은 복수의 제1 신호 배선을 포함할 수 있으며, 제2 표시 영역(DAb)은 복수의 제2 신호 배선을 포함할 수 있다. 이하 도 4를 참조하여 설명한다.
이하에서는 도 4를 참고하여 표시 영역 및 비표시 영역에 배치된 신호 배선에 대해 보다 구체적으로 살펴본다. 도 4는 표시 영역 및 비표시 영역에 배치된 신호 배선을 나타낸 도면이다.
도 4를 참고하면, 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 복수의 화소(PX)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있다. 일 실시예에 따르면, n번째 행을 기준으로, 제2 방향(DR2)을 따라 제1 화소(PX1), 제2 화소(PX2), 제3 화소(PX3) 및 제2 화소(PX2)가 반복 배치될 수 있다. 또한 n+1 번째 행에는 제3 화소(PX3), 제2 화소(PX2), 제1 화소(PX1) 및 제2 화소(PX2)가 반복 배치될 수 있다. 제1 화소(PX1)는 제1색을 방출하는 화소이며, 제2 화소(PX2)는 제2색을 방출하는 화소이며, 제3 화소(PX3)는 제3 색을 방출하는 화소이다. 제1색은 적색이며, 제2색은 녹색이며, 제3색은 청색일 수 있다.
제1 표시 영역(DAa)에는 제1 방향(DR1)을 따라 연장된 복수의 제1 신호 배선(DLa)이 배치될 수 있다. 복수의 제1 신호 배선(DLa)은 제2 방향(DR2)을 따라 배치될 수 있다.
복수의 제1 신호 배선(DLa)은 n번째 행을 기준으로 제1색을 방출하는 제1 화소(PX1)와 연결되는 제1-1 서브 신호 배선(DLa-1), 제2색을 방출하는 제2 화소(PX2)와 연결되는 제1-2 서브 신호 배선(DLa-2), 제3색을 방출하는 제3 화소(PX3)와 연결되는 제1-3 서브 신호 배선(DLa-3)을 포함할 수 있다.
제1 표시 영역(DAa)에서 제1-1 서브 신호 배선(DLa-1), 제1-2 서브 신호 배선(DLa-2), 제1-3 서브 신호 배선(DLa-3) 및 제1-2 서브 신호 배선(DLa-2)이 반복해서 배치될 수 있다. 제1-1 서브 신호 배선(DLa-1), 제1-2 서브 신호 배선(DLa-2), 제1-3 서브 신호 배선(DLa-3) 및 제1-2 서브 신호 배선(DLa-2)은 하나의 제1 신호 배선 유닛(SU1)을 이룰 수 있다. 제1 표시 영역(DAa)에는 복수의 제1 신호 배선 유닛(SU1)이 반복 배치될 수 있다.
제2 표시 영역(DAb)에는 제1 방향(DR1)을 따라 연장된 복수의 제2 신호 배선(DLb)이 배치될 수 있다. 복수의 제2 신호 배선(DLb)은 제2 방향(DR2)을 따라 배치될 수 있다.
복수의 제2 신호 배선(DLb)은 n번째 행을 기준으로 제1색을 방출하는 제1 화소(PX1)와 연결되는 제2-1 서브 신호 배선(DLb-1), 제2색을 방출하는 제2 화소(PX2)와 연결되는 제2-2 서브 신호 배선(DLb-2), 제3색을 방출하는 제3 화소(PX3)와 연결되는 제2-3 서브 신호 배선(DLb-3)을 포함할 수 있다.
제2 표시 영역(DAb)에서 제2-1 서브 신호 배선(DLb-1), 제2-2 서브 신호 배선(DLb-2), 제2-3 서브 신호 배선(DLb-3) 및 제2-2 서브 신호 배선(DLb-2)이 반복해서 배치될 수 있다. 제2-1 서브 신호 배선(DLb-1), 제2-2 서브 신호 배선(DLb-2), 제2-3 서브 신호 배선(DLb-3) 및 제2-2 서브 신호 배선(DLb-2)은 하나의 제2 신호 배선 유닛(SU2)을 이룰 수 있다. 제2 표시 영역(DAb)에는 복수의 제2 신호 배선 유닛(SU2)이 반복 배치될 수 있다.
또한 일 실시예에 따르면 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 연결 배선(CL)이 배치될 수 있다. 연결 배선(CL)은 제2 표시 영역(DAb)을 걸쳐 제1 표시 영역(DAa)으로 연장될 수 있다.
일 실시예에 따른 제1 신호 배선(DLa)은 연결 배선(CL)과 연결될 수 있다. 연결 배선(CL)은 제2 방향(DR2)을 따라 연장되는 제1 서브 연결 배선(CLa), 및 제1 서브 연결 배선(CLa)과 연결되며 제1 방향(DR1)을 따라 연장되는 제2 서브 연결 배선(CLb)을 포함할 수 있다. 제1 서브 연결 배선(CLa)은 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)을 가로지를 수 있다. 제1 서브 연결 배선(CLa)은 제1 신호 배선(DLa) 및 제2 신호 배선(DLb)과 중첩할 수 있다. 제1 서브 연결 배선(CLa)은 전기적으로 연결되지 않는 신호 배선과는 절연된 상태로, 제1 신호 배선(DLa) 및 제2 신호 배선(DLb)과 중첩할 수 있다. 제2 서브 연결 배선(CLb)은 제2 표시 영역(DAb)에 위치하며, 다른 신호 배선과 중첩하지 않을 수 있다.
보다 구체적으로, 연결 배선(CL)은 제1-1 서브 신호 배선(DLa-1)과 연결되는 제1 연결 배선(CL1), 제1-2 서브 신호 배선(DLa-2)과 연결되는 제2 연결 배선(CL2), 제1-3 서브 신호 배선(DLa-3)과 연결되는 제3 연결 배선(CL3)을 포함할 수 있다.
제1 연결 배선(CL1)은 제1-1 서브 신호 배선(DLa-1)과 연결되는 제1-1 서브 연결 배선(CLa1), 제1-1 서브 연결 배선(CLa1)과 연결되는 제1-2 서브 연결 배선(CLb1)을 포함할 수 있다. 제2 연결 배선(CL2)은 제1-2 서브 신호 배선(DLa-2)과 연결되는 제2-1 서브 연결 배선(CLa2), 및 제2-1 서브 연결 배선(CLa2)과 연결되는 제2-2 서브 연결 배선(CLb2)을 포함할 수 있다. 제3 연결 배선(CL3)은 제1-3 서브 신호 배선(DLa-3)과 연결되는 제3-1 서브 연결 배선(CLa3), 제3-1 서브 연결 배선(CLa3)과 연결되는 제3-2 서브 연결 배선(CLb3)을 포함할 수 있다.
복수의 연결 배선(CL)은 상호 다른 길이를 가질 수 있다. 제1 연결 배선(CL1), 제2 연결 배선(CL2) 및 제3 연결 배선(CL3)은 서로 다른 길이를 가질 수 있다. 또한 복수의 제1 연결 배선(CL1)끼리 다른 길이를 가질 수 있으며, 복수의 제2 연결 배선(CL2)끼리 다른 길이를 가질 수 있으며, 복수의 제3 연결 배선(CL3)끼리 다른 길이를 가질 수 있다.
복수의 연결 배선(CL)은 서로 이격될 수 있으며, 중첩하지 않을 수 있다. 복수의 연결 배선(CL)은 제1 표시 영역(DAa) 및 제2 표시 영역(DAb) 내에서 상호 이격될 수 있으며, 상호 중첩하지 않을 수 있다.
도 4를 기준으로, 비표시 영역(PA)에는 제2 신호 배선(DLb)과 연결 배선(CL)이 교번하여 배치될 수 있다. 좌측을 기준으로 제2-1 서브 신호 배선(DLb-1), 제2 연결 배선(CL2), 제2-2 서브 신호 배선(DLb-2), 제3 연결 배선(CL3), 제2-3 서브 신호 배선(DLb-3), 제2 연결 배선(CL2), 제2-2 서브 신호 배선(DLb-2), 제1 연결 배선(CL1)이 반복 배치될 수 있다.
비표시 영역(PA)에는 출력 패드부(OP), 테스트 회로부(TP) 및 입력 패드부(IP)가 위치할 수 있다. 출력 패드부(OP) 및 입력 패드부(IP)는 전체 제1 신호 배선(DLa) 및 제2 신호 배선(DLb)과 전기적으로 연결될 수 있다.
일 실시예에 따른 주변 영역(PA)에는 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에 배치된 복수의 화소(PX)에 대한 검사를 수행하기 위한 테스트 회로부(TP)가 위치할 수 있다. 테스트 회로부(TP)는 제1 신호 배선(DLa) 및 제2 신호 배선(DLb)의 쇼트 여부를 검사할 수 있다. 테스트 회로부(TP)는 테스트 게이트 배선(Tg) 및 테스트 전압 배선(Tv)을 포함할 수 있다.
테스트 회로부(TP)는 테스트 게이트 배선(Tg), 테스트 전압 배선(Tv) 및 적어도 하나의 연결 배선(CL) 및 제1 신호 배선(DLa)과 전기적으로 연결된 제1 테스트 트랜지스터(T1)를 포함할 수 있다. 또한 테스트 회로부(TP)는 테스트 게이트 배선(Tg), 테스트 전압 배선(Tv) 및 적어도 하나의 제2 신호 배선(DLb)과 연결된 제2 테스트 트랜지스터(T2)를 포함할 수 있다.
테스트 전압 배선(Tv)은 테스트 전압을 수신하도록 배치될 수 있다. 표시 패널을 테스트하는 동안 테스트 전압 배선(Tv)은 테스트 전압을 수신할 수 있고, 테스트 전압을 통해 테스트 회로부(TP)에 연결된 신호 배선들이 정상적으로 작동하는지 여부를 확인할 수 있다. 반면, 표시 패널을 테스트하지 않는 동안에는 테스트 전압 배선(Tv)은 테스트 전압을 수신하지 않을 수 있다. 테스트 전압 배선(Tv)은 제2 방향(DR2)을 따라 연장될 수 있다. 이는 일 실시예에 불과하며 설계에 따라 테스트 전압 배선(Tv)의 형상은 다양할 수 있다.
테스트 게이트 배선(Tg)은 제1 테스트 트랜지스터(T1)의 게이트들과 제2 테스트 트랜지스터(T2)들의 게이트들에 공통적으로 연결될 수 있다. 제1 테스트 트랜지스터(T1)와 제2 테스트 트랜지스터(T2)들은 표시 패널을 제조하는 과정에서 표시 영역(DA)의 신호 배선들이 정상적으로 작동하는지 여부를 확인하기 위한 테스트용 박막 트랜지스터일 수 있다. 표시 패널 테스트 시 테스트 게이트 배선(Tg)에는 제1 테스트 트랜지스터(T1)와 제2 테스트 트랜지스터(T2)들을 턴 온하기 위한 복수의 테스트 게이트 신호들이 인가될 수 있다.
이하에서는 복수의 신호 배선들 및 연결 배선들 중에서 테스트 회로부(TP)에 전기적으로 연결되는 신호 배선들 및 연결 배선들에 대해 살펴본다.
일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 하나의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 제1-2 서브 신호 배선(DLa-2)과 전기적으로 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 하나의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 4개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 광을 방출할 수 있으며, 일 예로 제2색을 나타내는 광을 방출하는 제2 화소(PX2)일 수 있다.
일 실시예에 따르면 테스트 회로부(TP)는 제1 표시 영역(DAa)에 위치하는 신호 배선 및 제2 표시 영역(DAb)에 위치하는 신호 배선들과 전기적으로 연결되어, 각 신호 배선의 불량 여부를 테스트할 수 있다. 일 실시예에 따른 테스트 회로부(TP)는 전체 표시 영역에 걸친 불량 여부의 테스트가 가능할 수 있으므로, 신뢰성이 보다 향상된 표시 장치를 제공할 수 있다.
이하에서는 도 5 내지 도 11을 참조하여 일 실시예예 따른 표시 장치에 대해 설명한다. 도 5, 도 6, 도 7, 도 8, 도 9, 도 10 및 도 11 각각은 표시 영역 및 비표시 영역 중 일부 영역에 대한 신호 배선 배치를 개략적으로 나타낸 도면이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 5를 참고하면, 일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 하나의 제1-1 서브 신호 배선(DLa-1)은 테스트 회로부(TP)에 연결될 수 있다. 제1-1 서브 신호 배선(DLa-1)과 전기적으로 연결되는 제1 연결 배선(CL1)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 하나의 제2-1 서브 신호 배선(DLb-1)은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 4개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다.
다음 도 6을 참고하면, 일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 하나의 제1-3 서브 신호 배선(DLa-3)은 테스트 회로부(TP)에 연결될 수 있다. 제1-3 서브 신호 배선(DLa-3)과 전기적으로 연결되는 제3 연결 배선(CL3)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 하나의 제2-3 서브 신호 배선(DLb-3)은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 4개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다.
다음 도 7을 참고하면, 일 실시예에 따르면 적어도 2개의 제1 신호 배선 유닛(SU1)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제1 신호 배선 유닛(SU1)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 제1-2 서브 신호 배선(DLa-2)과 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 일 실시예에 따르면 적어도 2개의 제2 신호 배선 유닛(SU2)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제2 신호 배선 유닛(SU2)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
도 7에 도시된 실시예에 따르면 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 배치된 8개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 색상을 나타내는 광을 방출할 수 있다. 일 예로 상기 복수의 화소는 제2 화소(PX2)일 수 있다.
다음 도 8을 참조하면, 일 실시예에 따르면 적어도 2개의 제1 신호 배선 유닛(SU1)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제1 신호 배선 유닛(SU1)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제1-1 서브 신호 배선(DLa-1)은 테스트 회로부(TP)에 연결될 수 있다. 제1-1 서브 신호 배선(DLa-1)과 연결되는 제1 연결 배선(CL1)은 테스트 회로부(TP)에 연결될 수 있다.
또한 일 실시예에 따르면 적어도 2개의 제2 신호 배선 유닛(SU2)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제2 신호 배선 유닛(SU2)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제2-1 서브 신호 배선(DLb-1)은 테스트 회로부(TP)에 연결될 수 있다.
도 8에 도시된 실시예에 따르면 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 배치된 8개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다.
다음 도 9를 참조하면, 일 실시예에 따르면 적어도 2개의 제1 신호 배선 유닛(SU1)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제1 신호 배선 유닛(SU1)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제1-3 서브 신호 배선(DLa-3)은 테스트 회로부(TP)에 연결될 수 있다. 제1-3 서브 신호 배선(DLa-3)과 연결되는 제3 연결 배선(CL3)은 테스트 회로부(TP)에 연결될 수 있다.
또한 일 실시예에 따르면 적어도 2개의 제2 신호 배선 유닛(SU2)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제2 신호 배선 유닛(SU2)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제2-3 서브 신호 배선(DLb-3)은 테스트 회로부(TP)에 연결될 수 있다.
도 9에 도시된 실시예에 따르면 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 배치된 8개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다.
다음 도 10을 참조하면, 일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 적어도 2개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 2개의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 각각의 제1-2 서브 신호 배선(DLa-2)과 전기적으로 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 적어도 두 개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 두 개의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 표시 영역(DAa, DAb)에서 제2 방향(DR2)을 따라 두 개의 서브 신호 배선마다 하나의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 색상을 나타내는 광을 방출할 수 있다. 일 예로 상기 복수의 화소는 제2 화소(PX2)일 수 있다.
다음 도 11을 참조하면, 일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 적어도 2개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 제1-1 서브 신호 배선(DLa-1) 및 제1-3 서브 신호 배선(DLa-3) 각각은 테스트 회로부(TP)에 연결될 수 있다. 제1-1 서브 신호 배선(DLa-1)과 연결되는 제1 연결 배선(CL1) 및 제1-3 서브 신호 배선(DLa-3)과 연결되는 제3 연결 배선(CL3)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 적어도 두 개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 제2-1 서브 신호 배선(DLb-1) 및 제2-3 서브 신호 배선(DLb-3) 각각은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 제2 방향(DR2)을 따라 두 개의 서브 신호 배선마다 하나의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다.
이하에서는 도 12 및 도 13을 참조하여 일 실시예에 따른 표시 장치에 대해 살펴본다. 도 12는 일 실시예에 따른 표시 장치의 개략적인 평면도에서, 배선의 배치에 따른 영역을 구별한 도면이고, 도 13은 표시 영역 및 비표시 영역에 배치된 신호 배선에 대한 배치를 개략적으로 나타낸 도면이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 12를 참조하면, 표시 영역(DA)은 제1 표시 영역(DAa), 제2 표시 영역(DAb) 및 제3 표시 영역(DAc)을 포함할 수 있다. 표시 영역(DA)의 중앙을 기준으로, 표시 영역(DA) 가운데에는 제3 표시 영역(DAc)이 위치하고, 제3 표시 영역(DAc)의 양쪽에 제2 표시 영역(DAb)이 위치할 수 있다. 우측에 배치된 제2 표시 영역(DAb)의 우측에는 제1 표시 영역(DAa)이 위치하고, 좌측에 배치된 제2 표시 영역(DAb)의 좌측에는 제1 표시 영역(DAa)이 위치할 수 있다. 제1 표시 영역(DAa), 제2 표시 영역(DAb) 및 제3 표시 영역(DAc)의 폭은 실시예에 따라 달라질 수 있다.
도 13에 도시된 바와 같이 제1 표시 영역(DAa)에는 복수의 제1 신호 배선(DLa) 및 연결 배선(CL)이 위치할 수 있으며, 제2 표시 영역(DAb)은 복수의 제2 신호 배선(DLb) 및 연결 배선(CL)이 위치할 수 있으며, 제3 표시 영역(DAc)은 복수의 제3 신호 배선(DLc)이 위치할 수 있다. 이하 보다 구체적으로 살펴본다.
제1 표시 영역(DAa), 제2 표시 영역(DAb) 및 제3 표시 영역(DAc)에는 복수의 화소(PX)가 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배치될 수 있다. 일 실시예에 따르면, n번째 행을 기준으로, 제2 방향(DR2)을 따라 제1 화소(PX1), 제2 화소(PX2), 제3 화소(PX3) 및 제2 화소(PX2)가 반복 배치될 수 있다. 또한 n+1 번째 행에는 제3 화소(PX3), 제2 화소(PX2), 제1 화소(PX1) 및 제2 화소(PX2)가 반복 배치될 수 있다. 제1 화소(PX1)는 제1색을 방출하는 화소이며, 제2 화소(PX2)는 제2색을 방출하는 화소이며, 제3 화소(PX3)는 제3 색을 방출하는 화소이다. 제1색은 적색이며, 제2색은 녹색이며, 제3색은 청색일 수 있다.
제1 표시 영역(DAa)에는 제1 방향(DR1)을 따라 연장된 복수의 제1 신호 배선(DLa)이 배치될 수 있다. 복수의 제1 신호 배선(DLa)은 제2 방향(DR2)을 따라 배치될 수 있다.
복수의 제1 신호 배선(DLa)은 n번째 행을 기준으로 제1색을 방출하는 제1 화소(PX1)와 연결되는 제1-1 서브 신호 배선(DLa-1), 제2색을 방출하는 제2 화소(PX2)와 연결되는 제1-2 서브 신호 배선(DLa-2), 제3색을 방출하는 제3 화소(PX3)와 연결되는 제1-3 서브 신호 배선(DLa-3)을 포함할 수 있다.
제2 표시 영역(DAb)에는 제1 방향(DR1)을 따라 연장된 복수의 제2 신호 배선(DLb)이 배치될 수 있다. 복수의 제2 신호 배선(DLb)은 제2 방향(DR2)을 따라 배치될 수 있다.
복수의 제2 신호 배선(DLb)은 n번째 행을 기준으로 제1색을 방출하는 제1 화소(PX1)와 연결되는 제2-1 서브 신호 배선(DLb-1), 제2색을 방출하는 제2 화소(PX2)와 연결되는 제2-2 서브 신호 배선(DLb-2), 제3색을 방출하는 제3 화소(PX3)와 연결되는 제2-3 서브 신호 배선(DLb-3)을 포함할 수 있다.
또한 일 실시예에 따르면 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)에는 연결 배선(CL)이 배치될 수 있다. 연결 배선(CL)은 제2 표시 영역(DAb)을 걸쳐 제1 표시 영역(DAa)으로 연장될 수 있다. 연결 배선(CL)은 비표시 영역(PA)으로부터 연장되어 제2 표시 영역(DAb)을 경유하고, 제1 표시 영역(DAa)에 배치된 복수의 제1 신호 배선(DLa)과 연결될 수 있다. 연결 배선(CL)은 제1 표시 영역(DAa) 및 제2 표시 영역(DAb)과 중첩하고, 제3 표시 영역(DAc)과 이격될 수 있다. 연결 배선(CL)은 제3 표시 영역(DAc)과 중첩하지 않을 수 있다.
제3 표시 영역(DAc)에는 제1 방향(DR1)을 따라 연장된 복수의 제3 신호 배선(DLc)이 배치될 수 있다. 복수의 제3 신호 배선(DLc)은 제2 방향(DR2)을 따라 배치될 수 있다.
복수의 제3 신호 배선(DLc)은 n번째 행을 기준으로 제1색을 방출하는 제1 화소(PX1)와 연결되는 제3-1 서브 신호 배선(DLc-1), 제2색을 방출하는 제2 화소(PX2)와 연결되는 제3-2 서브 신호 배선(DLc-2), 제3색을 방출하는 제3 화소(PX3)와 연결되는 제3-3 서브 신호 배선(DLc-3)을 포함할 수 있다.
제3-1 서브 신호 배선(DLc-1), 제3-2 서브 신호 배선(DLc-2), 제3-3 서브 신호 배선(DLc-3) 및 제3-2 서브 신호 배선(DLc-2)은 하나의 제3 신호 배선 유닛(SU3)을 이룰 수 있다. 제3 표시 영역(DAc)에는 복수의 제3 신호 배선 유닛(SU3)이 반복 배치될 수 있다.
이하에서는 복수의 신호 배선들 및 연결 배선들 중에서 테스트 회로부(TP)에 전기적으로 연결되는 신호 배선들 및 연결 배선들에 대해 살펴본다.
일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 하나의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 제1-2 서브 신호 배선(DLa-2)과 전기적으로 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 하나의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제3 신호 배선 유닛(SU3) 중 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제3 신호 배선 유닛(SU3)에 포함되는 하나의 제3-2 서브 신호 배선(DLc-2)은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 표시 영역(DAa, DAb, DAc)에서 제2 방향(DR2)을 따라 4개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 광을 방출할 수 있으며, 일 예로 제2색을 나타내는 광을 방출하는 제2 화소(PX2)일 수 있다.
본 명세서는 제2 화소(PX2)에 연결된 제1-2 서브 신호 배선(DLa-2), 제2-2 서브 신호 배선(DLb-2) 및 제3-2 서브 신호 배선(DLc-2)이 테스트 회로부(TP)에 연결된 실시예를 도시 및 설명하였으나, 이에 제한되는 것은 아니고 n번째 행을 기준으로 제1 화소(PX1)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되거나, 제3 화소(PX3)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되는 실시예도 가능함은 물론이다.
일 실시예에 따르면 테스트 회로부(TP)는 제1 표시 영역(DAa), 제2 표시 영역(DAb) 및 제3 표시 영역(DAc)에 위치하는 신호 배선들과 전기적으로 연결되어, 각 신호 배선의 불량 여부를 테스트할 수 있다. 일 실시예에 따른 테스트 회로부(TP)는 전체 표시 영역에 걸친 불량 여부의 테스트가 가능할 수 있으므로, 신뢰성이 보다 향상된 표시 장치를 제공할 수 있다.
이하에서는 도 14 내지 도 15를 참조하여 일 실시예에 따른 표시 장치에 대해 살펴본다. 도 14, 도 15 각각은 표시 영역 및 비표시 영역에서의 신호 배선 배치를 개략적으로 나타낸 도면이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 14를 참고하면, 일 실시예에 따르면 적어도 2개의 제1 신호 배선 유닛(SU1)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제1 신호 배선 유닛(SU1)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 제1-2 서브 신호 배선(DLa-2)과 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 일 실시예에 따르면 적어도 2개의 제2 신호 배선 유닛(SU2)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제2 신호 배선 유닛(SU2)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 일 실시예에 따르면 적어도 2개의 제3 신호 배선 유닛(SU3)에 포함되는 복수의 서브 신호 배선 중에서 어느 하나의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 2개의 제3 신호 배선 유닛(SU3)에 포함되는 8개의 서브 신호 배선 중에서 하나의 제3-2 서브 신호 배선(DLc-2)은 테스트 회로부(TP)에 연결될 수 있다.
도 14에 도시된 실시예에 따르면 표시 영역(DAa, DAb, DAc)에서 제2 방향(DR2)을 따라 배치된 8개의 서브 신호 배선마다 1개의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 색상을 나타내는 광을 방출할 수 있다. 일 예로 상기 복수의 화소는 제2 화소(PX2)일 수 있다.
본 명세서는 제2 화소(PX2)에 연결된 제1-2 서브 신호 배선(DLa-2), 제2-2 서브 신호 배선(DLb-2) 및 제3-2 서브 신호 배선(DLc-2)이 테스트 회로부(TP)에 연결된 실시예를 도시 및 설명하였으나, 이에 제한되는 것은 아니고 n번째 행을 기준으로 제1 화소(PX1)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되거나, 제3 화소(PX3)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되는 실시예도 가능함은 물론이다.
다음 도 15를 참고하면, 일 실시예에 따르면 하나의 제1 신호 배선 유닛(SU1) 중 적어도 2개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제1 신호 배선 유닛(SU1)에 포함되는 2개의 제1-2 서브 신호 배선(DLa-2)은 테스트 회로부(TP)에 연결될 수 있다. 각각의 제1-2 서브 신호 배선(DLa-2)과 전기적으로 연결되는 제2 연결 배선(CL2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제2 신호 배선 유닛(SU2) 중 적어도 두 개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제2 신호 배선 유닛(SU2)에 포함되는 두 개의 제2-2 서브 신호 배선(DLb-2)은 테스트 회로부(TP)에 연결될 수 있다.
또한 하나의 제3 신호 배선 유닛(SU3) 중 적어도 두 개의 서브 신호 배선은 테스트 회로부(TP)에 연결될 수 있다. 일 실시예에 따르면 제3 신호 배선 유닛(SU3)에 포함되는 두 개의 제3-2 서브 신호 배선(DLc-2)은 테스트 회로부(TP)에 연결될 수 있다.
일 실시예에 따라 표시 영역(DAa, DAb, DAc)에서 제2 방향(DR2)을 따라 두 개의 서브 신호 배선마다 하나의 서브 신호 배선이 테스트 회로부(TP)에 연결될 수 있다. 이때 테스트 회로부(TP)에 연결되는 복수의 화소는 동일한 색상을 나타내는 광을 방출할 수 있다. 일 예로 상기 복수의 화소는 제2 화소(PX2)일 수 있다.
본 명세서는 제2 화소(PX2)에 연결된 제1-2 서브 신호 배선(DLa-2), 제2-2 서브 신호 배선(DLb-2) 및 제3-2 서브 신호 배선(DLc-2)이 테스트 회로부(TP)에 연결된 실시예를 도시 및 설명하였으나, 이에 제한되는 것은 아니고 n번째 행을 기준으로 제1 화소(PX1)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되거나, 제3 화소(PX3)에 연결된 서브 신호 배선들이 테스트 회로부(TP)에 연결되는 실시예도 가능함은 물론이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DAa: 제1 표시 영역 DAb: 제2 표시 영역
DAc: 제3 표시 영역 PA: 비표시 영역
DLa: 제1 신호 배선 DLb: 제2 신호 배선
DLc: 제3 신호 배선 CL: 연결 배선
TP: 테스트 회로부

Claims (20)

  1. 제1 표시 영역, 제2 표시 영역 및 비표시 영역을 포함하는 기판,
    제1 방향으로 연장하며, 상기 제1 표시 영역에 배치되는 복수의 제1 신호 배선,
    상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제2 표시 영역에 배치되는 복수의 제2 신호 배선,
    상기 복수의 제1 신호 배선과 각각 연결되며, 상기 제1 표시 영역 및 상기 제2 표시 영역을 경유하여 상기 비표시 영역으로 연장되는 복수의 연결 배선, 그리고
    상기 비표시 영역에 배치되는 테스트 회로부를 포함하고,
    상기 복수의 연결 배선 중 적어도 일부, 그리고 상기 복수의 제2 신호 배선 중 적어도 일부는 상기 테스트 회로부와 전기적으로 연결되는 표시 장치.
  2. 제1항에서,
    상기 복수의 제1 신호 배선은,
    제1색을 방출하는 제1 화소에 연결되는 제1-1 서브 신호 배선,
    제2색을 방출하는 제2 화소에 연결되는 제1-2 서브 신호 배선, 및
    제3색을 방출하는 제3 화소에 연결되는 제1-3 서브 신호 배선을 포함하고,
    상기 복수의 제2 신호 배선은,
    제1색을 방출하는 제1 화소에 연결되는 제2-1 서브 신호 배선,
    제2색을 방출하는 제2 화소에 연결되는 제2-2 서브 신호 배선, 및
    제3색을 방출하는 제3 화소에 연결되는 제2-3 서브 신호 배선을 포함하며,
    상기 제1 표시 영역에서는 상기 제1-1 서브 신호 배선, 상기 1-2 서브 신호 배선, 상기 제1-3 서브 신호 배선, 및 상기 제1-2 서브 신호 배선이 배치된 제1 신호 배선 유닛이 반복 배치되고,
    상기 제2 표시 영역에서는 상기 제2-1 서브 신호 배선, 상기 제2-2 서브 신호 배선, 상기 제2-3 서브 신호 배선, 및 상기 제2-2 서브 신호 배선이 배치된 제2 신호 배선 유닛이 반복 배치되는 표시 장치.
  3. 제2항에서,
    상기 제1 신호 배선 유닛이 포함하는 복수의 서브 신호 배선 중 어느 하나와, 상기 제2 신호 배선 유닛이 포함하는 복수의 서브 신호 배선 중 어느 하나가 상기 테스트 회로부에 연결되는 표시 장치.
  4. 제3항에서,
    상기 제1 신호 배선 유닛에 포함되는 하나의 상기 제1-2 서브 신호 배선과 상기 제2 신호 배선 유닛에 포함되는 하나의 상기 제2-2 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  5. 제3항에서,
    상기 제1 신호 배선 유닛 중 상기 제1-1 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 상기 제2-1 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  6. 제3항에서,
    상기 제1 신호 배선 유닛 중 상기 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 상기 제2-3 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  7. 제2항에서,
    상기 제1 신호 배선 유닛에 포함되는 두 개의 상기 제1-2 서브 신호 배선과 상기 제2 신호 배선 유닛에 포함되는 두 개의 상기 제2-2 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  8. 제2항에서,
    상기 제1 신호 배선 유닛에 포함되는 상기 제1-1 서브 신호 배선 및 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 상기 제2-1 서브 신호 배선 및 제2-3 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  9. 제2항에서,
    적어도 2개의 상기 제1 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제2 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나가 상기 테스트 회로부에 연결되는 표시 장치.
  10. 제1항에서,
    상기 복수의 연결 배선들은 상호 다른 길이를 가지는 표시 장치.
  11. 제10항에서,
    상기 복수의 연결 배선들은 상기 제1 표시 영역 및 상기 제2 표시 영역 내에서 상호 이격되고, 상호 교차하지 않는 표시 장치.
  12. 제10항에서,
    상기 복수의 연결 배선 각각은
    상기 제1 방향과 수직한 제2 방향을 따라 연장되는 제1 서브 연결 배선, 및
    상기 제1 방향을 따라 연장되며, 상기 제1 서브 연결 배선과 연결되는 제2 서브 연결 배선을 포함하고,
    상기 제1 서브 연결 배선은 상기 복수의 제2 신호 배선과 중첩하는 표시 장치.
  13. 제1 표시 영역, 제2 표시 영역, 제3 표시 영역 및 비표시 영역을 포함하는 기판,
    제1 방향으로 연장하며, 상기 제1 표시 영역에 배치되는 복수의 제1 신호 배선,
    상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제2 표시 영역에 배치되는 복수의 제2 신호 배선,
    상기 비표시 영역으로부터 상기 제1 방향으로 연장하여 상기 제3 표시 영역에 배치되는 복수의 제3 신호 배선,
    상기 복수의 제1 신호 배선과 각각 연결되며, 상기 제1 표시 영역 및 상기 제2 표시 영역을 경유하여 상기 비표시 영역으로 연장되는 복수의 연결 배선, 그리고
    상기 비표시 영역에 배치되는 테스트 회로부를 포함하고,
    상기 복수의 연결 배선 중 적어도 일부, 상기 복수의 제2 신호 배선 중 적어도 일부, 및 상기 복수의 제3 신호 배선 중 적어도 일부는 상기 테스트 회로부와 전기적으로 연결되는 표시 장치.
  14. 제13항에서,
    상기 복수의 연결 배선은 상기 제1 표시 영역 및 상기 제2 표시 영역과 중첩하고, 상기 제3 표시 영역과 이격된 표시 장치.
  15. 제13항에서,
    상기 복수의 제1 신호 배선은,
    제1색을 방출하는 제1 화소에 연결되는 제1-1 서브 신호 배선,
    제2색을 방출하는 제2 화소에 연결되는 제1-2 서브 신호 배선, 및
    제3색을 방출하는 제3 화소에 연결되는 제1-3 서브 신호 배선을 포함하고,
    상기 복수의 제2 신호 배선은,
    제1색을 방출하는 제1 화소에 연결되는 제2-1 서브 신호 배선,
    제2색을 방출하는 제2 화소에 연결되는 제2-2 서브 신호 배선, 및
    제3색을 방출하는 제3 화소에 연결되는 제2-3 서브 신호 배선을 포함하며,
    상기 복수의 제3 신호 배선은,
    제1색을 방출하는 제1 화소에 연결되는 제3-1 서브 신호 배선,
    제2색을 방출하는 제2 화소에 연결되는 제3-2 서브 신호 배선, 및
    제3색을 방출하는 제3 화소에 연결되는 제3-3 서브 신호 배선을 포함하며,
    상기 제1 표시 영역에서는 상기 제1-1 서브 신호 배선, 상기 1-2 서브 신호 배선, 상기 제1-3 서브 신호 배선, 및 상기 제1-2 서브 신호 배선이 배치된 제1 신호 배선 유닛이 반복 배치되고,
    상기 제2 표시 영역에서는 상기 제2-1 서브 신호 배선, 상기 제2-2 서브 신호 배선, 상기 제2-3 서브 신호 배선, 및 상기 제2-2 서브 신호 배선이 배치된 제2 신호 배선 유닛이 반복 배치되고,
    상기 제3 표시 영역에서는 상기 제3-1 서브 신호 배선, 상기 제3-2 서브 신호 배선, 상기 제3-3 서브 신호 배선, 및 상기 제3-2 서브 신호 배선이 배치된 제3 신호 배선 유닛이 반복 배치되는 표시 장치.
  16. 제15항에서,
    상기 제1 신호 배선 유닛 중 어느 하나의 서브 신호 배선과, 상기 제2 신호 배선 유닛 중 어느 하나의 서브 신호 배선과, 상기 제3 신호 배선 유닛 중 어느 하나의 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  17. 제16항에서,
    상기 테스트 회로부에 전기적으로 연결되는 복수의 화소는 동일한 색상의 광을 방출하는 표시 장치.
  18. 제15항에서,
    상기 제1 신호 배선 유닛에 포함되는 두 개의 상기 제1-2 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 두 개의 상기 제2-2 서브 신호 배선과, 제3 신호 배선 유닛에 포함되는 두 개의 상기 제3-2 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  19. 제15항에서,
    상기 제1 신호 배선 유닛에 포함되는 상기 제1-1 서브 신호 배선 및 제1-3 서브 신호 배선과, 상기 제2 신호 배선 유닛에 포함되는 상기 제2-1 서브 신호 배선 및 제2-3 서브 신호 배선과, 상기 제3 신호 배선 유닛에 포함되는 상기 제3-1 서브 신호 배선 및 제3-3 서브 신호 배선이 상기 테스트 회로부에 연결되는 표시 장치.
  20. 제15항에서,
    적어도 2개의 상기 제1 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제2 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나와, 적어도 2개의 상기 제3 신호 배선 유닛에 포함되는 복수의 서브 신호 배선 중 어느 하나가 상기 테스트 회로부에 연결되는 표시 장치.
KR1020220010684A 2022-01-25 2022-01-25 표시 장치 KR20230114838A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220010684A KR20230114838A (ko) 2022-01-25 2022-01-25 표시 장치
US18/097,135 US20230240105A1 (en) 2022-01-25 2023-01-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220010684A KR20230114838A (ko) 2022-01-25 2022-01-25 표시 장치

Publications (1)

Publication Number Publication Date
KR20230114838A true KR20230114838A (ko) 2023-08-02

Family

ID=87314999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220010684A KR20230114838A (ko) 2022-01-25 2022-01-25 표시 장치

Country Status (2)

Country Link
US (1) US20230240105A1 (ko)
KR (1) KR20230114838A (ko)

Also Published As

Publication number Publication date
US20230240105A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
KR102002495B1 (ko) 유기 발광 표시 패널
CN108806602B (zh) 有机发光显示面板
KR102054849B1 (ko) 유기 발광 표시 패널
KR20190020882A (ko) 표시 장치
KR102058611B1 (ko) 검사 장치와, 이를 이용한 배선 및 원장 검사 방법
KR20150039491A (ko) 유기 발광 표시 패널
US8018142B2 (en) Organic light emitting display and mother substrate thereof
CN112908227A (zh) 显示装置和制造显示装置的方法
US20060202923A1 (en) Image Display Device and Method of Testing the Same
US8174183B2 (en) Organic light emitting display and mother substrate of the same
KR101450796B1 (ko) 표시 기판 및 이를 구비한 표시 패널
KR20190030839A (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치용 드라이버 ic 필름부
KR20200052486A (ko) 표시 장치
KR102518426B1 (ko) 표시 장치
KR102305920B1 (ko) 유기 발광 표시 장치
KR100858610B1 (ko) 유기전계발광 표시장치 및 모기판과 그의 제조방법
US10705393B2 (en) Printed circuit board package and display device including the same
KR20170081105A (ko) 유기발광표시패널 및 이를 포함하는 유기발광표시장치
KR20080022357A (ko) 표시장치
KR20130070723A (ko) 테스트 패드를 구비하는 유기발광 표시장치
KR100796145B1 (ko) 유기전계발광 표시 장치
KR20230114838A (ko) 표시 장치
KR20170080219A (ko) 표시장치 및 이의 검사방법
KR102580295B1 (ko) 유기발광표시장치
US20230320147A1 (en) Display device and method of testing the same