JP3406207B2 - 表示用トランジスタアレイパネルの形成方法 - Google Patents

表示用トランジスタアレイパネルの形成方法

Info

Publication number
JP3406207B2
JP3406207B2 JP31029997A JP31029997A JP3406207B2 JP 3406207 B2 JP3406207 B2 JP 3406207B2 JP 31029997 A JP31029997 A JP 31029997A JP 31029997 A JP31029997 A JP 31029997A JP 3406207 B2 JP3406207 B2 JP 3406207B2
Authority
JP
Japan
Prior art keywords
substrate
forming
transistor array
array panel
display transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31029997A
Other languages
English (en)
Other versions
JPH11142878A (ja
Inventor
正文 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31029997A priority Critical patent/JP3406207B2/ja
Publication of JPH11142878A publication Critical patent/JPH11142878A/ja
Application granted granted Critical
Publication of JP3406207B2 publication Critical patent/JP3406207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ(以下、ＴＦＴと言う)等のスイッチング素子を有し
て、ディスプレイに使用される表示用トランジスタアレ
イパネルに関する。
【０００２】
【従来の技術】従来、コンピュータやテレビジョン装置
等のディスプレイに使用される表示用トランジスタアレ
イパネルの形成方法として、特開平１−３８７２７号公
報(以下、従来例１と言う)やＵＳＰ５４３８２４１(以
下、従来例２と言う)に開示されているようなものがあ
る。この表示用トランジスタアレイパネルの形成方法で
は、シリコン単結晶基板上に単結晶シリコンのＴＦＴア
レイを形成し、これを別のパネル用ガラスあるいは透明
有機フィルム基板に転写して表示用トランジスタアレイ
パネルを得ている。
【０００３】上記従来例１では、単結晶シリコン薄膜に
ＴＦＴアレイおよび周辺回路を形成し、ガラス基板上に
この単結晶シリコン薄膜の各辺を互いに密着させて複数
枚を平面的に敷き詰めて広い画面を得ている。また、従
来例２では、ＳＯＩ技術を使用して第１の基板上に酸化
物層を介して薄いシリコン単結晶フィルムを形成し、こ
のシリコン単結晶フィルム上にＴＦＴアレイを作成す
る。続いて、このＴＦＴアレイをガラス等の第２の透明
絶縁基板上に転写し、上記シリコン単結晶フィルムが形
成された上記基板全体を除去することで第１の転写プロ
セスを完了する。また、必要な場合には第２の転写プロ
セスに移行し、第３のディスプレイパネル基板に転写し
て表示用ＴＦＴアレイパネルとしている。
【０００４】ここで、上記シリコン単結晶フィルムが形
成された基板全体を除去する方法には、図１０に示すよ
うな基板とディバイスとの間に剥離層を設けエッチング
によって剥離層を除去する方法、あるいは、図１１に示
すような基板全体をエッチバック工程によってエッチ除
去する方法がある。
【０００５】上記基板下の剥離層を除去する方法では、
先ず、半導体基板１の表面側から剥離層２を介してディ
バイス３を形成する(図１０(a))。そして、ディバイス
３上にＵＶ(紫外線)キュアエポキシ４を塗布し(図１０
(b))、上記ディバイス３の箇所である残し部６とこの残
し部６間で成るエッチング用溝５とを形成する(図１０
(c))。こうして、剥離層２除去用のエッチング溶液導入
用アクセスストリート構造を得る。次に、上記ＵＶキュ
アエポキシ３側から透明基板等で成る支持板７を張り合
わせてチャネルを形成する(図１０(d))。そして、この
チャネルに、矢印(Ａ)で示すようにエッチング溶液を走
らせることによって剥離層２を除去し、半導体基板１か
らディバイス３をリフトオフする。
【０００６】また、上記基板全体をエッチ除去する方法
では、図１１(a)に示すように、ディバイス１１が形成
されたＳＯＩ構造シリコンウエハ１２を接着剤１３でガ
ラス等の透明絶縁体で成る支持板としての上部基板１４
に接着する。このウエハをＫＯＨ(水酸化カリウム)また
は同等溶液に入れ、酸化物層１５との高い選択比２０
０：１を利用して図１１(b)に示すようにシリコン基板
１６をエッチ除去する。尚、１７は、薄いシリコン単結
晶フィルムである。
【０００７】さらに、上記従来例２には、ＧeＳi(シリ
化ゲルマニュウム)を中間エッチストップ層としたシリ
コン薄膜転写法が開示されている(図１２)。このシリコ
ン薄膜転写法においては、図１２(a)に示すように、Ｇe
Ｓi層２１を介してディバイス（ＴＦＴ)２２が形成され
たシリコンウエハ２３を、図１２(b)に示すように、エ
ポキシ接着剤２４によってガラスまたは他の基板２５に
マウントする。そして、ＫＯＨに浸漬して、先ずシリコ
ンウエハ２３のみに選択エッチを行い、次にＧeＳi層２
１を別途選択エッチする。
【０００８】また、上記従来例２には、上述の基板から
支持板への転写と上記支持板からディスプレイパネル基
板への転写との２つの転写方法として、ＵＶ照射によっ
て剥離する性質を有するＵＶ剥離接着剤をテープの両面
に塗布したＵＶ剥離両面テープを上記支持板との接着に
使用する方法が開示されている(図１３)。この転写方法
では、上記支持板からディスプレイパネル基板への転写
の場合には、透明支持板２６にＵＶ剥離両面テープ２７
によってディバイス２８を転写した後にディバイス２８
が形成されていた基板を除去して図１３(a)の状態にす
る。そうした後に、図１３(b)に示すように、別のＵＶ
剥離両面テープ２９にディバイス２８を当接させて透明
支持板２６側からＵＶ照射してＵＶ剥離両面テープ２７
の接着力を低下させて、ディバイス２８をＵＶ剥離両面
テープ２９に転写する。または、図１３(b')に示すよう
に、エポキシ樹脂３０を塗布した基板３１上にディバイ
ス２８を当接させて、透明支持板２６側からＵＶ照射し
つつ転写する。
【０００９】さらに、上記従来例２には、基板上に密に
形成したディバイスを粗に配置し直す転写方法が開示さ
れている(図１４)。先ず、図１４(a)に示すように、接
着剤付きの伸縮性基板３５にディバイス３６を転写した
後に、図１４(b)に示すように、各ディバイス３６毎に
ディバイス３６の間隔と位置とをモニタしながら、伸縮
性基板３５をＸ方向へ伸張してＸ方向のディバイス３６
の間隔を所定間隔にする。次に、図１４(c)に示すよう
に、伸縮性基板３５をＹ方向へ伸張してＹ方向のディバ
イス３６の間隔を所定間隔にする。そうした後、ディバ
イス３６をディスプレイパネル基板(図示せず)に転写す
る。他の方法として、テープ上のディバイスチップを回
転ドラム上の他のテープ上に転写することによって、機
械的にディバイス間隔を変換させる方法も開示されてい
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の表示用トランジスタアレイパネルの形成方法には、
以下のような問題がある。
【００１１】すなわち、従来例１では、パネルの高輝度
化,高精細化,広視野角化の点で問題がある。すなわち、
能動素子(ＴＦＴ)および受動素子(画素電極,補助電極,
電極配線等)を同時に形成した複数枚の単結晶シリコン
薄膜を、ガラス基板上に敷き詰めている。ところが、従
来の張り合わせ材料や精度では、ダイシング加工精度や
接着加工精度の点で張り合わせ箇所の余裕代を目的とす
る素子ピッチの半分にできない。そのために、各単結晶
シリコン薄膜のつなぎ目部における透過光量とつなぎ目
以外の箇所における透過光量とが異なることになり、例
えば視野角によって表示むら等が発生する。したがっ
て、パネルの輝度,精細度,視野角を確保するのに技術的
に困難なのである。
【００１２】また、従来例１および従来例２に開示され
た単結晶シリコン薄膜に形成されたＴＦＴアレイをパネ
ル用基板に転写する方法は、単結晶シリコン薄膜上のＴ
ＦＴ数とパネル用基板上のＴＦＴ数とが１：１の関係に
在り、パネル用基板に直接ＴＦＴアレイを作り込む方法
に比べて工数が転写プロセス分だけ増加することにな
り、コストがアップするという問題がある。
【００１３】また、従来例２に開示されている基板上に
密に形成したディバイスを粗に配置し直す転写方法は、
伸縮性基板の伸長時の不動点(支点)がディバイスチップ
の接着面のどの位置になるかによって、ディバイス位置
が最小でチップサイズ(≧２０μm)だけずれるという本
質的な問題を抱えている。そのために、ディバイスチッ
プ毎の精密位置制御が不可欠になる。したがって、少な
くとも１μm程度の位置合わせ精度が必要な高精細ＴＦ
Ｔアレイパネルの形成には、ＴＦＴディバイスチップ毎
の位置計測と制御を含む位置合わせに多大な時間を要す
る。さらに、熱膨張係数の大きな樹脂フィルムへの転写
の場合には、位置決め前後の温度/応力変動によって位
置合わせ精度が損なわれ易い。以上の理由から、量産技
術として採用することには極めて大きな問題がある。
【００１４】そこで、この発明の目的は、製造コストの
大幅な削減を可能にする表示用トランジスタアレイパネ
ルの形成方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明の表示用トランジスタアレイパ
ネルの形成方法は、基板上に,画素の一方向への配列ピ
ッチｄxを２以上の自然数ｍで除したｄx/ｍのピッチ,お
よび,他方向への配列ピッチｄyを２以上の自然数ｎで除
したｄy/ｎのピッチで素子を設ける工程と、上記基板上
に設けられた素子のうち,上記画素の配列ピッチｄx,ｄy
に対応する素子のみを,フォトマスクを用いた選択露光
によって選択的に他の基板に転写する工程を備えたこと
を特徴としている。
【００１６】上記構成によれば、最終的に表示用トラン
ジスタアレイに形成される画素数の(ｍ×ｎ)倍の素子が
基板上に設けられている。したがって、上記素子が設け
られた１枚の基板から(ｍ×ｎ)枚の表示用トランジスタ
アレイパネルを形成することが可能となり、上記素子を
形成する場合のコストが１/(ｍ×ｎ)に低減される。
【００１７】さらに、上記構成によれば、上記素子が設
けられた１枚の基板から他の基板上への素子の選択転写
を(ｍ×ｎ)回繰り返すことによって、上記素子の一方向
への配列ピッチがｄxであり、他方向への配列ピッチが
ｄyであると共に、上記素子が形成設けられていた基板
の大きさの(ｍ×ｎ)倍の大きさの上記他の基板が得られ
る。こうして、上記素子の形成に要する材料費が低減さ
れる。
【００１８】また、請求項２に係る発明の表示用トラン
ジスタアレイパネルの形成方法は、第１の基板上に,画
素の一方向への配列ピッチｄxを２以上の自然数ｍで除
したｄx/ｍのピッチ,および,他方向への配列ピッチｄy
を２以上の自然数ｎで除したｄy/ｎのピッチで素子を形
成する工程と、上記第１の基板上に形成された素子を第
２の基板上に全体転写する工程と、上記第１の基板を除
去して上記素子を上記第２の基板上に孤立配列させる工
程と、記第２の基板上に転写された素子のうち,上記画
素の配列ピッチｄx,ｄyに対応する素子のみを,フォトマ
スクを用いた選択露光によって選択的に表示用トランジ
スタアレイ用の第３の基板に転写する工程を備えたこと
を特徴としている。
【００１９】上記構成によれば、最終的に表示用トラン
ジスタアレイ用の第３の基板上に形成される画素数の
(ｍ×ｎ)倍の素子が、第１の基板上に形成されている。
したがって、上記素子が形成された１枚の第１の基板か
ら(ｍ×ｎ)枚の第３の基板を形成することが可能とな
り、上記第１の基板上への素子形成コストが１/(ｍ×
ｎ)に低減される。
【００２０】また、請求項３に係る発明は、請求項１あ
るいは請求項２に係る発明の表示用トランジスタアレイ
パネルの形成方法において、上記素子が選択転写される
基板上の位置には、上記素子が嵌合される凹部が形成さ
れていることを特徴としている。
【００２１】上記構成によれば、上記素子が選択転写さ
れる基板上の位置には凹部が形成されているので、上記
凹部に接着剤層を形成することによって、上記素子の選
択転写が更に容易に行われる。
【００２２】また、請求項４に係る発明は、請求項１あ
るいは請求項２に係る発明の表示用トランジスタアレイ
パネルの形成方法において、上記素子が選択転写される
基板上の位置には、接着剤層が選択的に形成されている
ことを特徴としている。
【００２３】上記構成によれば、上記素子が選択転写さ
れる基板上の位置に接着剤層が選択的に形成されている
ので、上記素子の選択転写が更に容易に行われる。
【００２４】また、請求項５に係る発明は、請求項１あ
るいは請求項２に係る発明の表示用トランジスタアレイ
パネルの形成方法において、上記素子は順スタガ型のＴ
ＦＴであることを特徴としている。
【００２５】上記構成によれば、基板上への順スタガ型
ＴＦＴの形成コストが１/(ｍ×ｎ)に低減される。
【００２６】また、請求項６に係る発明は、請求項１あ
るいは請求項２に係る発明の表示用トランジスタアレイ
パネルの形成方法において、上記素子は逆スタガ型のＴ
ＦＴであることを特徴としている。
【００２７】上記構成によれば、上記基板上への逆スタ
ガ型ＴＦＴの形成コストが１/(ｍ×ｎ)に低減される。
【００２８】また、請求項７に係る発明は、請求項１あ
るいは請求項２に係る発明の表示用トランジスタアレイ
パネルの形成方法において、上記素子はコプレーナ型の
ＴＦＴであることを特徴としている。
【００２９】上記構成によれば、上記基板上へのコプレ
ーナ型ＴＦＴの形成コストが１/(ｍ×ｎ)に低減され
る。
【００３０】また、請求項８に係る発明は、請求項５乃
至請求項７の何れか一つに係る発明の表示用トランジス
タアレイパネルの形成方法において、上記素子は配線交
差部をも含んでいることを特徴としている。
【００３１】上記構成によれば、上記基板上への配線交
差部をも含むＴＦＴの形成コストが１/（ｍ×ｎ）に低
減される。
【００３２】また、請求項９に係る発明は、請求項２に
係る発明の表示用トランジスタアレイパネルの形成方法
において、上記第１の基板はシリコン基板であることを
特徴としている。
【００３３】上記構成によれば、上記第１の基板はシリ
コン基板であるから上記素子を高密度に形成できる。し
たがって、上記自然数ｍ,ｎを容易に大きくすることが
可能となり、上記第１の基板上への素子形成コストが大
幅に低減される。
【００３４】また、請求項１０に係る発明は、請求項２
に係る発明の表示用トランジスタアレイパネルの形成方
法において、上記第１の基板はガラス基板であることを
特徴としている。
【００３５】上記構成によれば、上記第１の基板はガラ
ス基板であるから、大型の第１の基板の形成が可能とな
り、大型の表示用トランジスタアレイパネルが容易に形
成される。
【００３６】また、請求項１１に係る発明は、請求項２
に係る発明の表示用トランジスタアレイパネルの形成方
法において、上記第１の基板上の素子の上記第２の基板
上への全体転写は,光によって接着力が低下する接着剤
によって行い、上記第２の基板上の素子の上記第３の基
板上への選択転写は,上記第２の基板の裏面から上記画
素の配列ピッチｄx,ｄyに対応する素子の箇所への上記
フォトマスクを用いた選択露光によって転写の対象とな
る素子のみを選択的に上記第２の基板から剥離すること
によって行うことを特徴としている。
【００３７】上記構成によれば、光によって接着力が低
下する接着剤の塗布および上記第２の基板の裏面からの
フォトマスクを用いた光の選択照射という簡単な方法に
よって、上記第２の基板上の素子の上記第３の基板上へ
の選択転写が行われる。
【００３８】また、請求項１２に係る発明は、請求項２
に係る発明の表示用トランジスタアレイパネルの形成方
法において、上記第１の基板上にフッ化水素酸に対して
耐性を有する透明絶縁膜を形成し、この透明絶縁膜上に
上記素子を形成することを特徴としている。
【００３９】上記構成によれば、上記第１の基板の除去
に際して、エッチャントとしてフッ化水素酸が使用され
た場合に、フッ化水素酸に対して耐性を有する透明絶縁
膜の存在によって上記素子が保護される。
【００４０】また、請求項１３に係る発明は、請求項１
２に係る発明の表示用トランジスタアレイパネルの形成
方法において、上記フッ化水素酸に対して耐性を有する
透明絶縁膜は、酸化タンタル膜あるいはダイヤモンド膜
の何れ一方であることを特徴としている。
【００４１】上記構成によれば、上記第１の基板除去用
のエッチャントとしてフッ化水素酸が使用された場合
に、酸化タンタル膜あるいはダイヤモンド膜の何れ一方
の存在によって上記素子が確実に保護される。
【００４２】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
【００４３】＜第１実施の形態＞図１および図２は、本
実施の形態の表示用トランジスタアレイパネルの形成方
法における手順を示す図である。本実施の形態において
は、第１の基板としてシリコン(Ｓi)基板を用いてい
る。
【００４４】図１(a)に示すように、上記第１の基板と
してのＳi基板４１上に透明絶縁膜としてＳi酸化膜４２
を形成した後、ｉ線スパッタを用いたフォトプロセスを
含む公知の素子形成プロセスを行って、ＴＦＴ素子４３
を素子分離溝４４を隔てて所定のピッチで形成する。こ
こで、上記ピッチは、目的とする表示用トランジスタア
レイパネルの画素ドットの配列ピッチｄx,ｄyを、「２」
以上の自然数ｍ,ｎで除した値ｄx/ｍ,ｄy/ｎである。ま
た、形成するＴＦＴ素子４３は、例えばＴＦＴと周辺電
極配線の一部を含むものであるが、画素電極は含まな
い。尚、形成するＴＦＴの構造については後に詳述す
る。
【００４５】次に、図１(b)に示すように、上記ＴＦＴ
素子４３側にＵＶ剥離樹脂４６を塗布し、第２の基板で
ある光透過性基板としてのガラス基板４５を張り付け
る。ここで、ＵＶ剥離樹脂４６としては、シリコン(メ
タ)アクリレート添加のアクリル系樹脂や紫外線照射で
接着力が低下するＵＶ硬化型粘着剤等を用いる。次に、
図１(c)に示すように、Ｓi基板(第１の基板)４１をＫＯ
Ｈでエッチング除去した後に、ＴＦＴ素子分離溝４４の
箇所のＳi酸化膜４２に対してＴＦＴ素子分離エッチン
グを行って個々のＴＦＴ素子４３を孤立した状態にす
る。
【００４６】次に、図１(d)に示すように、ＴＦＴパネ
ル用の第３の基板であるガラス基板４７に接着樹脂４８
を塗布したものを、アライメントを行いつつガラス基板
(第２の基板)４５に近接させる。そして、フォトマスク
４９を用いて、接着樹脂４８における転写の対象となる
(後に画素を構成する)ＴＦＴ素子４３の箇所に位置する
部分を紫外線５０を照射して半硬化させて接着性を高
め、その半硬化部分５１を転写対象のＴＦＴ素子４３に
押し付けてガラス基板(第３の基板)４７を貼り合わせ
る。尚、接着樹脂４８としては、例えばアクリレート系
のＵＶ硬化樹脂やＵＶ硬化エポキシ系樹脂等を用いる。
【００４７】また、上記第３の基板を貼り合わせる方法
として、図２(d')に示す方法を用いても差し支えない。
すなわち、第３の基板５５における転写対象のＴＦＴ素
子４３の箇所に位置する部分を、例えばＣＦ4やＣＨＦ3
を用いたドライエッチ(ＲＩＥ)によって、ＴＦＴ素子４
３のチップが入るサイズの凹部５６を形成し、この凹部
５６のみに予め接着樹脂５７を塗布しておく。そして、
凹部５６に転写対象のＴＦＴ素子４３を嵌合して第３の
基板５５を貼り合わせるのである。
【００４８】次に、図２(e)に示すように、フォトマス
ク６１を用いて、ガラス基板４５(第２の基板：光透過
性基板)側から、ＵＶ剥離樹脂４６における転写対象の
ＴＦＴ素子４３の箇所の部分に紫外線６２を選択的に照
射して、ＵＶ剥離樹脂４６の接着力を低下させてＴＦＴ
素子４３との密着性を低減させる。
【００４９】以上の処理によって、上記転写対象のＴＦ
Ｔ素子４３は隣接しているＴＦＴ素子４３とは孤立して
おり、ガラス基板(第２の基板)４５との間のＵＶ剥離樹
脂４６は接着力が低下している。したがって、図２(f)
に示すように、パネル用のガラス基板(第３の基板)４７
に転写対象のＴＦＴ素子４３のみが移し取られる(転写
接着)される。そして、未露光のＴＦＴ素子４３は、ガ
ラス基板(第３の基板)４７に転写接着されない。尚、未
露光の接着樹脂４８は選択転写後に除去しておく。
【００５０】最後に、受動素子部形成プロセスを行う。
この受動素子部形成プロセスでは、図３に示すように、
上記パネル用のガラス基板(第３の基板)４７上に画素ド
ットの配列ピッチｄx,ｄyで転写接着されたＴＦＴ素子
４３に、データ信号線６５に接続するためのソース電極
配線６６,走査信号線６７に接続するためのゲート電極
配線６８およびドレイン電極配線６９を配線する。さら
に、ドレイン電極配線６９に接続される液晶駆動用の画
素電極７０を形成する。その場合の配線間絶縁膜とし
て、例えばポリイミド膜を用いる。そして、上述の図１
(c)におけるＴＦＴ素子分離エッチング等の際にＴＦＴ
素子４３を保護するためにＴＦＴ素子４３を覆って形成
されている例えばＳi酸化膜(図示せず)に、電極接続用
のコンタクトホールを穴あけエッチングで形成する。そ
して、ガラス基板(第３の基板)４７上のデータ信号線６
５や走査信号線６７とＴＦＴ素子４３の電極との接続等
を行う。
【００５１】こうして、図４に示すような表示用トラン
ジスタアレイパネルが形成される。尚、７１はカラーフ
ィルタガラス基板であり、７２はＲＧＢのカラーフィル
タである。また、上記配線６５〜６９および画素電極７
０は、ＴＦＴ素子４３が転写接着される前に、予めガラ
ス基板(第３の基板)４７上に形成しておいても構わな
い。
【００５２】従来より、表示用トランジスタアレイパネ
ルに採用されているＴＦＴ素子の構造として、順スタガ
構造,逆スタガ構造およびコプレーナ構造の３種類があ
る。図５は順スタガＴＦＴの構造の一例を示し、図５
(a)は断面図であり、図５(b)は平面図である。順スタガ
ＴＦＴでは、ゲート電極８１が、ソース電極８２下のオ
ーミック・コンタクト層８３とドレイン電極８４下のオ
ーミック・コンタクト層８５とに接続するチャネル層８
６の上側に、ゲート絶縁膜８７を介して形成されてい
る。尚、８９は、上記選択転写後の配線プロセスにおい
てＳi酸化膜８８に形成されるゲート電極７１に対する
コンタクトホールである。同様に、９０はソース電極８
２に対するコンタクトホールであり、９１はドレイン電
極８４に対するコンタクトホールである。
【００５３】また、図６は、上記逆スタガＴＦＴの構造
の一例の断面図を示す。逆スタガＴＦＴでは、ゲート電
極１０１が、ソース電極１０２とドレイン電極１０３と
に接続するチャネル層１０４の下側に、ゲート絶縁膜１
０５及び金属酸化膜１０６を介して形成されている。
尚、１０７,１０８はオーミック・コンタクト層であり、
１１０はＳi酸化膜１０９に形成されたソース電極１０
２に対するコンタクトホールであり、１１１はドレイン
電極１０３に対するコンタクトホールである。
【００５４】また、図７は、上記コプレーナＴＦＴの構
造の断面図を示す。コプレーナＴＦＴでは、ゲート電極
１２１が、ソース電極１２２とドレイン電極１２３とを
接続するオーミック・コンタクト層１２４の中間部に形
成されるチャネル層１２５の上側に、ゲート絶縁膜１２
６を介して形成されている。尚、１２８はＳi酸化膜１
２７に形成されたソース電極１２２に対するコンタクト
ホールであり、１２９はドレイン電極１２３に対するコ
ンタクトホールである。
【００５５】上記順スタガＴＦＴ,逆スタガＴＦＴおよ
びコプレーナＴＦＴの何れの場合にも、ガラス基板(第
２の基板)４５への全体転写後におけるＮaＯＨ(水酸化
ナトリウム)あるいはＫＯＨをエッチャントとしたＳi基
板(第１の基板)４１への選択エッチングを行う際に、上
記エッチャントに耐性のあるＳi酸化膜４２でＴＦＴが
保護される構成になっている。したがって、何れの構成
の場合も、本実施の形態の表示用トランジスタアレイパ
ネルの形成方法が適用可能である。尚、上記保護膜４２
は、Ｓi酸化膜に限定されるものではなく、第１の基板
に対する選択エッチング時に使用されるエッチャントに
対して耐性を有する膜であればよい。例えば、第１の基
板がガラス基板である場合には、エッチャントとしての
フッ化水素酸に対して耐性を有する酸化タンタル膜ある
いはダイアモンド膜を上記保護膜として上記ガラス基板
とＴＦＴとの間に形成すればよい。尚、上記保護膜は、
上記第１の基板とＴＦＴとの間のみならず、図５〜図７
に示すように、ＴＦＴの表面および側面にも形成するこ
とが望ましい。
【００５６】尚、図８は、図６に示す逆スタガＴＦＴに
おけるソース電極１０２に接続されたソース電極配線１
１５とゲート電極配線１１６との交差部１１５の断面図
である。このようなソース電極配線１１５とゲート電極
配線１１６との交差部１１５も、ＴＦＴ素子４３に含め
て、第３の基板４７上に選択転写することが可能であ
る。
【００５７】上述のように、本実施の形態においては、
Ｓi基板で成る第１の基板４１上にＴＦＴ素子４３を素
子分離溝４４を隔ててピッチｄx/ｍ,ｄy/ｎで形成す
る。ここで、ｄx,ｄyは画素ドットの配列ピッチであ
り、ｍ,ｎは「２」以上の自然数である。そして、ＴＦＴ
素子４３側にＵＶ剥離樹脂４６で第２の基板４５を張り
付けた後、第１の基板４１をエッチング除去し、ＴＦＴ
素子分離エッチングを行って各ＴＦＴ素子４３を分離さ
せる。そして、第３の基板４７に接着樹脂４８で転写対
象のＴＦＴ素子４３のみを選択的に接着させ、第２の基
板４５側から転写対象のＴＦＴ素子４３の箇所に紫外線
６２を選択的に照射してＵＶ剥離樹脂４６の接着力を低
下させて、転写対象の(つまり、画素を構成する)ＴＦＴ
素子４３のみを第３の基板４７に選択転写するのであ
る。
【００５８】したがって、上記第２の基板４５上のＴＦ
Ｔ素子４３のピッチｄx/ｍ,ｄy/ｎの第３の基板４７上
でのピッチｄx,ｄyへの拡大を、従来例２の如く伸縮性
基板を用いる転写方法に比して正確に行うことができ
る。したがって、１枚の第２の基板４５を用いて、この
第２の基板４５から第３の基板(パネル用基板)４７への
選択転写を、第２の基板４５をｘ方向へｄx/ｍあるいは
ｙ方向へｄy/ｎだけ移動させながら(ｍ×ｎ)枚の第３の
基板４７に対して行うことによって、第１の基板４１を
１枚作成すれば、(ｍ×ｎ)枚のパネル用基板４７に対し
て同一の選択転写を行うことができる。すなわち、本実
施の形態によれば、第１の基板４１上にＴＦＴ素子４３
を形成するコストを概略１/(ｍ×ｎ)にできる。
【００５９】このように、本実施の形態によれば、表示
用トランジスタアレイパネルとして必要な画素数のｍ,
ｎ倍のＴＦＴ素子を第１の基板４１上に形成することが
可能となる。したがって、必要画素数と第１の基板上の
ＴＦＴ素子数とが同数の従来の表示用トランジスタアレ
イパネルの形成方法に比して、第１の基板４１に形成す
るＴＦＴ素子密度を１０倍〜１００倍にできる。したが
って、表示用トランジスタアレイパネル製造設備におけ
るイニシャルコストの約３０％を占める成膜工程設備お
よび約２６％を占めるフォト工程設備のスループット
を、実質的に１０倍〜１００倍程度向上させることがで
きる。また、ＴＦＴ素子４３の形成に要する材料費も１
/１０〜１/１００に低減できる。結果として、表示用ト
ランジスタアレイパネルの製造コストの大幅な削減が可
能となるのである。
【００６０】ところで、上記第１の基板４１としてＳi
基板を用いた場合には、基板サイズに制限があるものの
ＴＦＴ素子を高密度に形成できる。そこで、以下のよう
にして、上記基板サイズの制限を超えたサイズの第３の
基板４７を形成することができる。すなわち、ＴＦＴ素
子４３が高密度で形成されたＳi基板(第１の基板)４１
を複数枚形成する。そして、この複数枚のＳi基板(第１
の基板)４１の位置をずらして第２の基板４５に全体転
写することによって、ＴＦＴ素子４３が高密度で転写さ
れた(つまり、自然数ｍ,ｎが大きい)第２の基板４５を
形成するのである。
【００６１】上記ガラス基板(第２の基板)４５に、複数
枚のＳi基板(第１の基板)４１上のＴＦＴ素子４３を転
写する場合には、図１(a)〜図１(c)に示す第１の基板４
１から第２の基板４５への転写プロセスに従って、１枚
の第１の基板４１毎にアライメントしつつ第１の基板４
１の枚数だけ転写を繰り返して行えばよい。こうするこ
とによって、複数枚の第１の基板４１上のＴＦＴ素子４
３を１０μm以下の間隔で第２の基板４５上に転写する
ことが可能となる。従来例１の如く、複数枚の第１の基
板を第２の基板上に敷き詰める方法の場合には、第１の
基板形成時のダイシング加工精度や第２の基板への接着
加工精度の点で、各素子を１０μm以下の間隔で配列す
ることは一般には困難である。ところが、本実施の形態
の場合には、第１の基板４１の枚数だけ第２の基板４５
への転写を繰り返せば、ＴＦＴ素子４３を１０μm以下
の間隔で第２の基板４５上に配列することは簡単にでき
るのである。
【００６２】上述の場合、上記第１の基板４１から第２
の基板４５への全体転写の回数が増加する。しかしなが
ら、ＴＦＴ素子４３は高密度に形成されているために自
然数ｍ,ｎの値は大きく、１枚の第２の基板４５から多
数の第３の基板４７を形成できる。したがって、上記全
体転写によるコストアップを埋めて、尚且つコストダウ
ンを図ることができるのである。
【００６３】尚、上記実施の形態においては、紫外線に
対するＵＶ剥離樹脂の性質を利用して選択転写を行って
いる。しかしながら、この発明はこれに限定されるもの
ではなく、例えば、転写側の基板の一方側,他方側ある
いは両側からの静電引力や電磁力を利用して選択転写を
行っても差し支えない。
【００６４】＜第２実施の形態＞図９は、本実施の形態
の表示用トランジスタアレイパネルの形成方法における
手順を示す図である。本実施の形態においては、第１の
基板としてガラス基板を用いている。
【００６５】図９(a)に示すように、上記第１の基板と
してのガラス基板１３１上に、例えばＳi膜１３２とＳi
窒化膜(あるいはＳi酸化膜)１３３との２層構造で成る
犠牲層１３４を形成する。そうした後、ｉ線スパッタを
用いたフォトプロセスを含む公知の素子形成プロセスを
行って、ＴＦＴ素子１３５を素子分離溝１３６を隔てて
所定のピッチで形成する。ここで、上記ピッチは、目的
とする表示用トランジスタアレイパネルの画素ドットの
配列ピッチｄx,ｄyを、「２」以上の自然数ｍ,ｎで除した
値ｄx/ｍ,ｄy/ｎである。また、形成するＴＦＴ素子１
３５は、例えばＴＦＴと周辺電極配線の一部を含むもの
であるが、画素電極は含まない。尚、形成するＴＦＴの
構造は、上述の順スタガＴＦＴ,逆スタガＴＦＴおよび
コプレーナＴＦＴの何れかである。
【００６６】次に、図９(b)に示すように、上記ＴＦＴ
素子１３５側にＵＶ剥離樹脂１３７を塗布し、第２の基
板である光透過性基板としてのガラス基板１３８を張り
付ける。次に、図９(c)に示すように、例えばバッファ
フッ酸等のＳiとの選択比が大きな選択エッチング液１
３９を、真空吸入法によってＴＦＴ素子分離溝１３６に
均一に充填する。こうして、犠牲層１３４におけるＳi
窒化膜(あるいはＳi酸化膜)１３３のみを選択エッチン
グして除去する。
【００６７】次に、図９(d)に示すように、上記ガラス
基板(第１の基板)１３１を取り外して、各ＴＦＴ素子１
３５をガラス基板(第２の基板)１３８上に孤立した状態
にする。
【００６８】以下、第１実施の形態における図１(d)〜
図２(f)に示す手順によって、ＴＦＴパネル用の第３の
基板であるガラス基板の張り合わせ、ガラス基板(第２
の基板)１３８上のＴＦＴ素子１３５の第３の基板(パネ
ル用基板)上への選択転写を行うのである。
【００６９】上述のように、本実施の形態においては、
上記ガラス基板(第１の基板)１３１上に、Ｓi膜１３２
とＳi窒化膜(またはＳi酸化膜)１３３とで成る犠牲層１
２４を介してＴＦＴ素子１３５を素子分離溝１３６を隔
てて、ピッチｄx/ｍ,ｄy/ｎで形成する。ここで、ｄx,
ｄyは画素ドットの配列ピッチであり、ｍ,ｎは「２」以上
の自然数である。そして、ＴＦＴ素子１３５側にＵＶ剥
離樹脂１３７で第２の基板１３８を張り付けた後、Ｓi
との選択比が大きな選択エッチング液１３９を真空吸入
法でＴＦＴ素子分離溝１３６に充填して犠牲層１３４の
Ｓi窒化膜(あるいはＳi酸化膜)１３３のみを選択エッチ
ングし、ガラス基板(第１の基板)１３１を除去する。そ
うした後、第１実施の形態と同様にして、転写対象の
(つまり、画素を構成する)ＴＦＴ素子１３５のみを第３
の基板に選択転写するのである。
【００７０】したがって、第１実施の形態と同じ効果を
奏する表示用トランジスタアレイパネルの形成方法を、
ガラス基板を上記第１の基板とする場合にも適用でき
る。ところで、第１の基板１３１としてガラス基板を用
いた場合には、通常は基板サイズに制限は無く大型の基
板を形成できる。したがって、ｄx/ｍ,ｄy/ｎのピッチ
でＴＦＴ素子１３５が形成された大型のガラス基板(第
１の基板)１３１を形成することによって、大型の表示
用トランジスタアレイパネルを容易に形成できるのであ
る。
【００７１】そして、本実施の形態においても、１枚の
第２の基板１３８を用いて、この第２の基板１３８から
第３の基板(パネル用基板)への選択転写を、第２の基板
１３８をｘ方向へｄx/ｍあるいはｙ方向へｄy/ｎだけ移
動させながら(ｍ×ｎ)枚の第３の基板に対して行うこと
によって、第１の基板１３１を１枚作成すれば、(ｍ×
ｎ)枚のパネル用基板に同一の選択転写を行うことがで
きる。すなわち、本実施の形態によれば、第１の基板１
３１上にＴＦＴ素子１３５を形成するコストを概略１/
(ｍ×ｎ)にできるのである。
【００７２】例えば、１３.３インチＸＧＡ(Extended G
raphics Array)−ＬＣＤ(液晶ディスプレイ)パネルに適
用した場合には、パネルサイズ２０３×２７０＝５４,
８１０mm2の中にＲＧＢ合計で７６８×１０２４＝２,３
５９,３００個のＴＦＴ素子を内蔵しており、ＴＦＴ素
子１３５の縦横夫々の配列ピッチｎは、概略８８μm,２
６４μmである。ここで、ｍ＝４,ｎ＝１２を選択して第
１の基板１３１上へのＴＦＴ素子１３５の配列ピッチを
２２μmとした場合には、ＴＦＴ素子１３５が全体転写
された第２の基板１３８上のＴＦＴ素子１３５の配列ピ
ッチは、表示用ＬＣＤパネルに比して縦４倍,横１２倍
であるために、１枚の第２の基板１２８から４×１２＝
４８枚の表示用ＬＣＤパネルを形成できる。したがっ
て、プロセスコストの大幅な削減を図ることができるの
である。
【００７３】こうして、本実施の形態においても、第１
実施の形態と同様に、表示用トランジスタアレイパネル
製造設備におけるイニシャルコストの約３０％を占める
成膜工程設備および約２６％を占めるフォト工程設備の
スループットを、実質的に１０倍〜１００倍程度向上さ
せることができる。また、ＴＦＴ素子４３の形成に要す
る材料費も１/１０〜１/１００に低減できる。結果とし
て、表示用トランジスタアレイパネルの製造コストの大
幅な削減が可能となるのである。
【００７４】＜第３実施の形態＞上記各実施の形態にお
いては、一つの基板上のＴＦＴ素子の他の基板への選択
転写を、第２の基板４５,１３８から第３の基板４７へ
の転写に適用している。しかしながら、上記選択転写
は、第１の基板から第２の基板への転写に適用すること
も可能である。
【００７５】すなわち、第１実施の形態における図１
(a)あるいは第２実施の形態における図９(a)と同様にし
て、第１の基板上に、画素の一方向への配列ピッチｄx
および他方向への配列ピッチｄyを「２」以上の自然数ｍ,
ｎで除した値ｄx/ｍ,ｄy/ｎのピッチで第１の基板上に
ＴＦＴ素子を１枚形成する。そして、上記１枚の第１の
基板から上記第２の基板上へのＴＦＴ素子の選択転写
を、アライメントを行って(ｍ×ｎ)回繰り返す。こうし
て、上記ＴＦＴ素子の上記一方向への配列ピッチがｄx
であり、他方向への配列ピッチがｄyであり、且つ、上
記第１の基板の大きさの(ｍ×ｎ)倍の大きさの第２の基
板を得るのである。以後は、この第２の基板上のＴＦＴ
素子を第３の基板上に全体転写すればよい。
【００７６】こうすることによって、上記第１の基板が
基板サイズに制限のあるＳi基板である場合でも、上記
制限を越えた大きさの表示用トランジスタアレイパネル
の形成が可能となるのである。上記第１の基板は、Ｓi
基板に限らずガラス基板であっても差し支えない。
【００７７】尚、本実施の形態を適用する場合には、上
記第１の基板とＴＦＴ素子との間に形成される透明絶縁
膜下に、例えば、紫外線照射で接着力が低下するＵＶ硬
化型粘着剤等を形成して、上記第１の基板からＴＦＴ素
子を選択的に剥離可能にする必要がある。また、場合に
よっては、第３の基板への全体転写は無くとも構わな
い。
【００７８】
【発明の効果】以上より明らかなように、請求項１に係
る発明の表示用トランジスタアレイパネルの形成方法
は、画素の一方向への配列ピッチｄx及び他方向への配
列ピッチｄyを２以上の自然数ｍ,ｎで除したｄx/ｍ,ｄy
/ｎのピッチで基板上に素子を設ける工程と、上記基板
上に設けられた素子のうち上記画素の配列ピッチｄx,ｄ
yに対応する素子のみをフォトマスクを用いた選択露光
によって選択的に他の基板に転写する工程を備えたの
で、転写元の基板上には、表示用トランジスタアレイパ
ネルに形成される画素数の(ｍ×ｎ)倍の素子が設けられ
ている。したがって、上記転写元の１枚の基板から(ｍ
×ｎ)枚の表示用トランジスタアレイパネルを形成する
ことができる。
【００７９】すなわち、この発明によれば、基板上への
素子形成コストを、基板上に形成される素子数と上記画
素数とが同数である従来の表示用トランジスタアレイパ
ネルの形成方法に比較して１/(ｍ×ｎ)に低減できる。
したがって、表示用トランジスタアレイパネル製造設備
におけるイニシャルコストの約３０％を占める成膜工程
設備および約２６％を占めるフォト工程設備のスループ
ットを、実質的に(ｍ×ｎ)倍に向上させることができ
る。また、上記素子の形成に要する材料費を１/(ｍ×
ｎ)に低減できる。結果として、表示用トランジスタア
レイパネルの製造コストの大幅な削減が可能となるので
ある。
【００８０】さらに、上記素子が設けられた１枚の基板
から他の基板上への素子の選択転写を(ｍ×ｎ)回繰り返
すことによって、上記素子の一方向への配列ピッチがｄ
xであり、他方向への配列ピッチがｄyであると共に、上
記転写元の基板の大きさの（ｍ×ｎ)倍の大きさの表示
用トランジタアレイパネルを得ることができる。したが
って、この場合には、上記従来の表示用トランジスタア
レイパネルの形成方法によって同じ大きさの表示用トラ
ンジスタアレイパネルを形成する場合に比較して、上記
素子の形成に要する材料費を低減できる。
【００８１】また、請求項２に係る発明の表示用トラン
ジスタアレイパネルの形成方法は、画素の一方向への配
列ピッチｄxおよび他方向への配列ピッチｄyを２以上の
自然数ｍ,ｎで除した値ｄx/ｍ,ｄy/ｎのピッチで第１の
基板上に素子を形成する工程と、上記第１の基板上に形
成された素子を第２の基板上に全体転写する工程と、上
記第１の基板を除去して上記素子を第２の基板上に孤立
配列させる工程と、記第２の基板上に転写された素子の
うち上記画素の配列ピッチｄx,ｄyに対応する素子のみ
をフォトマスクを用いた選択露光によって選択的に表示
用トランジスタアレイ用の第３の基板に転写する工程を
備えたので、上記第１の基板上には、表示用トランジス
タアレイ用の第３の基板に形成される画素数の（ｍ×
ｎ）倍の素子が形成されている。したがって、上記素子
が形成された１枚の第１の基板から(ｍ×ｎ)枚の第３の
基板を形成することができる。
【００８２】すなわち、この発明によれば、第１の基板
上への素子形成コストを、上記第１の基板上に形成され
る素子数と上記第３の基板に形成される画素数とが同数
である従来の表示用トランジスタアレイパネルの形成方
法に比較して１/(ｍ×ｎ)に低減できる。特に、上記第
１の基板がＳi基板である場合には、上記第１の基板上
に従来の１０倍〜１００倍の素子を形成することがで
き、表示用トランジスタアレイパネルの製造コストの大
幅な削減が可能となるのである。
【００８３】また、請求項３に係る発明の表示用トラン
ジスタアレイパネルの形成方法は、上記素子が選択転写
される基板上の位置には上記素子が嵌合される凹部が形
成されているので、上記凹部に接着剤層を形成すること
によって、上記素子の選択転写を更に容易に行うことが
できる。
【００８４】また、請求項４に係る発明の表示用トラン
ジスタアレイパネルの形成方法は、上記素子が選択転写
される基板上の位置に接着剤層が選択的に形成されてい
るので、上記素子の選択転写を更に容易に行うことがで
きる。
【００８５】また、請求項５に係る発明の表示用トラン
ジスタアレイパネルの形成方法における上記素子は順ス
タガ型のＴＦＴであるので、基板上への上記順スタガ型
ＴＦＴの形成コストを１/(ｍ×ｎ)に低減できる。
【００８６】また、請求項６に係る発明の表示用トラン
ジスタアレイパネルの形成方法における上記素子は逆ス
タガ型のＴＦＴであるので、基板上への上記逆スタガ型
ＴＦＴの形成コストを１/(ｍ×ｎ)に低減できる。
【００８７】また、請求項７に係る発明の表示用トラン
ジスタアレイパネルの形成方法における上記素子はコプ
レーナ型のＴＦＴであるので、基板上への上記コプレー
ナ型ＴＦＴの形成コストを１/(ｍ×ｎ)に低減できる。
【００８８】また、請求項８に係る発明の表示用トラン
ジスタアレイパネルの形成方法における上記素子は配線
交差部をも含んでいるので、基板上への上記配線交差部
をも含むＴＦＴの形成コストを１/(ｍ×ｎ)に低減でき
る。
【００８９】また、請求項９に係る発明の表示用トラン
ジスタアレイパネルの形成方法における上記第１の基板
はシリコン基板であるので上記素子を高密度に形成でき
る。したがって、上記自然数ｍ,ｎを容易に大きくする
ことが可能となり、上記第１の基板上への素子形成コス
トを大幅に低減できる。
【００９０】また、請求項１０に係る発明の表示用トラ
ンジスタアレイパネルの形成方法における上記第１の基
板はガラス基板であるので、上記第１の基板を大型に形
成できる。したがって、この発明によれば、上記第１の
基板上への素子形成コストを１/(ｍ×ｎ)に低減でき、
且つ、大型の表示用トランジスタアレイパネルを容易に
形成できる。
【００９１】また、請求項１１に係る発明の表示用トラ
ンジスタアレイパネルの形成方法では、上記第１の基板
上の素子の上記第２の基板上への全体転写を、光で接着
力が低下する接着剤によって行い、上記第２の基板上の
素子の上記第３の基板上への選択転写を、上記第２の基
板の裏面から転写対象の素子の箇所への上記フォトマス
クを用いた選択的な光照射によって行うので、上記接着
剤の塗布および上記第２の基板の裏面からの光の選択照
射という簡単な方法によって、上記第２の基板上の素子
の上記第３の基板上への選択転写を行うことできる。
【００９２】また、請求項１２に係る発明の表示用トラ
ンジスタアレイパネルの形成方法では、上記第１の基板
上にフッ化水素酸に対して耐性を有する透明絶縁膜を形
成しているので、上記第１の基板の除去に際してエッチ
ャントとしてフッ化水素酸を使用する場合に、上記透明
絶縁膜の存在によって上記素子を保護できる。
【００９３】また、請求項１３に係る発明の表示用トラ
ンジスタアレイパネルの形成方法では、上記フッ化水素
酸に対して耐性を有する透明絶縁膜は酸化タンタル膜あ
るいはダイヤモンド膜の何れ一方であるので、上記第１
の基板除去用のエッチャントとしてフッ化水素酸が使用
する場合に、酸化タンタル膜あるいはダイヤモンド膜の
何れ一方の存在によって上記素子を確実に保護できる。
【図面の簡単な説明】
【図１】この発明の表示用トランジスタアレイパネルの
形成方法における手順を示す図である。
【図２】図１に続く表示用トランジスタアレイパネルの
形成方法における手順を示す図である。
【図３】図２に続く受動素子部形成プロセスの説明図で
ある。
【図４】図１〜図３に示す形成方法によって形成された
表示用トランジスタアレイパネルの外観図である。
【図５】順スタガＴＦＴの構造を示す図である。
【図６】逆スタガＴＦＴの構造を示す図である。
【図７】コプレーナＴＦＴの構造を示す図である。
【図８】逆スタガＴＦＴにおけるソース電極配線とゲー
ト電極配線との交差部の断面図である。
【図９】図１とは異なる表示用トランジスタアレイパネ
ルの形成方法における手順の一部を示す図である。
【図１０】従来の表示用トランジスタアレイパネルの形
成方法において剥離層をエッチング除去して第１の基板
全体を除去する方法の手順を示す図である。
【図１１】従来の表示用トランジスタアレイパネルの形
成方法においてエッチバック工程によって第１の基板全
体を除去する方法の手順を示す図である。
【図１２】従来の表示用トランジスタアレイパネルの形
成方法において中間エッチストップ層を用いたシリコン
薄膜転写法の手順を示す図である。
【図１３】従来の表示用トランジスタアレイパネルの形
成方法においてＵＶ剥離両面テープを用いた転写方法の
手順を示す図である。
【図１４】従来の表示用トランジスタアレイパネルの形
成方法において基板上に密に形成したディバイスを粗に
配置し直す転写方法の手順を示す図である。
【符号の説明】
４１…Ｓi基板(第１の基板)、 ４２…Ｓi酸化
膜、４３,１２５…ＴＦＴ素子、 ４４,１２６
…素子分離溝、４５,１２８…ガラス基板(第２の基
板)、４６,１２７…ＵＶ剥離樹脂、 ４７,５５…
ガラス基板(第３の基板)、４８,５７…接着樹脂、
５０,６２…紫外線、６６…ソース電極配線、
６８…ゲート電極配線、６９…ドレイン電
極配線、 ７０…画素電極、１３１…ガラス基
板(第１の基板)、 １３２…Ｓi膜、１３３…Ｓi窒化膜
(あるいはＳi酸化膜)、１３４…犠牲層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/13 - 1/141 G09F 9/30 - 9/46 H01L 29/78

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に、画素の一方向への配列ピッチ
    ｄxを２以上の自然数ｍで除したｄx/ｍのピッチ、およ
    び、他方向への配列ピッチｄyを２以上の自然数ｎで除
    したｄy/ｎのピッチで素子を設ける工程と、 上記基板上に設けられた素子のうち、上記画素の配列ピ
    ッチｄｘ,ｄｙに対応する素子のみを、フォトマスクを
    用いた選択露光によって選択的に他の基板に転写する工
    程を備えたことを特徴とする表示用トランジスタアレイ
    パネルの形成方法。
  2. 【請求項２】 第１の基板上に、画素の一方向への配列
    ピッチｄxを２以上の自然数ｍで除したｄx/ｍのピッ
    チ、および、他方向への配列ピッチｄyを２以上の自然
    数ｎで除したｄy/ｎのピッチで素子を形成する工程と、 上記第１の基板上に形成された素子を第２の基板上に全
    体転写する工程と、 上記第１の基板を除去して、上記素子を上記第２の基板
    上に孤立配列させる工程と、 上記第２の基板上に転写された素子のうち、上記画素の
    配列ピッチｄx,ｄyに対応する素子のみを、フォトマス
    クを用いた選択露光によって選択的に表示用トランジス
    タアレイ用の第３の基板に転写する工程を備えたことを
    特徴とする表示用トランジスタアレイパネルの形成方
    法。
  3. 【請求項３】 請求項１あるいは請求項２に記載の表示
    用トランジスタアレイパネルの形成方法において、 上記素子が選択転写される基板上の位置には、上記素子
    が嵌合される凹部が形成されていることを特徴とする表
    示用トランジスタアレイパネルの形成方法。
  4. 【請求項４】 請求項１あるいは請求項２に記載の表示
    用トランジスタアレイパネルの形成方法において、 上記素子が選択転写される基板上の位置には、接着剤層
    が選択的に形成されていることを特徴とする表示用トラ
    ンジスタアレイパネルの形成方法。
  5. 【請求項５】 請求項１あるいは請求項２に記載の表示
    用トランジスタアレイパネルの形成方法において、 上記素子は、順スタガ型の薄膜トランジスタであること
    を特徴とする表示用トランジスタアレイパネルの形成方
    法。
  6. 【請求項６】 請求項１あるいは請求項２に記載の表示
    用トランジスタアレイパネルの形成方法において、 上記素子は、逆スタガ型の薄膜トランジスタであること
    を特徴とする表示用トランジスタアレイパネルの形成方
    法。
  7. 【請求項７】 請求項１あるいは請求項２に記載の表示
    用トランジスタアレイパネルの形成方法において、 上記素子は、コプレーナ型の薄膜トランジスタであるこ
    とを特徴とする表示用トランジスタアレイパネルの形成
    方法。
  8. 【請求項８】 請求項５乃至請求項７の何れか一つに記
    載の表示用トランジスタアレイパネルの形成方法におい
    て、 上記素子は、配線交差部をも含んでいることを特徴とす
    る表示用トランジスタアレイパネルの形成方法。
  9. 【請求項９】 請求項２に記載の表示用トランジスタア
    レイパネルの形成方法において、 上記第１の基板はシリコン基板であることを特徴とする
    表示用トランジスタアレイパネルの形成方法。
  10. 【請求項１０】 請求項２に記載の表示用トランジスタ
    アレイパネルの形成方法において、 上記第１の基板はガラス基板であることを特徴とする表
    示用トランジスタアレイパネルの形成方法。
  11. 【請求項１１】 請求項２に記載の表示用トランジスタ
    アレイパネルの形成方法において、 上記第１の基板上の素子の上記第２の基板上への全体転
    写は、光によって接着力が低下する接着剤によって行
    い、 上記第２の基板上の素子の上記第３の基板上への選択転
    写は、上記第２の基板の裏面から上記画素の配列ピッチ
    ｄx,ｄyに対応する素子の箇所への上記フォトマスクを
    用いた選択露光によって転写の対象となる素子のみを選
    択的に上記第２の基板から剥離することによって行うこ
    とを特徴とする表示用トランジスタアレイパネルの形成
    方法。
  12. 【請求項１２】 請求項２に記載の表示用トランジスタ
    アレイパネルの形成方法において、 上記第１の基板上にフッ化水素酸に対して耐性を有する
    透明絶縁膜を形成し、この透明絶縁膜上に上記素子を形
    成することを特徴とする表示用トランジスタアレイパネ
    ルの形成方法。
  13. 【請求項１３】 請求項１２に記載の表示用トランジス
    タアレイパネルの形成方法において、 上記フッ化水素酸に対して耐性を有する透明絶縁膜は、
    酸化タンタル膜あるいはダイヤモンド膜の何れ一方であ
    ることを特徴とする表示用トランジスタアレイパネルの
    形成方法。
JP31029997A 1997-11-12 1997-11-12 表示用トランジスタアレイパネルの形成方法 Expired - Fee Related JP3406207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31029997A JP3406207B2 (ja) 1997-11-12 1997-11-12 表示用トランジスタアレイパネルの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31029997A JP3406207B2 (ja) 1997-11-12 1997-11-12 表示用トランジスタアレイパネルの形成方法

Publications (2)

Publication Number Publication Date
JPH11142878A JPH11142878A (ja) 1999-05-28
JP3406207B2 true JP3406207B2 (ja) 2003-05-12

Family

ID=18003560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31029997A Expired - Fee Related JP3406207B2 (ja) 1997-11-12 1997-11-12 表示用トランジスタアレイパネルの形成方法

Country Status (1)

Country Link
JP (1) JP3406207B2 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070855A1 (ja) 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
KR20170117264A (ko) * 2016-04-12 2017-10-23 주식회사 지엔테크 디스플레이용 글래스 오염 방지막 및 이를 포함한 디스플레이용 글래스 마감장치

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047200A (ja) * 1998-07-31 2000-02-18 Hitachi Ltd 拡散反射板とそれを用いた液晶表示装置およびその製法
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001217411A (ja) * 2000-02-04 2001-08-10 Sharp Corp 電子部品およびその製造方法
JP2002026327A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 分割体の作製方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP2002062825A (ja) 2000-08-18 2002-02-28 Sony Corp 画像表示装置及びその製造方法
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP4461616B2 (ja) 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP4649745B2 (ja) 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP3994681B2 (ja) * 2001-04-11 2007-10-24 ソニー株式会社 素子の配列方法及び画像表示装置の製造方法
WO2002084631A1 (fr) 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP2002313914A (ja) 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) * 2001-04-18 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3608615B2 (ja) 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4701537B2 (ja) * 2001-05-16 2011-06-15 ソニー株式会社 素子の転写方法及び画像表示装置の製造方法
JP3747807B2 (ja) 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP3696131B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003029654A (ja) 2001-07-11 2003-01-31 Sony Corp 表示装置
TW586231B (en) * 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
JP2003045901A (ja) 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3682584B2 (ja) * 2001-08-06 2005-08-10 ソニー株式会社 発光素子の実装方法及び画像表示装置の製造方法
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4848606B2 (ja) * 2001-09-06 2011-12-28 ソニー株式会社 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003162231A (ja) * 2001-11-26 2003-06-06 Sony Corp 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP3956697B2 (ja) * 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP3980918B2 (ja) 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP4186502B2 (ja) * 2002-04-22 2008-11-26 ソニー株式会社 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
JP4411575B2 (ja) * 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
JP4757469B2 (ja) * 2002-05-17 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
US7242441B2 (en) 2002-06-10 2007-07-10 Seiko Epson Corporation Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method
JP3812500B2 (ja) 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP4748986B2 (ja) 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100365673C (zh) * 2002-11-19 2008-01-30 株式会社石川制作所 像素控制元件选择转印后的布线形成方法
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP4524992B2 (ja) * 2003-01-28 2010-08-18 セイコーエプソン株式会社 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP3946683B2 (ja) 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
JP4534491B2 (ja) * 2004-01-09 2010-09-01 ソニー株式会社 電子応用装置の製造方法およびマイクロロッドトランジスタのアッセンブリ方法
KR101572992B1 (ko) * 2004-06-04 2015-12-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
JP4882244B2 (ja) * 2005-03-01 2012-02-22 セイコーエプソン株式会社 転写方法、転写物の製造方法及び回路基板の製造方法
KR101278065B1 (ko) * 2006-09-12 2013-06-24 삼성디스플레이 주식회사 표시기판의 제조방법
US8085825B2 (en) 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
US8946683B2 (en) 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
TWI671811B (zh) 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
JP5590837B2 (ja) 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US8507359B2 (en) 2009-12-02 2013-08-13 Sharp Kabushiki Kaisha Semiconductor device, process for producing same, and display device
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011096265A1 (ja) * 2010-02-04 2011-08-11 シャープ株式会社 転写方法および半導体装置の製造方法並びに半導体装置
KR101724273B1 (ko) 2010-03-17 2017-04-07 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
WO2011126726A1 (en) 2010-03-29 2011-10-13 Semprius, Inc. Electrically bonded arrays of transfer printed active components
US8951888B2 (en) 2010-06-14 2015-02-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device, and method for fabricating display device
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
CN108389893A (zh) 2011-12-01 2018-08-10 伊利诺伊大学评议会 经设计以经历可编程转变的瞬态器件
EP2830492B1 (en) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois Appendage mountable electronic devices conformable to surfaces and method of making the same
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
JP2015126188A (ja) * 2013-12-27 2015-07-06 株式会社沖データ 半導体装置の製造方法、半導体装置、及び半導体複合装置
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
JP6438978B2 (ja) 2014-06-18 2018-12-19 エックス−セレプリント リミテッドＸ−Ｃｅｌｅｐｒｉｎｔ Ｌｉｍｉｔｅｄ マイクロ組立ｌｅｄディスプレイ
TWI659475B (zh) 2014-07-20 2019-05-11 愛爾蘭商艾克斯瑟樂普林特有限公司 用於微轉貼印刷之裝置及方法
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
KR102467420B1 (ko) 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
WO2017144573A1 (en) 2016-02-25 2017-08-31 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
KR20180075310A (ko) * 2016-12-26 2018-07-04 주식회사 엘지화학 마이크로 전기 소자의 전사 방법
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
KR102218988B1 (ko) * 2020-04-21 2021-02-23 (주)라이타이저 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
KR102321518B1 (ko) * 2021-02-08 2021-11-04 (주)라이타이저 감광성 수지를 이용한 led칩 전사 장치

Cited By (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070855A1 (ja) 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
US8759951B2 (en) 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8789573B2 (en) 2011-11-18 2014-07-29 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8552436B2 (en) 2011-11-18 2013-10-08 LuxVue Technology Corporation Light emitting diode structure
US8558243B2 (en) 2011-11-18 2013-10-15 LuxVue Technology Corporation Micro device array for transfer to a receiving substrate
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8686542B2 (en) 2012-07-06 2014-04-01 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US11837593B2 (en) 2012-07-30 2023-12-05 Apple Inc. Light emitting structure
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US9911722B2 (en) 2012-07-30 2018-03-06 Apple Inc. Method and structure for receiving a micro device
US11476239B2 (en) 2012-07-30 2022-10-18 Apple Inc. Light emitting structure
US10192858B2 (en) 2012-07-30 2019-01-29 Apple Inc. Light emitting structure
US9589944B2 (en) 2012-07-30 2017-03-07 Apple Inc. Method and structure for receiving a micro device
US9263627B2 (en) 2012-07-30 2016-02-16 LuxVue Technology Corporation Method and structure for receiving a micro device
US10510736B2 (en) 2012-07-30 2019-12-17 Apple Inc. Light emitting structure
US10833058B2 (en) 2012-07-30 2020-11-10 Apple Inc. Light emitting structure
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US8945968B2 (en) 2012-09-06 2015-02-03 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9511498B2 (en) 2012-09-07 2016-12-06 Apple Inc. Mass transfer tool
US10183401B2 (en) 2012-09-07 2019-01-22 Apple Inc. Mass transfer tool
US9741592B2 (en) 2012-09-24 2017-08-22 Apple Inc. Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US11011390B2 (en) 2012-09-24 2021-05-18 Apple Inc. Micro device stabilization post
US10424493B2 (en) 2012-09-24 2019-09-24 Apple Inc. Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US10784236B2 (en) 2012-12-10 2020-09-22 Apple Inc. Light emitting device reflective bank structure
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9343448B2 (en) 2012-12-10 2016-05-17 LuxVue Technology Corporation Active matrix emissive micro LED display
US9620487B2 (en) 2012-12-10 2017-04-11 Apple Inc. Light emitting device reflective bank structure
US10043784B2 (en) 2012-12-10 2018-08-07 Apple Inc. Light emitting device reflective bank structure
US11373986B2 (en) 2012-12-10 2022-06-28 Apple Inc. Light emitting device reflective bank structure
US9214494B2 (en) 2012-12-10 2015-12-15 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9559142B2 (en) 2012-12-10 2017-01-31 Apple Inc. Active matrix display panel with ground tie lines
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US11916048B2 (en) 2012-12-10 2024-02-27 Apple Inc. Light emitting device reflective bank structure
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US10043776B2 (en) 2012-12-14 2018-08-07 Apple Inc. Micro device transfer system with pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US10380952B2 (en) 2012-12-17 2019-08-13 Apple Inc. Smart pixel lighting and display microcontroller
US9626908B2 (en) 2012-12-17 2017-04-18 Apple Inc. Smart pixel lighting and display microcontroller
US10796648B2 (en) 2012-12-17 2020-10-06 Apple Inc. Smart pixel lighting and display microcontroller
US11837179B2 (en) 2012-12-17 2023-12-05 Apple Inc. Smart pixel lighting and display microcontroller
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9959815B2 (en) 2012-12-17 2018-05-01 Apple Inc. Smart pixel lighting and display microcontroller
US10022859B2 (en) 2013-02-25 2018-07-17 Apple Inc. Mass transfer tool manipulator assembly
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US11380862B2 (en) 2013-03-15 2022-07-05 Apple Inc. Light emitting diode display with redundancy scheme
US9865832B2 (en) 2013-03-15 2018-01-09 Apple Inc. Light emitting diode display with redundancy scheme
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US10964900B2 (en) 2013-03-15 2021-03-30 Apple Inc. Light emitting diode display with redundancy scheme
US11778842B2 (en) 2013-03-15 2023-10-03 Apple Inc. Light emitting diode display with redundancy scheme
US10411210B2 (en) 2013-03-15 2019-09-10 Apple Inc. Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US11004836B2 (en) 2013-06-17 2021-05-11 Apple Inc. Method for integrating a light emitting device
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9240397B2 (en) 2013-06-17 2016-01-19 LuxVue Technology Corporation Method for integrating a light emitting device
US10256221B2 (en) 2013-06-17 2019-04-09 Apple Inc. Method for integrating a light emitting device
US10573629B2 (en) 2013-06-17 2020-02-25 Apple Inc. Method for integrating a light emitting device
US11676952B2 (en) 2013-06-17 2023-06-13 Apple Inc. Method for integrating a light emitting device
US9570427B2 (en) 2013-06-17 2017-02-14 Apple Inc. Method for integrating a light emitting device
US9876000B2 (en) 2013-06-17 2018-01-23 Apple Inc. Method for integrating a light emitting device
US9865577B2 (en) 2013-06-18 2018-01-09 Apple Inc. LED display with wavelength conversion layer
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9599857B2 (en) 2013-06-18 2017-03-21 Apple Inc. LED display with wavelength conversion layer
KR101874402B1 (ko) * 2016-04-12 2018-07-05 주식회사 지엔테크 디스플레이용 글래스 오염 방지막 및 이를 포함한 디스플레이용 글래스 마감장치
KR20170117264A (ko) * 2016-04-12 2017-10-23 주식회사 지엔테크 디스플레이용 글래스 오염 방지막 및 이를 포함한 디스플레이용 글래스 마감장치

Also Published As

Publication number Publication date
JPH11142878A (ja) 1999-05-28

Similar Documents

Publication Publication Date Title
JP3406207B2 (ja) 表示用トランジスタアレイパネルの形成方法
US6559905B1 (en) Active matrix substrate and method of manufacturing the same
TW464927B (en) Metal bump with an insulating sidewall and method of fabricating thereof
KR100614332B1 (ko) 액정표시장치 및 그 제조방법
US7407839B2 (en) Method of manufacturing active matrix substrate with height control member
RU2121733C1 (ru) Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке
US20070139600A1 (en) Liquid crystal display device and method of fabricating the same
EP0151508A2 (en) A flat panel display and a process for its manufacture
JP2003289136A (ja) アクティブマトリクス基板及びその製造方法、表示装置
KR100315208B1 (ko) 액정표시소자 및 그 제조방법
JPH05313201A (ja) 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
WO2004047057A1 (ja) 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板
KR100922272B1 (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
JP2007219557A (ja) 液晶表示装置の製造方法
KR100672622B1 (ko) 액정표시장치의 패드 및 그 제조방법
JP2003022034A (ja) アクティブマトリクス基板及びその製造方法
JP2003337550A (ja) 表示装置およびその製造方法
JPH09113922A (ja) 液晶表示装置及びその製造方法
JP3617522B2 (ja) 平面ディスプレイ基板
KR19990041103A (ko) 플라스틱 기판 액정표시장치 제조방법
JP2001168339A (ja) 表示用トランジスタアレイパネルの形成方法
US6458613B1 (en) Method for manufacturing a liquid crystal display using a selective etching method
JPS6145221A (ja) 画像表示用装置及びその製造方法
KR101338110B1 (ko) 건조레지스트필름 및 이를 이용한 액정표시패널의 제조방법
JPH03242622A (ja) アクティブマトリクス型液晶表示装置とその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees