JP4524992B2 - 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 - Google Patents
薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP4524992B2 JP4524992B2 JP2003019131A JP2003019131A JP4524992B2 JP 4524992 B2 JP4524992 B2 JP 4524992B2 JP 2003019131 A JP2003019131 A JP 2003019131A JP 2003019131 A JP2003019131 A JP 2003019131A JP 4524992 B2 JP4524992 B2 JP 4524992B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- forming
- element chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000002788 crimping Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 43
- 150000002500 ions Chemical class 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタ型表示装置、特に、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置に関する。
【０００２】
【背景技術】
薄膜トランジスタとその間の配線や支持基板を備えた薄膜トランジスタ型表示装置では、薄膜トランジスタは全体の一部分で、それ以外は配線や支持基板である場合が少なくない。この薄膜トランジスタ型表示装置を、薄膜トランジスタと配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能の薄膜トランジスタを作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、薄膜トランジスタと、配線や支持基板を別個に作成し、必要とされる部分にだけ薄膜トランジスタを配置することができれば、全体として平均すれば、この薄膜トランジスタ型表示装置の製造コストを低減することが可能である。
【０００３】
そこで、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置が開発されている。この方法によれば、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、薄膜トランジスタ型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。
【０００４】
図１は、素子チップの剥離転写方法の工程図である。第１基板１１上に、剥離層１２を形成し、その上に薄膜トランジスタ１３や接続パッド１４を形成し、セパレーション15で分離した素子チップ16を形成する。第２基板17上に、配線18と接続パッド19を形成し、接着剤1aを塗布する。第１基板11と第２基板17を圧着し、接着剤1aをフローさせて、素子チップ16の接続パッド14と、第２基板17の接続パッド19を、電気的に接続する。接着剤1aは、セパレーション15のおかげて、隣接する素子チップ16までフローしてゆくことはない。第１基板11上から、薄膜トランジスタ13をひとつ以上含む素子チップ16を、レーザー1bの照射でレーザーアビュレーションにより剥離し、第２基板17上へ転写する。
【０００５】
図２は、従来の素子チップの平面図である。多結晶シリコン層21と第１の金属層22と第２の金属層23とコンタクトホール24を用い、薄膜トランジスタ25をひとつ以上含む素子チップ26を形成している。ここでは、全レイヤのパターニング工程で、通常のステッパ露光を用い、ライン／スペース／アライメント精度＝5μm／5μm／5μmの設計ルールを用いている。薄膜トランジスタ25は、素子チップ26内で、有機発光ダイオードの画素回路を形成している。第１の金属層22と第２の金属層23というふたつの金属層を用いているのは、現状の薄膜トランジスタ型表示装置では、２次元画像を表示するために横方向と縦方向のバス配線を必要とし、薄膜トランジスタ型表示装置の現実的なサイズを考慮すると、これらのバス配線の時定数や電圧降下を低減するために、低抵抗でなければならないためである。この素子チップ26の面積は、150μm×85μm＝12750μm2である。
【０００６】
図３は、従来の素子チップの製造方法の工程図である。第１基板31上に、剥離層32を形成し、その上に下地絶縁膜33を形成する。SiH4のPECVDやSi2H6のLPCVDなどで非晶質シリコン（a-Si）層34を成膜し、レーザー照射35により結晶化し、パターニングして多結晶シリコン（poly-Si）層36を得る。TEOSのPECVDやECR-CVDなどでゲート絶縁膜37を成膜し、イオンインプラやイオンドーピング38などによりレジストマスク39を用いてドーパントイオンを選択打込し、ソース・ドレイン領域3aを形成する。ゲート金属を成膜し、パターニングしてゲート電極3bを得る。ふたたび、イオンインプラやイオンドーピング3cなどによりゲート電極3bを用いてドーパントイオンを選択打込し、微量ドープ領域（LDD）3dを形成する。層間絶縁膜3eを成膜し、コンタクトホール3fを開孔する。ソース・ドレイン金属を成膜し、パターニングしてソース・ドレイン電極3gを得る。ソース・ドレイン電極3gは、同時に、接続パッドとして用いる。これらの工程により、薄膜トランジスタ3hを得る。最後に、セパレーション3iで分離することにより、素子チップ3jを形成する。図３では、1個の素子チップ3jしか図示していないが、多数の素子チップ3jが配列して存在する。
【０００７】
一方、ホログラフィック露光や追尾フォーカス（ホワイトライトフォーカス：WLF）システムという、薄膜トランジスタの製造方法が開発されている。ホログラフィック露光によれば、薄膜トランジスタのパターニング工程で、微細な例えば1.0μm以下の設計ルールを用いることが可能である。また、追尾フォーカスシステムによれば、大型基板の表面うねりを補償できるので、均一で高精度に露光することが可能である。（例えば非特許文献参照）
【非特許文献】
T. Shimoda, et al, Tech. Dig. IEDM 1999, 289、S. Utsunomiya, et al, Dig. Tech. Pap. SID 2000, 916、T. Shimoda, Proc. Asia Display ／ IDW '01, 327、S. Utsunomiya, et al, Proc. Asia Display ／ IDW '01, 339、T. Shimoda, Dig. Tech. Pap. AM-LCD 02, 5、http:／／www.holtronic.ch
【０００８】
【発明が解決しようとする課題】
第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置においては、必要とされる部分にだけ薄膜トランジスタを配置することができるので、全体として平均すれば、薄膜トランジスタ型表示装置の製造コストを低減することが可能である。このとき、素子チップのサイズは、製造コストに大きく影響する。そこで、本発明の目的は、素子チップのサイズを削減し、製造コストを低減することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため本発明においては、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、ホログラフィック露光を用いることを特徴とする薄膜トランジスタ型表示装置が提供される。
【００１０】
このような構成によれば、薄膜トランジスタのパターニング工程で、微細な設計ルールを用いることが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１１】
また、本発明においては、第１基板上に薄膜トランジスタを形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタをひとつ以上含む素子チップを剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、追尾フォーカスシステムを用いることを特徴とする薄膜トランジスタ型表示装置が提供される。
【００１２】
このような構成によれば、大型基板の表面うねりを補償できるので、均一で高精度に露光することが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１３】
さらに本発明においては、上述の薄膜トランジスタ型表示装置において、薄膜トランジスタのパターニング工程で、1.0μm以下の設計ルールを用いることを特徴とする。
【００１４】
このような手段によれば、ホログラフィック露光や追尾フォーカスシステムで、1.0μm以下の設計ルールを用い、均一で高精度に露光することが可能で、素子チップのサイズを削減し、製造コストを低減することが可能となる。
【００１５】
また、本発明においては、上述の薄膜トランジスタ型表示装置において、素子チップの配線として、多結晶シリコン層と第１の金属層のみを用いることを特徴とする。
【００１６】
このような構成によれば、ホログラフィック露光や追尾フォーカスシステムで、素子チップのサイズを削減する効果を保ちつつ、製造工程を簡略化することにより、さらに製造コストを低減することが可能となる。
【００１７】
また、上述の課題を解決するため、本発明は、第１の基板上に形成された機能素子を第２の基板に転写する工程を含む薄膜素子の製造方法であって、 前記第１の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記機能素子を所定の形状となるように形成する工程と、前記機能素子の領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも１つの前記素子チップを前記第２の基板に転写する工程と、を有し、前記機能素子を所定の形状にて形成する工程において、ホログラフィック露光を用いて前記機能素子をパターニングすることを特徴とする。
【００１８】
なお、前記機能素子が薄膜トランジスタであることが好ましい。
【００１９】
また、本発明においては、上記薄膜トランジスタを備えた薄膜トランジスタ回路基板、電気光学装置、電子機器が提供される。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願２００１−２８２４２３号、特願２００１−２８２４２４号等においても記載されている。
【００２１】
図４は、本発明の実施例の素子チップの平面図である。多結晶シリコン層４１と第１の金属層４２とコンタクトホール４３を用い、薄膜トランジスタ４４をひとつ以上含む素子チップ４５を形成している。ここでは、多結晶シリコン層４１と第１の金属層４２のパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝1μm／1μmの設計ルールを用いている。他レイヤのパターニング工程では、通常のステッパ露光を用い、ライン／スペース＝５μm／５μmの設計ルールを用いている。全レイヤのパターニング工程で、アライメント精度＝５μmの設計ルールを用いている。薄膜トランジスタ44は、素子チップ45内で、有機発光ダイオードの画素回路を形成している。多結晶シリコン層41と第１の金属層４２のみを用いているが、素子チップ４５は表示装置全体サイズに比べて小さいので、時定数や電圧降下は問題とならない。この素子チップ４５の面積は、１１５μm×６９μm＝７９３５μm2であり、従来の素子チップに比べて、６２%に削減している。
【００２２】
図５は、本発明の実施例の素子チップの製造方法の工程図である。第１基板５１上に、剥離層５２を形成し、その上に下地絶縁膜５３を形成する。SiH4のPECVDやSi2H6のLPCVDなどで非晶質シリコン（a-Si）層５４を成膜し、レーザー照射５５により結晶化し、パターニングして多結晶シリコン（poly-Si）層５６を得る。TEOSのPECVDやECR-CVDなどでゲート絶縁膜５７を成膜し、イオンインプラやイオンドーピング５８などによりレジストマスク５９を用いてドーパントイオンを選択打込し、ソース・ドレイン領域５aを形成し、コンタクトホール５bを開孔する。ゲート金属を成膜し、パターニングしてゲート電極５cを得る。ゲート電極５cは、同時に、ソース・ドレイン電極や接続パッドとして用いる。ふたたび、イオンインプラやイオンドーピング５dなどによりゲート電極５cを用いてドーパントイオンを選択打込し、微量ドープ領域（LDD）５eを形成する。これらの工程により、薄膜トランジスタ５fを得る。最後に、セパレーション５gで分離することにより、素子チップ５hを形成する。図５では、1個の素子チップ５hしか図示していないが、多数の素子チップ５hが配列して存在する。
【００２３】
本実施例では、請求項１記載のとおり、薄膜トランジスタ４４のパターニング工程で、ホログラフィック露光を用いている。また、請求項２記載のとおり、薄膜トランジスタ４４のパターニング工程で、追尾フォーカスシステムを用いている。また、請求項３記載のとおり、薄膜トランジスタ４４のパターニング工程で、1.0μm以下の設計ルールを用いている。また、素子チップ４５の配線として、多結晶シリコン層４１と第１の金属層４２のみを用いている。
【００２４】
なお、本実施例では、多結晶シリコン層４１と第１の金属層４２のパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝1μm／1μmの設計ルールを用いているが、他レイヤのパターニング工程で、ホログラフィック露光と追尾フォーカスシステムを用い、ライン／スペース＝1μm／1μmの設計ルールを用いていても、本発明の思想は有効である。
【００２５】
また、本発明は、アクティブマトリクス基板を用いた液晶電気光学装置に適用が可能である。上述の各実施例における本発明を適用したアクティブマトリクス基板は、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。もちろん、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。
【００２６】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図１】素子チップの剥離転写方法の工程図。
【図２】従来の素子チップの平面図。
【図３】従来の素子チップの製造方法の工程図。
【図４】本発明の実施例の素子チップの平面図。
【図５】本発明の実施例の素子チップの製造方法の工程図。
【符号の説明】
１１ 第１基板
１２ 剥離層
１３ 薄膜トランジスタ
１４ 素子チップの接続パッド
１５ セパレーション
１６ 素子チップ
１７ 第２基板
１８ 配線
１９ 第２基板の接続パッド
１ａ 接着剤
１ｂ レーザー
２１ 多結晶シリコン層
２２ 第１の金属層
２３ 第２の金属層
２４ コンタクトホール
２５ 薄膜トランジスタ
２６ 素子チップ
３１ 第１基板
３２ 剥離層
３３ 下地絶縁膜
３４ 非晶質シリコン（a-Si）層
３５ レーザー照射
３６ 多結晶シリコン（poly-Si）層
３７ ゲート絶縁膜
３８ イオンインプラやイオンドーピング
３９ レジストマスク
３ａ ソース・ドレイン領域
３ｂ ゲート電極
３ｃ イオンインプラやイオンドーピング
３ｄ 微量ドープ領域（LDD）
３ｅ 層間絶縁膜
３ｆ コンタクトホール
３ｇ ソース・ドレイン電極
３ｈ 薄膜トランジスタ
３ｉ セパレーション
３ｊ 素子チップ
４１ 多結晶シリコン層
４２ 第１の金属層
４３ コンタクトホール
４４ 薄膜トランジスタ
４５ 素子チップ
５１ 第１基板
５２ 剥離層
５３ 下地絶縁膜
５４ 非晶質シリコン（a-Si）層
５５ レーザー照射
５６ 多結晶シリコン（poly-Si）層
５７ ゲート絶縁膜
５８ イオンインプラやイオンドーピング
５９ レジストマスク
５ａ ソース・ドレイン領域
５ｂ コンタクトホール
５ｃ ゲート電極
５ｄ イオンインプラやイオンドーピング
５ｅ 微量ドープ領域（LDD）
５ｆ 薄膜トランジスタ
５ｇ セパレーション
５ｈ 素子チップ
Claims (3)
- 薄膜トランジスタ回路基板の製造方法であって、
第１基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して、多結晶シリコン層と第１の金属層とを含む薄膜トランジスタを所定の形状となるように形成する工程と、
第２基板上に配線を形成する工程と、
前記薄膜トランジスタをひとつ以上含む素子チップと前記配線が電気的に接続するように、前記第１基板と前記第２基板とを圧着する工程と、
前記所定のエネルギの付与により、前記第１基板上から前記素子チップを剥離し、前記第２基板上へ転写する工程と、
を有し、
前記薄膜トランジスタを所定の形状となるように形成する工程は、
前記剥離層の上に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層をレーザー照射により結晶化する工程と、
前記結晶化された非晶質シリコン層をパターニングして前記多結晶シリコン層を形成する工程と、
前記多結晶シリコン層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介してイオンドーピング等により、ソース・ドレイン領域を形成し、前記ソース・ドレイン領域に対して、コンタクトホールを開孔する工程と、
前記ゲート絶縁膜の上に前記第１の金属層を形成する工程と、
前記第１の金属層をパターニングしてゲート電極、ソース・ドレイン電極及び第１接続パッドを形成する工程と、
を含み、
前記第１基板と前記第２基板とを圧着する工程により、前記第１接続パッドと前記第２基板上に形成された第２接続パッドとが電気的に接続され、
第１工程である、前記結晶化された非晶質シリコン層をパターニングして前記多結晶シリコン層を形成する工程と前記第１の金属層をパターニングして前記ゲート電極、ソース・ドレイン電極及び第１接続パッドを形成する工程では、ホログラフィック露光と追尾フォーカスシステムを用い、
第２工程である、前記ソース・ドレイン領域に対して、コンタクトホールを開孔する工程では、ステッパ露光を用い、
前記第１工程に用いられる設計ルールは、前記第２工程に用いられる設計ルールよりも微細である
ことを特徴とする、薄膜トランジスタ回路基板の製造方法。 - 請求項１記載の薄膜トランジスタ回路基板の製造方法において、
前記第１工程で、1.0μm以下の設計ルールを用いることを特徴とする、薄膜トランジスタ回路基板の製造方法。 - 請求項１記載の薄膜トランジスタ回路基板の製造方法において、
前記多結晶シリコン層と前記第１の金属層のみを、前記素子チップの配線として用いることを特徴とする、薄膜トランジスタ回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019131A JP4524992B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 |
| US10/764,502 US7151044B2 (en) | 2003-01-28 | 2004-01-27 | Thin film transistor type display device, method of manufacturing thin film element, thin film transistor circuit board, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019131A JP4524992B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235241A JP2004235241A (ja) | 2004-08-19 |
| JP4524992B2 true JP4524992B2 (ja) | 2010-08-18 |
Family
ID=32949089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019131A Expired - Fee Related JP4524992B2 (ja) | 2003-01-28 | 2003-01-28 | 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7151044B2 (ja) |
| JP (1) | JP4524992B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485511B2 (en) * | 2005-06-01 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit device and method for manufacturing integrated circuit device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327017A (ja) * | 1986-06-30 | 1988-02-04 | ホルトロニック・テクノロジィズ・リミテッド | ホログラフィ法を用いた集積回路製造法 |
| JPH03235319A (ja) * | 1990-02-13 | 1991-10-21 | Hitachi Ltd | 拡大投影露光方法及びその装置 |
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| JPH10270339A (ja) * | 1997-03-27 | 1998-10-09 | Seiko Epson Corp | 光学装置 |
| JPH11142878A (ja) * | 1997-11-12 | 1999-05-28 | Sharp Corp | 表示用トランジスタアレイパネルの形成方法 |
| JP2001007340A (ja) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板 |
| JP2001036088A (ja) * | 1999-07-15 | 2001-02-09 | Seiko Epson Corp | 薄膜トランジスタの製造方法及び電気光学装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2271648B (en) | 1992-10-14 | 1996-04-03 | Holtronic Technologies Ltd | Apparatus and method for the manufacture of high uniformity total internal reflection holograms |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| JP2001282423A (ja) | 2000-03-29 | 2001-10-12 | Aiwa Co Ltd | キー操作処理方法およびキー操作処理装置 |
| JP2001282424A (ja) | 2000-03-29 | 2001-10-12 | Seiko Epson Corp | プレゼンテーションシステム及びワイヤレスリモコン |
| JP2003142666A (ja) | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器 |
| JP2003298006A (ja) | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 半導体装置および電気光学装置 |
| JP2003297974A (ja) | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 半導体装置、電気光学装置および半導体装置の製造方法 |
-
2003
- 2003-01-28 JP JP2003019131A patent/JP4524992B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-27 US US10/764,502 patent/US7151044B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327017A (ja) * | 1986-06-30 | 1988-02-04 | ホルトロニック・テクノロジィズ・リミテッド | ホログラフィ法を用いた集積回路製造法 |
| JPH03235319A (ja) * | 1990-02-13 | 1991-10-21 | Hitachi Ltd | 拡大投影露光方法及びその装置 |
| JPH10125930A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 剥離方法 |
| JPH10270339A (ja) * | 1997-03-27 | 1998-10-09 | Seiko Epson Corp | 光学装置 |
| JPH11142878A (ja) * | 1997-11-12 | 1999-05-28 | Sharp Corp | 表示用トランジスタアレイパネルの形成方法 |
| JP2001007340A (ja) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板 |
| JP2001036088A (ja) * | 1999-07-15 | 2001-02-09 | Seiko Epson Corp | 薄膜トランジスタの製造方法及び電気光学装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040256622A1 (en) | 2004-12-23 |
| US7151044B2 (en) | 2006-12-19 |
| JP2004235241A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927464B2 (en) | Flat panel display device | |
| TW200921226A (en) | Panel structure and manufacture method thereof | |
| KR101432716B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
| JP2008041865A (ja) | 表示装置及びその製造方法 | |
| JP2000131719A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2008103609A (ja) | 画像表示装置とその製造方法 | |
| JP3972825B2 (ja) | アクティブマトリクス型表示装置の製造方法 | |
| CN111952331A (zh) | 微发光二极管显示基板及其制作方法 | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP4524992B2 (ja) | 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器 | |
| KR20120007764A (ko) | 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR20060060937A (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20110116373A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2008015460A (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR101048983B1 (ko) | 부분 결정화된 박막트랜지스터를 구비한 액정표시장치 및그 제조방법 | |
| KR20000033835A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| US20140124785A1 (en) | Semiconductor device and method for manufacturing same | |
| KR101190072B1 (ko) | 액정표시소자의 제조방법 | |
| US11929358B2 (en) | Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device | |
| KR101029409B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20120000254A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060104220A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR100956938B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4524992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |