JP2003297974A - 半導体装置、電気光学装置および半導体装置の製造方法 - Google Patents

半導体装置、電気光学装置および半導体装置の製造方法

Info

Publication number
JP2003297974A
JP2003297974A JP2002097197A JP2002097197A JP2003297974A JP 2003297974 A JP2003297974 A JP 2003297974A JP 2002097197 A JP2002097197 A JP 2002097197A JP 2002097197 A JP2002097197 A JP 2002097197A JP 2003297974 A JP2003297974 A JP 2003297974A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
wiring
element chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002097197A
Other languages
English (en)
Inventor
Mutsumi Kimura
睦 木村
Satoshi Inoue
聡 井上
Sumio Utsunomiya
純夫 宇都宮
Soichi Moriya
壮一 守谷
Hiroyuki Hara
弘幸 原
Takayuki Saeki
孝行 佐伯
Wakao Miyazawa
和加雄 宮沢
Fukumi Dobashi
福美 土橋
Tomoyuki Kamakura
知之 鎌倉
Masashi Kasuga
昌志 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002097197A priority Critical patent/JP2003297974A/ja
Publication of JP2003297974A publication Critical patent/JP2003297974A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P21/00—Testing or calibrating of apparatus or devices covered by the preceding groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタや有機エレクトロルミネッ
センス素子などの機能素子を備える半導体装置におい
て、製造コストを低減しつつ、配線の電圧降下を抑え、
時定数を低減することを目的とする。 【解決手段】 第１基板から剥離され、第２基板へ転写
された素子チップと、前記素子チップ上の回路と接続さ
れる第２基板上の回路とを備える半導体装置であって、
前記素子チップは、第１基板上で形成された機能素子を
ひとつ以上含む。前記第２基板として、プリント基板又
はフレキシブルプリント回路基板を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
や有機エレクトロルミネッセンスなどの機能素子を備え
た半導体装置、及び該半導体装置を備えた電気光学装置
に関する。
【０００２】
【従来の技術】機能素子、例えば、薄膜トランジスタや
有機エレクトロルミネッセンス素子と、この機能素子間
の配線や支持基板を備えた半導体装置では、機能素子は
全体の一部分で、それ以外は配線や支持基板である場合
が少なくない。この半導体装置を、機能素子と配線や支
持基板を一体として同一の製造プロセスを経て製造する
場合には、高機能の機能素子を作成するための高度で複
雑な製造プロセスが必要とされるため、一般的に、製造
コストが高額になる。しかしながら、配線や支持基板だ
けのためには、高度で複雑な製造プロセスは必要とされ
ず、製造コストは安価である。もし、機能素子と、配線
や支持基板を別個に作成し、必要とされる部分にだけ機
能素子を配置することができれば、全体として平均すれ
ば、この半導体装置の製造コストを低減することが可能
である。
【０００３】そこで、本願の発明者らは、第１基板上で
機能素子を形成し、機能素子をひとつ以上含む素子チッ
プを剥離し、第２基板上へ転写し、素子チップ上の回路
と第２基板上の回路を接続して半導体装置を形成するこ
と、又は、第１基板上で機能素子を形成し、機能素子を
ひとつ以上含む素子チップを剥離し、第３基板上へ転写
し、さらに素子チップを第２基板上へ転写し、素子チッ
プ上の回路と第２基板上の回路を接続して半導体装置を
形成することを考えるに至った。この方法によれば、必
要とされる部分にだけ機能素子を配置することができる
ので、全体として平均すれば、この半導体装置の製造コ
ストを低減することが可能である。そして、このように
して形成した半導体装置を用いるならば、コストを低減
して電気光学装置を製造することができる。
【０００４】なお、剥離や転写のプロセスには、レーザ
ーアビュレーションや接着剤など、従来の技術を用いる
ことができ、これら従来技術は、例えば、T. Shimoda,
et al, Techn. Dig. IEDM 1999, 289、S. Utsunomiya,
et al, Dig. Tech. Pap. SID2000、916、T. Shimoda, P
roc. Asia Display / IDW ’01, 327、S. Utsunomiya,
et al, Proc. Asia Display / IDW ’01, 339に詳し
い。
【０００５】
【発明が解決しようとする課題】上記方法によれば、製
造コストを低く抑えたままで、極めて大型の半導体装置
を製造することが可能となる。このとき、大型の半導体
装置を動作させるために、いかに配線の電圧降下を抑え
るか、また、時定数を低減するかが、開発課題となる。
【０００６】しかしながら、従来の真空成膜プロセスで
は、タクトタイムや内部応力の問題により、配線や絶縁
膜の厚膜化には限界があった、故に、配線膜厚を厚く
し、配線抵抗を低くすることにより、また、絶縁膜厚を
厚くし、絶縁膜容量を小さくすることにより、配線の電
圧降下を抑え、時定数を低減する、ということにも限界
があった。
【０００７】そこで、本発明は、第１基板上で機能素子
を形成し、機能素子をひとつ以上含む素子チップを剥離
し、第２基板上へ転写し、素子チップ上の回路と第２基
板上の回路を接続して半導体装置を形成する場合に、又
は、第１基板上で機能素子を形成し、機能素子をひとつ
以上含む素子チップを剥離し、第３基板上へ転写し、さ
らに素子チップを第２基板上へ転写し、素子チップ上の
回路と第２基板上の回路を接続して半導体装置を形成す
る場合に、第２基板の配線の電圧降下を抑え、時定数を
低減することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
第１基板から剥離され、第２基板へ転写された素子チッ
プと、前記素子チップ上の回路と接続される第２基板上
の回路とを備える半導体装置であって、前記素子チップ
は、第１基板上で形成された機能素子をひとつ以上含
み、前記第２基板は、プリント基板又はフレキシブルプ
リント回路基板であることを特徴とする。
【０００９】好適には、前記素子チップは、第１基板か
ら剥離され、第３基板を介して第２基板へ転写されたも
のである。
【００１０】また本発明の半導体装置は、第１基板上で
機能素子を形成し、前記機能素子をひとつ以上含む素子
チップを剥離し、第２基板上へ転写し、前記素子チップ
上の回路と前記第２基板上の回路を接続する、半導体装
置であって、又は、第１基板上で機能素子を形成し、前
記機能素子をひとつ以上含む素子チップを剥離し、第３
基板上へ転写し、さらに前記素子チップを第２基板上へ
転写し、前記素子チップ上の回路と前記第２基板上の回
路を接続する、半導体装置において、前記第２基板とし
て、プリント基板を用いることを特徴とする。
【００１１】また本発明の半導体装置は、第１基板上で
機能素子を形成し、前記機能素子をひとつ以上含む素子
チップを剥離し、第２基板上へ転写し、前記素子チップ
上の回路と前記第２基板上の回路を接続する、半導体装
置であって、又は、第１基板上で機能素子を形成し、前
記機能素子をひとつ以上含む素子チップを剥離し、第３
基板上へ転写し、さらに前記素子チップを第２基板上へ
転写し、前記素子チップ上の回路と前記第２基板上の回
路を接続する、半導体装置にであって、前記第２基板と
して、フレキシブルプリント回路を用いることを特徴と
する。
【００１２】好適には、前記プリント基板又は前記フレ
キシブルプリント回路基板は、両面配線タイプ又は多層
配線タイプである。
【００１３】上記構成によれば、プリント基板又は前記
フレキシブルプリント回路基板を用いて、配線膜厚を厚
くし、配線抵抗を低くすることにより、また、絶縁膜厚
を厚くし、絶縁膜容量を小さくすることにより、製造コ
ストを低減しつつ、配線の電圧降下を抑え、時定数を低
減できる。更に、第２基板として、フレキシブルプリン
ト回路を用いるときには、最終的に、薄型、軽量、曲げ
ることが可能で、壊れにくい半導体装置を得ることがで
きる。
【００１４】好適には、本発明の半導体装置は、各配線
に対して、抵抗値をR、流れる電流をI、許容される電圧
降下をVとするとき、 RI<V を満たす。
【００１５】また、各配線に対して、抵抗値をR、容量
値をC、許容される時定数をτとするとき、 RC<τ を満たす。
【００１６】また、配線幅をW、配線長をL、配線厚を
d、抵抗率をr、として、抵抗値Rが、 R=rL/(Wd) により特定される。
【００１７】また、各配線と他の配線の重なり面積を
S、配線をはさむ絶縁膜について、絶縁膜厚をt、誘電率
をεとして、容量値Cが、 C=εS/t により特定される。
【００１８】上記構成によれば、配線材料、配線膜厚、
配線幅、配線長、絶縁膜材料、絶縁膜厚などを、最適化
することができる。
【００１９】好適には、前記機能素子は、薄膜トランジ
スタ又は有機エレクトロルミネッセンス素子である。
【００２０】この場合、前記第２基板の前記薄膜トラン
ジスタ（又は有機エレクトロルミネッセンス素子）が転
写された面とは異なる面に、有機エレクトロルミネッセ
ンス素子（又は薄膜トランジスタ）が形成されているこ
とが望ましい。
【００２１】上記構成によれば、プリント基板又はフレ
キシブルプリント回路を複雑にすることなく、配線の電
圧降下を抑え、時定数を低減できる。
【００２２】好適には、本発明の半導体装置は、前記機
能素子が有機エレクトロルミネッセンス素子である場
合、有機エレクトロルミネッセンス素子に電流を供給す
る配線に対して、抵抗値をR、有機エレクトロルミネッ
センス素子を流れる電流をI、有機エレクトロルミネッ
センス素子に許容される電圧降下をVとするとき、 RI<V を満たす。
【００２３】さらにこの場合、有機エレクトロルミネッ
センス素子に電流を供給する配線に対して、配線幅を
W、配線長をL、配線厚をd、抵抗率をr、として、抵抗値
Rが、 R=rL/(Wd) により特定される。
【００２４】上記構成によれば、機能素子として薄膜ト
ランジスタや有機エレクトロルミネッセンス素子を備え
る半導体装置においても、プリント基板又は前記フレキ
シブルプリント回路基板を用いて、配線膜厚を厚くし、
配線抵抗を低くすることにより、また、絶縁膜厚を厚く
し、絶縁膜容量を小さくすることにより、製造コストを
低減しつつ、配線の電圧降下を抑え、時定数を低減でき
る。また、配線材料、配線膜厚、配線幅、配線長、絶縁
膜材料、絶縁膜厚などを、最適化することができる。
【００２５】好適には、機能素子が有機エレクトロルミ
ネッセンス素子である場合、有機エレクトロルミネッセ
ンス素子は、第２基板側から、陰極／発光層／透明電極
という構造になっている。
【００２６】上記構成によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、有機エレクトロル
ミネッセンス素子の発光を、透明電極側から取り出すこ
とにより、発光外部取出効率の向上が図れる。
【００２７】好適には、本発明の半導体装置は、さらに
前記第２基板と貼りあわされる第４基板を備え、前記第
２基板上の回路は前記第４基板上の回路と接続されてい
る。この場合、前記第２基板上の回路が前記第４基板上
に形成された有機エレクトロルミネッセンス素子又は薄
膜トランジスタと接続されていることが望ましい。
【００２８】上記構成によれば、第４基板と貼りあわせ
ること、あるいは、有機エレクトロルミネッセンス素子
又は薄膜トランジスタを形成した第４基板と貼りあわせ
ることにより、さらに高機能な半導体装置が実現でき
る。
【００２９】好適には、前記第４基板上に形成された有
機エレクトロルミネッセンス素子は、第２基板側から、
陰極／発光層／透明電極という構造になっている。
【００３０】上記構成によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、有機エレクトロル
ミネッセンス素子の発光を、透明電極側から取り出すこ
とにより、発光外部取出効率の向上が図れる。
【００３１】好適には、前記第２基板と前記第４基板の
大きさ又は／及び熱膨張率は同程度である。この場合、
第２基板に比べて第４基板が1/2以上2倍以下の大きさで
あること、又は／及び第２基板と第４基板との熱膨張率
の差が0.1%/℃以下であることが望ましい。
【００３２】上記構成によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、製造時あるいは動
作時に温度変化があったときにも、ハガレやソリのな
い、高信頼性の半導体装置が実現できる。
【００３３】好適には、前記機能素子は薄膜トランジス
タであり、前記第２基板の前記薄膜トランジスタが転写
された面とは異なる面に、前記第４基板は貼りあわされ
ている。
【００３４】上記構成によれば、プリント基板又はフレ
キシブルプリント回路を複雑にすることなく、配線の電
圧降下を抑え、時定数を低減できる。
【００３５】好適には、前記第２基板上の引出電極は、
前記第２基板のひとつの辺に集中して形成されている。
この場合、第２基板はフレキシブルプリント回路基板で
あることが望ましい。
【００３６】上記構成によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、フレキシブルプリ
ント回路をロールアップすることが可能となる。
【００３７】好適には、前記素子チップは、前記第１基
板からレーザー照射により剥離され、又は／及び転写さ
れた素子チップである。
【００３８】上記構成によれば、容易に、配線の電圧降
下を抑え、時定数を低減できる構造を得ることができ
る。
【００３９】本発明の電気光学装置は、本発明の半導体
装置を備えていることを特徴とする。
【００４０】上記構成によれば、配線の電圧降下を抑
え、時定数を低減する要請が強い電気光学装置に対し
て、製造コストを低減しつつ、配線の電圧降下を抑え、
時定数を低減できる。
【００４１】本発明の半導体装置の製造方法は、第１基
板上で機能素子を形成する工程と、前記第１基板から前
記機能素子をひとつ以上含む素子チップを剥離し、プリ
ント基板又はフレキシブルプリント回路基板である第２
基板上へ転写する工程と、前記素子チップ上の回路と前
記第２基板上の回路を接続する工程と、を備えることを
特徴とする。
【００４２】また本発明の半導体装置の製造方法は、第
１基板上で機能素子を形成する工程と、前記第１基板か
ら前記機能素子をひとつ以上含む素子チップを剥離し、
第３基板上へ転写する工程と、前記素子チップを、前記
第３基板から、プリント基板又はフレキシブルプリント
回路基板である第２基板上へ転写する工程と、前記素子
チップ上の回路と前記第２基板上の回路を接続する工程
と、を備えることを特徴とする。
【００４３】好適には、前記機能素子は薄膜トランジス
タ又は有機エレクトロルミネッセンス素子である。
【００４４】好適には、前記素子チップを剥離し、第３
基板上へ転写する工程は、レーザー照射を用いて剥離又
は／及び転写を行う。
【００４５】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を説明する。
【００４６】（第１の実施例）図１は、本発明の第１の
実施例の半導体装置の製造方法を示す図である。第１基
板11上で機能素子12（例えば薄膜トランジスタや有機エ
レクトロルミネッセンス素子など）を形成し、機能素子
12をひとつ以上含む素子チップ13を剥離し、第２基板14
上へ転写し、素子チップ13上の回路と第２基板14上の回
路を接続することにより、半導体装置を形成する。素子
チップ13上には、導電性材料から成る第１パッド15が形
成され、第２基板14上には、導電性材料から成る第２パ
ッド16が形成されており、第１パッド15と第２パッド16
の導通をとることにより、素子チップ13上の回路と第２
基板14上の回路（配線17など）を接続する。図１（ａ）
は、第１基板11と第２基板14を貼り合わせている図、図
１（ｂ）は、素子チップ13を剥離し、第２基板14上へ転
写し、第１基板11を取り除いた図である。第１パッド15
と第２パッド16との導通をとるのは、剥離転写前でも後
でもよい。
【００４７】図２は、本発明の第１の実施例の半導体装
置の構造を示す図である。図２（ａ）は、上側からの鳥
瞰図、図２（ｂ）は、下側からの鳥瞰図である。第２基
板14として、プリント基板（本実施例では、両面配線の
プリント基板）を用いている。両面の配線17間は、ビア
プラグ18で接続している。
【００４８】これらの構造によれば、プリント基板を用
いて、配線膜厚を厚くし、配線抵抗を低くすることによ
り、また、絶縁膜厚を厚くし、絶縁膜容量を小さくする
ことにより、製造コストを低減しつつ、配線の電圧降下
を抑え、時定数を低減できる。
【００４９】本実施例では、ある配線17に対して、抵抗
値が42Ω、流れる電流が2.3mA、許容される電圧降下が1
00mVである。つまり、抵抗値をR、流れる電流をI、許容
される電圧降下をVとするとき、 RI<V を満たしている。また、ある配線17に対して、抵抗値が
42Ω、容量値が41pF、許容される時定数が2μsである。
つまり、抵抗値をR、容量値をC、許容される時定数をτ
とするとき、 RC<τ を満たしている。また、上記の配線17に対して、配線幅
が100μm、配線長が256mm、配線厚が1.6μm、抵抗率が
2.6x10-8Ωm、抵抗値が42Ωである。つまり、配線幅を
W、配線長をL、配線厚をd、抵抗率をr、として、抵抗値
Rが、 R=rL/(Wd) により特定されている。また、上記の配線17に対して、
その配線と他の配線の重なり面積が、1.2x10-6m2、配線
をはさむ絶縁膜について、絶縁膜厚が1μm、誘電率が3.
45x10-11Fm-1、容量値が41pFである。つまり、その配線
と他の配線の重なり面積をS、配線をはさむ絶縁膜につ
いて、絶縁膜厚をt、誘電率をεとして、容量値Cが、 C=εS/t により特定されている。
【００５０】これらの方法によれば、配線材料、配線膜
厚、配線幅、配線長、絶縁膜材料、絶縁膜厚などを、最
適化することができる。
【００５１】なお、第１基板11、機能素子12、素子チッ
プ13、第２基板14、第１パッド15、第２パッド16、配線
17、ビアプラグ18などの材料、製造方法、構造などは、
いかなるものであっても、本発明の思想は有効である。
【００５２】（第２の実施例）図３は、本発明の第２の
実施例の半導体装置の製造方法を示す図である。第１基
板11上で機能素子12（例えば薄膜トランジスタや有機エ
レクトロルミネッセンス素子など）を形成し、機能素子
12をひとつ以上含む素子チップ13を剥離し、第３基板19
上へ転写し、さらに素子チップ13を第２基板14上へ転写
し、素子チップ13上の回路と第２基板14上の回路を接続
することにより、半導体装置を形成する。すなわち、本
実施例では、素子チップ13は、第１基板11から剥離さ
れ、第３基板19を介して第２基板14へと転写される。図
３（ａ）は、第１基板11と第３基板19を貼り合わせてい
る図、図３（ｂ）は、素子チップ13を剥離し、第３基板
19上へ転写し、第３基板19と第２基板14を貼り合わせて
いる図、図３（ｃ）は、素子チップ13を第２基板14上へ
転写し、第３基板19を取り除いた図である。第１パッド
15と第２パッド16との導通をとるのは、第３基板から第
２基板への剥離転写後に行う。
【００５３】図４は、本発明の第２の実施例の半導体装
置の構造を示す図である。図４（ａ）は、上側からの鳥
瞰図、図４（ｂ）は、下側からの鳥瞰図である。第２基
板14として、フレキシブルプリント回路基板（本実施例
では、多層配線のフレキシブルプリント回路基板）を用
いている。ここでは３層配線であるが、４層以上であっ
てもよい。多層の配線17間は、ビアプラグ18で接続して
いる。
【００５４】これらの構造によれば、フレキシブルプリ
ント回路基板を用いて、配線膜厚を厚くし、配線抵抗を
低くすることにより、また、絶縁膜厚を厚くし、絶縁膜
容量を小さくすることにより、製造コストを低減しつ
つ、配線の電圧降下を抑え、時定数を低減できる。ま
た、第２基板14として、フレキシブルプリント回路基板
を用いているので、最終的に、薄型、軽量、曲げること
が可能で、壊れにくい半導体装置を得ることができる。
【００５５】なお、第１基板11、機能素子12、素子チッ
プ13、第２基板14、第１パッド15、第２パッド16、配線
17、ビアプラグ18、第３基板19、接続配線20などの材
料、製造方法、構造などは、いかなるものであっても、
本発明の思想は有効である。
【００５６】（第３の実施例）図５は、本発明の第３の
実施例の半導体装置の構造を示す図である。機能素子と
して薄膜トランジスタを含む素子チップ21や第２基板22
やこれらの製造方法は、第１と第２の実施例と概略は同
様である。
【００５７】本実施例では、第４基板27に有機エレクト
ロルミネッセンス素子26が形成されている。また、第２
基板22上の機能素子は薄膜トランジスタである。
【００５８】まず素子チップ21を第２基板22に転写し、
そのあと、第２基板22に第４基板27を異方導電材料28を
介して貼りつける。その後、有機エレクトロルミネッセ
ンス素子26を第４基板27から剥離してもよい。有機エレ
クトロルミネッセンス素子26を第４基板27から剥離する
ときは、第２基板22の前記薄膜トランジスタが転写され
た面とは異なる面に、機能素子として有機エレクトロル
ミネッセンス素子26が形成されることになる。
【００５９】なお、上記構成とは逆に、素子チップ21が
有機エレクトロルミネッセンス素子を含み、第４基板27
に薄膜トランジスタが形成されている構成としてもよ
い。
【００６０】上記構成によれば、機能素子として薄膜ト
ランジスタや有機エレクトロルミネッセンス素子を備え
る半導体装置においても、プリント基板を用いること
で、配線膜厚を厚くし、配線抵抗を低くすることによ
り、また、絶縁膜厚を厚くし、絶縁膜容量を小さくする
ことにより、製造コストを低減しつつ、配線の電圧降下
を抑え、時定数を低減できる。
【００６１】ここで、有機エレクトロルミネッセンス素
子26を第４基板27から剥離しないときは、本実施例で
は、第２基板22と第４基板27とを貼りあわせた状態で半
導体装置が構成される。
【００６２】このように、第２基板22と第４基板27と貼
りあわせること、あるいは、有機エレクトロルミネッセ
ンス素子26を形成した第４基板27と貼りあわせることに
より、さらに高機能な半導体装置が実現できる。
【００６３】本実施例では、有機エレクトロルミネッセ
ンス素子26に電流を供給する配線25に対して、抵抗値が
42Ω、流れる電流が2.3mA、許容される電圧降下が100mV
である。つまり、有機エレクトロルミネッセンス素子26
に電流を供給する配線25に対して、抵抗値をR、有機エ
レクトロルミネッセンス素子を流れる電流をI、有機エ
レクトロルミネッセンス素子27に許容される電圧降下を
Vとするとき、RI<Vを満たしている。また、有機エレク
トロルミネッセンス素子26に電流を供給する配線25に対
して、配線幅が100μm、配線長が256mm、配線厚が1.6μ
m、抵抗率が2.6x10-8Ωm、抵抗値が42Ωである。つま
り、有機エレクトロルミネッセンス素子26に電流を供給
する配線25に対して、配線幅をW、配線長をL、配線厚を
d、抵抗率をr、として、抵抗値Rが、R=rL/(Wd)により特
定されている。
【００６４】本実施例の構成によれば、機能素子として
薄膜トランジスタや有機エレクトロルミネッセンス素子
を備える半導体装置において、配線材料、配線膜厚、配
線幅、配線長、絶縁膜材料、絶縁膜厚などを、最適化す
ることができる。
【００６５】本実施例では、有機エレクトロルミネッセ
ンス素子26は、第２基板22側から、陰極／発光層／透明
電極という構造になっている。有機エレクトロルミネッ
センス素子26の製造方法は、後述のとおりである。
【００６６】この構造によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、有機エレクトロル
ミネッセンス素子の発光を、透明電極側から取り出すこ
とにより、発光外部取出効率の向上が図れる。
【００６７】本実施例では、第２基板22と第４基板27が
同程度の大きさで、第２基板22と第４基板27との熱膨張
率が同程度の大きさである。より具体的には、第２基板
22に比べて第４基板27が1/2以上2倍以下の大きさで、第
２基板22と第４基板24との熱膨張率の差が0.1%/℃以下
である。
【００６８】これらの構造によれば、配線の電圧降下を
抑え、時定数を低減できるだけでなく、製造時あるいは
動作時に温度変化があったときにも、ハガレやソリのな
い、高信頼性の半導体装置が実現できる。
【００６９】本実施例では、第２基板22の一方の面に薄
膜トランジスタを、他方に有機エレクトロルミネッセン
ス素子26を形成している。この構造によれば、プリント
基板又はフレキシブルプリント回路を複雑にすることな
く、配線の電圧降下を抑え、時定数を低減できる。
【００７０】なお、素子チップ21、第２基板22、第１パ
ッド23、第２パッド24、配線25、有機エレクトロルミネ
ッセンス素子26、第４基板27、異方導電材料28などの材
料、製造方法、構造などは、いかなるものであっても、
本発明の思想は有効である。
【００７１】（第４の実施例）図６は、本発明の第４の
実施例の電気光学装置の構造を示す図である。本実施例
の電気光学装置は、第１〜第３の実施例と同様な構造の
半導体装置を備えている。図６（ａ）は、概観図であ
る。表示領域31上に、素子チップ32が配置され、配線33
が形成されている。配線33は、引出配線34により、駆動
回路35に接続されている。素子チップ32は、第１〜第３
の実施例と同様にして表示領域31（第２基板に相当）上
に形成するとができ、それぞれ表示素子を含んでいる。
【００７２】この構造によれば、一般に、配線の電圧降
下を抑え、時定数を低減する要請が強い電気光学装置に
対して、製造コストを低減しつつ、配線の電圧降下を抑
え、時定数を低減できる。特に、電気光学装置では、一
般に、機能素子に対する配線や支持基板の面積比が大き
いので、配線や支持基板を別個に作成し、必要とされる
部分にだけ機能素子を配置することによる製造コストの
低減の効果が、より有効となる。
【００７３】本実施例では、フレキシブルプリント回路
基板を用いる半導体装置において、第２基板上の引出電
極を、第２基板のひとつの辺に集中して形成している。
【００７４】この構造によれば、配線の電圧降下を抑
え、時定数を低減できるだけでなく、フレキシブルプリ
ント回路基板をロールアップすることが可能となる。図
６（ｂ）は、ロールアップしたときの図である。
【００７５】なお、本発明の半導体装置を用いて、アク
ティブマトリクス方式で駆動する電気光学装置を製造す
ることもできる。図１０は、電気光学装置70の画素領域
の回路構成図であり、各画素は、電界発光効果により発
光可能な発光層ＯＬＥＤ、それを駆動するための電流を
記憶する保持容量Ｃ、本発明の製造方法で製造される薄
膜トランジスタＴ１及びＴ２を備えて構成されている。
走査線ドライバ71からは、選択信号線Ｖselが各画素に
供給されている。データ線ドライバ72からは、信号線Ｖ
sig及び電源線Ｖddが各画素に供給されている。選択信
号線Ｖselと信号線Ｖsigを制御することにより、各画素
に対する電流プログラムが行われ、発光部ＯＬＥＤによ
る発光が制御される。
【００７６】（剥離転写方法の例）図７は、本発明の剥
離転写方法の例を示す図である。本発明の剥離転写のひ
とつの方法として説明する。なお、剥離転写方法につい
ては、例えば、T. Shimoda, et al, Techn. Dig. IEDM
1999, 289、S. Utsunomiya, et al, Dig. Tech. Pap. S
ID 2000、916、T. Shimoda, Proc. Asia Display / IDW
’01, 327、S. Utsunomiya, et al, Proc. Asia Displ
ay / IDW ’01, 339などに詳しい。
【００７７】まず、石英やガラスでできた第１基板41上
に、SiH4を用いたPECVDや、Si2H6を用いたLPCVDによ
り、非晶質シリコン膜42を成膜する。次に、その上に、
機能素子43を形成する。最上層には、第１パッド44を形
成する（図７（ａ））。これを上下逆にして、第２基板
45に貼り合わせ、石英やガラスでできているため透明な
第１基板41を通して、剥離転写したい素子チップ47の
み、レーザー46を照射する（図７（ｂ））。すると、レ
ーザー46が照射したところのみ、非晶質シリコン膜42が
アビュレーションして剥離し、素子チップ47が第２基板
45に転写する（図７（ｃ））。このように、ここでは、
素子チップ47の剥離や転写に、レーザー46の照射を用い
ている。この構造によれば、素子チップ47の剥離や転写
を、確実に行うことが可能となる。
【００７８】（薄膜トランジスタの製造方法の例）図８
は、本発明の薄膜トランジスタの製造方法の例を示す図
である。本発明の機能素子のひとつとしての薄膜トラン
ジスタについて、その製造方法を説明する。ここでは、
レーザー結晶化多結晶薄膜トランジスタを例にとって説
明する。まず、石英やガラスでできた第１基板51上に、
SiH4を用いたPECVDや、Si2H6を用いたLPCVDにより、非
晶質シリコン膜を成膜する。レーザー53を照射すること
により、非晶質シリコン膜は結晶化し、多結晶シリコン
膜52となる（図８（ａ））。多結晶シリコン膜52をパタ
ーニングした後、ゲート絶縁膜54を成膜し、ゲート電極
55を成膜およびパターニングする（図８（ｂ））。リン
やボロンなどの不純物をゲート電極55を用いて自己整合
的に多結晶シリコン膜52に打ち込み、活性化し、ＣＭＯ
Ｓ構造のソース領域およびドレイン領域56を形成する。
層間絶縁膜57を成膜し、コンタクトホールを開穴し、ソ
ース電極およびドレイン電極58を成膜およびパターニン
グする（図８（ｃ））。
【００７９】（有機エレクトロルミネッセンス素子の製
造方法の例）図９は、本発明の有機エレクトロルミネッ
センス素子の製造方法の例を示す図である。本発明の機
能素子のひとつとしての有機エレクトロルミネッセンス
素子について、その製造方法を説明する。まず、石英や
ガラスでできた第１基板61上に、透明電極62を成膜し、
密着層63を成膜し、発光させたい領域に開口部を形成す
る。ポリイミドやアクリルによりバンク64を成膜し、発
光させたい領域に開口部を形成する。（図９（ａ））。
次に、酸素プラズマやCF4プラズマなどのプラズマ処理
により、基板表面の濡れ性を制御する。その後、正孔注
入層65および発光層66を、スピンコート、スキージ塗
り、インクジェットプロセス（T. Shimoda, S. Seki, e
t al, Dig. SID ’99, 376、S. Kanbe, et al, Proc. E
uro Display ‘99 Late-News Papers, 85）などの液相
プロセスや、スパッタ、蒸着などの真空プロセスにより
成膜する。仕事関数が小さくするためにアルカリ金属を
含んだ陰極67を成膜し、封止剤68により封止し、完成す
る（図９（ｂ））。なお、本有機エレクトロルミネッセ
ンス素子の製造方法の例は、第４基板に形成する有機エ
レクトロルミネッセンス素子の製造方法として、用いる
こともできる。
【００８０】（その他）本発明の半導体装置は、電気光
学装置を備える各種の電子機器に適用可能である。図１
１に本発明の半導体装置を適用可能な電子機器の例を挙
げる。
【００８１】同図（ａ）は携帯電話への適用例であり、
携帯電話230は、アンテナ部231、音声出力部232、音声
入力部233、操作部234、及び本発明の半導体装置を備え
る電気光学装置（図では、図１０に示す電気光学装置1
0）を備えている。このように本発明の半導体装置を備
える電気光学装置は、携帯電話230の表示部として利用
可能である。
【００８２】同図（ｂ）はビデオカメラへの適用例であ
り、ビデオカメラ240は、受像部241、操作部242、音声
入力部243、及び本発明の半導体装置を備える電気光学
装置（図では、図１０に示す電気光学装置10）を備えて
いる。このように本発明の半導体装置を備える電気光学
装置は、ファインダーや表示部として利用可能である。
【００８３】同図（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、コンピュータ250は、カメラ部25
1、操作部252、及び本発明の半導体装置を備える電気光
学装置（図では、図１０に示す電気光学装置10）を備え
ている。このように本発明の半導体装置を備える電気光
学装置は、表示部として利用可能である。
【００８４】同図（ｄ）はヘッドマウントディスプレイ
への適用例であり、ヘッドマウントディスプレイ260
は、バンド261、光学系収納部262及び本発明の半導体装
置を備える電気光学装置（図では、図１０に示す電気光
学装置10）を備えている。このように本発明の半導体装
置を備える電気光学装置は、画像表示源として利用可能
である。
【００８５】同図（ｅ）はリア型プロジェクターへの適
用例であり、プロジェクター270は、筐体271に、光源27
2、合成光学系273、ミラー274、ミラー275、スクリーン
276、及び本発明の半導体装置を備える電気光学装置
（図では、図１０に示す電気光学装置10）を備えてい
る。このように本発明の半導体装置を備える電気光学装
置は、画像表示源として利用可能である。
【００８６】同図（ｆ）はフロント型プロジェクターへ
の適用例であり、プロジェクター280は、筐体282に光学
系281及び本発明の半導体装置を備える電気光学装置
（図では、図１０に示す電気光学装置10）を備え、画像
をスクリーン283に表示可能になっている。このように
本発明の半導体装置を備える電気光学装置は、画像表示
源として利用可能である。
【００８７】上記例に限らず本発明の半導体装置を備え
る電気光学装置は、あらゆる電子機器に適用可能であ
る。例えば、表示機能付きファックス装置、デジタルカ
メラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、
電子手帳、電光掲示盤、宣伝公告用ディスプレイなどに
も活用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の製造方法
を示す図である。
【図２】本発明の第１の実施例の半導体装置の構造を示
す図である。
【図３】本発明の第２の実施例の半導体装置の製造方法
を示す図である。
【図４】本発明の第２の実施例の半導体装置の構造を示
す図である。
【図５】本発明の第３の実施例の半導体装置の構造を示
す図である。
【図６】本発明の第４の実施例の電気光学装置の構造を
示す図である。
【図７】本発明の剥離転写方法の例を示す図である。
【図８】本発明の薄膜トランジスタの製造方法の例を示
す図である。
【図９】本発明の有機エレクトロルミネッセンス素子の
製造方法の例を示す図である。
【図１０】本発明の半導体装置を備える電気光学装置の
構造例を示す図である。
【図１１】本発明の半導体装置を備える電気光学装置の
適用例を示す図である。
【符号の説明】
１１ 第１基板 １２ 機能素子 １３ 素子チップ １４ 第２基板 １５ 第１パッド １６ 第２パッド １７ 配線 １８ ビアプラグ １９ 第３基板 ２０ 接続配線 ２１ 素子チップ ２２ 第２基板 ２３ 第１パッド ２４ 第２パッド ２５ 配線 ２６ 有機エレクトロルミネッセンス素子 ２７ 第４基板 ２８ 異方導電材料 ３１ 表示領域 ３２ 素子チップ ３３ 配線 ３４ 引出配線 ３５ 駆動回路 ４１ 第１基板 ４２ 非晶質シリコン膜 ４３ 機能素子 ４４ 第１パッド ４５ 第２基板 ４６ レーザー ４７ 素子チップ ５１ 第１基板 ５２ 多結晶シリコン膜 ５３ レーザー ５４ ゲート絶縁膜 ５５ ゲート電極 ５６ ソース領域およびドレイン領域 ５７ 層間絶縁膜 ５８ ソース電極およびドレイン電極 ６１ 第１基板 ６２ 透明電極 ６３ 密着層 ６４ バンク ６５ 正孔注入層 ６６ 発光層 ６７ 陰極 ６８ 封止剤 ７０ 電気光学装置 ７１ 走査線ドライバ ７２ データ線ドライバ ２３０ 携帯電話 ２４０ ビデオカメラ ２５０ 携帯型パーソナルコンピュー ２６０ タヘッドマウントディスプレイ ２７０ リア型プロジェクター ２８０ フロント型プロジェクター
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０５Ｂ 33/10 29/786 33/14 Ａ Ｈ０５Ｂ 33/10 Ｈ０１Ｌ 29/78 ６２７Ｄ 33/14 (72)発明者 宇都宮 純夫 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 守谷 壮一 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 原 弘幸 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 佐伯 孝行 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 宮沢 和加雄 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 土橋 福美 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 鎌倉 知之 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 春日 昌志 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 3K007 AB18 BA06 BB07 CA00 CA06 CB01 DB03 FA02 GA04 5C094 AA04 AA13 AA43 AA53 AA55 BA03 BA27 CA19 DA06 DA13 DB01 DB03 EA04 EA05 EA10 EB10 FA01 FA02 FB01 FB20 GB10 JA01 5F110 AA03 AA28 BB01 BB04 CC02 DD01 GG02 GG13 GG45 GG47 HJ01 HJ13 NN02 PP03 QQ11 QQ16 5G435 AA01 AA16 AA17 BB05 CC09 EE36 EE37 EE41 HH01 HH20 KK05 KK09

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 第１基板から剥離され、第２基板へ転写
    された素子チップと、前記素子チップ上の回路と接続さ
    れる第２基板上の回路とを備える半導体装置であって、 前記素子チップは、第１基板上で形成された機能素子を
    ひとつ以上含み、 前記第２基板は、プリント基板又はフレキシブルプリン
    ト回路基板であることを特徴とする、半導体装置。
  2. 【請求項２】 請求項１記載の、半導体装置において、 前記素子チップは、第１基板から剥離され、第３基板を
    介して第２基板へ転写されたものであることを特徴とす
    る、半導体装置。
  3. 【請求項３】 第１基板上で機能素子を形成し、前記機
    能素子をひとつ以上含む素子チップを剥離し、第２基板
    上へ転写し、前記素子チップ上の回路と前記第２基板上
    の回路を接続する、半導体装置であって、又は、第１基
    板上で機能素子を形成し、前記機能素子をひとつ以上含
    む素子チップを剥離し、第３基板上へ転写し、さらに前
    記素子チップを第２基板上へ転写し、前記素子チップ上
    の回路と前記第２基板上の回路を接続する、半導体装置
    であって、 前記第２基板として、プリント基板を用いることを特徴
    とする、半導体装置。
  4. 【請求項４】 第１基板上で機能素子を形成し、前記機
    能素子をひとつ以上含む素子チップを剥離し、第２基板
    上へ転写し、前記素子チップ上の回路と前記第２基板上
    の回路を接続する、半導体装置であって、又は、第１基
    板上で機能素子を形成し、前記機能素子をひとつ以上含
    む素子チップを剥離し、第３基板上へ転写し、さらに前
    記素子チップを第２基板上へ転写し、前記素子チップ上
    の回路と前記第２基板上の回路を接続する、半導体装置
    であって、 前記第２基板として、フレキシブルプリント回路を用い
    ることを特徴とする、半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    半導体装置において、前記プリント基板又は前記フレキ
    シブルプリント回路基板は、両面配線タイプ又は多層配
    線タイプであることを特徴とする、半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれか1項に記載
    の、半導体装置において、各配線に対して、抵抗値を
    R、流れる電流をI、許容される電圧降下をVとすると
    き、 RI<V を満たすことを特徴とする、半導体装置。
  7. 【請求項７】 請求項１乃至６のいずれか1項に記載
    の、半導体装置において、各配線に対して、抵抗値を
    R、容量値をC、許容される時定数をτとするとき、 RC<τ を満たすことを特徴とする、半導体装置。
  8. 【請求項８】 請求項６又は請求項７記載の、半導体装
    置において、配線幅をW、配線長をL、配線厚をd、抵抗
    率をr、として、前記抵抗値Rが、 R=rL/(Wd) により特定されることを特徴とする、半導体装置。
  9. 【請求項９】 請求項７記載の、半導体装置において、
    各前記配線と他の配線の重なり面積をS、前記配線をは
    さむ絶縁膜について、絶縁膜厚をt、誘電率をεとし
    て、前記容量値Cが、 C=εS/t により特定されることを特徴とする、半導体装置。
  10. 【請求項１０】 請求項１乃至９のいずれか1項に記載
    の、半導体装置において、前記機能素子が薄膜トランジ
    スタであることを特徴とする、半導体装置。
  11. 【請求項１１】 請求項１０記載の、半導体装置におい
    て、前記第２基板の前記薄膜トランジスタが転写された
    面とは異なる面に、有機エレクトロルミネッセンス素子
    が形成されていることを特徴とする、半導体装置。
  12. 【請求項１２】 請求項１乃至９のいずれか1項に記載
    の、半導体装置において、前記機能素子が有機エレクト
    ロルミネッセンス素子であることを特徴とする、半導体
    装置。
  13. 【請求項１３】 請求項１２記載の、半導体装置におい
    て、前記第２基板の前記有機エレクトロルミネッセンス
    素子が転写された面とは異なる面に、薄膜トランジスタ
    が形成されていることを特徴とする、半導体装置。
  14. 【請求項１４】 請求項１２又は１３記載の、半導体装
    置において、前記有機エレクトロルミネッセンス素子に
    電流を供給する配線に対して、抵抗値をR、前記有機エ
    レクトロルミネッセンス素子を流れる電流をI、前記有
    機エレクトロルミネッセンス素子に許容される電圧降下
    をVとするとき、 RI<V を満たすことを特徴とする、半導体装置。
  15. 【請求項１５】 請求項１４記載の、半導体装置におい
    て、有機エレクトロルミネッセンス素子に電流を供給す
    る配線に対して、配線幅をW、配線長をL、配線厚をd、
    抵抗率をr、として、前記抵抗値Rが、 R=rL/(Wd) により特定されることを特徴とする、半導体装置。
  16. 【請求項１６】 請求項１２又は１３記載の、半導体装
    置において、前記有機エレクトロルミネッセンス素子
    は、前記第２基板側から、透明電極／発光層／陰極とい
    う構造になっていることを特徴とする、半導体装置。
  17. 【請求項１７】 請求項１乃至１６のいずれか１項に記
    載の、半導体装置において、さらに前記第２基板と貼り
    あわされる第４基板を備え、前記第２基板上の回路が前
    記第４基板上の回路と接続されていることを特徴とす
    る、半導体装置。
  18. 【請求項１８】 請求項１７記載の、半導体装置におい
    て、前記第２基板上の回路が前記第４基板上に形成され
    た有機エレクトロルミネッセンス素子又は薄膜トランジ
    スタと接続されていることを特徴とする、半導体装置。
  19. 【請求項１９】 請求項１８記載の、半導体装置におい
    て、前記第４基板上に形成された前記有機エレクトロル
    ミネッセンス素子は、前記第２基板側から、透明電極／
    発光層／陰極という構造になっていることを特徴とす
    る、半導体装置。
  20. 【請求項２０】 請求項１７乃至１９のいずれか１項に
    記載の、半導体装置において、前記第２基板と前記第４
    基板の大きさ又は／及び熱膨張率が同程度であることを
    特徴とする、半導体装置。
  21. 【請求項２１】 請求項２０記載の、半導体装置におい
    て、前記第２基板に比べて前記第４基板が1/2以上2倍以
    下の大きさであること、又は／及び前記第２基板と前記
    第４基板との熱膨張率の差が0.1%/℃以下であることを
    特徴とする、半導体装置。
  22. 【請求項２２】 請求項１８記載の、半導体装置におい
    て、前記機能素子は薄膜トランジスタであり、前記第２
    基板の前記薄膜トランジスタが転写された面とは異なる
    面に、前記第４基板が貼りあわされていることを特徴と
    する、半導体装置。
  23. 【請求項２３】 請求項１乃至２２のいずれか１項に記
    載の、半導体装置において、前記第２基板上の引出電極
    が、前記第２基板のひとつの辺に集中して形成されてい
    ることを特徴とする、半導体装置。
  24. 【請求項２４】 請求項１乃至２３のいずれか１項に記
    載の、半導体装置において、前記素子チップが、前記第
    １基板からレーザー照射により剥離され、又は／及び転
    写された素子チップであることを特徴とする、半導体装
    置。
  25. 【請求項２５】 請求項１乃至２４のいずれか１項に記
    載の半導体装置を備えていることを特徴とする、電気光
    学装置。
  26. 【請求項２６】 第１基板上で機能素子を形成する工程
    と、 前記第１基板から前記機能素子をひとつ以上含む素子チ
    ップを剥離し、プリント基板又はフレキシブルプリント
    回路基板である第２基板上へ転写する工程と、 前記素子チップ上の回路と前記第２基板上の回路を接続
    する工程と、を備えることを特徴とする半導体装置の製
    造方法。
  27. 【請求項２７】 第１基板上で機能素子を形成する工程
    と、 前記第１基板から前記機能素子をひとつ以上含む素子チ
    ップを剥離し、第３基板上へ転写する工程と、 前記素子チップを、前記第３基板から、プリント基板又
    はフレキシブルプリント回路基板である第２基板上へ転
    写する工程と、 前記素子チップ上の回路と前記第２基板上の回路を接続
    する工程と、を備えることを特徴とする半導体装置の製
    造方法。
  28. 【請求項２８】 請求項２６又は２７記載の、半導体装
    置の製造方法において、前記機能素子が薄膜トランジス
    タ又は有機エレクトロルミネッセンス素子であることを
    特徴とする、半導体装置の製造方法。
  29. 【請求項２９】 請求項２６乃至２８のいずれか１項に
    記載の、半導体装置の製造方法において、 前記素子チップを剥離し、第３基板上へ転写する工程
    が、レーザー照射を用いて剥離又は／及び転写を行うこ
    とを特徴とする、半導体装置の製造方法。
JP2002097197A 2002-03-29 2002-03-29 半導体装置、電気光学装置および半導体装置の製造方法 Pending JP2003297974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097197A JP2003297974A (ja) 2002-03-29 2002-03-29 半導体装置、電気光学装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097197A JP2003297974A (ja) 2002-03-29 2002-03-29 半導体装置、電気光学装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003297974A true JP2003297974A (ja) 2003-10-17

Family

ID=29387639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097197A Pending JP2003297974A (ja) 2002-03-29 2002-03-29 半導体装置、電気光学装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003297974A (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151044B2 (en) 2003-01-28 2006-12-19 Seiko Epson Corporation Thin film transistor type display device, method of manufacturing thin film element, thin film transistor circuit board, electro-optical device, and electronic apparatus
JP2007505484A (ja) * 2003-09-09 2007-03-08 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 薄膜アセンブリおよび薄膜アセンブリの製造方法
JP2007511091A (ja) * 2003-11-05 2007-04-26 カリフォルニア インスティチュート オブ テクノロジー 既製チップ構造を機能性電子システムに集積する方法
US7262088B2 (en) 2004-03-10 2007-08-28 Seiko Epson Corporation Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器
US7737436B2 (en) 2006-07-14 2010-06-15 Seiko Epson Corporation Method for manufacturing semiconductor device, semiconductor device, and electrooptical device
JP2010224391A (ja) * 2009-03-25 2010-10-07 Toppan Printing Co Ltd 表示体
US7841077B2 (en) 2007-01-18 2010-11-30 Seiko Epson Corporation Method for manufacturing a wiring substrate
US7855107B2 (en) 2006-07-14 2010-12-21 Seiko Epson Corporation Semiconductor device, electro-optical device, and method for manufacturing semiconductor device
WO2010146524A1 (en) * 2009-06-19 2010-12-23 Koninklijke Philips Electronics N.V. Conformable electronic devices and methods for their manufacture
WO2011067991A1 (ja) * 2009-12-02 2011-06-09 シャープ株式会社 半導体装置およびその製造方法、表示装置
US8127438B2 (en) 2006-11-15 2012-03-06 Seiko Epson Corporation Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
JP2013105148A (ja) * 2011-11-16 2013-05-30 Nippon Hoso Kyokai <Nhk> 表示装置
US8536667B2 (en) 2008-10-07 2013-09-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
KR101347687B1 (ko) 2005-06-02 2014-01-07 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9012784B2 (en) 2008-10-07 2015-04-21 Mc10, Inc. Extremely stretchable electronics
US9117940B2 (en) 2007-01-17 2015-08-25 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US9168094B2 (en) 2012-07-05 2015-10-27 Mc10, Inc. Catheter device including flow sensing
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9349900B2 (en) 2006-09-20 2016-05-24 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
US9515025B2 (en) 2004-06-04 2016-12-06 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151044B2 (en) 2003-01-28 2006-12-19 Seiko Epson Corporation Thin film transistor type display device, method of manufacturing thin film element, thin film transistor circuit board, electro-optical device, and electronic apparatus
JP2007505484A (ja) * 2003-09-09 2007-03-08 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 薄膜アセンブリおよび薄膜アセンブリの製造方法
JP4854514B2 (ja) * 2003-11-05 2012-01-18 カリフォルニア インスティチュート オブ テクノロジー 既製チップ構造を機能性電子システムに集積する方法
JP2007511091A (ja) * 2003-11-05 2007-04-26 カリフォルニア インスティチュート オブ テクノロジー 既製チップ構造を機能性電子システムに集積する方法
US7262088B2 (en) 2004-03-10 2007-08-28 Seiko Epson Corporation Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
US7456059B2 (en) 2004-03-10 2008-11-25 Seiko Epson Corporation Thin film device supply body, method of fabricating thin film device, method of transfer, method of fabricating semiconductor device, and electronic equipment
KR101260981B1 (ko) 2004-06-04 2013-05-10 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US9515025B2 (en) 2004-06-04 2016-12-06 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101572992B1 (ko) * 2004-06-04 2015-12-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8664699B2 (en) 2004-06-04 2014-03-04 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US10374072B2 (en) 2004-06-04 2019-08-06 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9768086B2 (en) 2004-06-04 2017-09-19 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US10204864B2 (en) 2004-06-04 2019-02-12 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US11088268B2 (en) 2004-06-04 2021-08-10 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9450043B2 (en) 2004-06-04 2016-09-20 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US11456258B2 (en) 2004-06-04 2022-09-27 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US9761444B2 (en) 2004-06-04 2017-09-12 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
KR101347687B1 (ko) 2005-06-02 2014-01-07 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
US7737436B2 (en) 2006-07-14 2010-06-15 Seiko Epson Corporation Method for manufacturing semiconductor device, semiconductor device, and electrooptical device
US7855107B2 (en) 2006-07-14 2010-12-21 Seiko Epson Corporation Semiconductor device, electro-optical device, and method for manufacturing semiconductor device
US9349900B2 (en) 2006-09-20 2016-05-24 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器
US8127438B2 (en) 2006-11-15 2012-03-06 Seiko Epson Corporation Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
US9117940B2 (en) 2007-01-17 2015-08-25 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US9601671B2 (en) 2007-01-17 2017-03-21 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US11309305B2 (en) 2007-01-17 2022-04-19 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US10424572B2 (en) 2007-01-17 2019-09-24 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US10361180B2 (en) 2007-01-17 2019-07-23 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US10504882B2 (en) 2007-01-17 2019-12-10 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US7841077B2 (en) 2007-01-18 2010-11-30 Seiko Epson Corporation Method for manufacturing a wiring substrate
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9629586B2 (en) 2008-10-07 2017-04-25 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9012784B2 (en) 2008-10-07 2015-04-21 Mc10, Inc. Extremely stretchable electronics
US8536667B2 (en) 2008-10-07 2013-09-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP2010224391A (ja) * 2009-03-25 2010-10-07 Toppan Printing Co Ltd 表示体
WO2010146524A1 (en) * 2009-06-19 2010-12-23 Koninklijke Philips Electronics N.V. Conformable electronic devices and methods for their manufacture
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US8507359B2 (en) 2009-12-02 2013-08-13 Sharp Kabushiki Kaisha Semiconductor device, process for producing same, and display device
WO2011067991A1 (ja) * 2009-12-02 2011-06-09 シャープ株式会社 半導体装置およびその製造方法、表示装置
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
JP2013105148A (ja) * 2011-11-16 2013-05-30 Nippon Hoso Kyokai <Nhk> 表示装置
US9801557B2 (en) 2012-07-05 2017-10-31 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9750421B2 (en) 2012-07-05 2017-09-05 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9168094B2 (en) 2012-07-05 2015-10-27 Mc10, Inc. Catheter device including flow sensing
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer

Similar Documents

Publication Publication Date Title
JP2003297974A (ja) 半導体装置、電気光学装置および半導体装置の製造方法
US9613989B2 (en) Semiconductor device and manufacturing method thereof
US7341894B2 (en) Semiconductor, electrooptic apparatus and electronic apparatus
US7101729B2 (en) Method of manufacturing a semiconductor device having adjoining substrates
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
US8153506B2 (en) Semiconductor device and method of manufacturing the same
JP2001272923A (ja) 表示装置の作製方法
JP2004233444A (ja) アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置
JP2005079395A (ja) 積層体及びその製造方法、電気光学装置、電子機器
US20210242248A1 (en) Double-sided tft panel, method for manufacturing the same, and display device
JP2004214645A (ja) 半導体装置及びその作製方法
JP5403201B2 (ja) 半導体装置の製造方法
JP2004341196A (ja) 表示装置およびその製造方法
JP2005092050A (ja) 電気光学装置及びその製造方法並びに表示装置