JP5403201B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5403201B2 JP5403201B2 JP2007014563A JP2007014563A JP5403201B2 JP 5403201 B2 JP5403201 B2 JP 5403201B2 JP 2007014563 A JP2007014563 A JP 2007014563A JP 2007014563 A JP2007014563 A JP 2007014563A JP 5403201 B2 JP5403201 B2 JP 5403201B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- external connection
- connection electrode
- thin film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
インクジェット法を用いて配線を形成する場合、電子デバイスに設けられた外部接続用電極と基板の端子との間には多くの場合段差があるため、電気的接続が安定した配線を形成するためには工夫が必要である。例えば特許文献1には、この段差を絶縁樹脂で覆うことにより緩やかな傾斜にすることが記載されている。
そこで本発明の目的は、製造工程を複雑にせずに、半導体装置の電子部品と配線との電気的接続の安定性を向上させることである。
これによれば、電子部品の外部接続用電極部の側面が傾斜を有しているため、液体材料を傾斜した側面に沿って塗布することができる。このため、電気的接続の安定した配線を形成することができる。また、外部接続用電極部の側面全体に液体材料を塗布することができるので、外部接続用電極部と配線の接触面積を大きくすることができ、電気的接続の安定性を向上させることができる。
これによれば、電子部品の外部接続用電極部の側面が傾斜を有しているため、液体材料を傾斜した側面に沿って塗布することができる。このため、電気的接続の安定した配線を形成することができる。また、外部接続用電極部の側面全体に液体材料を塗布することができるので、外部接続用電極部と配線の接触面積を大きくすることができ、電気的接続の安定性を向上させることができる。
これにより、液体材料が実装基板や電子部品の表面上で広がらず、配線経路上に確実に液体材料を塗布することができる。
これによれば、第1の部分と第2の部分との間の面が電子部品の傾斜した側面となることもでき、この場合、第1の部分と第2の部分とにまたがって形成される外部接続用電極部も、傾斜した側面に沿って形成されていることになる。このため、電気的接続の安定した配線を形成することができる。なお、第1の部分と第2の部分との間の面は曲率を有したものであってもよい。
実施の形態1.
図1〜図7を用いて、実施の形態1による半導体装置10の製造方法について説明する。
図1(A)は、図7に示す半導体装置10に実装される薄膜チップ(電子部品)20の構成の概略を示す図である。図1(B)は図1(A)のA部を拡大した図である。図1(B)に示すように、薄膜チップ20は、TFT等の電子デバイス部21と、外部接続用電極部22を1つ以上備えている。薄膜チップ20は、図1(C)に示すように薄膜チップ製造基板(第1基板)30上に製造される。一般に、薄膜チップ製造基板30上には薄膜チップ20が複数製造される。この薄膜チップ20を薄膜チップ製造基板30から半導体装置10の基板(第2基板)上に転写した後、薄膜チップ20と基板上の端子とを電気的に接続する配線を形成することにより半導体装置10を製造する。
図3,4を用いて、薄膜チップ20の分離について説明する。図3(A)は、薄膜チップ20の平面図、図3(B)および図4は、薄膜チップ20の断面図(図3(A)のX−X断面を示す断面図)である。
まず、パッシベーション膜28上にフォトレジスト29を形成し、チップ分離部32を開口するようにパターニングする。次に、CF4プラズマを用いた反応性イオンエッチングを行い、チップ分離部32を異方性エッチングにより除去する。これにより、図3(B)に示すように、チップ分離部32の剥離層31が露出し、薄膜チップ20は隣接する薄膜チップ20と分離される。
図5(A)〜(C)を用いて薄膜チップ20の転写について説明する。図5(A)〜(C)は、薄膜チップ20の断面図(図3(A)のX−X断面を示す断面図)である。
図6,7を用いて金属配線の形成について説明する。図6(A)および図7(A)は、基板11上の薄膜チップ20の平面図、図6(B)および図7(B)は、それぞれ図6(A)および図7(A)のX−X断面を示す断面図である。
図8(A)は、実施の形態2による半導体装置10に実装される薄膜チップ20の電子デバイス部21と外部接続用電極部22の構成を示す平面図、図8(B)は、外部接続用電極部22の断面(図8(A)のX−X断面)を示す断面図である。実施の形態1と同様に、薄膜チップ20は薄膜チップ製造基板30上に製造され、薄膜チップ製造基板30から剥離されて半導体装置10の基板上に転写される。
図9(B)に示すように、実施の形態2においても、パッシベーション膜28の端部が第1の部分281と第2の部分282とを有しており、第1の部分281と第2の部分282とが外部接続用電極部22に覆われている。また、第1の部分281の膜厚は第2の部分282の膜厚より大きい。また、第2の部分282が第1の部分281より基板11の外周寄りに位置している。さらに、実施の形態2では、第1の部分281が薄膜チップ20の上面の一部をなしている。これにより、金属配線60の接触する面積が増加するため、接触不良の発生を低減することができる。
図10は、本発明の電気光学装置の例である有機EL装置100の回路構成を示す図である。有機EL装置100は、複数の走査線101と、走査線101に直交して配置される複数の信号線102と、信号線102に並列に延びる複数の電源線103と、各走査線101と各信号線102との交点付近にそれぞれ設けられる複数の画素部Aとを含んでいる。すなわち、本例の有機EL装置100は、複数の画素部Aを備え、当該各画素部がマトリクス状に配列されてなるアクティブマトリクス型の表示装置である。
次に、上述した有機EL装置100を備えた電子機器の具体例について説明する。
図11は、有機EL装置100を備えた電子機器の具体例を示す斜視図である。図11(A)は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1000は、本発明にかかる有機EL装置100を用いて構成された表示部1001を備えている。図11(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本発明にかかる有機EL装置100を用いて構成された表示部1101を備えている。図11(C)は、電子機器の一例である携帯型情報処理装置1200を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、および本発明にかかる有機EL装置100を用いて構成された表示部1203を備えている。
Claims (4)
- 第1基板上に、傾斜した側面を有する外部接続用電極部を備えた電子部品を1つ以上形成する部品形成工程と、
前記電子部品を前記第1基板上で個々の電子部品に分離すると共に、前記傾斜した側面を露出させる分離工程と、
前記電子部品を前記第1基板上から第2基板上に移す転写工程と、
前記傾斜した側面を含む経路上に液体材料を塗布することにより、前記電子部品の外部接続用電極部と前記第2基板上の電極とを電気的に接続する配線を形成する配線形成工程とを備え、
前記分離工程では、異方性エッチングにより個々の電子部品に分離した後、等方性エッチングにより前記傾斜した側面を露出させることを特徴とする半導体装置の製造方法。
- 前記配線形成工程では、前記液体材料を塗布する前に、前記経路の周囲に撥液処理を施すことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記配線形成工程では、インクジェット法を用いて前記液体材料を塗布することを特徴とする請求項1に記載の半導体装置の製造方法。
- 第1基板の第1面に、外部接続用電極部を備えた電子部品を1つ以上形成する部品形成工程と、
前記電子部品を前記第1基板上で個々の電子部品に分離する分離工程と、
前記電子部品を前記第1基板から第2基板の第1面に移す転写工程と、
前記第2基板の前記第1面に配置された電極と、前記外部接続用電極部と、に重なるように液体材料を塗布し、前記電極と前記外部接続用電極部とを電気的に接続する配線を形成する配線形成工程と、を備え、
前記外部接続用電極部が前記電子部品の端部に形成されたものであり、前記電子部品の前記端部が第1の部分と第2の部分とを有し、前記第1の部分と前記第2の部分とが前記外部接続用電極部に覆われ、前記第1の部分の膜厚が前記第2の部分の膜厚より大きく、前記第2の部分が前記第1の部分より前記第2基板の外周寄りに位置し、
前記分離工程では、異方性エッチングにより個々の電子部品に分離した後、等方性エッチングにより前記端部を露出させる、ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014563A JP5403201B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014563A JP5403201B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182064A JP2008182064A (ja) | 2008-08-07 |
JP5403201B2 true JP5403201B2 (ja) | 2014-01-29 |
Family
ID=39725724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014563A Expired - Fee Related JP5403201B2 (ja) | 2007-01-25 | 2007-01-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5403201B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3738798B2 (ja) * | 1997-07-03 | 2006-01-25 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 |
JP2003197881A (ja) * | 2001-12-27 | 2003-07-11 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
JP2005093703A (ja) * | 2003-09-17 | 2005-04-07 | Seiko Epson Corp | タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器 |
JP2005302813A (ja) * | 2004-04-07 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 電子回路組立体および電子回路組立体の製造方法 |
WO2006120309A2 (fr) * | 2005-05-11 | 2006-11-16 | Stmicroelectronics Sa | Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette |
-
2007
- 2007-01-25 JP JP2007014563A patent/JP5403201B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008182064A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210296394A1 (en) | Array substrate and preparation method therefor, and display panel and display device | |
US9881984B2 (en) | Organic electro-luminescent display device | |
KR100686504B1 (ko) | 전기 광학 장치의 제조 방법, 전기 광학 장치 및 전자기기 | |
KR100711745B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기 | |
US7253087B2 (en) | Method of producing thin-film device, electro-optical device, and electronic apparatus | |
KR100670984B1 (ko) | 박막 회로 장치의 제조 방법 | |
JP2011066130A (ja) | 半導体回路装置の製造方法、半導体回路装置、及び電子機器 | |
JP5458500B2 (ja) | 電気光学装置および電子機器 | |
KR20130053280A (ko) | 씨오지 타입 플렉서블 유기발광소자 | |
KR100576636B1 (ko) | 반도체 장치 및 전기 광학 장치의 제조 방법 | |
JP2015148728A (ja) | 表示装置及びその製造方法 | |
JP2005251910A (ja) | 回路基板とその製造方法、電気光学装置、電子機器 | |
JP2009054833A (ja) | 電子デバイスとその製造方法、電気光学装置および電子機器 | |
US10360851B2 (en) | Display device and method of manufacturing the same | |
EP3873181A1 (en) | Display device | |
JP5403201B2 (ja) | 半導体装置の製造方法 | |
JP2004191573A (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP2008185761A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器 | |
JP4513963B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
JP2005266754A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP2005266755A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP4474834B2 (ja) | 半導体チップの製造方法 | |
US7995023B2 (en) | Flat panel display and method for driving the same | |
JP2007281216A (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
WO2010125623A1 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5403201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |