KR100711745B1 - 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기 - Google Patents

액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기 Download PDF

Info

Publication number
KR100711745B1
KR100711745B1 KR1020060024655A KR20060024655A KR100711745B1 KR 100711745 B1 KR100711745 B1 KR 100711745B1 KR 1020060024655 A KR1020060024655 A KR 1020060024655A KR 20060024655 A KR20060024655 A KR 20060024655A KR 100711745 B1 KR100711745 B1 KR 100711745B1
Authority
KR
South Korea
Prior art keywords
circuit
substrate
thin film
film
line film
Prior art date
Application number
KR1020060024655A
Other languages
English (en)
Other versions
KR20060038965A (ko
Inventor
무츠미 기무라
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060038965A publication Critical patent/KR20060038965A/ko
Application granted granted Critical
Publication of KR100711745B1 publication Critical patent/KR100711745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets

Abstract

본 발명은 표시 장치(전기 광학 장치)에서의 급전선의 저저항화를 도모하고, 발광 소자 등에 대하여 전류를 공급할 때의 손실을 삭감하는 것을 과제로 한다.
전기 광학 소자와 상기 전기 광학 소자를 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치에 있어서, 상기 전기 광학 장치에 사용하는 배선 기판은, 전기 광학 소자를 동작시키기 위한 전류를 구동 회로에 공급하기 위한 급전선막(32)과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 구동 회로에 공급하기 위한 신호선막(20)과, 전기 광학 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호를 구동 회로에 공급하기 위한 동작선막(30)을 포함하고, 상기 급전선막(32), 신호선막(20) 및 동작선막(30) 중에서 급전선막(32)이 상층으로 되도록 적층되어 이루어진다.
배선 기판, 화소 전극, 동작선막, 급전선막

Description

액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및 전자 기기{ACTIVE MATRIX SUBSTRATE AND METHOD OF MANUFACTURING THE SAME, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE}
도 1은 제 1 실시예의 유기 EL 표시 장치의 구성에 대해서 개략적으로 나타내는 도면.
도 2는 화소의 구조에 대해서 설명하는 도면.
도 3은 화소의 구조에 대해서 설명하는 도면.
도 4는 회로 칩의 내부 구조 예를 나타내는 평면도.
도 5는 본 실시예에 따른 제조 방법을 설명하는 도면.
도 6은 본 실시예에 따른 제조 방법을 설명하는 도면.
도 7은 제 2 실시예의 유기 EL 표시 장치에 대해서 설명하는 도면.
도 8은 제 2 실시예의 유기 EL 표시 장치에 대해서 설명하는 도면.
도 9는 제 3 실시예에 따른 전자 기기의 구체적인 예를 나타내는 도면.
도 10은 좌우 방향으로 인접하는 2개의 화소에서 급전선막의 공용 등의 구성을 채용할 경우의 화소 구조의 예를 설명하는 도면.
도 11은 종래의 박막 트랜지스터 구동형 발광 표시 장치의 화소 회로를 설명하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1, 2, 3 : 색 화소
10 : 기판
12, 120 : 제 1 배선층
14, 140 : 제 2 배선층
16 : 발광 소자층
20, 20A : 신호선막
30, 30A : 동작선막
32, 32A : 급전선막(給電線膜)
36, 36A : 회로 칩
40 : 화소 전극
42 : 공통 전극
44 : 발광층
60 : 전사원(轉寫元) 기판
62 : 박리층
66 : 전사처 기판
68 : 접착층
100 : 유기 EL 표시 장치
101 : 화소(기본 화소)
112 : 반도체막
122a∼122c : 게이트선(게이트 전극)
136 : 회로 박막
142 : 소스/드레인선(소스/드레인 전극)
본 발명은 배선 기판의 형성 기술의 개량 및 이 기술을 이용한 전기 광학 장치(표시 장치) 및 그 제조 방법에 관한 것이다.
최근, 박막 트랜지스터 등을 사용하여 화소 구동을 행하는 자발광형 표시 장치의 하나인 박막 트랜지스터 구동형 발광 다이오드 표시 장치의 연구 개발이나 상품화가 왕성하게 실행되고 있다. 이러한 표시 장치는, 예를 들어, 「S. W. -B. Tam, M. Kimura, et al., Proc. IDW '99, p175」, 「M. Kimura, et al., J. SID 8, p93(2000)」, 「M. Kimura, et al., Dig. AM-LCD 2000, p245」, 「S. W. -B. Tam, M. Kimura, et al., Proc. IDW 2000, p243」 등의 문헌에 개시되어 있다.
도 11은 종래의 박막 트랜지스터 구동형 발광 표시 장치의 화소 회로를 설명하는 도면이다. 복수의 주사선(311) 및 복수의 신호선(312)이 매트릭스 형상으로 형성되고, 주사선(311)과 신호선(312)의 각 교점에 대응하여, 스위칭 박막 트랜지스터(313), 드라이빙 박막 트랜지스터(314) 및 발광 소자(315)를 포함하는 화소 회로가 형성되어 있다. 스위칭 박막 트랜지스터(313)는, 주사선(311)이 온(on) 전위로 될 때, 신호선(312)의 전위를 샘플링한다.
드라이빙 박막 트랜지스터(314)는, 스위칭 박막 트랜지스터(313)에 의해 샘플링된 전위에 따라, 급전선(316)으로부터 공급되어 발광 소자(315)에 유입되는 전류의 양을 제어하고, 발광 소자(315)의 발광 상태를 제어한다.
상술한 박막 트랜지스터 구동형 발광 표시 장치에서는, 발광 소자(315)를 발광시킬 때에는, 비교적 큰 전류를 발광 소자(315)에 공급할 필요가 있다. 이 때문에, 드라이빙 박막 트랜지스터(314)에 전류를 공급하기 위한 급전선(316)은 가능한 한 저(低)저항으로 되도록 형성하는 것이 바람직하다. 급전선(316)의 저저항화가 불충분할 경우에는, 급전선(316)에서 발생하는 전압 강하의 영향이 커져, 구동 전압의 저전압화를 방해하는 원인으로 되는 동시에, 전류의 공급량 저하에 의한 발광 소자(315)의 발광 휘도 저하를 초래하는 원인으로 된다.
그래서, 본 발명은 표시 장치에서의 급전선의 저저항화를 도모하고, 발광 소자 등에 대하여 전류를 공급할 때의 손실을 삭감하는 것을 목적으로 한다.
또한, 본 발명은 표시 장치에서의 급전선의 저저항화를 도모하고, 발광 소자 등의 구동에 필요한 전압을 저하시키는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 전기 광학 소자와 상기 전기 광학 소자를 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치에 사용되는 배선 기판으로서, 전기 광학 소자를 동작시키기 위한 전류를 상기 구동 회로에 공급하기 위한 급전선막(給電線膜)과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 구동 회로에 공급하기 위한 신호선막과, 전기 광학 소자를 동작시킬지의 여부를 규정하는 동작 지령 신호를 구동 회로에 공급하기 위한 동작선막을 포함하고 있으며, 이들 급전선막, 신호선막 및 동작선막 중에서 급전선막이 상층으로 되도록 적층되어 있다.
일반적으로, 급전선막은 상기 급전선막을 전류가 흐를 때에 생기는 전압 강하를 억제하기 위해 저저항률인 것이 요망되고, 가능한 한 이 요망을 충족시키도록 형성된다. 그러나, 이와 같이 하여 저저항인 급전선막을 형성하여도, 그 후에 상기 급전선막의 상층에 신호선막이나 동작선막(또는 기타 요소)이 형성될 경우에는, 이들 신호선 등을 형성하는 제조 프로세스의 영향(예를 들어, 고온 분위기에 의한 영향 등)을 받아, 앞서 형성된 급전선막이 고저항화되는 경우가 많다. 그래서, 본 발명에서는, 배선 기판에 포함되는 각 배선막 중에서 급전선막이 상층으로 되도록 적층함으로써, 급전선막이 형성되는 순서가 가능한 한 뒤로 되도록 하고 있다. 이것에 의해, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 따라서, 본 발명에 따른 배선 기판을 사용하여 형성되는 전기 광학 장치(표시 장치)에서의 급전선의 저저항화가 도모되고, 발광 소자 등의 전기 광학 소자에 대하여 전류를 공급할 때의 손실을 삭감하는 것이나, 발광 소자 등의 구동에 필요한 전압을 저하시키는 것이 가능해진다.
여기서, 본 발명에서의 「전기 광학 장치」는, 전기적 작용에 의해 발광하거나, 또는 외부로부터의 광의 상태를 변화시키는 전기 광학 소자를 구비한 장치 일 반을 의미하고, 스스로 광을 발하는 것과 외부로부터의 광의 통과를 제어하는 것 양쪽을 포함한다. 예를 들면, 전기 광학 소자로서, 액정 소자, 전기 영동 입자가 분산된 분산 매체를 갖는 전기 영동 소자, EL(일렉트로루미네선스) 소자, 전계의 인가에 의해 발생한 전자를 발광판에 조사하여 발광시키는 전자 방출 소자를 구비한 표시 장치 등을 의미한다.
또한, 급전선막은 신호선막 또는 동작선막의 적어도 한쪽보다도 후막(厚膜)으로 형성되어 있는 것이 바람직하다. 일반적으로, 급전선막 등의 배선막을 후막으로 형성하면, 그 후의 제조 프로세스 중에 응력이 인가되어 배선막에 변형을 발생시키고, 상기 배선막이 형성된 기판에 휨이 발생하는 등의 악영향을 주는 경우가 많다. 그런데, 상술한 바와 같이 본 발명에서는, 급전선막을 가능한 한 상층으로 되도록 형성하고 있어, 그 후의 제조 프로세스에 의한 영향을 최대한 배제할 수 있기 때문에, 급전선을 보다 후막에 형성하는 것이 가능해진다. 이것에 의해, 급전선막의 저저항화를 한층 더 달성하는 것이 가능해진다.
또한, 급전선막은 신호선막 또는 동작선막의 적어도 한쪽보다도 저저항인 도전막에 의해 형성되어 있는 것이 바람직하다. 저저항인 도전막으로서는, 예를 들어, 알루미늄, 금, 은, 구리, 백금, 팔라듐 등의 박막을 생각할 수 있다. 이러한 도전막을 사용함으로써, 급전선의 저저항화를 한층 더 달성하는 것이 가능해진다.
또한, 바람직하게는, 급전선막과 동작선막을 동일한 층에 형성하는 것이 좋다. 이것에 의해, 급전선막과 동작선막을 동일한 프로세스에 의해 형성하게 되어, 제조 프로세스의 간략화가 가능해진다. 또한, 동작선막에 대해서도 저저항화를 도 모하는 것이 가능해진다. 또한, 급전선막과 신호선막을 동일한 층에 형성할 수도 있다.
또한, 동작선막과 급전선막은 각각의 연장 방향이 대략 평행으로 되도록 형성되어 있는 것이 바람직하다. 이것에 의해, 동작선막과 급전선막의 배치 스페이스의 효과적인 이용이 도모되고, 급전선막의 형성 면적을 보다 크게 확보하는 것이 가능해져, 급전선막의 저저항화를 한층 더 달성하는 것이 가능해진다.
또한, 본 발명은 1개 또는 복수의 전기 광학 소자를 포함하여 이루어지는 기본 화소를 복수 배열한 표시 영역과, 전기 광학 소자의 각각을 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치에 사용되는 배선 기판으로서, 전기 광학 소자를 동작시키기 위한 전류를 구동 회로에 공급하기 위한 급전선막과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 구동 회로에 공급하기 위한 신호선막과, 전기 광학 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호를 구동 회로에 공급하기 위한 동작선막을 포함하고, 상술한 급전선막, 신호선막 및 동작선막은 이들 중에서 급전선막이 상층으로 되도록 적층되어 있다. 그리고, 급전선막은 복수의 기본 화소의 배열을 따라 복수 배치되는 동시에, 서로 인접하는 2개의 기본 화소의 열에 적어도 1개의 급전선막을 공용시키도록 형성된다.
배선 기판에 포함되는 각 배선막 중에서 급전선막이 상층으로 되도록 적층함으로써, 급전선막이 형성되는 순서가 가능한 한 뒤로 되도록 할 수 있다. 이것에 의해, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 또한, 서로 인접하는 2개의 기본 화 소의 열에서 급전선막을 공용함으로써, 각 급전선막에 대하여 보다 넓은 형성 영역을 할당할 수 있게 되어, 급전선막의 광(廣)면적화에 의한 저저항화를 달성하는 것이 가능해진다. 이것에 의해, 본 발명에 따른 배선 기판을 사용하여 형성되는 전기 광학 장치에서의 급전선의 저저항화가 도모되고, 발광 소자 등의 전기 광학 소자에 대하여 전류를 공급할 때의 손실을 삭감하는 것이나, 발광 소자 등의 구동에 필요한 전압을 저하시키는 것이 가능해진다.
또한, 본 발명에서도, 급전선막은 신호선막 또는 동작선막의 적어도 한쪽보다도 후막으로 형성되어 있는 것이 바람직하다. 또한, 급전선막은 신호선막 또는 동작선막의 적어도 한쪽보다도 저저항인 도전막에 의해 형성되어 있는 것도 바람직하다. 또한, 급전선막과 동작선막은 동일한 층에 형성되어 있는 것이 적합하다. 또한, 동작선막과 급전선막은 각각의 연장 방향이 대략 평행으로 되도록 형성되어 있는 것이 적합하다. 이러한 구성을 채용하는 것에 의한 이점(利點)은 상술한 바와 같기 때문에, 여기서는 설명을 생략한다.
또한, 상기 기본 화소의 각각이 3개의 전기 광학 소자를 포함하여 구성되어 있을 때에, 급전선막은 서로 인접하는 2개의 기본 화소의 열에 의해 복수의 급전선막 중 3개가 공용되도록 배치되는 것이 바람직하다. 이러한 구성은 컬러 표시를 행하는 표시 장치 등, 3개의 전기 광학 소자(예를 들어, RGB 3색에 대응)를 포함하여 1개의 기본 화소가 구성되어 있는 경우에 적합하다.
또한, 상기 급전선막, 동작선막 및 신호선막의 각각은 서로 인접하는 2개의 기본 화소 열의 열간(列間)에 상정(想定)되는 중간선에 대하여 대칭인 형상으로 형 성되어 있는 것이 바람직하다. 이러한 형상으로 함으로써, 공통화하여 형성되는 급전선막의 배치 설계가 용이해진다.
또한, 본 발명은 전기 광학 소자와 상기 전기 광학 소자를 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치에 사용되는 회로 기판으로서, 구동 회로를 담당하는 회로 박막과, 전기 광학 소자를 동작시키기 위한 전류를 구동 회로에 공급하기 위한 급전선막과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 구동 회로에 공급하기 위한 신호선막과, 전기 광학 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호를 구동 회로에 공급하기 위한 동작선막을 포함하고, 상술한 회로 박막, 급전선막, 신호선막 및 동작선막 중에서 급전선막이 상층으로 되도록 적층되어 있다.
회로 기판에 포함되는 각 배선막 및 회로 박막 중에서 급전선막이 상층으로 되도록 적층함으로써, 급전선막이 형성되는 순서가 가능한 한 뒤로 되도록 할 수 있다. 이것에 의해, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 특히, 회로 박막이 반도체 소자를 포함하여 구성될 경우에는, 상기 반도체 소자를 담당하는 반도체 박막을 형성하기 위해 고온 프로세스를 필요로 하는 경우가 많지만, 그러한 고온 프로세스를 필요로 하는 회로 박막보다도 상층에 급전선막을 형성함으로써, 상기 급전선막의 고저항화를 효과적으로 억제하는 것이 가능해진다.
또한, 상술한 구동 회로가 복수의 박막 트랜지스터를 포함하여 구성되어 있을 경우에, 회로 기판은 신호선막 또는 동작선막 중의 어느 한쪽과 박막 트랜지스 터의 게이트선이 동일한 층에 형성되고, 그 상층에 신호선막 또는 동작선막 중의 다른쪽과 급전선막과 박막 트랜지스터의 소스/드레인선이 형성되어 있는 것이 바람직하다. 이러한 구성을 채용함으로써, 신호선막(또는 동작선막)과 게이트선을 동일한 프로세스에 의해 형성하고, 그 후, 동작선막(또는 신호선막)과 급전선막과 소스/드레인선을 동일한 프로세스에 의해 형성하는 것이 가능해져, 제조 프로세스를 간략화하는 것이 가능해진다. 또한, 소스/드레인선을 급전선막과 동일한 프로세스에 의해 형성하는 것이 가능해지기 때문에, 비교적 큰 전류가 흐르는 소스/드레인선에 대해서도 함께 저저항화하는 것이 가능해진다.
또한, 본 발명에서도, 급전선막은 신호선막, 동작선막 및 회로 박막 중의 적어도 한쪽보다도 후막으로 형성되어 있는 것이 바람직하다. 또한, 급전선막은 신호선막, 동작선막 및 회로 박막의 적어도 한쪽보다도 저저항인 도전막에 의해 형성되어 있는 것도 바람직하다. 또한, 급전선막과 동작선막은 동일한 층에 형성되어 있는 것이 적합하다. 또한, 동작선막과 급전선막은 각각의 연장 방향이 대략 평행으로 되도록 형성되어 있는 것이 적합하다. 이러한 구성을 채용하는 것에 의한 이점은 상술한 바와 같기 때문에, 여기서는 설명을 생략한다.
또한, 본 발명은 상술한 배선 기판 위에 전기 광학 소자 및 구동 회로를 형성하여 이루어지는 전기 광학 장치이기도 하다. 또한, 본 발명은 상술한 회로 기판 위에 전기 광학 소자를 형성하여 이루어지는 전기 광학 장치이기도 하다. 이러한 구성에 의해, 전기 광학 장치에서의 급전선의 저저항화가 도모되고, 발광 소자 등의 전기 광학 소자에 대하여 전류를 공급할 때의 손실을 삭감하는 것이나, 발광 소자 등의 구동에 필요한 전압을 저하시키는 것이 가능해진다.
상술한 전기 광학 장치에 있어서, 구동 회로는 상기 배선 기판과는 다른 전사원(轉寫元) 기판 위에 전사 가능하게 형성된 회로 박막이고, 상기 전사원 기판으로부터 박리 전사하여 상기 배선 기판의 급전선막, 신호선막 및 동작선막의 각각과 전기적으로 접속되는 것인 것이 바람직하다. 구동 회로를 배선 기판과는 별도로 준비되는 기판 위에서 형성한 후에 전사함으로써, 급전선막을 형성한 후의 배선 기판에 직접적으로 구동 회로를 형성하는 경우에 비하여, 급전선막이 받는 열적인 손상을 저감시키는 것이 가능해진다. 따라서, 급전선막의 고저항화를 억제할 수 있다.
또한, 본 발명은 1개 또는 복수의 전기 광학 소자를 포함하여 이루어지는 기본 화소를 복수 배열한 표시 영역과, 전기 광학 소자의 각각을 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치의 제조 방법으로서, 제 1 기판 위에, 전기 광학 소자를 동작시키기 위한 전류를 구동 회로에 공급하기 위한 급전선막과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 구동 회로에 공급하기 위한 신호선막과, 전기 광학 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호를 구동 회로에 공급하기 위한 동작선막을 포함하는 적층 배선을 기본 화소의 배열에 대응하여 형성하는 기판 배선 형성 공정과, 제 2 기판 위에, 구동 회로를 담당하는 회로 박막을 전사 가능하게 형성하는 회로 박막 형성 공정과, 상기 회로 박막을 제 2 기판으로부터 제 1 기판 위의 기본 화소에 대응하는 각 영역에 전사하고, 회로 박막을 적층 배선과 접속하는 회로 박막 전사 공정을 포함하며, 상 술한 기판 배선 형성 공정에서, 급전선막, 신호선막 및 동작선막 중에서 급전선막이 상층으로 되도록 하여 적층 배선을 형성하고 있다.
이러한 제조 방법에 의하면, 급전선막이 형성되는 순서가 가능한 한 뒤로 되도록 할 수 있기 때문에, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 또한, 전사 가능하게 형성한 회로 박막을 전사함으로써 구동 회로를 형성하고 있기 때문에, 급전선막을 형성한 후의 적층 배선 위에 직접적으로 구동 회로를 형성하는 경우에 비하여, 급전선막이 받는 열적인 손상을 저감시키는 것이 가능해진다. 따라서, 급전선막의 고저항화를 억제할 수 있다. 이것에 의해, 전기 광학 장치에서의 급전선의 저저항화가 도모되고, 발광 소자 등의 전기 광학 소자에 대하여 전류를 공급할 때의 손실을 삭감하는 것이나, 발광 소자 등의 구동에 필요한 전압을 저하시키는 것이 가능해진다.
상술한 회로 박막 형성 공정은, 제 2 기판과 회로 박막 사이에 개재되고, 에너지의 부여에 의해 상태 변화가 생겨 회로 박막과의 고착 정도가 약해지는 성질을 갖는 박리층을 형성하는 공정을 포함하는 것이 바람직하다. 이것에 의해, 회로 박막의 박리 및 전사가 용이해진다.
또한, 본 발명은 전기 광학 소자와 상기 전기 광학 소자를 구동하기 위한 구동 회로를 포함하여 구성되는 전기 광학 장치의 제조 방법으로서, 기판 위에, 구동 회로를 담당하는 회로 박막과, 전기 광학 소자를 동작시키기 위한 전류를 구동 회로에 공급하기 위한 급전선막과, 전기 광학 소자에 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 공급하기 위한 신호선막과, 전기 광학 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호를 구동 회로에 공급하는 동작선막을 형성하는 회로 기판 형성 공정과, 상술한 회로 박막, 급전선막, 신호선막 및 동작선막의 각각이 형성된 기판 위에 전기 광학 소자를 형성하는 전기 광학 소자 형성 공정을 포함하고, 회로 기판 형성 공정에서, 회로 박막, 급전선막, 신호선막 및 동작선막 중에서 급전선막이 상층으로 되도록 각 막의 형성을 행한다.
이러한 제조 방법에 의하면, 급전선막이 형성되는 순서가 가능한 한 뒤로 되도록 할 수 있기 때문에, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 또한, 회로 박막이 반도체 소자(예를 들어, 박막 트랜지스터 등)를 포함하여 구성되는 경우 등 그 형성에 고온 프로세스를 필요로 하는 경우일지라도, 상기 회로 박막보다도 급전선막이 형성되는 순서를 뒤로 할 수 있기 때문에, 급전선막이 고온 프로세스에 의한 영향을 받는 것을 회피할 수 있고, 이 점으로부터도 급전선막의 저저항화를 도모하는 것이 가능해진다.
또한, 상술한 구동 회로가 박막 트랜지스터를 포함하여 구성되어 있을 경우에, 상술한 회로 기판 형성 공정은, 신호선막 또는 동작선막 중의 어느 한쪽과 박막 트랜지스터의 게이트선을 동일한 층에 형성하고, 그 상층 측에 신호선막 또는 동작선막 중의 다른쪽과 급전선막과 박막 트랜지스터의 소스/드레인선을 형성하는 것이 바람직하다. 이것에 의해, 제조 프로세스를 간략화하는 것이 가능해진다. 또한, 소스/드레인선을 급전선막과 동일한 프로세스에 의해 형성하고 있기 때문에, 비교적 큰 전류가 흐르는 소스/드레인선에 대해서도 함께 저저항화하는 것이 가능해진다.
또한, 본 발명은 상술한 본 발명에 따른 전기 광학 장치를 표시부로서 사용하는 전자 기기이기도 하다. 여기서, 전자 기기에는 비디오 카메라, 휴대 전화, 퍼스널 컴퓨터, 휴대형 정보 단말 장치(이른바 PDA)나, 기타 각종의 것이 포함된다. 본 발명에 따른 전기 광학 장치를 사용함으로써, 고품질의 표시부를 구성할 수 있기 때문에, 전자 기기의 고품질화를 도모하는 것이 가능해진다.
이하, 본 발명을 적용한 일 실시예의 박막 트랜지스터 구동형 표시 장치에 대해서 설명한다. 이하의 설명에서는, 박막 트랜지스터 구동형 표시 장치의 일례로서 유기 EL 표시 장치에 대해서 설명한다.
<제 1 실시예>
도 1은 제 1 실시예의 유기 EL 표시 장치의 구성에 대해서 개략적으로 나타내는 도면이다. 도 1에 나타낸 유기 EL 표시 장치(100)는, 3개의 색 화소(1, 2, 3)를 포함하여 구성되는 화소(기본 화소)(101)를 매트릭스 형상으로 다수 배열한 표시 영역을 포함하여 구성되어 있다. 각 색 화소는, 예를 들어, 색 화소(1)가 적색, 색 화소(2)가 녹색, 색 화소(3)가 청색에 대응하고 있다. 각 화소(101)는 복수의 박막 트랜지스터(TFT)를 포함하여 구성되는 구동 회로를 내장한 회로 칩(회로 박막)을 사용하여 구동된다.
도 2 및 도 3은 화소(101)의 구조에 대해서 설명하는 도면이다. 도 2는 인접하는 2개의 화소(101)의 평면도를 나타내고 있다. 또한, 도 3의 (a)는 도 2에서 의 A-A' 단면도, 도 3의 (b)는 도 2에서의 B-B' 단면도를 각각 나타내고 있다. 또한, 도 2에서는 설명의 편의상, 구성요소의 일부를 생략하여 나타내고 있다.
도 2 및 도 3에 나타낸 바와 같이, 본 실시예의 유기 EL 표시 장치에서는, 유리 등의 절연 재료로 이루어지는 기판(10) 위에 하층 측으로부터 차례로, 제 1 배선층(12), 제 2 배선층(14), 발광 소자층(16)을 적층하여 형성되어 있고, 상하 방향으로 인접하는 2개의 화소(101)가 대칭인 형상으로 되어 있다. 제 1 배선층(12)과 제 2 배선층(14)에 의해 적층 배선이 구성되어 있다. 또한, 도 2에서는 제 1 및 제 2 배선층의 구조를 설명하기 위해, 제 2 배선층(14)의 일부와 발광 소자층(16)을 생략하여 나타내고 있다.
제 1 배선층(12)은 기판(10) 위에 형성되는 3개의 신호선막(20)과, 상기 신호선막과 제 2 배선층(14)에 포함되는 배선막(후술함) 사이를 전기적으로 접속하기 위해 설치되는 개구부(22)를 포함하여 구성되어 있다. 각 신호선막(20)은 발광 소자층(16)에 포함되는 전기 광학 소자로서의 유기 EL 소자(상세한 것은 후술함)에 대하여 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 회로 칩(36)에 공급하기 위한 것이다. 또한, 상기한 개구부(22)를 통하여 제 2 배선층(14)에 포함되는 배선막이 부분적으로 신호선막(20)과 맞닿아, 양자의 전기적 접속이 도모된다. 각 신호선막(20)의 사이에는 절연 부재(예를 들어, 산화실리콘 등)가 형성되어 있다. 또한, 도 2에서는 상기 절연 부재에 대해서는 생략하여 나타내고 있다.
제 2 배선층(14)은 2개의 동작선막(주사선막)(30), 3개의 급전선막(32), 및 다른 배선막(34a∼34j)과, 발광 소자층(16)을 구동하기 위한 회로 칩(36)을 포함하 여 구성되어 있다. 각 동작선막(30)은 유기 EL 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호(주사 신호)를 회로 칩(36)에 공급하기 위한 것이다. 각 급전선막(32)은 유기 EL 소자를 동작시키기 위한 전류를 회로 칩(36)에 공급하기 위한 것이다.
여기서, 도 3에 나타낸 바와 같이, 본 실시예의 유기 EL 표시 장치에서는, 신호선막(20), 동작선막(30) 및 급전선막(32) 중에서 급전선막(32)이 상층으로 되도록 적층하여 적층 배선을 구성하고 있으며, 이것에 의해, 급전선막(32)의 형성 후에 실행되는 제조 프로세스에 의한 영향을 최대한 배제하여 급전선막(32)의 고저항화를 회피하여, 저저항인 급전선막(32)을 실현하고 있다. 구체적으로는, 본 실시예에서는, 급전선막(32)을 포함하는 제 2 배선층(14)의 형성 후에는, 그 상측에 유기 EL 소자를 포함하는 발광 소자층(16)이 형성되지만, 유기 EL 소자의 제조 프로세스는 일반적으로 저온 프로세스이고, 급전선막(32)이 고온에 노출되는 것을 회피할 수 있다.
또한, 도시한 바와 같이 급전선막(32)은 하층의 신호선막(20)에 비하여 보다 후막으로 되도록 형성되어 있고, 이것에 의해 급전선막(32)의 저저항화를 한층 더 도모하고 있다. 또한, 본 실시예에서는 동작선막(30)을 급전선막(32)과 동일한 층에 형성하도록 하고 있으며, 이것에 의해, 제조 프로세스의 간략화를 도모하는 동시에, 동작선막(30)에 대해서도 저저항화를 도모하고 있다. 또한, 급전선막(32) 및 동작선막(30)은 신호선막(20)보다도 저저항인 도전막, 구체적으로는 알루미늄, 금, 은, 구리, 백금, 팔라듐 등의 도전막을 사용하여 형성되어 있다.
또한, 도 2에 나타낸 바와 같이, 급전선막(32)과 동작선막(30)은 각각의 연장 방향이 대략 평행으로 되도록 형성되어 있다. 이것에 의해, 배치 스페이스의 효과적인 이용이 도모되고, 도시한 바와 같이, 급전선막(32)의 형성 영역의 면적을 보다 크게(폭을 넓게) 확보하는 것이 가능해져, 급전선막(32)의 저저항화를 도모할 수 있다. 또한, 각 급전선막(32)은 도시의 상하 방향에서 서로 인접하는 2개의 화소(101)의 열에서 3개의 급전선막(32)이 공용되도록 형성되어 있다. 이것에 의해, 각 급전선막(32)에 대하여 보다 넓은 형성 영역을 할당할 수 있게 되어, 급전선막(32)의 광면적화에 의한 저저항화가 달성된다.
또한, 도 2에 나타낸 바와 같이, 각 화소(101)의 구성요소(신호선막(20), 동작선막(30), 급전선막(32) 등)는, 도시의 상하 방향에서 인접하는 2개의 화소(101)의 열의 열간에 상정되는 중간선(도시의 M-M'선)에 대하여 대략 대칭인 형상으로 형성되어 있다. 그리고, 이 인접하는 2개의 화소(101)의 형성 영역 내에서, 급전선막(32)과 동일한 층에 형성되는 동작선막(30)을 상단 근방과 하단 근방에 배치함으로써, 상기 형성 영역의 중앙부를 넓게 비우고, 이 넓게 빈 영역에 3개의 급전선막(32)을 배치하고 있다. 이것에 의해, 보다 넓은 면적을 확보하여 급전선막(32)을 형성하는 것이 가능해지는 동시에, 배치 설계가 용이해진다.
상술한 회로 칩(36)은 각 화소(101)에 포함되는 3개의 유기 EL 소자의 각각을 구동하기 위한 구동 회로를 내장하는 것이다. 회로 칩(36)과 배선막(34a∼34j)의 각각의 사이는 복수의 패드 전극(도시 생략)을 통하여 전기적 접속이 도모되고 있다. 또한, 도 2에서는 도시를 생략하고 있지만, 각 동작선막이나 급전선막 등의 사이에는 절연 부재(예를 들어, 산화실리콘 등)가 형성되어 있다.
여기서, 본 실시예에서의 회로 칩(36)은 복수의 박막 트랜지스터를 포함하여 구성되어 있고, 1개의 화소(101) 내에 포함되는 각 색 화소(1, 2, 3)를 각각 독립적으로 제어하는 기능을 구비하고 있다. 예를 들면, 회로 칩(36)은 스위칭 박막 트랜지스터와 드라이빙 박막 트랜지스터를 1개씩 조합하여 구성되는 단위 회로를 3세트 포함하여 구성된다. 회로 칩(36)의 내부 구조의 구체적인 예에 대해서는 후술한다. 또한, 상기 회로 칩(36)은 기판(10)과는 다른 기판(전사원 기판) 위에 전사 가능한 상태로 형성되고, 그 후에 전사원 기판으로부터 박리하여 기판(10)에 전사된다. 상기 전사 방법의 상세에 대해서는 후술한다.
발광 소자층(16)은 제 2 배선층(14) 위에 형성되는 3개의 화소 전극(40)과, 이 화소 전극(40)과 대향하여 배치되는 공통 전극(42)과, 각 화소 전극(40)과 공통 전극(42) 사이에 배치되는 3개의 발광층(44)과, 공통 전극(42) 위에 형성되는 보호층(46)을 포함하여 구성되어 있다. 또한, 각 화소 전극(40)이나 각 발광층(44) 등의 사이에는 절연 부재(예를 들어, 산화실리콘 등)가 형성되어 있다. 각 화소 전극(40)과 그 위에 적층되는 각 발광층(44), 및 공통 전극(42)에 의해 3개의 유기 EL 소자(전기 광학 소자)가 형성되고, 각 유기 EL 소자에 의해 색 화소(1, 2, 3)가 각각 구성되어 있다. 상술한 회로 칩(36)에 의해, 각 화소 전극(40)을 통하여 각 발광층(44)에 대하여 각각 독립적으로 전류가 공급되도록 되어 있어, 각 색 화소(1, 2, 3)가 각각 독립적으로 스위칭된다.
다음으로, 본 실시예의 회로 칩(36)의 내부 구조에 대해서 구체적인 예를 나 타내어 설명한다. 또한, 회로 칩(36)의 내부 구조는 예시한 것에 한정되지 않는다.
도 4는 회로 칩(36)의 내부 구조 예를 나타내는 평면도이다. 도 4에서는, 회로 칩(36) 내에 포함되는 박막 트랜지스터(TFT)나 배선 등의 구조가 도시되어 있다. 도 4에 나타낸 바와 같이, 회로 칩(36)은 오른쪽 영역에 상하 방향으로 배열하여 형성되어 있는 3개의 스위칭 박막 트랜지스터(ST1, ST2, ST3)와, 왼쪽 영역에 좌우 방향으로 배열하여 형성되어 있는 3개의 드라이빙 박막 트랜지스터(DT1, DT2, DT3)를 포함하여 구성되어 있다. 도시한 회로 칩(36)은 도 2에 나타낸 상측의 화소(101)에 전사되는 것의 구조 예를 나타내고 있으며, 이 회로 칩(36)은 표리(表裏)가 반전되어 화소(101)의 소정 위치에 전사된다. 또한, 하측의 화소(101)에 전사되는 회로 칩(36)에 대해서는 도시한 것을 지면(紙面)에서의 상하 방향으로 반전시킨 구조로 된다.
본 실시예에서는, 1개의 색 화소에 대해서 1개의 스위칭 박막 트랜지스터와 1개의 드라이빙 박막 트랜지스터를 조합하여 구성되는 화소 회로에 의해 구동하고 있다. 구체적으로는, 도 4에 나타낸 스위칭 박막 트랜지스터(ST1)는 입력 신호(주사 신호)에 따라 드라이빙 박막 트랜지스터(DT1)를 동작시킨다. 드라이빙 박막 트랜지스터(DT1)는 색 화소(1)를 구성하는 발광층(44)에 흐르게 하는 전류를 제어한다. 마찬가지로, 스위칭 박막 트랜지스터(ST2)와 드라이빙 박막 트랜지스터(DT2)를 조합한 화소 회로에 의해, 색 화소(2)를 구성하는 발광층(44)에 흐르게 하는 전류를 제어한다. 스위칭 박막 트랜지스터(ST3)와 드라이빙 박막 트랜지스터(DT3)를 조합한 화소 회로에 의해, 색 화소(3)를 구성하는 발광층(44)에 흐르게 하는 전류를 제어한다.
본 실시예의 유기 EL 표시 장치는 이러한 구성을 갖고 있으며, 다음에 그 제조 방법에 대해서 설명을 행한다. 본 실시예에서는, 상술한 회로 칩(36)을 전사원 기판 위에 복수 형성하여 두고, 그 후 상기 회로 칩(36)을 전사원 기판(제 1 기판)으로부터 박리하여, 유기 EL 표시 장치를 구성하는 기판(제 2 기판) 위에 전사하는 전사 기술을 이용하고 있다.
도 5 및 도 6은 본 실시예에 따른 제조 방법을 설명하는 도면이다.
(기판 배선 형성 공정)
기판(10) 위에 신호선막(20), 동작선막(30) 및 급전선막(32)을 포함하는 적층 배선을 화소(101)의 배열에 대응하여 형성한다(도 2 및 도 3 참조). 이것에 의해, 본 발명에 따른 배선 기판이 구성된다. 적층 배선의 구체적인 형성 방법은 주지의 각종 방법을 채용할 수 있기 때문에, 여기서는 설명을 생략한다. 이 때, 상술한 바와 같이 급전선막(32)이 상층으로 되도록 하여 적층 배선이 형성된다.
또한, 설명의 편의상, 이하의 설명에서는, 기판(10) 위에 적층 배선이 형성된 상태의 배선 기판을 「전사처 기판」이라고 칭하기로 한다. 이 전사처 기판 위에 후술하는 공정에서 회로 칩(36)이 전사되고, 상기 회로 칩(36)과 적층 배선의 전기적 접속이 도모된다.
(회로 박막 형성 공정)
다음으로, 상술한 기판(10)과는 별도로 준비되는 전사원 기판(60) 위에 복수 의 회로 칩(36)을 전사 가능하게 형성한다.
구체적으로는, 우선, 도 5의 (a)에 나타낸 바와 같이, 전사원 기판(60) 위에 에너지의 부여에 의해 상태 변화가 생겨 회로 칩(36)과의 고착 정도가 약해지는 성질을 갖는 박리층(광흡수층)(62)을 형성한다. 여기서, 전사원 기판(60)은 광이 투과할 수 있는 투광성을 갖는 것인 것이 바람직하다. 이것에 의해, 전사원 기판을 통하여 박리층에 광을 조사할 수 있고, 박리층을 광조사에 의해 신속하고 정확하게 박리시킬 수 있다. 이 경우, 광의 투과율은 10% 이상인 것이 바람직하고, 50% 이상인 것이 보다 바람직하다. 이 투과율이 높을수록 광의 감쇠(減衰)(손실)가 보다 적어지고, 박리층(62)을 박리하는데 보다 작은 광량(光量)으로 충족되기 때문이다.
또한, 전사원 기판(60)은 신뢰성이 높은 재료로 구성되어 있는 것이 바람직하고, 특히 내열성이 우수한 재료로 구성되어 있는 것이 바람직하다. 그 이유는, 예를 들어, 피(被)전사체로서의 회로 칩(36)을 형성할 때에, 그 종류나 형성 방법에 따라서는 프로세스 온도가 높아지는(예를 들어, 350∼1000℃ 정도) 경우가 있지만, 그 경우에도, 전사원 기판(60)이 내열성이 우수하면, 전사원 기판(60) 위로의 회로 칩(36)의 형성 시에, 그 온도 조건 등의 성막 조건의 설정 폭이 넓어지기 때문이다. 이것에 의해, 전사원 기판 위에 다수의 회로 칩을 제조할 때에, 원하는 고온 처리가 가능해져, 신뢰성이 높고 고성능인 소자나 회로를 제조할 수 있다.
따라서, 전사원 기판(60)은 회로 칩(36)의 형성 시의 최고 온도를 Tmax로 했을 때, 왜점(歪點)이 Tmax 이상인 재료로 구성되어 있는 것이 바람직하다. 구체적으로는, 전사원 기판(60)의 구성 재료는 왜점이 350℃ 이상인 것이 바람직하고, 500℃ 이상인 것이 보다 바람직하다. 이러한 것으로서는, 예를 들어, 석영 유리, 코닝 7059, 닛폰덴키(日本電氣) 유리 OA-2 등의 내열성 유리를 들 수 있다.
또한, 전사원 기판(60)의 두께는 특별히 한정되지 않지만, 통상은 0.1∼5.0㎜ 정도인 것이 바람직하고, 0.5∼1.5㎜ 정도인 것이 보다 바람직하다. 전사원 기판(60)의 두께가 보다 두꺼우면 강도가 보다 상승하고, 보다 얇으면 전사원 기판(60)의 투과율이 낮은 경우에, 광의 감쇠가 보다 생기기 어려워지기 때문이다. 또한, 전사원 기판(60)의 광의 투과율이 높은 경우에는, 그 두께는 상기한 상한값을 초과하는 것일 수도 있다. 또한, 광을 균일하게 조사할 수 있도록 전사원 기판(60)의 두께는 균일한 것이 바람직하다.
이와 같이 전사원 기판에는 여러 가지 조건이 있지만, 전사원 기판은 최종 제품으로 되는 전사처 기판과는 달리, 반복적으로 이용할 수 있기 때문에, 비교적 고가(高價)의 재료를 사용하여도 반복 사용에 의해 제조 비용의 상승을 적게 할 수 있다.
박리층(62)은 조사되는 광을 흡수하고, 그 층내(層內) 및/또는 계면에서 박리(이하, 「층내 박리」, 「계면 박리」라고 함)를 발생시키는 성질을 갖는 것이며, 바람직하게는, 광의 조사에 의해, 박리층(62)을 구성하는 물질의 원자간 또는 분자간의 결합력이 소실 또는 감소하는 것, 즉, 어블레이션(ablation)이 발생하여 층내 박리 및/또는 계면 박리에 이르는 것이 좋다.
또한, 광의 조사에 의해, 박리층(62)으로부터 기체가 방출되어, 분리 효과가 발현되는 경우도 있다. 즉, 박리층(62)에 함유되어 있던 성분이 기체로 되어 방출 되는 경우와, 박리층(62)이 광을 흡수하여 순식간에 기체로 되고, 그 증기가 방출되어, 분리에 기여하는 경우가 있다. 이러한 박리층(62)의 조성으로서는, 예를 들어, 다음의 (A)∼(F)에 기재되는 것을 들 수 있다.
(A) 비정질 실리콘(a-Si)
이 비정질 실리콘 중에는 수소(H)가 함유되어 있을 수도 있다. 이 경우, H의 함유량은 2원자% 이상 정도인 것이 바람직하고, 2∼20원자% 정도인 것이 보다 바람직하다.
(B) 산화규소 또는 규산 화합물, 산화티탄 또는 티탄산 화합물, 산화지르코늄 또는 지르콘산 화합물, 산화란탄 또는 란탄산 화합물 등의 각종 산화물 세라믹스, 유전체(강유전체) 또는 반도체
(C) PZT, PLZT, PLLZT, PBZT 등의 세라믹스 또는 유전체(강유전체)
(D) 질화규소, 질화알루미늄, 질화티탄 등의 질화물 세라믹스
(E) 유기 고분자 재료
유기 고분자 재료로서는, -CH-, -CO-(케톤), -CONH-(아미드), -NH-(이미드), -COO-(에스테르), -N=N-(아조), -CH=N-(시프) 등의 결합(광의 조사에 의해 이들의 결합이 절단됨)을 갖는 것, 특히 이들의 결합을 다수 갖는 것이면 어떠한 것이라도 좋다. 또한, 유기 고분자 재료는 구성식 중에 방향족 탄화수소(1 또는 2 이상의 벤젠환 또는 그의 축합환)를 갖는 것일 수도 있다. 이러한 유기 고분자 재료의 구체적인 예로서는, 폴리에틸렌, 폴리프로필렌과 같은 폴리올레핀, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리메틸메타크릴레이트(PMMA), 폴리페닐렌설파이드(PPS), 폴리에테르설폰(PES), 에폭시 수지 등을 들 수 있다.
(F) 금속
금속으로서는, 예를 들어, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, Sm 또는 이들 중의 적어도 1종을 포함하는 합금을 들 수 있다. 그 이외에, 박리층을 수소 함유 합금으로 구성할 수도 있다. 박리층에 수소 함유 합금을 사용한 경우, 광의 조사에 따라 수소가 방출되고, 이것에 의해 박리층에서의 박리가 촉진되기 때문이다. 또한, 박리층을 질소 함유 합금으로 구성할 수도 있다. 박리층에 질소 함유 합금을 사용한 경우, 광의 조사에 따라 질소가 방출되고, 이것에 의해 박리층에서의 박리가 촉진되기 때문이다. 또한, 박리층을 다층막으로 이루어지는 것으로 할 수도 있다. 다층막은, 예를 들어, 비정질 실리콘막과 그 위에 형성된 금속막으로 이루어지는 것으로 할 수 있다. 다층막의 재료로서, 상기한 세라믹스, 금속, 유기 고분자 재료의 적어도 일종으로 구성할 수도 있다.
박리층(62)의 형성 방법은 특별히 한정되지 않으며, 막 조성이나 막 두께 등의 모든 조건에 따라 적절히 선택된다. 예를 들면, CVD 및 스퍼터링 등의 각종 기상 성막법, 각종 도금법, 스핀 코팅 등의 도포법, 각종 인쇄법, 전사법, 잉크젯 코팅법, 분말 젯법 등을 들 수 있으며, 이들 중의 2개 이상을 조합하여 형성할 수도 있다.
또한, 도 5의 (a)에는 도시되지 않지만, 전사원 기판(60)과 박리층(62)의 성상(性狀)에 따라, 양자의 밀착성의 향상 등을 목적으로 한 중간층을 전사원 기판(60)과 박리층(62) 사이에 설치할 수도 있다. 이 중간층은, 예를 들어, 제조 시 또는 사용 시에서 피전사층을 물리적 또는 화학적으로 보호하는 보호층, 절연층, 피전사층으로의 또는 피전사층으로부터의 성분 이행(migration)을 저지하는 배리어층, 반사층으로서의 기능 중 적어도 하나를 발휘하는 것이다.
다음으로, 도 5의 (b)에 나타낸 바와 같이, 박리층(62) 위에 복수의 회로 칩(36)을 형성한다. 복수의 회로 칩(36)으로 구성되는 층을 피전사층(64)이라고 칭한다. 박막 트랜지스터 등의 제조에는 어느 정도의 고온 프로세스가 요구되고, 박막 트랜지스터 등을 형성하는 기재(基材)는 전사원 기판과 같이 다양한 조건을 충족시킬 필요가 있다. 본 실시예의 제조 방법에서는, 다양한 제조 조건을 충족시키는 전사원 기판으로 박막 트랜지스터 등을 제조하고 나서, 이 제조 조건을 총족시키지 않는 최종 기판에 박막 트랜지스터 등을 전사하는 것이 가능해진다. 즉, 본 실시예의 제조 방법에서는, 최종 기판으로서, 보다 저렴한 재료로 이루어지는 기판을 사용할 수 있게 되어 제조 비용을 삭감하는 것이 가능해지는 이점이나, 가요성을 갖는 플렉시블 기판 등을 사용할 수 있게 되어 최종 기판의 선택의 폭이 넓어지는 등의 이점이 있다.
특히 본 실시예에서는, 이러한 전사 방법의 채용에 의해, 적층 배선이 형성된 후의 기판(10) 위에 직접 구동 회로를 만들어 넣는 것이 아니라, 별도로 형성한 회로 칩을 전사하도록 할 수 있기 때문에, 적층 배선에 포함되는 급전선막(32)이 고온에 노출되는 것을 회피하는 것이 가능해진다.
여기서, 피전사층(64)에서의 각 회로 칩(36)의 분리에 대해서 설명한다. 각 회로 칩(36)의 분리 방법으로서는, 각각을 에칭 등에 의해 분리하는 방법, 특별히 분리시키기 위한 구조를 마련하지 않는 방법, 박리층만을 분리하는 방법 및 소정의 구조를 전사원 기판에 형성함으로써 각각의 피전사체로 분리하기 쉽게 하는 방법을 생각할 수 있다. 여기서는 각각의 회로 칩(36)을 완전히 분리하는 방법을 설명한다.
도 5의 (c)에 나타낸 바와 같이, 각 회로 칩(36)을 각각으로 분리하기 위해, 회로 칩(36)에 상당하는 영역의 외주에 습식 에칭 또는 건식 에칭 등에 의해 오목부 구조로 되는 홈(62c)을 형성하여 각각의 회로 칩(36)을 섬 형상으로 남긴다. 이 홈(62c)은 기판의 두께 방향에서 피전사층(64)의 전부 및 박리층(62)의 전부(도 5의 (c) 참조) 또는 일부(도 5의 (d) 참조)를 절삭(cutting)하고 있다. 이 절삭은 피전사층(64)만을 대상으로 하는 보다 얕은 것일 수도 있다. 이 홈(62c)은, 도 5의 (d)에 나타낸 바와 같이 박리층(62)의 일부까지 에칭하여 형성하여 두는 것 이외에, 도 5의 (c)에 나타낸 바와 같이 박리층(62)도 완전히 에칭하여, 각각의 회로 칩(36)과 그 바로 아래의 박리층(62)을 동일한 형상인 섬 형상으로 남기도록 할 수도 있다. 동일한 회로 칩(36)을 형성하고, 동일한 피치로 에칭하여 각 피전사체를 전사원 기판(60) 위에 배열한 배치로 함으로써, 후술하는 공정에서 원하는 회로 칩(36)만을 전사하는 것이 용이해진다.
미리 피전사층(64)을 절삭하여 둠으로써, 박리체의 일부를 그 영역의 형태에 따라 깨끗이 박리하는 것이 가능해져, 상기 영역이 박리 시에 파괴되는 것을 방지할 수 있게 된다. 또한, 박리에 따른 피전사층(64)의 파단(破斷)이 인접 영역에 미치지 않도록 하는 것이 가능해진다. 또한, 막 두께 방향으로 절삭을 넣어 둠으 로써, 특정 회로 칩(36)을 전사처 기재에 접합하기 위한 접착층의 접합력이 약한 경우일지라도 회로 칩(36)을 박리할 수 있도록 한다. 또한, 전사 대상으로 되는 영역의 외관이 명확하기 때문에, 기판간의 전사 시의 위치 맞춤이 용이해진다.
또한, 도 5의 (e)에 나타낸 바와 같이, 박리층(62)의 회로 칩(36)으로의 접착 면적이 피전사체의 박리층 접합면의 전체 면적보다도 작아지도록 오버에칭할 수도 있다. 이와 같이 박리층(62)을 오버에칭함으로써, 박리층의 면적이 적어지기 때문에 박리층(62)에 광을 조사하여 박리할 때에 적은 힘으로 확실하게 박리할 수 있는 동시에, 박리층(62)을 축소시킴으로써 박리 시에 필요한 광에너지 양을 저감시킬 수 있기 때문이다.
또한, 도 5의 (d)에 나타낸 바와 같이, 피전사층(64)에만 에칭하여 홈(62c)을 형성하여 두고, 박리층(62)은 연속시킨 상태로 남겨 둘 수도 있다. 회로 칩(36)이 형성된 영역에 골고루 에너지를 부여할 수 있는 것이라면, 이 영역의 박리층(62)에 확실하게 박리를 발생시킬 수 있기 때문에, 박리층(62) 자체에 균열을 마련하지 않아도 원하는 피전사체만을 박리시킬 수 있다.
(회로 박막 전사 공정)
다음으로, 각 회로 칩(36)을 전사원 기판(60)으로부터 전사처 기판(66) 위의 화소(101)에 대응하는 각 영역에 전사하고, 회로 칩을 적층 배선과 접속한다. 구체적으로는, 도 6의 (a)에 나타낸 바와 같이, 전사원 기판(60)의 회로 칩(36)의 형성측 면과 전사처 기판(66)의 회로 칩(36)을 전사하는 측의 면을 얼라인먼트하면서 중첩시키고, 필요에 따라 가압력을 부가함으로써, 전사해야 할 회로 칩(36)만을 선 택적으로 도전성을 갖는 접착층(68)을 통하여 전사처 기판(66) 측에 접합시킨다.
상술한 접착층(68)을 구성하는 접착제의 적합한 예로서는, 반응 경화형 접착제, 열경화형 접착제, 자외선 경화형 접착제 등의 광경화형 접착제, 혐기(嫌氣) 경화형 접착제 등의 각종 경화형 접착제를 들 수 있다. 접착제의 조성으로서는, 예를 들어, 에폭시계, 아크릴레이트계, 실리콘계 등 어떠한 것이어도 좋다. 또한, 시판(市販)의 접착제를 사용할 경우, 사용하는 접착제는 적당한 용제를 첨가함으로써, 도포하기 위해 적합한 점도로 조절할 수도 있다.
본 실시예에 있어서, 접착층(68)은 전사해야 할 회로 칩(36) 위에만, 또는 전사해야 할 회로 칩(36)에 대응하는 전사처 기판(66) 위에만 형성된다. 이러한 접착층(68)의 국부(局部) 형성은 다양한 인쇄법이나 액체 토출법을 적용하여 실시할 수 있다. 액체 토출법에는, 압전체의 변형을 이용하여 액체를 토출하는 피에조젯법이나 열에 의해 기포를 발생시켜 액체를 토출하는 방법 등이 있다. 본 실시예에서는, 잉크젯 코팅(액체 토출)법을 이용한 접착층(68)의 형성을 예시한다. 또한, 도전성 입자를 포함하여 구성되는 이방성 도전막을 사용하여 접착층(68)을 형성하는 것도 적합하다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 전사원 기판(60)과 전사처 기판(66)의 접합체의 전사원 기판(60) 측으로부터 전사해야 할 회로 칩(36)의 박리층(62)에만 선택적으로 광(L)을 조사함으로써, 전사해야 할 회로 칩(36)을 지지하고 있는 박리층(62)에만 박리(층내 박리 및/또는 계면 박리)를 발생시킨다.
박리층(62)의 층내 박리 및/또는 계면 박리가 생기는 원리는, 박리층(62)의 구성 재료에 어블레이션이 생기는 것, 또한, 박리층(62)에 포함되어 있는 가스의 방출, 더 나아가서는 조사 직후에 생기는 용융 및 증산(蒸散) 등의 상변화에 의한 것이다. 여기서, 어블레이션은 조사광을 흡수한 고정 재료(박리층(62)의 구성 재료)가 광화학적 또는 열적으로 여기(勵起)되어, 그 표면이나 내부의 원자 또는 분자의 결합이 절단되어 방출되는 것을 의미하고, 주로 박리층(62)의 구성 재료의 전부 또는 일부가 용융 및 증산(기화(氣化)) 등의 상변화를 발생시키는 현상으로서 나타난다. 또한, 상기 상변화에 의해 미소한 발포(發泡) 상태로 되어, 결합력이 저하되는 경우도 있다.
박리층(62)이 층내 박리를 발생시킬지, 계면 박리를 발생시킬지, 또는 그 양쪽 모두를 발생시킬지는 박리층(62)의 조성이나 기타 다양한 요인에 좌우되고, 그 요인의 하나로서, 조사되는 광의 종류, 파장, 강도, 도달 깊이 등의 조건을 들 수 있다. 조사하는 광(L)으로서는, 박리층(62)에 층내 박리 및/또는 계면 박리를 발생시키는 것이라면 어떠한 것이어도 좋고, 예를 들어, X선, 자외선, 가시광, 적외선, 레이저광 등을 들 수 있다.
그 중에서도, 박리층(62)의 박리(어블레이션)를 발생시키기 쉽고, 또한, 고정밀도의 국부 조사가 가능한 점에서, 레이저광이 바람직하다. 이 레이저광으로서는, 파장 100㎚∼350㎚를 갖는 레이저광이 바람직하다. 이와 같이 단파장 레이저광을 사용함으로써, 광조사 정밀도가 향상되는 동시에, 박리층(62)에서의 박리를 효과적으로 행할 수 있다. 이러한 레이저광을 발생시키는 레이저 장치로서는, 엑시머 레이저가 적합하게 사용된다. 엑시머 레이저는 단파장역에서 높은 에너지를 출력하기 때문에, 상당히 단시간으로 박리층(62)에 어블레이션을 발생시킬 수 있어, 인접하는 전사처 기판(66)이나 전사원 기판(60) 등에 온도 상승을 거의 발생시키지 않고, 회로 칩(36) 등에 열화 및 손상을 발생시키지 않고, 박리층(62)을 박리할 수 있다.
또는, 박리층(62)에, 예를 들어, 가스 방출, 기화, 승화(昇華) 등의 상변화를 발생시켜 분리 특성을 부여할 경우, 조사되는 레이저광의 파장은 350㎚∼1200㎚ 정도가 바람직하다. 이러한 파장의 레이저광은 YAG 및 가스 레이저 등의 일반 가공 분야에서 널리 사용되는 레이저 광원이나 조사 장치를 사용할 수 있어, 광조사를 저렴하고 간단하게 행할 수 있다. 또한, 이러한 가시광 영역의 파장의 레이저광을 사용함으로써, 전사원 기판(60)이 가시광 투광성이면 되기 때문에, 전사원 기판(60)의 선택의 자유도를 넓힐 수 있다.
또한, 조사되는 레이저광의 에너지 밀도, 특히 엑시머 레이저의 경우의 에너지 밀도는 10∼5000mJ/㎠ 정도로 하는 것이 바람직하고, 100∼500mJ/㎠ 정도로 하는 것이 보다 바람직하다. 또한, 조사 시간은 1∼1000nsec 정도로 하는 것이 바람직하고, 10∼100nsec 정도로 하는 것이 보다 바람직하다. 에너지 밀도가 보다 높거나, 또는 조사 시간이 보다 길수록 어블레이션 등이 생기기 쉬운 반면, 에너지 밀도가 보다 낮거나, 또는 조사 시간이 보다 짧을수록 박리층(62)을 투과한 조사광에 의해 회로 칩(36) 등에 악영향을 미칠 우려를 저감시킬 수 있기 때문이다.
다음으로, 도 6의 (c)에 나타낸 바와 같이, 전사원 기판(60)과 전사처 기판(66)에 양쪽을 이간(離間)시키는 방향으로 힘을 가함으로써, 전사처 기판(66)으로 부터 전사원 기판(60)을 떼어낸다. 상기 공정에 의해, 전사처 기판(66)에 전사시켜야 할 회로 칩(36)의 박리층(62)이 회로 칩(36)으로부터 박리하고 있기 때문에, 이들 전사해야 할 회로 칩(36)은 전사원 기판(60) 측과 절단되어 있다. 또한, 전사해야 할 회로 칩(36)은 접착층(68)에 의해 전사처 기판(66)에 접합되어 있다.
또한, 상기 공정에서 박리층(62)은 완전히 박리를 발생시키는 것이 바람직하지만, 전사해야 할 회로 칩(36)의 접착층(68)의 접착 강도가 잔존하는 박리층(62)에 의한 접합력보다도 더 우세하여, 결과적으로 전사원 기판(60)과 전사처 기판(66)을 분리시킬 때에, 전사해야 할 회로 칩(36)이 확실하게 전사처 기판(66) 측에 전사된다면, 박리층(62)의 일부에만 박리를 발생시킬 수도 있다.
이와 같이 피전사체의 전사는, 박리층의 박리에 의해 약해진 박리층의 결합력과 피전사체에 적용된 접착층의 결합력의 상대적인 힘 관계에 의해 정해진다. 박리층에 의한 박리가 충분하면 접착층의 결합력이 약하여도 피전사체의 전사가 가능하고, 반대로 박리층에 의한 박리가 불충분하여도 접착층의 결합력이 높으면 피전사체를 전사하는 것이 가능하다.
도 6의 (c)에 나타낸 바와 같이, 전사처 기판(66)으로부터 전사원 기판(60)을 분리시킴으로써, 전사처 기판(66) 위의 원하는 위치에 회로 칩(36)이 전사된다. 그 후, 회로 칩(36) 등을 덮는 절연막을 형성하고, 다시 제 2 배선층(14) 위에 발광 소자층(16)을 형성함으로써 유기 EL 표시 장치(100)가 형성된다.
또한, 전사처 기판(66)에 전사된 회로 칩(36)에는 박리층(62)의 박리 잔분(殘分)이 부착되어 있는 경우가 있어, 이것을 완전히 제거하는 것이 바람직하다. 잔존하고 있는 박리층(62)을 제거하기 위한 방법은, 예를 들어, 세정, 에칭, 에싱(ashing), 연마 등의 방법, 또는 이들을 조합한 방법 중에서 적절히 선택하여 채용할 수 있다. 마찬가지로, 회로 칩(36)의 전사를 종료한 전사원 기판(60)의 표면에 박리층(62)의 박리 잔분이 부착되어 있을 경우에는, 상기 전사처 기판(66)과 동일하게 제거할 수 있다. 이것에 의해, 전사원 기판(60)을 재이용(리사이클)에 사용할 수 있다. 이와 같이 전사원 기판(60)을 재이용함으로써, 제조 비용의 낭비를 줄일 수 있다. 이것은 석영 유리와 같은 고가의 재료, 희소한 재료로 이루어지는 전사원 기판(60)을 사용하는 경우에 특히 유효해진다.
이와 같이 본 실시예에서는, 각 배선막 중에서 급전선막(32)이 상층으로 되도록 적층함으로써, 급전선막(32)이 형성되는 순서가 가능한 한 뒤로 되도록 하고 있다. 이것에 의해, 제조 프로세스의 영향에 의한 급전선막(32)의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다. 따라서, 유기 EL 표시 장치에서의 급전선의 저저항화가 도모되고, 유기 EL 소자에 대하여 전류를 공급할 때의 손실을 삭감하는 것이나, 유기 EL 소자의 구동에 필요한 전압을 저하시키는 것이 가능해진다.
<제 2 실시예>
상술한 제 1 실시예에서는, 유기 EL 소자를 구동하기 위한 회로 박막은 상기 회로 박막을 포함하여 전사 가능하게 형성된 회로 칩을 전사원 기판 위로부터 박리 전사하여 형성하고 있었지만, 이러한 전사 기술을 이용하지 않고, 급전선막 등의 배선막과 함께 회로 박막에 대해서도 최종 제품을 구성하는 기판 위에 직접적으로 형성하는 경우에 대해서도 본 발명을 적용할 수 있다. 이하, 그 상세에 대해서 설명한다.
도 7 및 도 8은 제 2 실시예의 유기 EL 표시 장치에 대해서 설명하는 도면이다. 본 실시예에서는, 화소(101)의 기본적인 구조는 상술한 제 1 실시예와 동일하고(도 2 참조), 제 1 실시예에서는 전사 기술을 이용하여 회로 칩(36)이 형성되어 있던 부분에, 전사 기술을 이용하지 않고 직접적으로 구동 회로를 담당하는 회로 박막이 형성되는 점이 다르다. 도 7은 화소(101) 내에서의 상기 회로 박막의 형성 영역을 포함하는 일부분을 확대한 평면도를 나타내고 있다. 또한, 도 8의 (a)는 도 7에 나타낸 C-C' 방향의 단면도, 도 8의 (b)는 도 7에서의 D-D' 방향의 단면도를 각각 나타내고 있다. 또한, 도 2 등에 나타낸 구성과 공통되는 것에 대해서는 동일 부호를 첨부하고 있으며, 이러한 구성에 대한 상세한 설명은 생략한다.
도 7에 나타낸 바와 같이, 구동 회로를 담당하는 회로 박막(136)은 기본적으로 상술한 제 1 실시예의 회로 칩(36)과 동일한 구조 및 기능을 갖고 있으며, 왼쪽 영역에 상하 방향으로 배열하여 형성되어 있는 3개의 스위칭 박막 트랜지스터(ST11, ST12, ST13)와, 오른쪽 영역에 좌우 방향으로 배열하여 형성되어 있는 3개의 드라이빙 박막 트랜지스터(DT11, DT12, DT13)를 포함하여 구성되어 있다. 그리고, 이들 박막 트랜지스터를 포함하여 구성되는 회로 박막(136)은 각 배선막(34a∼34j)과 접속되어 있다. 또한, 도시한 회로 박막(136)은 도 2에 나타낸 상측의 화소(101)에 형성되는 것의 구조 예를 나타내고 있으며, 하측의 화소(101)에 형성되는 회로 박막(136)에 대해서는 도시한 것을 지면에서 상하 방향으로 반전시킨 구조 로 된다.
또한, 도 8에 나타낸 바와 같이, 본 실시예의 유기 EL 표시 장치는 기판(10) 위에 하층 측으로부터 차례로, 반도체층(110), 제 1 배선층(120), 제 2 배선층(140), 발광 소자층(16)을 적층하여 형성되어 있다. 환언하면, 본 실시예의 유기 EL 표시 장치는 기판(10), 반도체층(110), 제 1 배선층(120), 제 2 배선층(140)을 포함하여 구성되는 회로 기판 위에 발광 소자층(16)을 형성함으로써 구성되어 있다.
도 8의 (a)에 나타낸 바와 같이, 스위칭 박막 트랜지스터(ST12)는 다결정 실리콘막 등으로 이루어지고 활성 영역(채널 형성 영역)을 담당하는 반도체막(112)과, 게이트선과 일체로 형성되는 게이트 전극(122a)과, 소스/드레인선과 일체로 형성되는 소스/드레인 전극(142)을 포함하여 구성된다. 또한, 다른 스위칭 박막 트랜지스터(도시 생략) 및 드라이빙 박막 트랜지스터에 대해서도 스위칭 박막 트랜지스터(ST12)와 동일한 구성을 갖는다.
도 8의 (a) 및 (b)에 나타낸 바와 같이, 게이트선(게이트 전극)(122a∼122c) 및 다른 게이트선(도시 생략)은 신호선막(20)과 동일한 제 1 배선층(120)에 포함되어 있고, 이들은 동일한 프로세스에 의해 형성된다. 또한, 소스/드레인선(소스/드레인 전극)(142) 및 다른 소스/드레인선(도시 생략)은 급전선막(32), 배선(34a∼34j) 및 동작선막(30)(일부 도시 생략)과 동일한 제 2 배선층(140)에 포함되어 있고, 이들은 동일한 프로세스에 의해 형성된다. 즉, 본 예에서도 회로 박막(136), 급전선막(32), 신호선막(20) 및 동작선막(30) 중에서 급전선막(32)이 상층으로 되 도록 각 막의 형성이 실행되고 있다. 이러한 구조를 채용함으로써, 회로 기판을 형성하는 공정(회로 기판 형성 공정)에서, 급전선막(32)이 형성되는 순서가 가능한 한 뒤로 되도록 할 수 있기 때문에, 제조 프로세스의 영향에 의한 급전선막의 고저항화를 최대한 회피하여, 보다 저저항인 급전선막을 얻는 것이 가능해진다.
또한, 회로 박막(136)이 박막 트랜지스터를 포함하고 있어 비교적 고온 프로세스가 필요하게 되지만, 상기 회로 박막(136)보다도 급전선막(32)이 형성되는 순서를 뒤로 할 수 있기 때문에, 급전선막(32)이 고온 프로세스에 의한 영향을 받는 것을 회피할 수 있고, 이 점으로부터도 급전선막(32)의 저저항화를 도모하는 것이 가능해진다. 또한, 본 예에서는, 회로 기판 형성 공정 후에 실행되는 유기 EL 소자층(16)의 형성 공정(전기 광학 소자 형성 공정)이 비교적 저온 프로세스이기 때문에, 급전선막(32)의 형성 후에 상기 유기 EL 소자층(16)의 형성 공정이 실행되어도, 급전선막(32)이 프로세스의 영향을 받아 고저항화하지도 않는다. 또한, 상술한 회로 기판에서는, 동작선막(30)과 각 박막 트랜지스터의 게이트 전극을 겸하는 게이트선(122a) 등을 동일한 층에 형성하고, 그 상층 측에 신호선막(20)과 급전선막(32)과 각 박막 트랜지스터의 소스/드레인 전극을 겸하는 소스/드레인선(142) 등이 형성되어 있다. 이것에 의해, 제조 프로세스를 간략화하는 것이 가능해진다. 또한, 소스/드레인선(142) 등을 급전선막(32)과 동일한 프로세스에 의해 형성하고 있기 때문에, 비교적 큰 전류가 흐르는 소스/드레인선(142) 등에 대해서도 함께 저저항화하는 것이 가능해진다.
<제 3 실시예>
다음으로, 제 3 실시예로서 상술한 각 실시예의 유기 EL 표시 장치를 포함하여 구성되는 각종 전자 기기에 대해서 설명한다.
도 9는 본 실시예에 따른 전자 기기의 구체적인 예를 나타내는 도면이다. 도 9의 (a)는 휴대 전화에 대한 적용예이고, 상기 휴대 전화(230)는 안테나부(231), 음성 출력부(232), 음성 입력부(233), 조작부(234), 및 본 실시예의 유기 EL 표시 장치(100)를 구비하고 있다. 이와 같이 본 발명에 따른 표시 장치는 표시부로서 이용할 수 있다. 도 9의 (b)는 비디오 카메라에 대한 적용예이고, 상기 비디오 카메라(240)는 수상부(241), 조작부(242), 음성 입력부(243), 및 본 실시예의 유기 EL 표시 장치(100)를 구비하고 있다. 이와 같이 본 발명에 따른 표시 장치는 파인더나 표시부로서 이용할 수 있다.
도 9의 (c)는 휴대형 퍼스널 컴퓨터에 대한 적용예이고, 상기 컴퓨터(250)는 카메라부(251), 조작부(252), 및 본 실시예의 유기 EL 표시 장치(100)를 구비하고 있다. 이와 같이 본 발명에 따른 표시 장치는 표시부로서 이용할 수 있다. 도 9의 (d)는 헤드 마운트 디스플레이에 대한 적용예이고, 상기 헤드 마운트 디스플레이(260)는 밴드(261), 광학계 수납부(262) 및 본 실시예의 유기 EL 표시 장치(100)를 구비하고 있다. 이와 같이 본 발명에 따른 표시 장치는 화상 표시원으로서 이용할 수 있다. 또한, 본 발명에 따른 전기 광학 장치(100)는 상술한 예에 한정되지 않고, 예를 들어, 표시 기능을 갖는 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, 전자 수첩 등 각종 전자 기기에 적용할 수 있다.
<변형 실시예>
또한, 본 발명은 상술한 각 실시예의 내용에 한정되지 않으며, 본 발명의 요지의 범위 내에서 다양한 변형 실시가 가능하다. 예를 들면, 상술한 실시예에서는 동작선막(30)을 급전선막(32)과 동일한 층에 형성하고 있었지만, 신호선막(20)을 급전선막(32)과 동일한 층에 형성하고, 동작선막(30)은 이들의 하층에 형성하도록 할 수도 있다. 또한, 하층 측으로부터 신호선막(20), 동작선막(30), 급전선막(32)의 순서, 또는 동작선막(30), 신호선막(20), 급전선막(32)이라는 순서로 각 배선막을 적층하도록 할 수도 있다. 즉, 본 발명에서는 각 배선막 중에서 급전선막이 상층으로 되어 있으면, 상기한 각 형태나 그 이외의 각종 형태를 채용할 수 있다.
또한, 상술한 각 실시예에서는, 상하 방향으로 인접하는 2개의 화소의 열에 대해서 급전선막의 공용이나, 구성요소를 대칭 형상으로 형성하는 등의 구성을 채용하고 있었지만, 이러한 구성을 좌우 방향으로 인접하는 2개의 화소의 열에서 채용할 수도 있다.
도 10은 좌우 방향으로 인접하는 2개의 화소에서 급전선막의 공용 등의 구성을 채용할 경우의 화소 구조의 예를 설명하는 도면이다. 도 10에서도 상술한 도 2와 동일하게 설명의 편의상, 구성요소의 일부를 생략하여 나타내고 있다. 도 10에 나타낸 화소(101)에서는, 유기 EL 소자를 동작시킬지의 여부를 지령하는 동작 지령 신호(주사 신호)를 회로 칩(36A)에 공급하기 위한 동작선막(30A)이 하층 측에 형성되고, 유기 EL 소자에 대하여 공급되어야 할 전류의 크기를 설정하는 레벨 신호를 회로 칩(36A)에 공급하기 위한 3개의 신호선막(20A)과, 유기 EL 소자를 동작시키기 위한 전류를 회로 칩(36A)에 공급하기 위한 3개의 급전선막(32A)이 상층 측에 형성 되어 있다. 또한, 도 10에 나타낸 예의 회로 칩(36A)은 제 1 실시예와 동일하게 전사 기술을 이용하여 형성되는 경우를 상정하고 있지만, 이것 대신에, 상술한 제 2 실시예와 동일하게 하여 기판 위에 직접적으로 구동 회로를 담당하는 회로 박막의 형성을 행하도록 할 수도 있다.
도 10에 나타낸 급전선막(32A)은, 하층 측의 동작선막(30A)에 비하여 보다 후막으로 되도록 형성되어 있다. 또한, 본 예에서는 신호선막(20A)을 급전선막(32A)과 동일한 층에 형성하도록 하고 있으며, 이것에 의해, 제조 프로세스의 간략화를 도모하는 동시에, 신호선막(20A)에 대해서도 저저항화를 도모하고 있다. 또한, 급전선막(32A) 및 신호선막(20A)은 동작선막(30A)보다도 저저항인 도전막, 구체적으로는 알루미늄, 금, 은, 구리, 백금, 팔라듐 등의 도전막을 사용하여 형성되어 있다. 또한, 도 10에 나타낸 바와 같이, 급전선막(32A)과 신호선막(20A)은 각각의 연장 방향이 대략 평행으로 되도록 형성되어 있다. 또한, 각 급전선막(32A)은 도시의 좌우 방향에서 서로 인접하는 2개의 화소(101)의 열에서 3개의 급전선막(32A)이 공용되도록 형성되어 있다.
또한, 도 10에 나타낸 바와 같이, 각 화소(101)의 구성요소는 좌우에 인접하는 2개의 화소(101)의 열의 열간에 상정되는 중간선(도시한 N-N'선)에 대하여 대략 대칭인 형상으로 형성되어 있다. 그리고, 이 인접하는 2개의 화소(101)의 형성 영역 내에서, 급전선막(32A)과 동일한 층에 형성되는 신호선막(20A)을 좌단(左端) 근방과 우단(右端) 근방에 배치함으로써, 상기 형성 영역의 중앙부를 넓게 비우고, 이 넓게 빈 영역에 3개의 급전선막(32A)을 배치하고 있다. 이와 같이, 급전선막을 공용하는 등의 구성을 좌우 방향으로 인접하는 화소 사이에서 채용한 경우에도, 상술한 상하 방향으로 인접하는 화소에 채용하는 경우와 동일한 작용 및 효과를 얻을 수 있다.
또한, 상술한 실시예에서는, 본 발명에 따른 전기 광학 장치의 일례로서 유기 EL 표시 장치에 대해서 설명을 행하고 있었지만, 본 발명의 적용 범위는 이것에 한정되지 않고, 다른 다양한 전기 광학 소자(예를 들어, 플라즈마 발광 소자, 전기 영동 소자, 액정 소자 등)를 사용하여 구성되는 전기 광학 장치에 대하여 적용할 수 있다. 또한, 본 발명의 적용 범위는 전기 광학 장치 및 그 제조 방법에 한정되는 것이 아니라, 적층 배선을 포함하는 기판을 사용하여 구성되는 각종 장치에 널리 적용할 수 있다.
상술한 바와 같이 본 발명에 따르면, 표시 장치에서의 급전선의 저저항화를 도모하고, 발광 소자 등에 대하여 전류를 공급할 때의 손실을 삭감할 수 있고, 또한 발광 소자 등의 구동에 필요한 전압을 저하시킬 수 있다.

Claims (15)

  1. 매트릭스 형상으로 배치된 복수의 동작선막과 복수의 신호선막의 각 교점에 대응하여 설치된 박막 트랜지스터를 포함하는 구동 회로를 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    제 1 기판 위에, 상기 구동 회로에 전류를 공급하기 위한 급전선막과, 상기 전류의 크기를 설정하는 레벨 신호를 상기 구동 회로에 공급하기 위한 신호선막과, 상기 전류를 공급할 것인지의 여부를 지령하는 동작 지령 신호를 상기 구동 회로에 공급하기 위한 동작선막을 포함하는 적층 배선을 형성하는 기판 배선 형성 공정과,
    제 2 기판 위에, 상기 구동 회로를 담당하는 회로 박막을 전사 가능하게 형성하는 회로 박막 형성 공정과,
    상기 회로 박막을 상기 제 2 기판으로부터 상기 제 1 기판 위에 전사하고, 상기 회로 박막을 상기 적층 배선과 접속하는 회로 박막 전사 공정을 포함하며,
    상기 기판 배선 형성 공정은, 상기 급전선막, 상기 신호선막 및 상기 동작선막 중에서 상기 급전선막이 상층으로 되도록 상기 적층 배선을 형성하고,
    상기 회로 박막 형성 공정은, 상기 제 2 기판과 상기 회로 박막 사이에 개재하는 박리층을 형성하는 공정과, 상기 박리층의 상기 각각의 회로 칩으로의 접착 면적이 상기 제 1 기판 위에 전사하고자 하는 상기 각각의 회로 칩의 상기 박리층 접합면의 전체 면적보다도 작아지도록 상기 박리층을 오버에칭하여, 상기 회로 박막을 복수의 회로 칩으로 분리하는 공정을 포함하며,
    상기 회로 박막 전사 공정은 상기 제 2 기판으로부터 상기 제 1 기판 위에 전사하고자 하는 상기 회로 칩만을 선택적으로 전사하는 공정을 포함하는 액티브 매트릭스 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 회로 박막 전사 공정은 상기 회로 박막과 상기 급전선막을 접속하는 액티브 매트릭스 기판의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 회로 박막 형성 공정은, 상기 제 2 기판과 상기 박리층 사이에 중간층을 형성하는 공정을 포함하는 액티브 매트릭스 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 회로 박막 형성 공정은, 상기 회로 박막을 상기 복수의 회로 칩으로 분리할 때에, 상기 복수의 회로 칩 각각이 같은 피치로 상기 제 2 기판 위에 배치되도록, 상기 회로 박막의 일부와 상기 박리층의 일부를 제거하는 공정을 포함하는 액티브 매트릭스 기판의 제조 방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 회로 박막 형성 공정에서, 상기 회로 박막을 복수의 회로 칩으로 분리할 때에, 상기 회로 박막의 일부만을 제거하고, 상기 박리층은 그대로 남기는 액티브 매트릭스 기판의 제조 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 회로 박막 전사 공정에서, 상기 제 2 기판으로부터 상기 제 1 기판 위에 상기 회로 칩을 전사할 때에, 상기 제 1 기판 위에 형성된 도전성을 갖는 접착층을 통하여 상기 회로 칩과 상기 제 1 기판을 접합하는 액티브 매트릭스 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 회로 박막 전사 공정에서, 상기 도전성을 갖는 접착층은 전사하고자 하는 상기 회로 칩의 전사 위치에 대응하여 상기 제 1 기판 위에 형성되는 액티브 매트릭스 기판의 제조 방법.
  11. 제 5 항에 있어서,
    상기 회로 박막 전사 공정에서, 상기 제 1 기판 위로의 상기 회로 칩의 전사는 전사하고자 하는 상기 회로 칩의 상기 박리층에만 선택적으로 레이저 광을 조사함으로써 행하는 액티브 매트릭스 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 회로 박막 전사 공정에서, 상기 제 1 기판 위로의 상기 회로 칩의 전사 후에, 상기 회로 칩에 잔존하고 있는 상기 박리층을 제거하는 액티브 매트릭스 기판의 제조 방법.
  13. 제 1 항에 기재된 액티브 매트릭스 기판의 제조 방법에 의해 제조된 액티브 매트릭스 기판.
  14. 매트릭스 형상으로 배치된 복수의 동작선막과 복수의 신호선막의 각 교점에 대응하여 설치된 전기 광학 소자와 제 13 항에 기재된 액티브 매트릭스 기판을 구비하는 전기 광학 장치.
  15. 제 14 항에 기재된 전기 광학 장치를 표시부로서 사용하는 전자 기기.
KR1020060024655A 2002-10-24 2006-03-17 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기 KR100711745B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002310010A JP2004145011A (ja) 2002-10-24 2002-10-24 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JPJP-P-2002-00310010 2002-10-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067664A Division KR100643642B1 (ko) 2002-10-24 2003-09-30 배선 기판, 회로 기판, 전기 광학 장치 및 그 제조 방법,및 전자 기기

Publications (2)

Publication Number Publication Date
KR20060038965A KR20060038965A (ko) 2006-05-04
KR100711745B1 true KR100711745B1 (ko) 2007-04-25

Family

ID=32064366

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030067664A KR100643642B1 (ko) 2002-10-24 2003-09-30 배선 기판, 회로 기판, 전기 광학 장치 및 그 제조 방법,및 전자 기기
KR1020060024655A KR100711745B1 (ko) 2002-10-24 2006-03-17 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030067664A KR100643642B1 (ko) 2002-10-24 2003-09-30 배선 기판, 회로 기판, 전기 광학 장치 및 그 제조 방법,및 전자 기기

Country Status (7)

Country Link
US (2) US6989882B2 (ko)
EP (1) EP1414067B1 (ko)
JP (1) JP2004145011A (ko)
KR (2) KR100643642B1 (ko)
CN (1) CN1315183C (ko)
DE (1) DE60327916D1 (ko)
TW (1) TWI229366B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199274A1 (en) * 2005-03-01 2006-09-07 Canon Kabushiki Kaisha Atmosphere conditioning method, exposure apparatus, and device manufacturing method
KR100696508B1 (ko) * 2005-04-14 2007-03-19 삼성에스디아이 주식회사 평판표시장치
KR100696525B1 (ko) * 2005-06-23 2007-03-19 삼성에스디아이 주식회사 평판표시장치
CN1945822B (zh) * 2005-10-07 2012-05-23 日立麦克赛尔株式会社 半导体器件、半导体模块及半导体模块的制造方法
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP5316659B2 (ja) * 2006-01-24 2013-10-16 セイコーエプソン株式会社 発光装置および電子機器
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
JP5076925B2 (ja) * 2007-04-11 2012-11-21 セイコーエプソン株式会社 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP5199638B2 (ja) * 2007-10-16 2013-05-15 株式会社ジャパンディスプレイイースト 液晶表示装置
US8259095B2 (en) * 2009-08-20 2012-09-04 Global Oled Technology Llc Optically testing chiplets in display device
JP2010160526A (ja) * 2010-04-23 2010-07-22 Seiko Epson Corp 発光装置および電子機器
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
JP5141812B2 (ja) * 2011-11-09 2013-02-13 セイコーエプソン株式会社 発光装置および電子機器
KR101969952B1 (ko) * 2012-06-05 2019-04-18 삼성디스플레이 주식회사 표시 장치
JPWO2022162496A1 (ko) * 2021-01-28 2022-08-04

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067067A (ko) * 1996-08-27 1999-08-16 야스카와 히데아키 박리 방법, 박막 디바이스의 전사 방법, 및그것을 이용하여 제조되는 박막 디바이스,박막 집적 회로 장치 및 액정 표시 장치
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
JPH0936328A (ja) * 1995-07-14 1997-02-07 Hitachi Ltd ダイナミック型ｒａｍ
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP4482949B2 (ja) * 1999-01-29 2010-06-16 ソニー株式会社 平面表示素子及びその配線方法
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP5210473B2 (ja) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
TW465122B (en) * 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
US6545731B2 (en) * 2001-04-13 2003-04-08 Koninklijke Philips Electronics N.V. Liquid crystal display device having light isolation structure
JP4776801B2 (ja) * 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
JP3666413B2 (ja) * 2001-05-24 2005-06-29 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2004101948A (ja) * 2002-09-10 2004-04-02 Dainippon Printing Co Ltd 表示装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067067A (ko) * 1996-08-27 1999-08-16 야스카와 히데아키 박리 방법, 박막 디바이스의 전사 방법, 및그것을 이용하여 제조되는 박막 디바이스,박막 집적 회로 장치 및 액정 표시 장치
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法

Also Published As

Publication number Publication date
TW200409180A (en) 2004-06-01
US7215403B2 (en) 2007-05-08
EP1414067A2 (en) 2004-04-28
JP2004145011A (ja) 2004-05-20
DE60327916D1 (de) 2009-07-23
CN1499615A (zh) 2004-05-26
KR20040036546A (ko) 2004-04-30
US20060051909A1 (en) 2006-03-09
KR100643642B1 (ko) 2006-11-10
EP1414067A3 (en) 2005-04-06
CN1315183C (zh) 2007-05-09
TWI229366B (en) 2005-03-11
EP1414067B1 (en) 2009-06-10
US20040125551A1 (en) 2004-07-01
KR20060038965A (ko) 2006-05-04
US6989882B2 (en) 2006-01-24

Similar Documents

Publication Publication Date Title
KR100711745B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법, 전기 광학 장치 및전자 기기
KR100563408B1 (ko) 전기 광학 장치의 제조 방법, 전기 광학 장치, 전사 칩,전사원 기판, 전자 기기
KR100553491B1 (ko) 회로 기판 및 그 제조 방법, 전사 칩, 전사원 기판, 전기광학 장치,전자 기기
US10634944B2 (en) Method of manufacturing optical film
TWI355079B (en) Light-emitting device and method for manufacturing
JP4491785B2 (ja) 電気光学装置の製造方法
JP4939742B2 (ja) 光学フィルムの作製方法
JP5403201B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180405

Year of fee payment: 12