JP2007281216A - 半導体装置及びその製造方法、並びに、電子機器 - Google Patents

半導体装置及びその製造方法、並びに、電子機器 Download PDF

Info

Publication number
JP2007281216A
JP2007281216A JP2006105975A JP2006105975A JP2007281216A JP 2007281216 A JP2007281216 A JP 2007281216A JP 2006105975 A JP2006105975 A JP 2006105975A JP 2006105975 A JP2006105975 A JP 2006105975A JP 2007281216 A JP2007281216 A JP 2007281216A
Authority
JP
Japan
Prior art keywords
passivation film
resin
semiconductor device
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006105975A
Other languages
English (en)
Other versions
JP5098204B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006105975A priority Critical patent/JP5098204B2/ja
Publication of JP2007281216A publication Critical patent/JP2007281216A/ja
Application granted granted Critical
Publication of JP5098204B2 publication Critical patent/JP5098204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】信頼性の高い半導体装置及びその製造方法、並びに、電子機器を提供する。
【解決手段】半導体装置の製造方法は、開口18が形成されたパッシベーション膜16と、開口18から露出する電極14とを有する半導体基板10を用意する工程と、パッシベーション膜16上に、パターニングされた樹脂材料20を、開口18が露出するように設ける工程と、樹脂材料20を硬化させることによって、樹脂突起30及び樹脂パッシベーション膜40を形成する工程と、樹脂突起30上に配置された電気的接続部52を有する、電極14と電気的に接続された配線50を、樹脂パッシベーション膜40に接触しないように形成する工程と、樹脂パッシベーション膜40をエッチングして、樹脂パッシベーション膜40の厚みを、樹脂突起30における電気的接続部52と重複する重複部32よりも薄くするエッチング工程と、を含む。
【選択図】図5

Description

本発明は、半導体装置及びその製造方法、並びに、電子機器に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という2つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、電子部品の信頼性を確保するために、高い信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
特開平2−272737号公報
本発明の目的は、信頼性の高い半導体装置及びその製造方法、並びに、電子機器を提供することにある。
(1)本発明に係る半導体装置の製造方法は、
開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に、パターニングされた樹脂材料を、前記開口が露出するように設ける工程と、
前記樹脂材料を硬化させることによって、樹脂突起及び樹脂パッシベーション膜を形成する工程と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線を、前記樹脂パッシベーション膜に接触しないように形成する工程と、
前記樹脂パッシベーション膜をエッチングして、前記樹脂パッシベーション膜の厚みを、前記樹脂突起における前記電気的接続部と重複する重複部よりも薄くするエッチング工程と、
を含む。
本発明によると、樹脂パッシベーション膜を有する信頼性の高い半導体装置を、効率よく製造することができる。
(2)この半導体装置の製造方法において、
前記エッチング工程で、前記樹脂突起における前記配線からの露出部をエッチングして薄くしてもよい。
これによると、実装性に優れた半導体装置を効率よく製造することができる。
(3)この半導体装置の製造方法において、
前記樹脂パッシベーション膜及び前記露出部が同じ厚みになるように、前記エッチング工程を行ってもよい。
(4)この半導体装置の製造方法において、
前記樹脂突起と前記樹脂パッシベーション膜とを、同じ材料で形成してもよい。
(5)この半導体装置の製造方法において、
前記半導体基板には集積回路が形成されており、
前記樹脂パッシベーション膜を、前記集積回路の形成領域を覆うように形成してもよい。
(6)この半導体装置の製造方法において、
前記パッシベーション膜は、少なくとも表面が無機材料で形成されていてもよい。
(7)この半導体装置の製造方法において、
前記配線を、先端が前記パッシベーション膜上に配置されるように形成してもよい。
(8)本発明に係る半導体装置は、
開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板と、
前記パッシベーション膜上に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、
を含み、
前記樹脂パッシベーション膜の厚みは、前記樹脂突起における前記配線と重複する重複部よりも薄い。
本発明によると、信頼性及び実装性に優れた半導体装置を提供することができる。
(9)この半導体装置において、
前記樹脂突起における前記配線からの露出部は、前記樹脂パッシベーション膜と同じ厚みであってもよい。
(10)この半導体装置において、
前記樹脂突起と前記樹脂パッシベーション膜とは、同じ材料で形成されていてもよい。
(11)この半導体装置において、
前記半導体基板には集積回路が形成されており、
前記樹脂パッシベーション膜は、前記集積回路の形成領域を覆うように形成されていてもよい。
(12)この半導体装置において、
前記パッシベーション膜は、少なくとも表面が無機材料で形成されていてもよい。
(13)この半導体装置において、
前記配線は、先端が前記パッシベーション膜上に配置されるように形成されていてもよい。
(14)本発明に係る電子機器は、
パッシベーション膜及び電極を有する半導体チップと、前記パッシベーション膜上に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、を含む半導体装置と、
前記半導体装置が搭載された配線基板と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記樹脂パッシベーション膜が前記配線基板と対向するように前記配線基板に搭載されており、
前記接着剤は、前記配線基板と前記樹脂パッシベーション膜との間に形成され、
前記樹脂パッシベーション膜は、前記パッシベーション膜よりも線膨張係数が大きく、かつ、前記接着剤よりも線膨張係数が小さい。
本発明によると、半導体装置と接着剤とが剥離しにくい、信頼性の高い電子機器を提供することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
1.半導体装置の製造方法
以下、図1(A)〜図6(B)を参照して、本発明を適用した実施の形態に係る半導体装置の製造方法について説明する。
本実施の形態に係る半導体装置の製造方法は、半導体基板10を用意することを含む。図1(A)〜図1(C)は、半導体基板10について説明するための図である。図1(A)は、半導体基板10の概略図であり、図1(B)は、半導体基板10の上視図の一部拡大図である。また、図1(C)は、図1(B)のIC−IC線断面の一部拡大図である。
半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、ウエハ状をなしていてもよい(図1(A)参照)。ウエハ状の半導体基板10は、複数の半導体装置となる領域11を含む。ただし、半導体基板10は、チップ状をなしていてもよい(図8参照)。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されていてもよい。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板10は、図1(B)及び図1(C)に示すように、電極14を有する。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極14と称してもよい。電極14は、半導体基板の内部配線の一部であってもよい。このとき、電極14は、半導体基板10の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、図1(C)に示すように、パッシベーション膜16を有する。パッシベーション膜16には、開口18が形成されている。開口18は、電極14を露出させるように形成されている。開口18は、例えば、電極14の中央領域を露出させるように形成されていてもよい。なお、パッシベーション膜16は、電極14を部分的に覆うように形成されていてもよい。パッシベーション膜16は、電極14の周縁部を覆うように形成されていてもよい。ただし、半導体基板10の内部配線のうち、開口18からの露出部を指して電極14と称してもよい。パッシベーション膜16は、少なくとも表面が無機材料で形成されていてもよい。このとき、パッシベーション膜16の表面は、例えば、SiOやSiN等の無機絶縁膜であってもよい。ただし、パッシベーション膜16は、有機絶縁膜であってもよい。このとき、パッシベーション膜16は、後述する樹脂突起30及び樹脂パッシベーション膜40と同じ材料で形成されていてもよく、異なる材料で形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図2(A)及び図2(B)に示すように、半導体基板10に、樹脂材料20を設けることを含む。なお、樹脂材料20は、樹脂突起30及び樹脂パッシベーション膜40の材料である。樹脂材料20は、パッシベーション膜16上に設ける。樹脂材料20は、パッシベーション膜16上に直接(パッシベーション膜16に接触するように)設けてもよい。あるいは、樹脂材料20は、パッシベーション膜16上に設けられた他の部材を介して、パッシベーション膜16の上方に設けてもよい(図示せず)。
樹脂材料20はパターニングされている。詳しくは、樹脂材料20は、樹脂突起30及び樹脂パッシベーション膜40を形成するための領域のみに配置されるようにパターニングされている。樹脂材料20は、また、電極14(パッシベーション膜16の開口18)を露出させるように設ける。樹脂材料20を設ける方法は特に限定されるものではない。樹脂材料20を設ける工程は、例えば、半導体基板10の表面の全面を覆うように樹脂材料20を設ける工程と、これをパターニングする工程とを含んでいてもよい。あるいは、樹脂材料20は、選択的に塗布することによって設けてもよい。
本実施の形態に係る半導体装置の製造方法は、樹脂材料20を硬化させて(キュアして)、図3に示すように、樹脂突起30及び樹脂パッシベーション膜40を形成することを含む。樹脂材料20は、溶融させ、その後に硬化させてもよい。これにより、樹脂突起30及び樹脂パッシベーション膜40を、表面の少なくとも一部が曲面状になるように形成することができる。樹脂突起30及び樹脂パッシベーション膜40は、パッシベーション膜16上に形成する。本工程で、樹脂突起30及び樹脂パッシベーション膜40を同時に形成する。本工程で、樹脂突起30及び樹脂パッシベーション膜40は、同じ厚みになるように形成してもよい。例えば、樹脂材料20を均一の厚みに設けることで、樹脂突起30及び樹脂パッシベーション膜40を同じ厚みに形成することができる。
樹脂突起30及び樹脂パッシベーション膜40の形状や形成領域は、特に限定されるものではない。例えば、樹脂突起30は、半導体基板10の領域11の外周に沿って延びる形状をなしていてもよい。あるいは、樹脂突起30は、領域11の1つの辺に沿って、複数の樹脂突起30が間隔をあけて配列されるように形成してもよい(図示せず)。また、半導体基板10に集積回路12が形成されている場合、樹脂パッシベーション膜40は、集積回路12の形成領域を覆うように形成してもよい。これにより、信頼性の高い半導体装置を提供することができる。なお、樹脂パッシベーション膜40は、樹脂突起30と間隔をあけて(非接触に)形成してもよい。
樹脂突起30及び樹脂パッシベーション膜40(樹脂材料20)の組成は特に限定されるものではなく、既に公知となっているいずれかの材料を適用することができる。樹脂突起30及び樹脂パッシベーション膜40(樹脂材料20)は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂であってもよい。なお、樹脂パッシベーション膜40は、パッシベーション膜16よりも線膨張係数が大きい材料で形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図4(A)及び図4(B)に示すように、電極14に電気的に接続された配線50を形成することを含む。配線50は、電極14上から、樹脂突起30上に至るように形成する。配線50は、樹脂突起30を乗り越えるように形成してもよい。配線50は、樹脂突起30上に配置された電気的接続部52を有する。すなわち、配線50のうち、樹脂突起30上に配置された領域を指して、電気的接続部52と称してもよい。なお、電気的接続部52は、配線50のうち、他の電子部品の電極(配線基板の電極など)との電気的な接続に利用される部分である。本実施の形態では、配線50は、樹脂パッシベーション膜40に接触しないように形成する。これにより、後述するエッチング工程で、樹脂パッシベーション膜40を、効率よく確実にエッチングすることができる。なお、配線50は、その先端が、パッシベーション膜16上に配置されるように(パッシベーション膜16と接触するように)形成してもよい。パッシベーション膜16の表面が無機材料で形成されている場合、配線50を、先端がパッシベーション膜16と接触するように形成することで、配線50とパッシベーション膜16との密着性が高まり、配線50の剥離を防止することが可能になる。配線50は、樹脂突起30の両側で、パッシベーション膜16に接触するように形成してもよい。これにより、配線50を、さらに剥離しにくくすることができる。なお、本実施の形態では、樹脂突起30のうち、配線50(電気的接続部52)と重複する部分を、重複部32と称する。また、樹脂突起30のうち、配線50(電気的接続部52)から露出する部分を、露出部34と称する。
配線50を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔を形成し、その後、該金属箔をパターニングすることによって配線50を形成してもよい。配線50の材料及び構造も特に限定されるものではない。配線50は、例えば、複数層で形成されていてもよい。このとき、配線50は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線50は、単層で形成されていてもよい。
なお、電極14の表面に酸化膜が形成されている場合、該酸化膜を除去する工程を行った後に、配線50を形成する工程を行ってもよい。これによると、電極14と配線50とを、確実に電気的に接続することができる。なお、酸化膜を除去する方法は、既に公知となっているいずれかの方法を利用してもよいが、例えば、Arガスを利用してエッチングする方法を適用してもよい。
本実施の形態に係る半導体装置の製造方法は、図5に示すように、樹脂パッシベーション膜40をエッチングして、樹脂パッシベーション膜40の厚みを、樹脂突起30の重複部32よりも薄くするエッチング工程を含む。本工程で、図6(A)及び図6(B)に示すように、樹脂突起30の露出部34をエッチングして薄くしてもよい。例えば配線50を形成する工程の後に、半導体基板10をプラズマの雰囲気中にさらすことによって、露出部34及び樹脂パッシベーション膜40をエッチングして、薄くしてもよい。なお、露出部34及び樹脂パッシベーション膜40は、同じ厚みになるようにエッチングしてもよい。樹脂突起30と樹脂パッシベーション膜40とを同じ材料で形成することで、露出部34と樹脂パッシベーション膜40とを同じ厚みにすることができる。なお、樹脂パッシベーション膜40の厚みとは、樹脂パッシベーション膜40の、半導体基板10の表面(パッシベーション膜16が形成された面)と直交する方向への幅を指していてもよい。
以上の工程によって、あるいは、半導体基板10を個片に切断する工程や検査工程などをさらに経て、半導体装置1を製造してもよい。
上述した製造方法によると、樹脂突起30と樹脂パッシベーション膜40とを同時に形成することができるため、半導体装置を効率よく製造することができる。また、樹脂パッシベーション膜40の厚みを樹脂突起30の重複部32よりも薄くすることで、電気的接続部52と他の電子部品の電極(例えば、後述する、配線基板60の電極62)とを接触させることができるため、電気的な接続信頼性の高い電子機器を製造することが可能になる。また、樹脂パッシベーション膜40を薄くする工程で、樹脂突起30の露出部34を薄くすることができるため、これらを別工程とする必要がなくなり、半導体装置の製造効率を高めることができる。
2.電子機器の製造方法
以下、図7(A)〜図8を参照して、電子機器を製造する方法について説明する。
本実施の形態に係る電子機器の製造方法は、半導体装置1を用意することを含む。半導体装置1は、半導体基板10を含む。半導体基板10は、開口18が形成されたパッシベーション膜16と、開口18から露出する電極14とを有する。なお、半導体基板10は、半導体チップであってもよい。半導体装置1は、パッシベーション膜16上に形成された樹脂突起30を含む。半導体装置1は、電極14と電気的に接続された配線50を含む。配線50は、樹脂突起30上に配置された電気的接続部52を有する。半導体装置1は、パッシベーション膜16上に形成された樹脂パッシベーション膜40を含む。樹脂パッシベーション膜40は、樹脂突起30と間隔をあけて(接触しないように)形成されている。樹脂パッシベーション膜40は、配線50と接触しないように形成されている。樹脂パッシベーション膜40の厚みは、樹脂突起30における配線50(電気的接続部52)と重複する重複部32よりも薄い。また、樹脂突起30における配線50からの露出部34は、重複部32よりも厚みが薄く(高さが低く)なっていてもよい。このとき、露出部34は、樹脂パッシベーション膜40と同じ厚みをなしていてもよい。半導体装置1は、上述したいずれかの方法で製造することができる。
本実施の形態に係る電子機器の製造方法は、配線基板60を用意することを含む(図7(A)〜図8参照)。配線基板60には、電極62が形成されている。配線基板60は、セラミックス基板やガラス基板であってもよい。このとき、配線基板60は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。また、電極62は、配線基板60に形成された配線パターンの一部であってもよい。電極62は、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。このとき、電極62は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。あるいは、配線基板60は、樹脂基板であってもよい。配線基板60は、ポリエチレンテレフタレート(PET)からなる基板又はフィルムであってもよい。あるいは、配線基板60として、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、電極62は、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して形成されていてもよい。
本実施の形態に係る電子機器の製造方法は、半導体装置1を配線基板60に搭載することを含む。本工程では、半導体装置1を配線基板60に搭載して、電気的接続部52と電極62とを接触させて電気的に接続させる。以下、図7(A)〜図7(C)を参照して、半導体装置1を配線基板60に搭載する工程について説明する。
はじめに、図7(A)に示すように、半導体装置1を配線基板60上に配置して、半導体装置1の電気的接続部52(樹脂突起30)と配線基板60の電極62とが対向するように位置合わせをする。
このとき、図示しない治具(ボンディングツール)によって、半導体装置1を保持してもよい。治具にはヒータが内蔵されていてもよく、これにより、半導体装置1(電気的接続部52)を加熱してもよい。半導体装置1を加熱することによって、電気的接続部52が加熱され、電気的接続部52と電極62とを確実に電気的に接続することができる。
なお、図7(A)に示すように、半導体装置1と配線基板60との間には、予め、接着材料70を設けておいてもよい。接着材料70は、ペースト状あるいはフィルム状で設けてもよい。
その後、図7(B)に示すように、半導体装置1と配線基板60とを近接させて、電気的接続部52と電極62とを接触させる。これにより、電気的接続部52と電極62とを電気的に接続する。なお、半導体装置1によると、樹脂パッシベーション膜40の厚みは、樹脂突起30の重複部32よりも薄い。そのため、電気的接続部52と電極62とを、容易に接触させることができ、信頼性の高い電子機器を製造することができる。また、樹脂突起30の露出部34が重複部32よりも薄い(高さが低い)場合には、接着材料70の流動性が高まり、半導体装置1を配線基板60に搭載する工程を、効率よく行うことができる(図6(B)参照)。
なお、本工程では、半導体基板10と配線基板60とによって樹脂突起30を押しつぶして、樹脂突起30を弾性変形させてもよい。これにより、樹脂突起30の弾性力によって、電気的接続部52と電極62とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。
その後、図7(C)に示すように、半導体装置1と配線基板60との間に、接着剤72を形成する。接着剤72は、接着材料70を硬化させることによって形成する。接着剤72によって、半導体装置1と配線基板60とを接着(固着)する。接着剤72によって、半導体基板10と配線基板60との間隔を維持してもよい。すなわち、接着剤72によって、樹脂突起30が弾性変形した状態を維持してもよい。例えば、樹脂突起30が弾性変形した状態で接着剤72を形成することで、樹脂突起30が弾性変形した状態を維持することができる。
なお、接着剤72(接着材料70)の種類は特に限定されるものではないが、例えば樹脂系の材料であってもよい。接着剤72は、また、樹脂パッシベーション膜40よりも線膨張係数が小さい材料を適用してもよい。
以上の工程によって、図8に示す、電子機器1000を製造してもよい。電子機器1000は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ11)は、表示デバイスを制御するドライバICであってもよい。
電子機器1000によると、接着剤72が、樹脂パッシベーション膜40と配線基板60との間に配置される。通常、樹脂材料(有機材料)は、無機材料よりも接着剤との密着力が高いため、電子機器1000によると、接着剤72と半導体装置1との密着性が高い、信頼性の高い電子機器を提供することができる。また、樹脂パッシベーション膜40を、パッシベーション膜16よりも線膨張係数が大きく、かつ、接着剤72よりも線膨張係数が小さい材料で形成することで、接着剤72と半導体装置1との剥離が生じにくい、信頼性の高い電子機器を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
半導体装置の製造方法を説明するための図である。 半導体装置の製造方法を説明するための図である。 半導体装置の製造方法を説明するための図である。 半導体装置の製造方法を説明するための図である。 半導体装置の製造方法を説明するための図である。 半導体装置の製造方法を説明するための図である。 電子機器の製造方法を説明するための図である。 電子機器の概略図である。
符号の説明
1…半導体装置、 10…半導体基板、 11…領域、 12…集積回路、 14…電極、 16…パッシベーション膜、 18…開口、 20…樹脂材料、 30…樹脂突起、 32…重複部、 34…露出部、 40…樹脂パッシベーション膜、 50…配線、 52…電気的接続部、 60…配線基板、 62…電極、 70…接着材料、 72…接着剤

Claims (14)

  1. 開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板を用意する工程と、
    前記パッシベーション膜上に、パターニングされた樹脂材料を、前記開口が露出するように設ける工程と、
    前記樹脂材料を硬化させることによって、樹脂突起及び樹脂パッシベーション膜を形成する工程と、
    前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線を、前記樹脂パッシベーション膜に接触しないように形成する工程と、
    前記樹脂パッシベーション膜をエッチングして、前記樹脂パッシベーション膜の厚みを、前記樹脂突起における前記電気的接続部と重複する重複部よりも薄くするエッチング工程と、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記エッチング工程で、前記樹脂突起における前記配線からの露出部をエッチングして薄くする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記樹脂パッシベーション膜及び前記露出部が同じ厚みになるように、前記エッチング工程を行う半導体装置の製造方法。
  4. 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
    前記樹脂突起と前記樹脂パッシベーション膜とを、同じ材料で形成する半導体装置の製造方法。
  5. 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板には集積回路が形成されており、
    前記樹脂パッシベーション膜を、前記集積回路の形成領域を覆うように形成する半導体装置の製造方法。
  6. 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
    前記パッシベーション膜は、少なくとも表面が無機材料で形成されている半導体装置の製造方法。
  7. 請求項1から請求項8のいずれかに記載の半導体装置の製造方法において、
    前記配線を、先端が前記パッシベーション膜上に配置されるように形成する半導体装置の製造方法。
  8. 開口が形成されたパッシベーション膜と、前記開口から露出する電極とを有する半導体基板と、
    前記パッシベーション膜上に形成された樹脂突起と、
    前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
    前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、
    を含み、
    前記樹脂パッシベーション膜の厚みは、前記樹脂突起における前記配線と重複する重複部よりも薄い半導体装置。
  9. 請求項8記載の半導体装置において、
    前記樹脂突起における前記配線からの露出部は、前記樹脂パッシベーション膜と同じ厚みである半導体装置。
  10. 請求項8又は請求項9記載の半導体装置において、
    前記樹脂突起と前記樹脂パッシベーション膜とは、同じ材料で形成されている半導体装置。
  11. 請求項9から請求項10のいずれかに記載の半導体装置において、
    前記半導体基板には集積回路が形成されており、
    前記樹脂パッシベーション膜は、前記集積回路の形成領域を覆うように形成されている半導体装置。
  12. 請求項8から請求項11のいずれかに記載の半導体装置において、
    前記パッシベーション膜は、少なくとも表面が無機材料で形成されている半導体装置。
  13. 請求項8から請求項12のいずれかに記載の半導体装置において、
    前記配線は、先端が前記パッシベーション膜上に配置されるように形成されている半導体装置。
  14. パッシベーション膜及び電極を有する半導体チップと、前記パッシベーション膜上に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記パッシベーション膜上に、前記配線と接触しないように形成された樹脂パッシベーション膜と、を含む半導体装置と、
    前記半導体装置が搭載された配線基板と、
    前記半導体装置と前記配線基板とを接着する接着剤と、
    を含み、
    前記半導体装置は、前記樹脂パッシベーション膜が前記配線基板と対向するように前記配線基板に搭載されており、
    前記接着剤は、前記配線基板と前記樹脂パッシベーション膜との間に形成され、
    前記樹脂パッシベーション膜は、前記パッシベーション膜よりも線膨張係数が大きく、かつ、前記接着剤よりも線膨張係数が小さい電子機器。
JP2006105975A 2006-04-07 2006-04-07 半導体装置及びその製造方法、並びに、電子機器 Expired - Fee Related JP5098204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006105975A JP5098204B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法、並びに、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006105975A JP5098204B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法、並びに、電子機器

Publications (2)

Publication Number Publication Date
JP2007281216A true JP2007281216A (ja) 2007-10-25
JP5098204B2 JP5098204B2 (ja) 2012-12-12

Family

ID=38682359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105975A Expired - Fee Related JP5098204B2 (ja) 2006-04-07 2006-04-07 半導体装置及びその製造方法、並びに、電子機器

Country Status (1)

Country Link
JP (1) JP5098204B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106304B2 (en) 2007-08-21 2012-01-31 Seiko Epson Corporation Mounting structure of electronic component
JP2019067932A (ja) * 2017-09-29 2019-04-25 ブラザー工業株式会社 複合基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005353983A (ja) * 2004-06-14 2005-12-22 Seiko Epson Corp 半導体装置、回路基板、電気光学装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005353983A (ja) * 2004-06-14 2005-12-22 Seiko Epson Corp 半導体装置、回路基板、電気光学装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106304B2 (en) 2007-08-21 2012-01-31 Seiko Epson Corporation Mounting structure of electronic component
US8552310B2 (en) 2007-08-21 2013-10-08 Seiko Epson Corporation Mounting structure of electronic component
JP2019067932A (ja) * 2017-09-29 2019-04-25 ブラザー工業株式会社 複合基板

Also Published As

Publication number Publication date
JP5098204B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
TWI287822B (en) Film substrate and its manufacturing method
JP4284544B2 (ja) 半導体装置及びその製造方法
US8212356B2 (en) Semiconductor device having multi-layered wiring layer and fabrication process thereof
JP4645832B2 (ja) 半導体装置及びその製造方法
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP4061506B2 (ja) 半導体装置の製造方法
JP4305667B2 (ja) 半導体装置
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4656311B2 (ja) 電子モジュール
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
JP4273347B2 (ja) 半導体装置
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2011114127A (ja) 半導体装置および電子部品並びにそれらの製造方法
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
JP2007042733A (ja) 半導体装置及び電子デバイス
JP5299626B2 (ja) 半導体装置およびその製造方法、並びに、電子デバイスの製造方法
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP4720992B2 (ja) 半導体装置
JP2008091691A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2005302816A (ja) 半導体装置及びその製造方法
JP2008172023A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees