JP2007042733A - 半導体装置及び電子デバイス - Google Patents
半導体装置及び電子デバイス Download PDFInfo
- Publication number
- JP2007042733A JP2007042733A JP2005222744A JP2005222744A JP2007042733A JP 2007042733 A JP2007042733 A JP 2007042733A JP 2005222744 A JP2005222744 A JP 2005222744A JP 2005222744 A JP2005222744 A JP 2005222744A JP 2007042733 A JP2007042733 A JP 2007042733A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- conductive layer
- protrusion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置100は、電極パッド14及びパッシベーション膜16を有する半導体基板10と、半導体基板10の上方に形成された樹脂突起20と、半導体基板10の上方に樹脂突起20を超えない高さを有するように形成された樹脂部22と、電極パッド14と電気的に接続され、電極パッド14の上方から樹脂突起20の上方を通り、さらに樹脂部22の上方に至るように形成された導電層30と、を含む。導電層30は、樹脂部22の全体を被覆して形成され、樹脂部22の全周辺領域においてパッシベーション膜16と接触して形成されている。
【選択図】 図2
Description
電極パッド及びパッシベーション膜を有する半導体基板と、
前記半導体基板の上方に形成された樹脂突起と、
前記半導体基板の上方に前記樹脂突起を超えない高さを有するように形成された樹脂部と、
前記電極パッドと電気的に接続され、前記電極パッドの上方から前記樹脂突起の上方を通り、さらに前記樹脂部の上方に至るように形成された導電層と、
を含み、
前記導電層は、前記樹脂部の全体を被覆して形成され、前記樹脂部の全周辺領域において前記パッシベーション膜と接触して形成されている。
前記樹脂部は、前記樹脂突起から離れた位置に形成され、
前記導電層は、前記樹脂突起及び前記樹脂部の間において前記パッシベーション膜と接触して形成されていてもよい。
前記樹脂部は、前記樹脂突起の前記電極パッドとは反対側に形成されていてもよい。
上記半導体装置と、
配線層を有し、前記半導体装置が実装された配線基板と、
前記半導体装置及び前記配線基板の間に設けられた絶縁性接着剤と、
を含み、
前記半導体装置及び前記配線基板の間の電気的導通は、前記導電層における前記樹脂突起を被覆する電気的接続部が前記配線層の一部と接触することにより図られている。
図1は、本発明の実施の形態に係る半導体装置の平面図であり、図2は、図1のII−II線断面図である。
次に、図3〜図6を参照して半導体装置の製造方法の一例について説明する。
図7は、本発明の実施の形態に係る電子デバイスの部分断面図であり、図8は、電子デバイスの斜視図である。電子デバイス1000は、例えば表示デバイスであり、具体的には液晶表示デバイス、EL(Electroluminescence)表示デバイス等を挙げることができる。なお、半導体装置100は、表示動作用のドライバICであってもよい。
図11は、本発明の実施の形態の変形例に係る半導体装置を示す図である。本変形例では、外部端子140(樹脂突起120)の形態が上述と異なる。
20…樹脂突起 22…樹脂部 30…導電層 36…電気的接続部
60…樹脂材料 80…絶縁性接着剤 100…半導体装置
120…樹脂突起 200…配線基板 220…配線層
Claims (4)
- 電極パッド及びパッシベーション膜を有する半導体基板と、
前記半導体基板の上方に形成された樹脂突起と、
前記半導体基板の上方に前記樹脂突起を超えない高さを有するように形成された樹脂部と、
前記電極パッドと電気的に接続され、前記電極パッドの上方から前記樹脂突起の上方を通り、さらに前記樹脂部の上方に至るように形成された導電層と、
を含み、
前記導電層は、前記樹脂部の全体を被覆して形成され、前記樹脂部の全周辺領域において前記パッシベーション膜と接触して形成されている半導体装置。 - 請求項1記載の半導体装置において、
前記樹脂部は、前記樹脂突起から離れた位置に形成され、
前記導電層は、前記樹脂突起及び前記樹脂部の間において前記パッシベーション膜と接触して形成されている半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記樹脂部は、前記樹脂突起の前記電極パッドとは反対側に形成されている半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置と、
配線層を有し、前記半導体装置が実装された配線基板と、
前記半導体装置及び前記配線基板の間に設けられた絶縁性接着剤と、
を含み、
前記半導体装置及び前記配線基板の間の電気的導通は、前記導電層における前記樹脂突起を被覆する電気的接続部が前記配線層の一部と接触することにより図られている電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222744A JP4654820B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置及び電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222744A JP4654820B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007042733A true JP2007042733A (ja) | 2007-02-15 |
JP4654820B2 JP4654820B2 (ja) | 2011-03-23 |
Family
ID=37800467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005222744A Expired - Fee Related JP4654820B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置及び電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4654820B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028809A (ja) * | 2011-10-06 | 2012-02-09 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP2019134019A (ja) * | 2018-01-30 | 2019-08-08 | セイコーエプソン株式会社 | 発光装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251455A (ja) * | 1992-03-04 | 1993-09-28 | Toshiba Corp | 半導体装置 |
JPH07106382A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタ基板 |
JPH08167634A (ja) * | 1994-12-12 | 1996-06-25 | Nec Kansai Ltd | 半導体装置 |
WO2000044041A1 (en) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
JP2000232213A (ja) * | 1999-02-12 | 2000-08-22 | Mitsubishi Electric Corp | 熱型赤外線固体撮像装置及びその製造方法 |
JP2003124274A (ja) * | 2001-08-08 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体ウェハーならびに半導体装置およびその製造方法 |
JP2005101527A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法 |
JP2005136402A (ja) * | 2003-10-09 | 2005-05-26 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 |
JP3994989B2 (ja) * | 2004-06-14 | 2007-10-24 | セイコーエプソン株式会社 | 半導体装置、回路基板、電気光学装置および電子機器 |
-
2005
- 2005-08-01 JP JP2005222744A patent/JP4654820B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251455A (ja) * | 1992-03-04 | 1993-09-28 | Toshiba Corp | 半導体装置 |
JPH07106382A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタ基板 |
JPH08167634A (ja) * | 1994-12-12 | 1996-06-25 | Nec Kansai Ltd | 半導体装置 |
WO2000044041A1 (en) * | 1999-01-22 | 2000-07-27 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
JP2000232213A (ja) * | 1999-02-12 | 2000-08-22 | Mitsubishi Electric Corp | 熱型赤外線固体撮像装置及びその製造方法 |
JP2003124274A (ja) * | 2001-08-08 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体ウェハーならびに半導体装置およびその製造方法 |
JP2005101527A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法 |
JP2005136402A (ja) * | 2003-10-09 | 2005-05-26 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 |
JP3994989B2 (ja) * | 2004-06-14 | 2007-10-24 | セイコーエプソン株式会社 | 半導体装置、回路基板、電気光学装置および電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028809A (ja) * | 2011-10-06 | 2012-02-09 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP2019134019A (ja) * | 2018-01-30 | 2019-08-08 | セイコーエプソン株式会社 | 発光装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4654820B2 (ja) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221606B2 (ja) | 半導体装置の製造方法 | |
JP4235834B2 (ja) | 半導体装置の製造方法 | |
TWI272686B (en) | Semiconductor device, circuit substrate, electro-optic device and electronic appliance | |
JP2005340761A (ja) | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 | |
JP4232044B2 (ja) | 半導体装置の製造方法 | |
JP2004327527A (ja) | 電子装置及びその製造方法並びに電子機器 | |
JP4352279B2 (ja) | 半導体装置及びその製造方法 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP2007019184A (ja) | 半導体装置及びその製造方法 | |
JP4654820B2 (ja) | 半導体装置及び電子デバイス | |
JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
JP2007048971A (ja) | 半導体装置の製造方法 | |
JP4654821B2 (ja) | 半導体装置及び電子デバイス | |
JP2007042735A (ja) | 半導体装置の製造方法 | |
JP2009079911A (ja) | 検査用治具とその製造方法 | |
JP4853609B2 (ja) | 半導体装置の製造方法 | |
JP4595694B2 (ja) | 半導体装置の製造方法 | |
JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
JP2007042868A (ja) | 半導体装置 | |
JP2007027626A (ja) | 半導体装置の製造方法 | |
JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
JP2004281896A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007042777A (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
JP4348538B2 (ja) | 半導体ウエハ及び半導体チップの製造方法 | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |