JP4654820B2 - 半導体装置及び電子デバイス - Google Patents

半導体装置及び電子デバイス Download PDF

Info

Publication number
JP4654820B2
JP4654820B2 JP2005222744A JP2005222744A JP4654820B2 JP 4654820 B2 JP4654820 B2 JP 4654820B2 JP 2005222744 A JP2005222744 A JP 2005222744A JP 2005222744 A JP2005222744 A JP 2005222744A JP 4654820 B2 JP4654820 B2 JP 4654820B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
conductive layer
protrusion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005222744A
Other languages
English (en)
Other versions
JP2007042733A (ja
Inventor
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005222744A priority Critical patent/JP4654820B2/ja
Publication of JP2007042733A publication Critical patent/JP2007042733A/ja
Application granted granted Critical
Publication of JP4654820B2 publication Critical patent/JP4654820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び電子デバイスに関する。
電気的接続信頼性の向上を図るため、樹脂突起上に導電層が形成された樹脂コアバンプを外部端子とする半導体装置が開発されている（特許文献１参照）。この場合、電気的検査工程は、樹脂コアバンプに検査用プローブを接触させることにより行われるが、樹脂は軟らかいため、本工程により樹脂コアバンプが損傷することが考えられる。他方、電気的検査工程においては、半導体基板の内部のトランジスタ等にダメージを与えないことも重要である。
特開平２−２７２７３７号公報
本発明の目的は、電気的接続信頼性に優れる半導体装置及び電子デバイスを提供することにある。
（１）本発明に係る半導体装置は、
電極パッド及びパッシベーション膜を有する半導体基板と、
前記半導体基板の上方に形成された樹脂突起と、
前記半導体基板の上方に前記樹脂突起を超えない高さを有するように形成された樹脂部と、
前記電極パッドと電気的に接続され、前記電極パッドの上方から前記樹脂突起の上方を通り、さらに前記樹脂部の上方に至るように形成された導電層と、
を含み、
前記導電層は、前記樹脂部の全体を被覆して形成され、前記樹脂部の全周辺領域において前記パッシベーション膜と接触して形成されている。
本発明によれば、樹脂部上の導電層に検査用プローブを接触させることにより、樹脂突起を損傷することなく、電気的検査工程を行うことができる。また、導電層の下地には樹脂部が設けられているので、樹脂の弾力性により検査用プローブの接触による衝撃を緩和して、例えば半導体基板の内部のトランジスタ等にダメージを与えるのを防止することができる。さらに、導電層は、樹脂部の全周辺領域においてパッシベーション膜と接触しているので、導電層の下地に対する密着性が向上し、その剥離及び断線を防止することができる。
なお、本発明において、特定のＡの上方にＢが設けられているとは、Ａ上に直接Ｂが設けられている場合と、Ａ上に他の層等を介してＢが設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
（２）この半導体装置において、
前記樹脂部は、前記樹脂突起から離れた位置に形成され、
前記導電層は、前記樹脂突起及び前記樹脂部の間において前記パッシベーション膜と接触して形成されていてもよい。
（３）この半導体装置において、
前記樹脂部は、前記樹脂突起の前記電極パッドとは反対側に形成されていてもよい。
（４）本発明に係る電子デバイスは、
上記半導体装置と、
配線層を有し、前記半導体装置が実装された配線基板と、
前記半導体装置及び前記配線基板の間に設けられた絶縁性接着剤と、
を含み、
前記半導体装置及び前記配線基板の間の電気的導通は、前記導電層における前記樹脂突起を被覆する電気的接続部が前記配線層の一部と接触することにより図られている。
以下、本発明の実施の形態について図面を参照して説明する。
１．半導体装置
図１は、本発明の実施の形態に係る半導体装置の平面図であり、図２は、図１のＩＩ−ＩＩ線断面図である。
本実施の形態に係る半導体装置１００は、半導体基板１０と、樹脂突起２０と、樹脂部２２と、導電層３０と、を含む。
（１−１）半導体基板１０は、例えばシリコンチップ等の半導体チップである。半導体基板１０の内部には、少なくともトランジスタ等の能動素子を含む集積回路１２が形成されている。半導体基板１０は、例えば平面視が矩形形状（図１の場合は長方形）をなしている。そして、半導体基板１０には、複数の電極パッド（例えばアルミパッド）１４が形成されている。複数の電極パッド１４は、半導体基板１０の端部に形成されていてもよく、詳しくは半導体基板１０の平面形状の対向する２辺（例えば長辺側の２辺）又は４辺に沿って配列されていてもよい。その場合、各辺に１列又は複数列の電極パッド１４が配列されている。電極パッド１４が半導体基板１０の端部に配列されている場合、集積回路１２は、複数の電極パッド１４により囲まれた中央部に形成されていてもよい。あるいは、電極パッド１４は、集積回路１２と平面視において重なる領域に形成されていてもよい。電極パッド１４は、内部配線（図示しない）により集積回路１２と電気的に接続されている。
半導体基板１０の表面（集積回路１２及び電極パッド１４の形成面）には、パッシベーション膜（保護膜）１６が形成されている。パッシベーション膜１６は、無機系又は有機系のいずれから形成してもよく、例えばシリコン酸化膜、シリコン窒化膜の少なくとも１層により形成することができる。パッシベーション膜１６には、電極パッド１４を開口する開口部が形成されている。この開口部により、電極パッド１４の少なくとも一部（例えば中央部のみ）が露出している。
（１−２）半導体基板１０上（詳しくはパッシベーション膜１６上）に形成された樹脂突起２０は、外部との電気的な導通を図るための外部端子４０のコアとなるものである。
樹脂突起２０は、少なくとも導電層３０により被覆される部分が突起する形状をなしている。突起形状は、先端が先鋭なものに限られず、先端が平面又は曲面をなしているものを含む。例えば、樹脂突起２０の断面形状（図２では導電層３０により被覆されている部分の断面形状）は、略半円形状又は略半楕円形状をなしている。
樹脂突起２０は、半導体基板１０のパッシベーション膜１６上において、平面視において電極パッド１４と異なる領域に形成されている。図１に示すように、電極パッド１４が半導体基板１０の端部に形成されている場合、樹脂突起２０は電極パッド１４よりも内側の領域に形成されていてもよい。樹脂突起２０の平面形状は、例えば図１に示すように、所定の幅を有する直線状に形成することができる。その場合、樹脂突起２０は、複数の電極パッド１４の配列方向（例えば半導体基板１０の長辺方向）に沿って（例えば平行に）延出して形成されている。また、図１に示す例では、半導体基板１０の１辺に沿って１つの樹脂突起２０が形成されているが、２つ以上の樹脂突起２０がその長さ方向に分割して形成されていてもよい。なお、樹脂突起２０は、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性樹脂材料により形成することができる。
（１−３）本実施の形態では、半導体基板１０上（詳しくはパッシベーション膜１６上）に樹脂部２２が形成されている。樹脂部２２は、例えば半導体装置１００の電気的検査工程を行うための検査用パッド５０の下地として使用することができる。
樹脂部２２は、樹脂突起２０を超えない高さを有する。すなわち、半導体基板１０の表面が平坦面であれば、樹脂部２２は樹脂突起２０よりも薄い層として形成される。樹脂部２２の上面は、平坦面であってもよいし、凸型の曲面であってもよい。
樹脂部２２は、樹脂突起２０から離れた位置に形成され、言い換えれば、樹脂突起２０と非接触となるように形成されている。図１に示す例では、樹脂部２２は、樹脂突起２０の電極パッド１４とは反対側に形成されている。例えば、電極パッド１４が半導体基板１０の端部に形成されている場合、樹脂部２２は樹脂突起２０よりもさらに内側の領域に形成されていてもよい。本実施の形態では、複数の互いに離間した樹脂部２２が半導体基板１０上に配列されている。その場合、いずれか１つの樹脂部２２は、いずれか１つの電極パッド１４に対応している。樹脂部２２の平面形状は特に限定されるものではなく、略矩形形状又は略円形状に形成することができる。なお、樹脂部２２は、樹脂突起２０と同一樹脂材料により形成してもよいし、あるいは異なる樹脂材料により形成してもよい。
（１−４）導電層３０は、少なくとも、電極パッド１４と樹脂突起２０の間を電気的に接続する配線層である。導電層３０は、少なくとも１層の金属により形成され、例えば、下地となる第１の層（例えばＴｉＷ層）３２と、その上の第２の層（例えばＡｕ層）３４とからなる複数層により形成することができる。なお、導電層３０の材質は限定されず、例えばＣｕ，Ｎｉ，Ｐｄ，Ａｌ，Ｃｒ等を使用することができる。
導電層３０は、電極パッド１４と電気的に接続され、電極パッド１４上から樹脂突起２０上を通り、さらに樹脂部２２上に至るように形成されている。導電層３０のうち樹脂突起２０を被覆する部分を電気的接続部３６ということができる。図１に示す例では、複数の導電層３０が樹脂突起２０の長さ方向と交差するように延出して形成され、樹脂突起２０上ではその長さ方向に複数の電気的接続部３６が所定間隔をあけて配列されている。その場合、樹脂突起２０は、少なくとも導電層３０（電気的接続部３６）により被覆された部分が突起形状をなしていればよく、例えば隣接する導電層３０（電気的接続部３６）同士の間から露出する領域の先端部が除去され、基端部（根元部）のみが（わずかに）残るようになっていてもよい。これによれば、隣接する電気的接続部３６同士の間の樹脂を除去することにより、半導体装置１００を配線基板等に実装する場合、両者間に設ける絶縁性接着剤の排出性の向上を図ることができる。また、隣接する電気的接続部３６同士の間の樹脂をわずかながらに残しておくことにより、例えばエッチング等の樹脂の除去による半導体基板１０へのダメージの低減を図り、信頼性の向上を図ることができる。
また、導電層３０は、樹脂部２２の全体を被覆して形成され、樹脂部２２の全周辺領域においてパッシベーション膜１６と接触して形成されている。これにより、導電層３０の下地（パッシベーション膜１６）に対する密着性が向上し、導電層３０の剥離及び断線を防止することができる。また、導電層３０は、電極パッド１４及び樹脂突起２０の間、並びに樹脂突起２０及び樹脂部２２の間において、パッシベーション膜１６と接触して形成されていてもよい。
（１−５）図１及び図２に示すように、半導体基板１０上には、樹脂突起２０上に導電層３０の一部（電気的接続部３６）が被覆して形成された外部端子４０と、樹脂部２２上に導電層の一部が被覆して形成された検査用パッド５０と、が形成されている。外部端子４０及び検査用パッド５０は、半導体基板１０の一方の面（集積回路１２及び電極パッド１４の形成面）に形成されている。外部端子４０は、弾力性を有する樹脂がコアとなっており、実装時における応力緩和機能を果たすので電気的接続信頼性の向上を図ることができる。
本実施の形態によれば、樹脂部２２上の導電層３０（すなわち検査用パッド５０）に検査用プローブ（図示しない）を接触させることにより、樹脂突起２０を損傷することなく、電気的検査工程を行うことができる。また、導電層３０の下地には樹脂部２２が設けられているので、樹脂の弾力性により検査用プローブの接触による衝撃を緩和して、例えば半導体基板１０の内部のトランジスタ等にダメージを与えるのを防止することができる。さらに、導電層３０は、樹脂部２２の全周辺領域においてパッシベーション膜１６と接触しているので、導電層３０の下地に対する密着性が向上し、その剥離及び断線を防止することができる。
また、検査用パッド５０が外部端子４０（樹脂突起２０）の電極パッド１４とは反対側に形成されていれば、少なくとも電極パッド１４及び外部端子４０の間の電気的接続の合否を検査できるとともに、仮に検査用プローブの接触により導電層３０が断線したとしても、外部端子４０と電極パッド１４の間の電気的導通は維持されるので、電気的検査工程により製品不良を発生させることもない。したがって、電気的接続信頼性に優れる半導体装置を提供することができる。
２．半導体装置の製造方法
次に、図３〜図６を参照して半導体装置の製造方法の一例について説明する。
（２−１）まず、半導体基板１１を用意する（図３参照）。半導体基板１１は例えば半導体ウエハであり、複数のチップ領域を有する。そして、半導体基板１１の個々のチップ領域には、集積回路１２及び複数の電極パッド１４が形成されている。なお、最終的に、半導体基板１１を個々のチップ領域に分割することにより、上述した半導体装置１００を得ることができる。
（２−２）図３及び図４に示すように、樹脂突起２０を形成するために第１の樹脂層６８をパターニングして形成する。
第１の樹脂層６８は、フォトリソグラフィ技術により所定形状にパターニングすることができる。具体的には、まず、図３に示すように、感光性の樹脂材料６０を例えばスピンコート法により半導体基板１１上に塗布する。その後、開口部６４を有するマスク６２を半導体基板１１上に配置し、光エネルギー６６を照射して露光を行う。樹脂材料６０として、光エネルギー６６の照射部分において現像液の溶解性が減少するネガ型を使用した場合には、マスク６２の開口部６４から露出する領域のみに樹脂を残すことができる。あるいは、逆に、樹脂材料６０として、光エネルギー６６の照射部分において現像液の溶解性が増加するポジ型を使用した場合には、マスク６２により覆われた領域のみに樹脂を残すことができる。その後、現像工程を行うことにより、図４に示すように、第１の樹脂層６８を所定形状にパターニングすることができる。第１の樹脂層６８の断面形状は例えば矩形形状をなしている。
（２−３）その後、図５に示すように、樹脂部２２を形成するための第２の樹脂層７０を形成する。
第２の樹脂層７０を第１の樹脂層６８よりも薄く形成することにより、樹脂部２２を樹脂突起２０を超えない高さを有するように形成することができる。なお、第２の樹脂層７０は、第１の樹脂層６８と同一材料により形成してもよいし、あるいは異なる材料により形成してもよい。
第２の樹脂層７０は、第１の樹脂層６８と異なる工程及び方法により形成することができる。例えば、第２の樹脂層７０は、液滴吐出法（例えばインクジェット法）により形成することができる。これによれば、樹脂材料を必要な領域のみに直接吐出することができる。特に、インクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク（樹脂材料）を無駄なく経済的に設けることができる。あるいは、第２の樹脂層７０を印刷法によりパターニングしてもよい。
変形例として、第２の樹脂層７０は、第１の樹脂層６８と同一方法（例えばフォトリソグラフィ工程）により形成してもよいし、第１の樹脂層６８と同一工程（例えばフォトリソグラフィ工程の露光等を同時に行うこと）により形成してもよい。
（２−４）その後、図６に示すように、第１の樹脂層６８をキュアすることにより樹脂突起２０を形成し、第２の樹脂層７０をキュアすることにより樹脂部２２を形成する。
図５及び図６に示すように、第１及び第２の樹脂層６８，７０をパターニングした後、それらを同時にキュアしてもよい。キュア工程では、例えば、第１及び第２の樹脂層６８，７０を加熱することにより、樹脂を溶融させ、その後に硬化収縮させる。これにより、例えば、表面が曲面をもって構成される樹脂突起２０及び樹脂部２２を形成することができる。
（２−５）その後、導電層３０をパターニングして形成する（図２参照）。
導電層３０は、例えば、スパッタ法又は蒸着法により導電箔を成膜し、その後、導電箔をパターニングすることにより形成することができる。例えば、導電箔を第１及び第２の層３２，３４により形成し、レジストをマスクとしてエッチングにより第２の層３４をパターニングし、パターニング後の第２の層３４をマスクとして第１の層３２をパターニングしてもよい。下地となる第１の層３２は、金属拡散防止、密着性向上又はメッキ層として利用することができる。変形例として、下地となる第１の層３２をスパッタ法又は蒸着法により形成し、その上の第２の層３４を無電解メッキ又は電気メッキにより形成することもできる。これにより、第２の層３４を容易に厚く形成することができる。あるいは、導電層３０は、単一層（例えばＡｕ層）により形成することもできる。
導電層３０を形成した後に、導電層３０をマスクとして樹脂突起２０を部分的に除去してもよい。例えば、樹脂突起２０が所定の幅を有する直線状に形成され、樹脂突起２０の長さ方向に複数の電気的接続部３６が所定間隔をあけて配列されている場合、隣接する電気的接続部３６同士の間から露出する領域を異方性のエッチャント（例えばＯ２プラズマ）によりエッチングして除去する。その場合、パッシベーション膜１６の損傷を防止するため、隣接する電気的接続部３６同士の間に樹脂をわずかに残すようにエッチングすることができる。
こうして、図２に示す半導体装置１００を製造することができる。なお、半導体装置の製造方法におけるその他の詳細は、半導体装置の説明を適用することができるので省略する。
３．電子デバイス及び電子機器
図７は、本発明の実施の形態に係る電子デバイスの部分断面図であり、図８は、電子デバイスの斜視図である。電子デバイス１０００は、例えば表示デバイスであり、具体的には液晶表示デバイス、ＥＬ（Electroluminescence）表示デバイス等を挙げることができる。なお、半導体装置１００は、表示動作用のドライバＩＣであってもよい。
図７に示す例では、電子デバイス１０００は、半導体装置１００と、半導体装置１００が実装された配線基板２００と、両者間に設けられた絶縁性接着剤（ＮＣＦ(Non Conductive Film)又はＮＣＰ(Non Conductive Paste)）８０と、を含む。配線基板２００は、基板２１０上の配線層２２０を有する。配線基板２００は、インターフェース用のフレキシブルフィルムであってもよい。その場合には、配線基板２００は、図８に示すように、画素電極及び薄膜トランジスタ等が作り込まれたパネル（例えばガラス基板）３００と電気的に接続される。あるいは、半導体装置１００が実装される配線基板２００自体がパネルであり、画素電極及び薄膜トランジスタ等が作り込まれていてもよい。その場合には、インターフェース用のフレキシブルフィルムを省略することができる。
半導体装置１００は、配線基板２００にフェースダウン実装されている。詳しくは、半導体装置１００は、樹脂突起２０及び導電層３０により構成される外部端子４０が配線基板２００に対向する向きに実装されている。そして、両者の電気的導通は、導電層３０における樹脂突起２０を被覆する電気的接続部３６が配線層２２０の一部と接触することにより図られている。また、半導体装置１００と配線基板２００の間は、絶縁性接着剤８０により封止されている。これによれば、導電粒子入りの接着剤を使用しなくても、半導体装置１００と配線基板２００の間の電気的導通を容易に図ることができるとともに、電気的接続の安定化及びコスト削減を図ることができる。
なお、図１３には本発明の実施の形態に係る電子機器の一例としてノート型パーソナルコンピュータが示され、図１４には携帯電話が示されている。
４．変形例
図１１は、本発明の実施の形態の変形例に係る半導体装置を示す図である。本変形例では、外部端子１４０（樹脂突起１２０）の形態が上述と異なる。
図１１に示す例では、半導体基板１０上に、互いに離間した複数の樹脂突起１２０が形成されている。このような樹脂突起１２０は、例えば、複数の略円柱状の樹脂層をパターニングして形成した後、キュア工程を行うことにより形成することができる。キュア後の樹脂突起１２０は、略半球状をなしていてもよい。
導電層３０は、少なくとも、いずれか１つの電極パッド１４といずれか１つの樹脂突起１２０の間を電気的に接続する。その場合、導電層３０は、１つの樹脂突起１２０の一部のみを覆うように形成してもよいし、その全部を覆うように形成してもよい。前者の場合、樹脂突起１２０の一部が露出することにより、応力が開放されるので、実装時の外部端子４０のクラックを防止することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の実施の形態に係る半導体装置の平面図である。 図１のＩＩ−ＩＩ線断面図である。 本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 本発明の実施の形態に係る電子デバイスを示す図である。 本発明の実施の形態に係る電子デバイスを示す図である。 本発明の実施の形態に係る電子機器を示す図である。 本発明の実施の形態に係る電子機器を示す図である。 本発明の実施の形態の変形例に係る半導体装置を示す図である。
符号の説明
１０…半導体基板 １４…電極パッド １６…パッシベーション膜
２０…樹脂突起 ２２…樹脂部 ３０…導電層 ３６…電気的接続部
６０…樹脂材料 ８０…絶縁性接着剤 １００…半導体装置
１２０…樹脂突起 ２００…配線基板 ２２０…配線層

Claims (4)

  1. 電極パッド及びパッシベーション膜を有する半導体基板と、
    前記半導体基板の上方に形成された樹脂突起と、
    前記半導体基板の上方に前記樹脂突起を超えない高さを有するように形成された樹脂部と、
    前記電極パッドと電気的に接続され、前記電極パッドの上方から前記樹脂突起の上を通り、さらに前記樹脂部の上に至るように形成された導電層と、
    を含み、
    前記樹脂突起の上に前記導電層の一部が被覆して外部電極が形成され、
    検査用プローブを接触させることにより電気的検査工程が行われる検査用パッドであって、前記樹脂部上に前記導電層の一部が被覆して形成された前記検査用パッドが形成され、
    前記導電層は、前記樹脂部の全体を被覆して形成され、前記樹脂部の全周辺領域において前記パッシベーション膜と接触して形成されている半導体装置。
  2. 請求項１記載の半導体装置において、
    前記樹脂部は、前記樹脂突起から離れた位置に形成され、
    前記導電層は、前記樹脂突起及び前記樹脂部の間において前記パッシベーション膜と接触して形成されている半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記樹脂部は、前記樹脂突起の前記電極パッドとは反対側に形成されている半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置と、
    配線層を有し、前記半導体装置が実装された配線基板と、
    前記半導体装置及び前記配線基板の間に設けられた絶縁性接着剤と、
    を含み、
    前記半導体装置及び前記配線基板の間の電気的導通は、前記導電層における前記樹脂突起を被覆する電気的接続部が前記配線層の一部と接触することにより図られている電子デバイス。
JP2005222744A 2005-08-01 2005-08-01 半導体装置及び電子デバイス Expired - Fee Related JP4654820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222744A JP4654820B2 (ja) 2005-08-01 2005-08-01 半導体装置及び電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222744A JP4654820B2 (ja) 2005-08-01 2005-08-01 半導体装置及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2007042733A JP2007042733A (ja) 2007-02-15
JP4654820B2 true JP4654820B2 (ja) 2011-03-23

Family

ID=37800467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222744A Expired - Fee Related JP4654820B2 (ja) 2005-08-01 2005-08-01 半導体装置及び電子デバイス

Country Status (1)

Country Link
JP (1) JP4654820B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028809A (ja) * 2011-10-06 2012-02-09 Seiko Epson Corp 半導体装置及び電子機器
JP2019134019A (ja) * 2018-01-30 2019-08-08 セイコーエプソン株式会社 発光装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JPH07106382A (ja) * 1993-09-30 1995-04-21 Nec Corp 薄膜トランジスタ基板
JPH08167634A (ja) * 1994-12-12 1996-06-25 Nec Kansai Ltd 半導体装置
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
JP2000232213A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 熱型赤外線固体撮像装置及びその製造方法
JP2003124274A (ja) * 2001-08-08 2003-04-25 Matsushita Electric Ind Co Ltd 半導体ウェハーならびに半導体装置およびその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP3994989B2 (ja) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JPH07106382A (ja) * 1993-09-30 1995-04-21 Nec Corp 薄膜トランジスタ基板
JPH08167634A (ja) * 1994-12-12 1996-06-25 Nec Kansai Ltd 半導体装置
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
JP2000232213A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 熱型赤外線固体撮像装置及びその製造方法
JP2003124274A (ja) * 2001-08-08 2003-04-25 Matsushita Electric Ind Co Ltd 半導体ウェハーならびに半導体装置およびその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP3994989B2 (ja) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2007042733A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4221606B2 (ja) 半導体装置の製造方法
JP4235834B2 (ja) 半導体装置の製造方法
TWI272686B (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
JP4232044B2 (ja) 半導体装置の製造方法
JP4352279B2 (ja) 半導体装置及びその製造方法
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2007019184A (ja) 半導体装置及びその製造方法
JP4654820B2 (ja) 半導体装置及び電子デバイス
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4654821B2 (ja) 半導体装置及び電子デバイス
JP2007048971A (ja) 半導体装置の製造方法
JP2007042735A (ja) 半導体装置の製造方法
JP2009079911A (ja) 検査用治具とその製造方法
JP4273347B2 (ja) 半導体装置
JP4853609B2 (ja) 半導体装置の製造方法
JP4595694B2 (ja) 半導体装置の製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2007027626A (ja) 半導体装置の製造方法
JP2008172022A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP4348538B2 (ja) 半導体ウエハ及び半導体チップの製造方法
JP2008098564A (ja) 電子デバイスの製造方法、及び、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees