JPH07106382A - 薄膜トランジスタ基板 - Google Patents
薄膜トランジスタ基板Info
- Publication number
- JPH07106382A JPH07106382A JP26836693A JP26836693A JPH07106382A JP H07106382 A JPH07106382 A JP H07106382A JP 26836693 A JP26836693 A JP 26836693A JP 26836693 A JP26836693 A JP 26836693A JP H07106382 A JPH07106382 A JP H07106382A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- protective film
- probe
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 電極パッドに探針を接触させた際に保護膜を
破損することのないようにする。 【構成】 ガラスからなる基板１上に金属層２を設ける
ことにより、層間絶縁膜３上に形成する電極パッド４の
中央部に隆起部が形成されるようにする。電極パッドの
隆起部を囲むように保護膜５を形成する。電極パッド４
の隆起部と保護膜との間の間隙を探針８が落ち込むこと
のないように十分に狭くする。
破損することのないようにする。 【構成】 ガラスからなる基板１上に金属層２を設ける
ことにより、層間絶縁膜３上に形成する電極パッド４の
中央部に隆起部が形成されるようにする。電極パッドの
隆起部を囲むように保護膜５を形成する。電極パッド４
の隆起部と保護膜との間の間隙を探針８が落ち込むこと
のないように十分に狭くする。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置等に用いら
れる薄膜トランジスタ基板に関し、特に探針用電極パッ
ドを備えた薄膜トランジスタ基板に関する。
れる薄膜トランジスタ基板に関し、特に探針用電極パッ
ドを備えた薄膜トランジスタ基板に関する。
【０００２】
【従来の技術】薄膜トランジスタ基板は、ガラス基板上
に薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置
し、信号配線と走査配線とをそれぞれを並行にかつ互い
に直交するように敷設したものである。そして、薄膜ト
ランジスタ基板の完成後、液晶パネルに組み立てる前に
電気的特性のチェックが行われるが、この際に、テスタ
の探針を基板上のパッドに接触させる必要がある。この
場合に、探針を接触させるパッドとしては、電気的特性
のチェックのために特別に設けられた探針用パッドと外
部接続用のパッドの双方が用いられる。
に薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置
し、信号配線と走査配線とをそれぞれを並行にかつ互い
に直交するように敷設したものである。そして、薄膜ト
ランジスタ基板の完成後、液晶パネルに組み立てる前に
電気的特性のチェックが行われるが、この際に、テスタ
の探針を基板上のパッドに接触させる必要がある。この
場合に、探針を接触させるパッドとしては、電気的特性
のチェックのために特別に設けられた探針用パッドと外
部接続用のパッドの双方が用いられる。
【０００３】図５（ａ）は、チェック用に設けられた探
針用電極パッドの断面図である。同図に示されるよう
に、基板１上に設けられた層間絶縁膜３上に電極パッド
４を設け、さらにその上に保護膜５を形成している。そ
の際に、電極パッドの周辺部に保護膜５との重なり部６
を設け、保護機能の低下を抑制している。
針用電極パッドの断面図である。同図に示されるよう
に、基板１上に設けられた層間絶縁膜３上に電極パッド
４を設け、さらにその上に保護膜５を形成している。そ
の際に、電極パッドの周辺部に保護膜５との重なり部６
を設け、保護機能の低下を抑制している。
【０００４】なお、半導体装置については、次のような
ボンディングパッド構造が提案されている。図６は、特
開昭６２−２６１１３６号公報において提案されたボン
ディングパッドの断面図である。これは、半導体基板１
０１上に形成された層間絶縁膜１０２上にボンディング
パッド１０３を設け、その端部から距離ｄをおいて保護
膜１０４を設けたものである。また、特開昭５８−８２
５２６号公報には、ボンディングパッドの下に金属層１
０５を設け、キャピラリの内側面取り部に対応する凸部
をボンディングパッドの中央部に設けることが提案され
ている。
ボンディングパッド構造が提案されている。図６は、特
開昭６２−２６１１３６号公報において提案されたボン
ディングパッドの断面図である。これは、半導体基板１
０１上に形成された層間絶縁膜１０２上にボンディング
パッド１０３を設け、その端部から距離ｄをおいて保護
膜１０４を設けたものである。また、特開昭５８−８２
５２６号公報には、ボンディングパッドの下に金属層１
０５を設け、キャピラリの内側面取り部に対応する凸部
をボンディングパッドの中央部に設けることが提案され
ている。
【０００５】
【発明が解決しようとする課題】図５（ａ）に示した従
来の電極パッド構造では、特性チェック時に図５（ｂ）
に示すように探針８が滑って保護膜５の側壁に当たる
と、保護膜５の重なり部６に欠け、剥がれが生じる。そ
して、その保護膜のくずが探針先に巻き込まれた場合、
接触不良、誤判定の原因となる。また、半導体装置用の
従来のボンディングパッドを薄膜トランジスタ基板に適
用した場合、図６のものでは、ボンディングパッド１０
３と保護膜１０４との重なり部がないことによる信頼性
低下の問題が起こる。図７の例では、金属層１０５によ
る段差部上部に探針が当たると段差部を滑り落ちて針先
が保護膜を剥がし、やはり接触不良の原因となる。ま
た、段差部底部から段差部に向かって探針が当たると、
段差部で探針のすべりが止められ、設定以上の荷重がか
かり、電極パッド下部にクラックを生じさせる恐れがあ
る。
来の電極パッド構造では、特性チェック時に図５（ｂ）
に示すように探針８が滑って保護膜５の側壁に当たる
と、保護膜５の重なり部６に欠け、剥がれが生じる。そ
して、その保護膜のくずが探針先に巻き込まれた場合、
接触不良、誤判定の原因となる。また、半導体装置用の
従来のボンディングパッドを薄膜トランジスタ基板に適
用した場合、図６のものでは、ボンディングパッド１０
３と保護膜１０４との重なり部がないことによる信頼性
低下の問題が起こる。図７の例では、金属層１０５によ
る段差部上部に探針が当たると段差部を滑り落ちて針先
が保護膜を剥がし、やはり接触不良の原因となる。ま
た、段差部底部から段差部に向かって探針が当たると、
段差部で探針のすべりが止められ、設定以上の荷重がか
かり、電極パッド下部にクラックを生じさせる恐れがあ
る。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、絶縁基板上に層間絶縁膜が設けら
れ、その上に電極パッドが設けられ、さらにその上に前
記電極パッドの中央部を露出させる窓開け部を有する保
護膜が形成されているものにおいて、前記電極パッドの
中央部の表面はその周辺部の表面より高くなっており、
前記保護膜は前記電極パッドの中央隆起部を狭い間隙を
おいて囲むように形成されており、かつ、前記電極パッ
ドの最上面の高さは前記保護膜の最上面の高さと等しい
かそれより幾分高くなっていることを特徴とする薄膜ト
ランジスタ基板が提供される。
め、本発明によれば、絶縁基板上に層間絶縁膜が設けら
れ、その上に電極パッドが設けられ、さらにその上に前
記電極パッドの中央部を露出させる窓開け部を有する保
護膜が形成されているものにおいて、前記電極パッドの
中央部の表面はその周辺部の表面より高くなっており、
前記保護膜は前記電極パッドの中央隆起部を狭い間隙を
おいて囲むように形成されており、かつ、前記電極パッ
ドの最上面の高さは前記保護膜の最上面の高さと等しい
かそれより幾分高くなっていることを特徴とする薄膜ト
ランジスタ基板が提供される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例の探針用電極パ
ッドの断面図である。この構造の電極パッドは以下のよ
うに作成される。透明ガラス板からなる基板１上にスパ
ッタ法によりクロムを膜厚２０００Åに被着し、これを
パターニングして６５×８５μｍの大きさの金属層２を
形成する。このとき、素子領域では、走査配線およびゲ
ート電極が形成される。次に、層間絶縁膜３として、素
子領域においてゲート絶縁膜となるシリコン窒化膜をプ
ラズマＣＶＤ法により５０００Åの膜厚に成長させる。
次に、スパッタ法により膜厚１５００Åのクロムを被着
し、これをパターニングして８０×１００μｍの電極パ
ッド４を形成する。このとき、素子領域では、信号配線
およびソース・ドレイン電極が形成される。次に、プラ
ズマＣＶＤ法により、膜厚２０００Åのシリコン窒化膜
を堆積して保護膜５を形成し、７５×９５μｍのサイズ
に窓明けを行う。
て説明する。図１は、本発明の一実施例の探針用電極パ
ッドの断面図である。この構造の電極パッドは以下のよ
うに作成される。透明ガラス板からなる基板１上にスパ
ッタ法によりクロムを膜厚２０００Åに被着し、これを
パターニングして６５×８５μｍの大きさの金属層２を
形成する。このとき、素子領域では、走査配線およびゲ
ート電極が形成される。次に、層間絶縁膜３として、素
子領域においてゲート絶縁膜となるシリコン窒化膜をプ
ラズマＣＶＤ法により５０００Åの膜厚に成長させる。
次に、スパッタ法により膜厚１５００Åのクロムを被着
し、これをパターニングして８０×１００μｍの電極パ
ッド４を形成する。このとき、素子領域では、信号配線
およびソース・ドレイン電極が形成される。次に、プラ
ズマＣＶＤ法により、膜厚２０００Åのシリコン窒化膜
を堆積して保護膜５を形成し、７５×９５μｍのサイズ
に窓明けを行う。
【０００８】このようにして形成された電極パッドで
は、下層に形成された金属層２のパターンが層間絶縁膜
３を介して電極パッドに写されるため、電極パッドの中
央部に隆起部が形成される。そして、電極パッド４と保
護膜５は、２〜３μｍの重なり部６をもって重なり、保
護膜５と電極パッドの隆起部との間には５μｍ以下のス
ペース７が形成される。このような形状の探針用電極パ
ッドを形成するには、金属層２を保護膜５の窓開け部よ
り４〜１０μｍ小さく、また電極パッドの大きさを窓開
け部より４〜６μｍ大きく設定することが望ましい。こ
れにより、スペース７を十分に狭くすることができ、こ
こに探針の針先が落ちる事態を回避することができる。
また、本実施例では、金属層２と保護膜５とが等しい膜
厚に形成されているため、電極パッドの隆起部の上面の
高さは保護膜５の重なり部６における上面の高さと等し
くなる。本実施例の電極パッドに探針８を接触させた時
の状態を図２に示す。同図に示されるように、探針８が
保護膜へ側面から当たることがなくなり、従来１０％程
度発生していた保護膜５の欠け、剥離を完全に抑えるこ
とができる。
は、下層に形成された金属層２のパターンが層間絶縁膜
３を介して電極パッドに写されるため、電極パッドの中
央部に隆起部が形成される。そして、電極パッド４と保
護膜５は、２〜３μｍの重なり部６をもって重なり、保
護膜５と電極パッドの隆起部との間には５μｍ以下のス
ペース７が形成される。このような形状の探針用電極パ
ッドを形成するには、金属層２を保護膜５の窓開け部よ
り４〜１０μｍ小さく、また電極パッドの大きさを窓開
け部より４〜６μｍ大きく設定することが望ましい。こ
れにより、スペース７を十分に狭くすることができ、こ
こに探針の針先が落ちる事態を回避することができる。
また、本実施例では、金属層２と保護膜５とが等しい膜
厚に形成されているため、電極パッドの隆起部の上面の
高さは保護膜５の重なり部６における上面の高さと等し
くなる。本実施例の電極パッドに探針８を接触させた時
の状態を図２に示す。同図に示されるように、探針８が
保護膜へ側面から当たることがなくなり、従来１０％程
度発生していた保護膜５の欠け、剥離を完全に抑えるこ
とができる。
【０００９】図３は、本発明の第２の実施例の探針用電
極パッドの断面図である。この実施例では、基板１上に
層間絶縁膜５を形成した後、素子形成領域において薄膜
トランジスタの活性層となるａ−Ｓｉ層９を膜厚２５０
０ÅにＣＶＤ法により成長させ、７０×９０μｍのサイ
ズに加工する。その後は、先の実施例と同様に、膜厚１
５００Åのクロム膜を堆積して８０×１００μｍの大き
さの電極パッド４を形成し、さらに２０００Å厚のシリ
コン窒化膜により保護膜５を形成し、７５×９５μｍの
サイズに窓開けを行う。このように形成された探針用電
極パッドでは、重なり部６およびスペース７は先の実施
例の場合と同様に形成されるが、電極パッド４の最上面
の高さが、保護膜５の重なり部最上面の高さより５００
Å高くなっている。
極パッドの断面図である。この実施例では、基板１上に
層間絶縁膜５を形成した後、素子形成領域において薄膜
トランジスタの活性層となるａ−Ｓｉ層９を膜厚２５０
０ÅにＣＶＤ法により成長させ、７０×９０μｍのサイ
ズに加工する。その後は、先の実施例と同様に、膜厚１
５００Åのクロム膜を堆積して８０×１００μｍの大き
さの電極パッド４を形成し、さらに２０００Å厚のシリ
コン窒化膜により保護膜５を形成し、７５×９５μｍの
サイズに窓開けを行う。このように形成された探針用電
極パッドでは、重なり部６およびスペース７は先の実施
例の場合と同様に形成されるが、電極パッド４の最上面
の高さが、保護膜５の重なり部最上面の高さより５００
Å高くなっている。
【００１０】図４は、本発明の第３の実施例の探針用電
極パッドの断面図である。これは、基板１上に１５００
Å厚のクロム膜により６５×８５μｍの金属層２を形成
し、４５００Åの層間絶縁膜３を形成した後、膜厚が１
０００Å、大きさが７０×９０μｍのａ−Ｓｉ層９形成
し、その上にクロムからなり膜厚が１５００Å、大きさ
が８０×１００μｍの電極パッド４を形成し、さらに７
５×９５μｍの窓開け部を有する膜厚２０００Åの保護
膜５を形成したものである。
極パッドの断面図である。これは、基板１上に１５００
Å厚のクロム膜により６５×８５μｍの金属層２を形成
し、４５００Åの層間絶縁膜３を形成した後、膜厚が１
０００Å、大きさが７０×９０μｍのａ−Ｓｉ層９形成
し、その上にクロムからなり膜厚が１５００Å、大きさ
が８０×１００μｍの電極パッド４を形成し、さらに７
５×９５μｍの窓開け部を有する膜厚２０００Åの保護
膜５を形成したものである。
【００１１】以上探針専用の電極パッドについて説明し
たが、外部接続用の電極パッドについても同様に形成さ
れる。但し、外部接続用、すなわち、ＴＣＰ（Tape Car
rierPackage ）に接続される電極パッドは、探針専用の
ものと比較してはるかに大きく（例えば、３００μｍ×
数ｍｍ）形成される。その場合でも、保護膜の窓開け部
と電極パッドや金属層（ａ−Ｓｉ層）とのサイズ差は同
程度に設定される。
たが、外部接続用の電極パッドについても同様に形成さ
れる。但し、外部接続用、すなわち、ＴＣＰ（Tape Car
rierPackage ）に接続される電極パッドは、探針専用の
ものと比較してはるかに大きく（例えば、３００μｍ×
数ｍｍ）形成される。その場合でも、保護膜の窓開け部
と電極パッドや金属層（ａ−Ｓｉ層）とのサイズ差は同
程度に設定される。
【００１２】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。例えば、実施例では、金
属層および電極パッドはクロムを用いて形成していたが
これに代え他の金属または多層金属層を用いることがで
き、また、層間絶縁膜や保護膜をシリコン窒化膜に代え
他の絶縁膜または多層絶縁膜を用いて形成することがで
きる。
本発明はこれら実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。例えば、実施例では、金
属層および電極パッドはクロムを用いて形成していたが
これに代え他の金属または多層金属層を用いることがで
き、また、層間絶縁膜や保護膜をシリコン窒化膜に代え
他の絶縁膜または多層絶縁膜を用いて形成することがで
きる。
【００１３】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ基板は、電極パッドに隆起部を設け、その最上
面の高さをその外周の保護膜最上面の高さと同じか少し
高くし、さらに、電極パッド隆起部と保護膜との間に隙
間（スペース）を設けたものであるので、本発明によれ
ば、探針による保護膜破壊を皆無とすることができる。
したがって、本発明によれば、破壊された保護膜くずに
よる接触不良の発生を防止することができ、探針による
測定精度を向上させ、製品の信頼性向上に資することが
できる。そして、本発明による電極パッドは、薄膜トラ
ンジスタの形成工程と同時に形成することができるもの
であるので、なんら工程に変更を加えることなく本発明
の薄膜トランジスタ基板を得ることができる。
ンジスタ基板は、電極パッドに隆起部を設け、その最上
面の高さをその外周の保護膜最上面の高さと同じか少し
高くし、さらに、電極パッド隆起部と保護膜との間に隙
間（スペース）を設けたものであるので、本発明によれ
ば、探針による保護膜破壊を皆無とすることができる。
したがって、本発明によれば、破壊された保護膜くずに
よる接触不良の発生を防止することができ、探針による
測定精度を向上させ、製品の信頼性向上に資することが
できる。そして、本発明による電極パッドは、薄膜トラ
ンジスタの形成工程と同時に形成することができるもの
であるので、なんら工程に変更を加えることなく本発明
の薄膜トランジスタ基板を得ることができる。
【図１】 本発明の第１の実施例における電極パッドの
断面図。
断面図。
【図２】 本発明の第１の実施例に対する探針の接触状
態を示す断面図。
態を示す断面図。
【図３】 本発明の第２の実施例における電極パッドの
断面図。
断面図。
【図４】 本発明の第３の実施例における電極パッドの
断面図。
断面図。
【図５】 第１の従来例の断面図とその問題点を説明す
るための断面図。
るための断面図。
【図６】 第２の従来例の断面図。
【図７】 第３の従来例の断面図。
１ 基板 ２ 金属層 ３ 層間絶縁膜 ４ 電極パッド ５ 保護膜 ６ 重なり部 ７ スペース ８ 探針 ９ ａ−Ｓｉ層 １０１ 半導体基板 １０２ 層間絶縁膜 １０３ ボンディングパッド １０４ 保護膜 １０５ 金属層
Claims (3)
- 【請求項１】 絶縁基板上に層間絶縁膜が設けられ、そ
の上に電極パッドが設けられ、さらにその上に前記電極
パッドの中央部を露出させる窓開け部を有する保護膜が
形成されている薄膜トランジスタ基板において、 前記電極パッドの中央部の表面はその周辺部の表面より
高くなっており、前記保護膜は前記電極パッドの中央隆
起部を狭い間隙をおいて囲むように形成されており、か
つ、前記電極パッドの最上面の高さは前記保護膜の最上
面の高さと等しいかそれより幾分高くなっていることを
特徴とする薄膜トランジスタ基板。 - 【請求項２】 前記電極パッドの中央隆起部は、前記絶
縁基板上に形成された金属層および／または前記層間絶
縁膜上に形成された半導体層の形状に倣って形成された
ものであることを特徴とする請求項１記載の薄膜トラン
ジスタ基板。 - 【請求項３】 前記狭い間隙は、前記電極パッドに接触
する探針の先端部の径より小さいことを特徴とする請求
項１記載の薄膜トランジスタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836693A JP2570135B2 (ja) | 1993-09-30 | 1993-09-30 | 薄膜トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836693A JP2570135B2 (ja) | 1993-09-30 | 1993-09-30 | 薄膜トランジスタ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106382A true JPH07106382A (ja) | 1995-04-21 |
| JP2570135B2 JP2570135B2 (ja) | 1997-01-08 |
Family
ID=17457518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26836693A Expired - Lifetime JP2570135B2 (ja) | 1993-09-30 | 1993-09-30 | 薄膜トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570135B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590226B2 (en) * | 2000-11-07 | 2003-07-08 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and system for inspecting the substrate |
| KR20050020708A (ko) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | 전기 회로 기판 |
| JP2007042734A (ja) * | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 半導体装置及び電子デバイス |
| JP2007042733A (ja) * | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 半導体装置及び電子デバイス |
| KR100956336B1 (ko) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP2010243722A (ja) * | 2009-04-03 | 2010-10-28 | Ips Alpha Technology Ltd | 表示装置 |
| JP2014041349A (ja) * | 2013-07-29 | 2014-03-06 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
-
1993
- 1993-09-30 JP JP26836693A patent/JP2570135B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863620B2 (en) | 2000-11-07 | 2011-01-04 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and system for inspecting the substrate |
| US6872976B2 (en) | 2000-11-07 | 2005-03-29 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| US7187003B2 (en) | 2000-11-07 | 2007-03-06 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and system for inspecting the substrate |
| US7626203B2 (en) | 2000-11-07 | 2009-12-01 | Samsung Electronics, Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and system for inspecting the substrate |
| US6590226B2 (en) * | 2000-11-07 | 2003-07-08 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate, method for manufacturing the same and system for inspecting the substrate |
| KR100956336B1 (ko) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR20050020708A (ko) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | 전기 회로 기판 |
| JP2007042734A (ja) * | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 半導体装置及び電子デバイス |
| JP2007042733A (ja) * | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 半導体装置及び電子デバイス |
| JP4654821B2 (ja) * | 2005-08-01 | 2011-03-23 | セイコーエプソン株式会社 | 半導体装置及び電子デバイス |
| JP4654820B2 (ja) * | 2005-08-01 | 2011-03-23 | セイコーエプソン株式会社 | 半導体装置及び電子デバイス |
| JP2010243722A (ja) * | 2009-04-03 | 2010-10-28 | Ips Alpha Technology Ltd | 表示装置 |
| JP2014041349A (ja) * | 2013-07-29 | 2014-03-06 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570135B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2998255B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US5835177A (en) | Array substrate with bus lines takeout/terminal sections having multiple conductive layers | |
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR100341227B1 (ko) | 어레이 기판 및 액정표시장치 | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| US11594557B2 (en) | Display panel, manufacturing method thereof, and display device | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPS59232385A (ja) | アクテイブマトリクス型表示装置 | |
| JP5040222B2 (ja) | 表示装置 | |
| US7286195B2 (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
| JP2001005021A (ja) | 液晶表示素子とその製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JPH06258662A (ja) | 液晶表示装置 | |
| JP2570135B2 (ja) | 薄膜トランジスタ基板 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| WO2021190147A1 (zh) | 半过孔结构及其制造方法、阵列基板、显示面板 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPS61145582A (ja) | 表示装置 | |
| JPH0568708B2 (ja) | ||
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JPH0716012B2 (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |