KR100956336B1 - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100956336B1 KR100956336B1 KR1020020074311A KR20020074311A KR100956336B1 KR 100956336 B1 KR100956336 B1 KR 100956336B1 KR 1020020074311 A KR1020020074311 A KR 1020020074311A KR 20020074311 A KR20020074311 A KR 20020074311A KR 100956336 B1 KR100956336 B1 KR 100956336B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate
- data pad
- pattern
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 177
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000000523 sample Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층을 형성하는 단계, 게이트 절연층 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선, 드레인 전극, 소스 전극 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 보호층 위에 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 감광층 패턴을 형성하는 단계, 감광층 패턴을 마스크로 하여 보호층 및 데이터 패드를 식각하여 드레인 전극을 노출하는 접촉구를 형성하고, 데이터 패드에 요철을 형성하는 단계, 보호층 위에 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
그로스테스트, IZO, 저항
Description
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a내지 도 2e는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도이다.
도 3a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 3b 및 도 3c는 각각 도 3a의 IIIb-IIIb', IIIc-IIIc'선에 대한 단면도이다.
도 4a 내지 도 8b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 154, 157, 159 : 반도체층 161, 163, 165, 167, 169 : 저항성 접촉 층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 용량용 전극
179 : 데이터 패드 190 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터 기판을 형성한 후 동작 유무를 검사하기 위해서는 그로스 검사(Gross test)를 실시한다. 그로스 검사는 테스터기의 프로브 팁(probe tip)을 보조 데이터 패드에 접촉한 후 전압을 인가하여 동작 유무를 검사하는 것이다.
그러나 그로스 검사를 위해 프로브 팁을 보조 데이터 패드에 접촉시킬 때 프로브 팁이 고정되지 않아 보조 데이터 패드 위를 미끄러지면서 긁게 되어 보조 데이터 패드에 스크래치를 형성하고 프로브 팁에 보조 데이터 패드 찌꺼기가 묻게 된다. 그런데 보조 데이터 패드를 이루는 ITO(indiem tin oxide) 또는 IZO(indium zinc oxide)는 증착시 표면에 얇은 고저항층이 형성된다. 이는 증착 후 잔류하는 플라즈마 가스로 인하여 이들 표면의 산소 함량이 증가하기 때문이다. 따라서 보조 데이터 패드의 표면 찌꺼기는 비저항이 커서 이러한 물질이 프로브 팁에 쌓일 경우 프로브 팁의 접촉 저항이 지나치게 커져 검사의 신뢰성을 떨어뜨리게 된다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 그로스 검사시 보조 데이터 패드와 프로브 팁 사이의 접촉 저항 증가를 방지하여 검사의 신뢰성을 확보하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층을 형성하는 단계, 게이트 절연층 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선, 드레인 전극, 소스 전극 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 보호층 위에 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지 는 제2 부분을 포함하는 감광층 패턴을 형성하는 단계, 감광층 패턴을 마스크로 하여 보호층 및 데이터 패드를 식각하여 드레인 전극을 노출하는 접촉구를 형성하고, 데이터 패드에 요철을 형성하는 단계, 보호층 위에 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
또는 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층, 금속층을 순차적으로 적층하는 단계, 금속층, 불순물이 도핑된 반도체층, 불순물이 도핑되지 않은 반도체층을 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선과 동일한 평면 패턴을 가지는 저항성 접촉층, 소스 전극 및 드레인 전극 사이의 소정 영역을 제외하고 저항성 접촉층과 동일한 평면 패턴을 가지는 반도체층을 형성하는 단계, 데이터 배선 위에 보호층을 형성하는 단계, 보호층 위에 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 감광층 패턴을 형성하는 단계, 감광층 패턴을 마스크로 하여 보호층 및 데이터 패드를 식각하여 드레인 전극을 노출하는 접촉구를 형성하고, 데이터 패드에 요철을 형성하는 단계, 보호층 위에 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
여기서 데이터 배선은 크롬층, 알루미늄층의 이중층으로 형성하고, 요철은 알루미늄층이 부분적으로 제거되어 형성된다. 그리고 감광층 패턴의 제1 부분은 데이터 패드의 요철 중 요철 부분과 대응하는 위치에 형성된다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)의 일 부분인 게이트 전극(123)을 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다. 게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154)과, 비정질 규소와 같은 반도체 물질에 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 167, 169)이 형성되어 있다.
저항성 접촉층(161, 163, 165, 167, 169) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 크롬 패턴(711, 731, 751, 791)과 알루미늄 패턴(712, 732, 752, 792)의 이중층으로 형성되어 있다. 여기서 유지 용량용 전극(177)은 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되도록 형성되어 있으며 유지 용량이 충분할 경우 형성하지 않을 수 있다.
데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다.
여기서 데이터 패드(179)는 요철을 가지고 있다. 이는 알루미늄 패턴(792)의 소정 영역을 제거하여 형성한 홈(H)에 의해 형성된다. 홈(H)의 수는 필요에 따라 더 많거나 적을 수 있다.
그리고 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보 호층(180)이 형성되어 있다. 보호층(180)에는 제1 내지 제4 접촉구(181 내지 184)가 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하고, 제 4 접촉구(184)는 유지 용량용 전극(177)을 노출하도록 형성되어 있다.
보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95), 제 3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 이 때, 보조 데이터 패드(97)는 데이터 패드(179)의 상부에 형성되어 있는 홈(H)의 내부를 따라 형성되어 있다.
이와 같이 보조 데이터 패드(97)가 홈(H)의 내부를 따라 형성되면 보조 데이터 패드(97)의 표면도 요철을 가지게 된다. 보조 데이터 패드(97)의 표면이 요철을 가지면 그로스 검사시 프로브 팁이 미끄러지지 않게 된다. 또한, 프로브 팁을 접촉할 때 프로브 팁 아래에 위치한 알루미늄 패턴(792)의 완충 작용에 의해 프로브 팁과 보조 데이터 패드(97) 사이의 저항을 최소화한다.
이상 설명한 박막 트랜지스터 기판을 제조하는 방법을 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다. 도 2a 내지 도 2e 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서대로 도시한 도면이다.
먼저 도 2a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속층을 형성 한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125)을 형성한다. 그리고 게이트 배선(121 123, 125) 위에 게이트 절연층(140)을 형성한다.
이후, 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층 및 불순물이 고농도로 도핑된 비정질 규소층을 형성한 후 사진 식각 공정으로 비정질 규소층을 식각하여 게이트 절연층(140)의 바로 위에 반도체층(151, 154)과 저항성 접촉층 패턴(160A, 161)을 형성한다.
그리고 도 2b에 도시한 바와 같이, 저항성 접촉층 패턴(160A, 161)을 포함하는 기판 위에 크롬층, 알루미늄층을 형성한 후 사진 식각 공정으로 패터닝하여 크롬 패턴(711, 731, 751, 771, 791) 및 알루미늄 패턴(712. 732. 752. 772. 792)의 복수층인 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다.
소스 전극(173)의 일부는 반도체층(154)을 벗어나 형성되고, 소스와 드레인 전극(173, 175) 사이에 있는 반도체층(154)은 채널부가 된다. 저항성 접촉층은 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 이들 사이의 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다.
도 2c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 보호층(180) 및 감광층(PR)을 형성한다.
그리고 슬릿 패턴(SP)을 포함하는 마스크 패턴을 가지는 광마스크(MP)를 통해 감광층을 노광 및 현상하여 감광층 패턴(PR)을 형성한다. 슬릿 패턴(SP)은 데이터 패드(179)에 홈을 형성하기 위한 것으로 데이터 패드(179) 위에 배치한다. 이러 한 슬릿 패턴(SP)은 다른 부분에 비해 노광을 적게 시키므로 데이터 패드(179) 위에는 다른 영역에 비해 감광층의 두께가 얇게 형성된다.
도 2d에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 보호층(180) 및 알루미늄 패턴(791)을 식각하여 제1, 2, 4 접촉구(181, 182, 184) 및 홈(H)을 형성한다.
도 2e에 도시한 바와 같이, 에치백(etch back)으로 데이터 패드(179)에 형성되어 있는 감광층 패턴(PR)을 제거한다. 이 때 데이터 패드(179) 이 외에 형성되어 있는 감광층 패턴(PR)도 일정 두께만큼 제거된다. 이 후 데이터 패드(179) 위에 형성되어 있는 보호층(180)을 제거하여 제3 접촉구(183)를 형성한다.
마지막으로 나머지 감광층 패턴(PR)을 제거한 후, 보호층(180) 위에 IZO를 증착한다. 그리고 IZO층을 패터닝하여 화소 전극(190), 보조 데이터 패드(179), 보조 게이트 패드(95)를 형성한다(도 1b 참조). 보조 데이터 패드(97)는 홈(H) 내부를 따라 형성되어 요철을 가지도록 형성된다.
[제2 실시예]
도 3a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 3b및 도 3c는 도 3a의 IIIb-IIIb′선, IIIc-IIIc'선으로 절단한 단면도이다.
도 3a 내지 도 3c에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 용 량용 전극(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140) 위에 반도체층(151, 154, 157, 159)과 저항성 접촉층(161, 163, 165, 167, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 163, 165, 167, 169) 위에 크롬 패턴(711, 731, 751, 771, 791)과 알루미늄 패턴(712, 732, 752, 772, 792)의 이중층으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 전극(177)이 형성되어 있다.
데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 163, 165, 167, 169)은 동일한 평면 패턴으로 형성되어 있으며, 반도체층(151, 154, 157, 159)은 채널부(154)를 제외하면 이들과 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부(154)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층(154)은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.
여기서 데이터 패드(179)는 요철을 가지고 있다. 요철은 데이터 패드(179)의 상부층인 알루미늄 패턴(792)에 형성되어 있는 홈(H)에 의한 것이다. 홈(H)의 수는 필요에 따라 더 많거나 적을 수 있다. 유지 용량용 전극(177)은 유지 전극선(131) 을 형성하지 않을 경우 형성하지 않는다.
데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제5 접촉구(181 내지 185)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하고, 제4, 5 접촉구(183, 184)는 유지 용량용 전극(177)을 노출한다. 보호층(180) 위에는 제1, 4, 5 접촉구(181, 184, 185)를 통해 드레인 전극(175) 및 유지 용량용 전극(177)에 각각 연결되는 화소 전극(190), 제2 접촉구(184)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95)가 형성되어 있다. 그리고 제3 접촉구를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 보조 데이터 패드(97)는 홈(H)의 내부를 따라 형성되어 있다.
이와 같은 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 도 4a 내지 도 8b를 통해 설명하면 다음과 같다. 도 4a 내지 도 8b는 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 공정순서대로 도시한 단면도이다.
먼저 도 4a 내지 도 4b에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 금속층을 형성한 후 패터닝하여 게이트 배선(121, 123, 125)를 형성한다. 그리고 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160), 크롬층(701), 알루미늄층(702)을 형성한다.
알루미늄층(702) 바로 위에 감광층을 형성한 후 노광 및 현상하여 감광층 패 턴(PR1)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널부(154)가 될 소스 전극과 드레인 전극 사이의 제1 부분(A)은 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 형성 될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하며, 다른 부분(C)의 감광층은 모두 제거하여 알루미늄층(702)을 노출한다.
이와 같은 감광층 패턴(PR1)의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다.
도 5a 내지 도 5b에 도시한 바와 같이, 감광층 패턴(PR1)을 마스크로 하여 알루미늄층(702), 크롬층(701), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 순차적으로 식각하여 알루미늄 패턴(711, 731, 751, 771, 791)과 크롬 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159)을 형성한다.
좀더 구체적으로 설명하면, 감광층 패턴(PR1)을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광층 패턴(PR1)이 형성되지 않은 영역(제3 부분: C)을 습식 식각하여 알루미늄층(702)과 크롬층(701)을 제거함으로써 불순물이 도핑된 비정질 규소층(160)을 노출한다.
이후 제1 부분(A)의 감광층 패턴(PR1)과 함께 제3 부분(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음으로, 애싱하여 제1 부분(A)의 감광층 찌거기를 제거함으로써 채널부 상부의 알루미늄층(702)을 노출한다.
이어서, 제1 부분(A)의 알루미늄층(702), 크롬층(701) 및 불순물이 도핑된 비정질 규소층(160)을 식각하여 데이터 배선(171, 173, 175, 179), 유지 용량용 전극(177), 반도체층(161, 163, 165), 저항성 접촉층(151, 154)을 완성한다. 이후, 제2 부분(B)의 감광층(PR)을 제거한다.
도 6a 내지 6b에 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 보호층(180) 및 감광층을 형성한다.
그리고 슬릿 패턴(SP)을 포함하는 마스크 패턴을 가지는 광마스크(MP)를 통해 감광층을 노광 및 현상하여 감광층 패턴(PR2)을 형성한다. 슬릿 패턴(SP)은 데이터 패드(179)에 홈을 형성하기 위한 것으로 데이터 패드(179) 위에 배치한다. 이러한 슬릿 패턴(SP)은 다른 부분에 비해 노광을 적게 시키므로 데이터 패드(179) 위에는 다른 영역에 비해 감광층의 두께가 얇게 형성된다.
도 7a 내지 도 7b에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 보호층(180) 및 알루미늄 패턴(752, 772, 792)을 식각하여 제1, 2, 4, 5 접촉구(181, 182, 184, 185) 및 홈(H)을 형성한다.
도 8a 내지 도 8b에 도시한 바와 같이, 에치백(etch back)으로 데이터 패드(179)에 형성되어 있는 감광층 패턴(PR2)을 제거한다. 이 때 데이터 패드(179) 이 외에 형성되어 있는 감광층 패턴(PR2)도 일정 두께 만큼 제거된다. 이 후 데이 터 패드(179) 위에 형성되어 있는 보호층(180)을 제거하여 제3 접촉구(183)를 형성한다.
마지막으로 나머지 감광층 패턴(PR2)을 제거한 후, 보호층(180) 위에 IZO를 증착한다. 그리고 IZO층을 패터닝하여 화소 전극(190), 보조 데이터 패드(97), 보조 게이트 패드(95)를 형성한다(도 3b, 3c 참조). 보조 데이터 패드(97)는 홈(H) 내부를 따라 형성된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명에 따른 방법에 따르면 홈을 형성하여, 보조 데이터 패드가 홈의 내부를 따라 형성되도록 하여 보조 데이터 패드와 프로브 팁 사이의 저항을 최소화하여 검사의 신뢰성을 향상시킬 수 있다. 그리고 슬릿 패턴을 이용하면 홈을 형성할 때 추가적인 공정을 필요로 하지 않는다.
Claims (6)
- 절연 기판 위에 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연층을 형성하는 단계,상기 게이트 절연층 위에 반도체층을 형성하는 단계,상기 반도체층 위에 저항성 접촉층을 형성하는 단계,상기 저항성 접촉층 위에 데이터선, 드레인 전극, 소스 전극 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 위에 보호층을 형성하는 단계,상기 보호층 위에 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 감광층 패턴을 형성하는 단계,상기 감광층 패턴을 마스크로 하여 상기 보호층 및 상기 데이터 패드를 식각하여 상기 드레인 전극을 노출하는 접촉구를 형성하고, 상기 데이터 패드에 요철을 형성하는 단계,상기 보호층 위에 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연층, 불순물이 도핑되지 않은 반도체층, 불순물이 도핑된 반도체층, 금속층을 순차적으로 적층하는 단계,상기 금속층, 불순물이 도핑된 반도체층, 불순물이 도핑되지 않은 반도체층을 식각하여 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 저항성 접촉층 및 반도체층을 형성하는 단계,상기 데이터 배선 위에 보호층을 형성하는 단계,상기 보호층 위에 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 감광층 패턴을 형성하는 단계,상기 감광층 패턴을 마스크로 하여 상기 보호층 및 상기 데이터 패드를 식각하여 상기 드레인 전극을 노출하는 접촉구를 형성하고, 상기 데이터 패드에 요철을 형성하는 단계,상기 보호층 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,상기 반도체층은 상기 데이터 배선과 중첩하는 배선부와 상기 소스 전극 및 드레인 전극 사이의 채널부를 포함하고,상기 저항성 접촉층 및 상기 배선부는 상기 데이터 배선과 동일한 평면 패턴을 가지는 박막 트랜지스터 기판의 제조 방법.
- 제1항 또는 제2항에서,상기 데이터 배선은 크롬층, 알루미늄층의 이중층으로 형성하고, 상기 요철은 상기 알루미늄층이 부분적으로 제거되어 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제1항 또는 제2항에서,상기 감광층 패턴의 제1 부분은 상기 데이터 패드의 요철 중 상기 요철 부분과 대응하는 위치에 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제1항 또는 제2항에서,상기 감광층 패턴을 형성하는 단계는,상기 감광층 위에 상기 데이터 패드의 소정 영역과 대응하는 슬릿 패턴을 포함하는 마스크 패턴을 가지는 광마스크를 배치하는 단계,상기 광마스크를 통해 상기 감광층을 노광 및 현상하는 단계로 이루어지는 박막 트랜지스터 기판의 제조 방법.
- 제1항 또는 제2항에서,상기 데이터 패드에 요철을 형성하는 단계는,상기 감광층 패턴을 마스크로 상기 보호층, 상기 데이터 패드를 식각하여 상기 보호층에 제1 또는 제2 접촉구 및 상기 데이터 패드에 홈을 형성하는 단계,상기 제1 두께의 감광층 패턴을 에치백으로 제거한 후 상기 데이터 패드에 형성되어 있는 상기 보호층을 제거하여 제3 접촉구를 형성하는 단계,상기 데이터 패드 이외의 영역에 형성되어 있는 상기 감광층 패턴을 제거하는 단계로 이루어지는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020074311A KR100956336B1 (ko) | 2002-11-27 | 2002-11-27 | 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020074311A KR100956336B1 (ko) | 2002-11-27 | 2002-11-27 | 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040046388A KR20040046388A (ko) | 2004-06-05 |
| KR100956336B1 true KR100956336B1 (ko) | 2010-05-06 |
Family
ID=37341945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020074311A KR100956336B1 (ko) | 2002-11-27 | 2002-11-27 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100956336B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491318B (zh) * | 2019-07-24 | 2020-11-24 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| US11043159B2 (en) | 2019-07-24 | 2021-06-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106382A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタ基板 |
| JPH09231759A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
| JPH10189671A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体ウェーハのプロービングパッド構造 |
| JP2001345359A (ja) * | 2000-03-28 | 2001-12-14 | Sanyo Electric Co Ltd | 半導体素子とその製造方法 |
| KR20020036013A (ko) * | 2000-11-07 | 2002-05-16 | 윤종용 | 박막 트랜지스터 어레이 기판 및 그 제조 방법과 이를검사하기 위한 검사 장치 |
-
2002
- 2002-11-27 KR KR1020020074311A patent/KR100956336B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106382A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 薄膜トランジスタ基板 |
| JPH09231759A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 半導体記憶装置 |
| JPH10189671A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体ウェーハのプロービングパッド構造 |
| JP2001345359A (ja) * | 2000-03-28 | 2001-12-14 | Sanyo Electric Co Ltd | 半導体素子とその製造方法 |
| KR20020036013A (ko) * | 2000-11-07 | 2002-05-16 | 윤종용 | 박막 트랜지스터 어레이 기판 및 그 제조 방법과 이를검사하기 위한 검사 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040046388A (ko) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5302275B2 (ja) | 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 | |
| CN107808886B (zh) | 过孔连接结构及制造方法、阵列基板及制造方法、显示装置 | |
| KR20060135995A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| JP2004311931A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20100088017A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100935671B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100874643B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100956336B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100870014B1 (ko) | 박막 트랜지스터 기판 | |
| KR100601171B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878233B1 (ko) | 박막 트랜지스터 기판 | |
| KR100878276B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101557819B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20140128551A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR100940571B1 (ko) | 박막 트랜지스터 표시판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 10 |