CN110491318B - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN110491318B
CN110491318B CN201910670588.4A CN201910670588A CN110491318B CN 110491318 B CN110491318 B CN 110491318B CN 201910670588 A CN201910670588 A CN 201910670588A CN 110491318 B CN110491318 B CN 110491318B
Authority
CN
China
Prior art keywords
array substrate
input terminal
resistor
connection resistor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910670588.4A
Other languages
English (en)
Other versions
CN110491318A (zh
Inventor
余文静
川岛进吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910670588.4A priority Critical patent/CN110491318B/zh
Priority to US16/630,447 priority patent/US11043159B2/en
Priority to PCT/CN2019/111470 priority patent/WO2021012415A1/zh
Publication of CN110491318A publication Critical patent/CN110491318A/zh
Application granted granted Critical
Publication of CN110491318B publication Critical patent/CN110491318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种阵列基板，包括使能信号输入端子、预设电位输入端子以及连接电阻，使能信号输入端子用于在进行面板测试时输入使能信号；预设电位输入端子用于在进行面板测试时输入预设电位；连接电阻连接使能信号输入端子和预设电位输入端子，连接电阻的阻值为使能信号输入端子阻值的预定倍数。通过在使能信号输入端子和预设电位输入端子之间设置连接电阻，当使能信号输入端子因有杂质而连接不良时，使能信号可以通过预设电位输入端子输入。

Description

阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板。
背景技术
在阵列基板制备完成后，通常会对其进行多项测试。为保证测试准确性，在进行一项测试时，其他测试的薄膜晶体管必须输入高电位来关闭，从而不影响该测试效果。
现有技术中，关闭薄膜晶体管的使能信号是通过阵列基板上的测试端子来输入的，但测试端子常常会因有杂质而连接不良，使得高电位信号不能输入，对应的薄膜晶体管没有关闭，因此在进行其他测试时阵列基板的屏幕会出现异常。
因此，现有的阵列基板存在使能信号不能正常输入的技术问题，需要改进。
发明内容
本发明提供一种阵列基板，以缓解现有的阵列基板使能信号不能正常输入的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
使能信号输入端子，用于在进行面板测试时输入使能信号；
预设电位输入端子，用于在进行面板测试时输入预设电位；
连接电阻，连接所述使能信号输入端子和所述预设电位输入端子，所述连接电阻的阻值为所述使能信号输入端子阻值的预定倍数。
在本发明的阵列基板中，所述连接电阻的材料为多晶硅。
在本发明的阵列基板中，所述连接电阻的材料为宽禁带材料。
在本发明的阵列基板中，所述连接电阻的阻值大于或等于所述使能信号输入端子阻值的400倍。
在本发明的阵列基板中，所述连接电阻的形状为圆形、矩形或波形中的至少一种。
在本发明的阵列基板中，所述连接电阻与所述阵列基板的有源层同层设置。
在本发明的阵列基板中，所述连接电阻设置在所述阵列基板表面，且通过过孔连接所述使能信号输入端子和所述预设电位输入端子。
在本发明的阵列基板中，所述使能信号输入端子包括阵列基板测试端子和显示面板测试端子中的至少一个。
在本发明的阵列基板中，所述连接电阻包括第一连接电阻和第二连接电阻，所述第一连接电阻连接所述阵列基板测试端子和所述预设电位输入端子，所述第二连接电阻连接所述显示面板测试端子和所述预设电位输入端子。
在本发明的阵列基板中，所述阵列基板测试端子和所述显示面板测试端子同层设置。
本发明的有益效果为：本发明提供一种阵列基板，包括使能信号输入端子、预设电位输入端子以及连接电阻，所述使能信号输入端子用于在进行面板测试时输入使能信号；所述预设电位输入端子用于在进行面板测试时输入预设电位；所述连接电阻连接所述使能信号输入端子和所述预设电位输入端子，所述连接电阻的阻值为所述使能信号输入端子阻值的预定倍数。通过在使能信号输入端子和预设电位输入端子之间设置连接电阻，当使能信号输入端子因有杂质而连接不良时，使能信号可以通过预设电位输入端子输入。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的第一种结构示意图；
图2为本发明实施例提供的阵列基板的第二种结构示意图；
图3为本发明实施例提供的阵列基板中连接电阻的第一种位置示意图；
图4为本发明实施例提供的阵列基板中连接电阻的第二种位置示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相近的单元是用以相同标号表示。
本发明提供一种阵列基板，以缓解现有的阵列基板测试端子连接不良的技术问题。
如图1所示，为本发明实施例提供的阵列基板的第一种结构示意图。阵列基板100包括使能信号输入端子10、预设电位输入端子20以及连接电阻30。连接电阻30连接使能信号输入端子10和预设电位输入端子20，连接电阻30的阻值为使能信号输入端子10阻值的预定倍数。
阵列基板100包括显示区101和非显示区102，使能信号输入端子10、预设电位输入端子20以及连接电阻30均位于非显示区102内，面板测试完成后，在面板切割时随之被切除。
使能信号输入端子10用于在进行面板测试时输入使能信号，控制对应的薄膜晶体管打开与关闭。使能信号输入端子10包括阵列基板测试端子11和显示面板测试端子12中的至少一个，在本实施例中，使能信号输入端子10包括阵列基板测试端子11和显示面板测试端子12。
如图1中所示，连接电阻30连接阵列基板测试端子11和预设电位输入端子20，即仅在阵列基板测试端子11和预设电位输入端子20之间设置连接电阻30。当然，也可以仅在显示面板测试端子12和预设电位输入端子20之间设置连接电阻30。
在阵列基板基板制作过程中，由于设备运行、工艺环境、原材料材质能因素都存在一定的波动性，当这些波动超过工艺的规格时，就会产生工艺不良，影响产品的良品率，为了尽快发现和反馈每个工艺环节的不良发生情况，以便尽快进行工艺改善，同时尽可能地修复产生的不良，以提高阵列制造工程最终产出的良品率，在若干关键工艺环节上都添加了检查和修复流程。常见的测试有阵列基板测试(AT)、显示面板测试(CT)以及模组测试(MT)等。
阵列基板测试(AT)是在阵列制程结束后，像素具有完整电学功能结构后，对面板上所有像素统一充电，随后采用非接触式传感器探测对比像素表面电压差异及分布规律，进而发现各种各样电学不良的检测方法。
显示面板测试(CT)是在玻璃基板切割出一个个液晶盒后，在线进行的电学驱动液晶显示屏的人机结合测试。
模组测试(MT)是在液晶显示屏、偏光片、驱动IC、印刷电路板、驱动电路、背光模组一起组合成液晶模组后，对其性能进行的测试。
在生产过程中，先进行阵列基板测试，再进行显示面板测试，最后是模组测试。阵列基板测试时的使能信号通过阵列基板测试端子11输入，预设电位信号通过预设电位输入端子20输入。显示面板测试时的使能信号通过显示面包板测试端子12输入，预设电位信号通过预设电位输入端子20输入。
测试时，测试装置通过探针连接使能信号输入端子10输入使能信号，控制阵列基板100中薄膜晶体管的打开与关闭，再通过探针连接预设电位输入端子20输入预设电位，对相应的薄膜晶体管进行检测。
在进行阵列基板测试时，使用探针接触的方式施加使能信号和预设电位，完成对面板的充电，随后，位于显示区101上方的传感器(图未示出)感知面板上每个像素的表面电场强度，通过电压比较方法检出像素的电学性不良。
当探针给阵列基板测试端子11输入低电位时，阵列基板100中薄膜晶体管打开，预设电位的信号可以输入到薄膜晶体管中，测试正常进行。当测试完成后，探针给阵列基板测试端子11输入高电位，薄膜晶体管关闭。
为保证测试准确性，在进行下一项测试时，上一测试的薄膜晶体管必须输入高电位来关闭，从而不影响本次测试效果。
现有技术中，关闭薄膜晶体管的使能信号是通过阵列基板100上的使能信号输入端子10来输入的，但使能信号输入端子10常常会因有杂质而与探针连接不良，使得高电位信号不能输入，对应的薄膜晶体管没有关闭，因此在进行其他测试时阵列基板100的屏幕会出现异常，影响测试结果。
本发明通过在阵列基板测试端子11和预设电位输入端子20之间设置连接电阻30，若阵列基板测试端子11与探针连接不良，则使能信号可以通过预设电位输入端子20输入高电位，从而关断相应的薄膜晶体管，从而保证其他测试阶段屏幕点亮无异常。
连接电阻30的阻值通常较大，为使能信号输入端子10阻值的预定倍数。由于本实施例中，仅在阵列基板测试端子11和预设电位输入端子20之间设置连接电阻30，连接电阻30的阻值大于或等于阵列基板测试端子11阻值的400倍。
在进行阵列基板测试时，若阵列基板测试端子11与探针连接良好，探针通过阵列基板测试端子11输入低电位，薄膜晶体管打开，与此同时，探针通过预设电位输入端子20输入预设高电位，这样在连接电阻30两边有电位差，但由于连接电阻30的阻值较大，这个电压会在连接电阻30上以热的形式释放出来。相对于阵列基板测试端子11来讲，连接电阻30的阻值大于或等于阵列基板测试端子11阻值的400倍，阵列基板测试端子11的电阻可以忽略不计，上述电位差的分压基本全部在连接电阻30上，因此连接电阻30阻值足够大时，在阵列基板测试端子11与探针连接良好时，不会影响阵列基板测试端子11输入使能信号。
若阵列基板测试端子11与探针连接不良，则使能信号可以通过预设电位输入端子20输入高电位，从而关断相应的薄膜晶体管，从而保证后续的显示面板测试以及模组测试阶段屏幕点亮无异常。
为保证连接电阻30的阻值足够大，通常连接电阻30采用多晶硅。此外，由于材料的禁带越宽，电阻率越高，连接电阻30也可以采用宽禁带材料如氮化铟(InN)、氮化镓(GaN)、氮化铝(AIN)及其合金中等。
在实际生产中，阵列基板测试端子11与预设电位输入端子20间的距离较小，为保证连接电阻30阻值足够大，连接电阻30的形状通常设计成如图1所示的波形，在较小的间距之间来回弯折，以增加长度，增大电阻。当然，连接电阻30也可以是其他的形状，如圆形、矩形或波形中的至少一种。
通过设置连接电阻30，当阵列基板测试端子11因有杂质而与探针连接不良时，使能信号可以通过预设电位输入端子20输入高电位，从而关断阵列基板测试阶段测试的薄膜晶体管，进而保证显示面板测试以及模组测试阶段屏幕点亮无异常。
当连接电阻30连接显示面板测试端子12和预设电位输入端子20时，连接电阻30工作原理与上述实施例中原理相同。通过设置连接电阻30，当显示面板测试端子12因有杂质而与探针连接不良时，使能信号可以通过预设电位输入端子20输入高电位，从而关断显示面板测试阶段测试的薄膜晶体管，进而保证后续模组测试阶段屏幕点亮无异常。
如图2所示，为本发明实施例提供的阵列基板的第二种结构示意图。阵列基板100包括使能信号输入端子10、预设电位输入端子20以及连接电阻30。
在本实施例中，连接电阻30包括第一连接电阻31和第二连接电阻32，第一连接电阻31连接阵列基板测试端子11和预设电位输入端子20，第二连接电阻32连接显示面板测试端子12和预设电位输入端子20。
连接电阻30的阻值为使能信号输入端子10阻值的预定倍数。在本实施例中，第一连接电阻31的阻值大于或等于阵列基板测试端子11阻值的400倍，第二连接电阻32的阻值大于或等于显示面板测试端子12阻值的400倍。
在进行阵列基板测试时，若阵列基板测试端子11与探针连接良好，探针通过阵列基板测试端子11输入低电位，薄膜晶体管打开，与此同时，探针通过预设电位输入端子20输入预设高电位，这样在第一连接电阻31两边有电位差，但由于第一连接电阻31的阻值较大，这个电压会在第一连接电阻31上以热的形式释放出来。相对于阵列基板测试端子11来讲，第一连接电阻31的阻值大于或等于阵列基板测试端子11阻值的400倍，阵列基板测试端子11的电阻可以忽略不计，上述电位差的分压基本全部在第一连接电阻31上，因此第一连接电阻31阻值足够大时，在阵列基板测试端子11与探针连接良好时，不会影响阵列基板测试端子11输入使能信号。
若阵列基板测试端子11与探针连接不良，则使能信号可以通过预设电位输入端子20输入高电位，从而关断相应的薄膜晶体管，从而保证后续的显示面板测试以及模组测试阶段屏幕点亮无异常。
同样地，在进行显示面板测试时，若显示面板测试端子12与探针连接良好，探针通过显示面板测试端子12输入低电位，薄膜晶体管打开，与此同时，探针通过预设电位输入端子20输入预设高电位，这样在第二连接电阻32两边有电位差，但由于第二连接电阻32的阻值较大，这个电压会在第二连接电阻32上以热的形式释放出来。相对于显示面板测试端子12来讲，第二连接电阻32的阻值大于或等于显示面板测试端子12阻值的400倍，显示面板测试端子12的电阻可以忽略不计，上述电位差的分压基本全部在第二连接电阻32上，因此第二连接电阻32阻值足够大时，在显示面板测试端子12与探针连接良好时，不会影响显示面板测试端子12输入使能信号。
若显示面板测试端子12与探针连接不良，则使能信号可以通过预设电位输入端子20输入高电位，从而关断相应的薄膜晶体管，从而保证后续的模组测试阶段屏幕点亮无异常。
第一连接电阻31和第二连接电阻32的材料可以相同，也可以不同，为保证连接电阻30的阻值足够大，通常连接电阻30采用多晶硅或者宽禁带材料。此外，在实际生产中，阵列基板测试端子11与预设电位输入端子20间的距离较小，为保证连接电阻30阻值足够大，连接电阻30的形状通常设计成如图2所示的波形，在较小的间距之间来回弯折，以增加长度，增大电阻。当然，连接电阻30也可以是其他的形状，如圆形、矩形或波形中的至少一种。
连接电阻30在阵列基板100中设置方式有多种，以顶栅结构为例，如图3所示，为本发明实施例提供的连接电阻的第一种位置示意图。阵列基板100包括层叠设置的基板110、有源层120、栅极绝缘层130、栅极层、层间绝缘层150、源漏极层、钝化层180。
栅极层图案化形成栅极140，源漏极层图案化形成源极160和漏极170，源极160通过贯穿栅极绝缘层130和层间绝缘层150的第一过孔161电连接到有源层120，漏极170通过贯穿栅极绝缘层130和层间绝缘层150的第二过孔171电连接到有源层120。
当连接电阻30为多晶硅材料时，由于有源层120通常也为多晶硅材料，因此连接电阻30可以与有源层120同层设置，连接电阻30位于阵列基板100的非显示区102，如图3中所示，第一连接电阻31和第二连接电阻32均与有源层120同层设置，第一连接电阻31和第二连接电阻32可以相互连接，也可以相互绝缘。
在进行面板测试时，通常是把数据线或扫描线分成几组，并分别以短路方式汇聚到测试端子上，测试端子可以与对应的数据线或扫描线同层设置。
在一种实施例中，阵列基板测试端子11与显示面板测试端子12同层设置。
阵列基板测试端子11与阵列基板100的扫描线连接，输入使能信号来控制薄膜晶体管的打开与关闭，显示面板测试端子12也与阵列基板100的扫描线连接，输入使能信号来控制薄膜晶体管的打开与关闭，因此阵列基板测试端子11和显示面板测试端子12均可以与栅极140同层设置，即栅极层图案化形成栅极140、阵列基板测试端子11和显示面板测试端子12，其中栅极140位于阵列基板100的显示区101，阵列基板测试端子11和显示面板测试端子12位于非显示区102。
当然，阵列基板测试端子11与显示面板测试端子12的设置方式不限于此，也可以设置在阵列基板100表面或其他层，或者阵列基板测试端子11与显示面板测试端子12在不同层设置，阵列基板100中的扫描线可以通过过孔与其对应的使能信号输入端子10连接。
预设电位输入端子20在薄膜晶体管的打开后输入预设电位，因此阵列基板测试端子11可以与源极160和漏极170同层设置，即源漏极层图案化形成源极160、漏极170和预设电位输入端子20，其中源极160和漏极170位于阵列基板100的显示区101，预设电位输入端子20位于非显示区102。
阵列基板测试端子11通过栅极绝缘层130中形成的第三过孔111与第一连接电阻31连接，预设电位输入端子20通过层间绝缘层150中形成的第四过孔121与第一连接电阻31连接。
显示面板测试端子12通过栅极绝缘层130中形成的第五过孔112与第二连接电阻32连接，预设电位输入端子20通过层间绝缘层150中形成的第六过孔122与第二连接电阻32连接。
如图4所示，为本发明实施例提供的阵列基板中连接电阻的第二种位置示意图。阵列基板100包括层叠设置的基板110、有源层120、栅极绝缘层130、栅极层、层间绝缘层150、源漏极层、钝化层180。
与图3中结构不同之处在于，第一连接电阻31和第二连接电阻32均设置在阵列基板100表面。
阵列基板测试端子11通过层间绝缘层150和钝化层180中形成的第七过孔113与第一连接电阻31连接，预设电位输入端子20通过钝化层180中形成的第八过孔123与第一连接电阻31连接。
显示面板测试端子12通过层间绝缘层150和钝化层180中形成的第九过孔114与第二连接电阻33连接，预设电位输入端子20通过钝化层180中形成的第十过孔124与第二连接电阻32连接。
当然，连接电阻30的设置方式不限于此，第一连接电阻31和第二连接电阻32可以设置在阵列基板100的不同层中，例如第一连接电阻31设置在阵列基板100表面，第二连接电阻32与阵列基板100的有源层120同层设置。
图3和图4中是以顶栅型结构为例，对于其他类型结构如顶栅型结构，连接电阻30的设置方式也同样适用。
通过设置第一连接电阻31，当阵列基板测试端子11因有杂质而与探针连接不良时，使能信号可以通过预设电位输入端子20输入高电位，从而关断阵列基板测试阶段测试的薄膜晶体管，进而保证其他测试阶段屏幕点亮无异常。通过设置第二连接电阻32，当显示面板测试端子12因有杂质而与探针连接不良时，使能信号可以通过预设电位输入端子20输入高电位，从而关断显示面板测试阶段测试的薄膜晶体管，进而保证其他测试阶段屏幕点亮无异常。
本发明还提供一种显示面板，包括阵列基板，其中阵列基板包括使能信号输入端子、预设电位输入端子以及连接电阻。连接电阻连接使能信号输入端子和预设电位输入端子，连接电阻的阻值为使能信号输入端子阻值的预定倍数。
在一种实施例中，连接电阻的材料为多晶硅。
在一种实施例中，连接电阻的材料为宽禁带材料。
在一种实施例中，连接电阻的阻值大于或等于使能信号输入端子阻值的400倍。
在一种实施例中，连接电阻的形状为圆形、矩形或波形中的至少一种。
在一种实施例中，连接电阻与阵列基板的有源层同层设置。
在一种实施例中，连接电阻设置在所述阵列基板表面，且通过过孔连接使能信号输入端子和预设电位输入端子。
在一种实施例中，使能信号输入端子包括阵列基板测试端子和显示面板测试端子中的至少一个。
在一种实施例中，连接电阻包括第一连接电阻和第二连接电阻，第一连接电阻连接阵列基板测试端子和预设电位输入端子，第二连接电阻连接显示面板测试端子和预设电位输入端子。
在一种实施例中，阵列基板测试端子和显示面板测试端子同层设置。
根据上述实施例可知：
本发明提供一种阵列基板和显示面板，阵列基板包括使能信号输入端子、预设电位输入端子以及连接电阻，使能信号输入端子用于在进行面板测试时输入使能信号；预设电位输入端子用于在进行面板测试时输入预设电位；连接电阻连接使能信号输入端子和预设电位输入端子，连接电阻的阻值为使能信号输入端子阻值的预定倍数。通过在使能信号输入端子和预设电位输入端子之间设置连接电阻，当使能信号输入端子因有杂质而连接不良时，使能信号可以通过预设电位输入端子输入。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (8)

1.一种阵列基板，其特征在于，包括：
使能信号输入端子，用于在进行面板测试时输入使能信号；
预设电位输入端子，用于在进行面板测试时输入预设电位；
连接电阻，连接所述使能信号输入端子和所述预设电位输入端子，所述连接电阻的阻值为所述使能信号输入端子阻值的预定倍数；所述连接电阻设置在所述阵列基板表面或与所述阵列基板的有源层同层设置，并且，所述连接电阻通过过孔连接所述使能信号输入端子和所述预设电位输入端子。
2.如权利要求1所述的阵列基板，其特征在于，所述连接电阻的材料为多晶硅。
3.如权利要求1所述的阵列基板，其特征在于，所述连接电阻的材料为宽禁带材料。
4.如权利要求1所述的阵列基板，其特征在于，所述连接电阻的阻值大于或等于所述使能信号输入端子阻值的400倍。
5.如权利要求1所述的阵列基板，其特征在于，所述连接电阻的形状为圆形、矩形或波形中的至少一种。
6.如权利要求1所述的阵列基板，其特征在于，所述使能信号输入端子包括阵列基板测试端子和显示面板测试端子中的至少一个。
7.如权利要求6所述的阵列基板，其特征在于，所述连接电阻包括第一连接电阻和第二连接电阻，所述第一连接电阻连接所述阵列基板测试端子和所述预设电位输入端子，所述第二连接电阻连接所述显示面板测试端子和所述预设电位输入端子。
8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板测试端子和所述显示面板测试端子同层设置。
CN201910670588.4A 2019-07-24 2019-07-24 阵列基板 Active CN110491318B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910670588.4A CN110491318B (zh) 2019-07-24 2019-07-24 阵列基板
US16/630,447 US11043159B2 (en) 2019-07-24 2019-10-16 Array substrate and display panel
PCT/CN2019/111470 WO2021012415A1 (zh) 2019-07-24 2019-10-16 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670588.4A CN110491318B (zh) 2019-07-24 2019-07-24 阵列基板

Publications (2)

Publication Number Publication Date
CN110491318A CN110491318A (zh) 2019-11-22
CN110491318B true CN110491318B (zh) 2020-11-24

Family

ID=68548066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670588.4A Active CN110491318B (zh) 2019-07-24 2019-07-24 阵列基板

Country Status (2)

Country Link
CN (1) CN110491318B (zh)
WO (1) WO2021012415A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046388A (ko) * 2002-11-27 2004-06-05 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20060012164A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 표시장치 및 이의 검사 방법
CN101355082A (zh) * 2008-09-12 2009-01-28 友达光电股份有限公司 显示面板及其测试系统
WO2009134011A2 (ko) * 2008-04-28 2009-11-05 (주)실리콘웍스 액정 표시 모듈 내의 반도체 칩과 액정 패널, 액정 표시 모듈, 및 이들의 연결 방법과 연결 확인 방법
CN107038985A (zh) * 2017-06-02 2017-08-11 京东方科技集团股份有限公司 用于显示面板的驱动模块、显示面板及显示装置
CN107065364A (zh) * 2017-06-15 2017-08-18 厦门天马微电子有限公司 阵列基板、显示面板、显示装置、大板及测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298165B2 (en) * 2006-01-20 2007-11-20 Chunghwa Picture Tubes, Ltd. Active device array substrate, liquid crystal display panel and examining methods thereof
CN106057110B (zh) * 2016-08-04 2019-04-05 武汉华星光电技术有限公司 阵列测试电路及阵列测试方法
CN106409199B (zh) * 2016-11-25 2019-07-02 武汉华星光电技术有限公司 显示面板测试系统以及显示面板的测试方法
CN106875879B (zh) * 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
CN107180620B (zh) * 2017-07-27 2019-10-25 京东方科技集团股份有限公司 显示面板控制电路、显示面板的驱动方法和显示装置
CN109345988B (zh) * 2018-11-21 2021-04-30 惠科股份有限公司 测试电路、显示面板测试装置和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046388A (ko) * 2002-11-27 2004-06-05 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20060012164A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 표시장치 및 이의 검사 방법
WO2009134011A2 (ko) * 2008-04-28 2009-11-05 (주)실리콘웍스 액정 표시 모듈 내의 반도체 칩과 액정 패널, 액정 표시 모듈, 및 이들의 연결 방법과 연결 확인 방법
CN101355082A (zh) * 2008-09-12 2009-01-28 友达光电股份有限公司 显示面板及其测试系统
CN107038985A (zh) * 2017-06-02 2017-08-11 京东方科技集团股份有限公司 用于显示面板的驱动模块、显示面板及显示装置
CN107065364A (zh) * 2017-06-15 2017-08-18 厦门天马微电子有限公司 阵列基板、显示面板、显示装置、大板及测试方法

Also Published As

Publication number Publication date
WO2021012415A1 (zh) 2021-01-28
CN110491318A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US4930874A (en) Liquid crystal display device
US20070284578A1 (en) Array substrate for liquid crystal display and method of testing
CN109342513B (zh) 显示面板以及显示面板的裂纹检测方法
CN106952576B (zh) 阵列基板、显示面板及其测试方法和显示装置
CN104280908A (zh) 一种检测电路和液晶显示面板及其制造方法
JPH06110069A (ja) 電子部品の欠陥修復方法および欠陥修復装置
US20150332979A1 (en) Manufacturing method of array substrate
CN102692774A (zh) 液晶显示面板
CN109342512B (zh) 显示面板以及显示面板的裂纹检测方法
US20100225870A1 (en) Array substrate, method of manufacturing the same and method of repairing the same
CN110488547B (zh) 显示面板
CN106601161A (zh) 液晶显示面板及其检测方法
US7060195B2 (en) Method for forming a liquid crystal display panel
KR100576629B1 (ko) 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
CN108920009B (zh) 触摸显示屏、显示装置及其修复方法
KR101469481B1 (ko) 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법
CN110491318B (zh) 阵列基板
CN107463015B (zh) 双数据线测试方法、电路及制作方法、阵列基板、显示装置
CN108519705B (zh) 阵列基板以及显示面板
US11043159B2 (en) Array substrate and display panel
US7518601B2 (en) Array substrate and display apparatus and method for manufacturing display apparatus
JPH05341246A (ja) マトリクス型表示素子の製造方法
CN109031721A (zh) 液晶面板母板及检测装置和检测方法、液晶面板制备方法
CN111048020B (zh) 阵列基板、显示面板、及电性测试方法
KR101157248B1 (ko) 액정표시장치의 ｍｐｓ 검사배선 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant