JP2661163B2 - Ｔｆｔパネル - Google Patents
ＴｆｔパネルInfo
- Publication number
- JP2661163B2 JP2661163B2 JP18943488A JP18943488A JP2661163B2 JP 2661163 B2 JP2661163 B2 JP 2661163B2 JP 18943488 A JP18943488 A JP 18943488A JP 18943488 A JP18943488 A JP 18943488A JP 2661163 B2 JP2661163 B2 JP 2661163B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- data line
- gate
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTFTパネルに関するものである。
アクティブマトリックス型の液晶表示素子に使用され
るTFTパネルは、透明基板上に多数の透明画素電極を縦
横に配列するとともに、この基板面に各画素電極を駆動
する多数の薄膜トランジスタ（TFT）を各画素電極にそ
れぞれ対応させて配列したもので、各薄膜トランジスタ
のゲート電極およびドレイン電極はそれぞれ画素電極間
を通して配線したゲートラインおよびデータラインに接
続され、またソース電極は画素電極に接続されている。
るTFTパネルは、透明基板上に多数の透明画素電極を縦
横に配列するとともに、この基板面に各画素電極を駆動
する多数の薄膜トランジスタ（TFT）を各画素電極にそ
れぞれ対応させて配列したもので、各薄膜トランジスタ
のゲート電極およびドレイン電極はそれぞれ画素電極間
を通して配線したゲートラインおよびデータラインに接
続され、またソース電極は画素電極に接続されている。
第11図および第12図は従来のTFTパネルを示したもの
で、図中１は透明基板（ガラス板）であり、この基板１
面には、薄膜トランジスタ形成部に対応させて金属膜か
らなる遮光膜２が形成されている。３はこの遮光膜２を
形成した基板１面に形成された透明絶縁基板である。こ
の絶縁基板膜３の上には、薄膜トランジスタのソース電
極Ｓおよびドレイン電極ＤとデータラインDLが形成され
るとともに、このソース，ドレイン電極S,D上に重ねて
ｉ−ａ−Si半導体層５が形成されている。この半導体層
５は、ソース，ドレイン電極S,Dの上に形成したn+−ａ
−Si膜14を介してソース，ドレイン電極S,Dに接続され
ている。また、上記絶縁基膜３の上には、透明な画素電
極６が形成されており、この画素電極６は上記ソース電
極Ｓに接続されている。７は、絶縁基膜３の上に上記ソ
ース，ドレイン電極S,Dと半導体層５および画素電極６
を覆って形成された透明なゲート絶縁膜であり、このゲ
ート絶縁膜７の上には、上記半導体層５と対向するゲー
ト電極ＧとこれにつながるゲートラインGLが形成されて
いる。
で、図中１は透明基板（ガラス板）であり、この基板１
面には、薄膜トランジスタ形成部に対応させて金属膜か
らなる遮光膜２が形成されている。３はこの遮光膜２を
形成した基板１面に形成された透明絶縁基板である。こ
の絶縁基板膜３の上には、薄膜トランジスタのソース電
極Ｓおよびドレイン電極ＤとデータラインDLが形成され
るとともに、このソース，ドレイン電極S,D上に重ねて
ｉ−ａ−Si半導体層５が形成されている。この半導体層
５は、ソース，ドレイン電極S,Dの上に形成したn+−ａ
−Si膜14を介してソース，ドレイン電極S,Dに接続され
ている。また、上記絶縁基膜３の上には、透明な画素電
極６が形成されており、この画素電極６は上記ソース電
極Ｓに接続されている。７は、絶縁基膜３の上に上記ソ
ース，ドレイン電極S,Dと半導体層５および画素電極６
を覆って形成された透明なゲート絶縁膜であり、このゲ
ート絶縁膜７の上には、上記半導体層５と対向するゲー
ト電極ＧとこれにつながるゲートラインGLが形成されて
いる。
このTFTパネルは、次のようにして製造されている。
まず基板１面にCr等の金属を膜付けし、この金属膜をパ
ターニングして遮光膜２を形成した後、その上に絶縁基
膜３を形成する。次に、この絶縁基膜３の上に、Cr等の
金属を膜付けし、この金属膜をパターニングして、ソー
ス電極Ｓおよびドレイン電極ＤとデータラインDLを形成
する。次いでその上にn+−ａ−Siを膜付けし、これをパ
ターニングしてn+−ａ−Si膜４を形成する。次にITO等
の透明導電材を膜付けし、この透明導電膜をパターニン
グして、端部がソース電極Ｓ上に重なった画素電極６を
形成する。次にｉ−ａ−Siを膜付けし、これをパターニ
ングしてｉ−ａ−Si半導体層５を形成した後、その上に
ゲート絶縁膜７を形成する。この後は、ゲート絶縁膜７
の上にAl等の低抵抗金属を膜付けし、この金属膜をパタ
ーニングしてゲート電極ＧとゲートラインGLを形成し、
TFTパネルを完成する。
まず基板１面にCr等の金属を膜付けし、この金属膜をパ
ターニングして遮光膜２を形成した後、その上に絶縁基
膜３を形成する。次に、この絶縁基膜３の上に、Cr等の
金属を膜付けし、この金属膜をパターニングして、ソー
ス電極Ｓおよびドレイン電極ＤとデータラインDLを形成
する。次いでその上にn+−ａ−Siを膜付けし、これをパ
ターニングしてn+−ａ−Si膜４を形成する。次にITO等
の透明導電材を膜付けし、この透明導電膜をパターニン
グして、端部がソース電極Ｓ上に重なった画素電極６を
形成する。次にｉ−ａ−Siを膜付けし、これをパターニ
ングしてｉ−ａ−Si半導体層５を形成した後、その上に
ゲート絶縁膜７を形成する。この後は、ゲート絶縁膜７
の上にAl等の低抵抗金属を膜付けし、この金属膜をパタ
ーニングしてゲート電極ＧとゲートラインGLを形成し、
TFTパネルを完成する。
しかしながら、上記従来のTFTパネルは、薄膜トラン
ジスタのソース，ドレイン電極S,DとデータラインDLを
絶縁基膜３の上に形成し、その上に形成したゲート絶縁
膜７の上にゲート電極ＧとゲートラインGLを形成したも
のであるために、データラインDLとゲートラインGLとの
交差部においてこのデータラインDLとゲートラインGLと
の間を絶縁しているのはゲート絶縁膜７だけであり、そ
のために、データラインDLとゲートラインGLとの間の浮
遊容量が大きくてこれが薄膜トランジスタの動作に影響
を及ぼすし、また、ゲート絶縁膜７にクラックやピンホ
ール等の欠陥が発生すると、データラインDLとゲートラ
インGLがその交差部において短絡してしまうという問題
をもっていた。なお、上記従来のTFTパネルにおいて
も、ゲート絶縁膜７の膜厚を大きくすれば、データライ
ンDLとゲートラインGLとの間の浮遊容量を小さくすると
ともに、データラインDLとゲートラインGLとの短絡の発
生もある程度少なくすることができるが、このようにゲ
ート絶縁膜７の膜厚を大きくしたのでは、半導体層４と
ゲート電極Ｇとの間隔が大きくなって、薄膜トランジス
タの特性を低下させてしまうことになる。
ジスタのソース，ドレイン電極S,DとデータラインDLを
絶縁基膜３の上に形成し、その上に形成したゲート絶縁
膜７の上にゲート電極ＧとゲートラインGLを形成したも
のであるために、データラインDLとゲートラインGLとの
交差部においてこのデータラインDLとゲートラインGLと
の間を絶縁しているのはゲート絶縁膜７だけであり、そ
のために、データラインDLとゲートラインGLとの間の浮
遊容量が大きくてこれが薄膜トランジスタの動作に影響
を及ぼすし、また、ゲート絶縁膜７にクラックやピンホ
ール等の欠陥が発生すると、データラインDLとゲートラ
インGLがその交差部において短絡してしまうという問題
をもっていた。なお、上記従来のTFTパネルにおいて
も、ゲート絶縁膜７の膜厚を大きくすれば、データライ
ンDLとゲートラインGLとの間の浮遊容量を小さくすると
ともに、データラインDLとゲートラインGLとの短絡の発
生もある程度少なくすることができるが、このようにゲ
ート絶縁膜７の膜厚を大きくしたのでは、半導体層４と
ゲート電極Ｇとの間隔が大きくなって、薄膜トランジス
タの特性を低下させてしまうことになる。
本発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、ゲート絶縁膜の膜
厚を厚くすることなく、データラインとゲートラインと
の間の浮遊容量を小さくするとともに、データラインと
ゲートラインとの短絡も確実に防いで歩留りを向上させ
ることができるTFTパネルを提供することにある。
であって、その目的とするところは、ゲート絶縁膜の膜
厚を厚くすることなく、データラインとゲートラインと
の間の浮遊容量を小さくするとともに、データラインと
ゲートラインとの短絡も確実に防いで歩留りを向上させ
ることができるTFTパネルを提供することにある。
本発明のTFTパネルは、透明基板上に遮光膜およびデ
ータラインを形成し、前記遮光膜およびデータライン
上、および該遮光膜およびデータライン領域外の前記透
明基板上に透明絶縁基膜を形成し、該透明絶縁基膜上の
前記遮光膜対応部にゲート電極、ゲート絶縁膜、半導体
層、ソース電極およびドレイン電極からなる薄膜トラン
ジスタを形成し、かつこの薄膜トランジスタの前記ゲー
ト絶縁膜を絶基データライン上に延出すると共に前記ド
レイン電極を前記ゲート絶縁膜および前記透明絶縁基膜
に設けたコンタクト孔において前記データラインに接続
したものである。
ータラインを形成し、前記遮光膜およびデータライン
上、および該遮光膜およびデータライン領域外の前記透
明基板上に透明絶縁基膜を形成し、該透明絶縁基膜上の
前記遮光膜対応部にゲート電極、ゲート絶縁膜、半導体
層、ソース電極およびドレイン電極からなる薄膜トラン
ジスタを形成し、かつこの薄膜トランジスタの前記ゲー
ト絶縁膜を絶基データライン上に延出すると共に前記ド
レイン電極を前記ゲート絶縁膜および前記透明絶縁基膜
に設けたコンタクト孔において前記データラインに接続
したものである。
このTFTパネルによれば、データラインとゲートライ
ンとの間に絶縁基膜とその上に形成されたゲート絶縁膜
とがあるために、この２層の絶縁膜によってデータデー
タラインとゲートラインとの間隔を十分に確保すること
ができ、したがって薄膜トランジスタの特性に影響する
ゲート絶縁膜の膜厚を厚くしなくても、データラインと
ゲートラインとの間浮遊容量を小さくすることができる
し、また絶縁基膜とゲート絶縁膜との２層膜によってデ
ータラインとゲートラインとの間を確実に絶縁すること
ができるから、データラインとゲートラインとの短絡も
確実に防いで歩留りを向上させることができる。
ンとの間に絶縁基膜とその上に形成されたゲート絶縁膜
とがあるために、この２層の絶縁膜によってデータデー
タラインとゲートラインとの間隔を十分に確保すること
ができ、したがって薄膜トランジスタの特性に影響する
ゲート絶縁膜の膜厚を厚くしなくても、データラインと
ゲートラインとの間浮遊容量を小さくすることができる
し、また絶縁基膜とゲート絶縁膜との２層膜によってデ
ータラインとゲートラインとの間を確実に絶縁すること
ができるから、データラインとゲートラインとの短絡も
確実に防いで歩留りを向上させることができる。
以下、本発明の一実施例を図面を参照して説明する。
第１図〜第３図にいおいて、11は透明基板（ガラス
板）であり、この基板11面には、薄膜トランジスタ形成
部に対応する遮光膜２と、薄膜トランジスタのドレイン
電極を接続するデータラインDLとが形成されている。こ
の遮光膜２とデータラインDLは、同一の金属膜からなっ
ている。13は上記遮光膜２とデータラインDLとを形成し
た基板11面に形成された透明な絶縁基膜であり、この絶
縁基膜13はその膜面が平坦な平坦化膜とされている。こ
の絶縁基膜13の上には、薄膜トランジスタのソース電極
Ｓおよびドレイン電極Ｄが形成されるとともに、このソ
ース，ドレイン電極S,D上に重ねてｉ−ａ−Si半導体層1
7が形成されている。この半導体層17は、ソース，ドレ
イン電極S,Dの上に形成したn+−ａ−Si膜16を介してソ
ース，ドレイン電極S,Dに接続されている。上記ソース
電極Ｓとドレイン電極Ｄは、いずれも、ITO等からなる
透明導電膜14に、n+−ａ−Si膜16とのオーミックコンタ
クトをとるための金属膜15を形成した２層膜とされてお
り、このソース，ドレイン電極S,Dのオーミックコンタ
クト用金属膜15とその上のn+−ａ−Si膜16は、半導体層
17の下のみに形成されている。また、ドレイン電極Ｄの
下層の透明導電膜14は、前記データラインDL側に延長さ
れており、この部分はデータラインDLと接続されるリー
ド部Daとされている。また、ソース電極Ｓの下層の透明
導電膜14は、絶縁基膜13上の画素電極形成領域にわたっ
て形成されており、この部分は、ソース電極Ｓと接続さ
れた透明画素電極18とされている。19は、絶縁基膜13の
上に上記ソース，ドレイン電極S,Dと半導体層17および
画素電極18を覆って形成された透明なゲート絶縁膜であ
り、このゲート絶縁膜19の上には、上記半導体層17と対
向するゲート電極Ｇと、これにつながるゲートラインGL
が形成されている。また、上記ゲート絶縁膜19とその下
の絶縁基膜13には、ドレイン電極リード部Daの端部とデ
ータラインDLのドレイン電極接続部を露出させるコンタ
クト孔20が形成されており、ドレイン電極Ｄのリード部
Daは、このコンタクト孔20においてコンタクトメタル21
によりデータラインDLと接続されている。このコンタク
トメタル21は、ゲート電極ＧおよびゲートラインGLと同
じ金属で形成されている。
板）であり、この基板11面には、薄膜トランジスタ形成
部に対応する遮光膜２と、薄膜トランジスタのドレイン
電極を接続するデータラインDLとが形成されている。こ
の遮光膜２とデータラインDLは、同一の金属膜からなっ
ている。13は上記遮光膜２とデータラインDLとを形成し
た基板11面に形成された透明な絶縁基膜であり、この絶
縁基膜13はその膜面が平坦な平坦化膜とされている。こ
の絶縁基膜13の上には、薄膜トランジスタのソース電極
Ｓおよびドレイン電極Ｄが形成されるとともに、このソ
ース，ドレイン電極S,D上に重ねてｉ−ａ−Si半導体層1
7が形成されている。この半導体層17は、ソース，ドレ
イン電極S,Dの上に形成したn+−ａ−Si膜16を介してソ
ース，ドレイン電極S,Dに接続されている。上記ソース
電極Ｓとドレイン電極Ｄは、いずれも、ITO等からなる
透明導電膜14に、n+−ａ−Si膜16とのオーミックコンタ
クトをとるための金属膜15を形成した２層膜とされてお
り、このソース，ドレイン電極S,Dのオーミックコンタ
クト用金属膜15とその上のn+−ａ−Si膜16は、半導体層
17の下のみに形成されている。また、ドレイン電極Ｄの
下層の透明導電膜14は、前記データラインDL側に延長さ
れており、この部分はデータラインDLと接続されるリー
ド部Daとされている。また、ソース電極Ｓの下層の透明
導電膜14は、絶縁基膜13上の画素電極形成領域にわたっ
て形成されており、この部分は、ソース電極Ｓと接続さ
れた透明画素電極18とされている。19は、絶縁基膜13の
上に上記ソース，ドレイン電極S,Dと半導体層17および
画素電極18を覆って形成された透明なゲート絶縁膜であ
り、このゲート絶縁膜19の上には、上記半導体層17と対
向するゲート電極Ｇと、これにつながるゲートラインGL
が形成されている。また、上記ゲート絶縁膜19とその下
の絶縁基膜13には、ドレイン電極リード部Daの端部とデ
ータラインDLのドレイン電極接続部を露出させるコンタ
クト孔20が形成されており、ドレイン電極Ｄのリード部
Daは、このコンタクト孔20においてコンタクトメタル21
によりデータラインDLと接続されている。このコンタク
トメタル21は、ゲート電極ＧおよびゲートラインGLと同
じ金属で形成されている。
第４図および第５図〜第10図は上記TFTパネルの製造
方法を示したもので、このTFTパネルは次のようにして
製造される。
方法を示したもので、このTFTパネルは次のようにして
製造される。
まず、基板11面にCr等の金属をスパッタリング法によ
り2000Åの厚さに膜付けし、この金属膜をフォトエッチ
ング法でパターニングして第４図（ａ）および第５図に
示すように遮光膜12とデータラインDLを形成する。次
に、第４図（ｂ）および第６図に示すように、遮光膜12
とデータラインDLを形成した基板11上にSOG（スピンオ
ンガラス）等によって膜面を平坦化した絶縁基膜13（膜
厚5000Å〜１μｍ）を形成し、この絶縁基膜３の上に、
ITO等の透明導電膜（膜厚500Å）14と、Cr等のオーミッ
クコンタクト用金属膜（膜厚250Å）15とをスパッタリ
ング法により順次膜付けするとともに、さらにその上
に、n+−ａ−Si膜（膜厚250Å）16をプラズマCVD法によ
り膜付けし、この３層の膜14,15,16を、フォトエッチン
グ法により、ソース電極Ｓおよびこれと連続する画素電
極18と、ドレイン電極およびそのリード部Daの形状にパ
ターニングする。次に、ｉ−ａ−SiをプラズマCVD法に
よって1000Åの厚さに膜付けし、このｉ−ａ−Si膜をフ
ォトエッチング法でパターニングして第４図（ｃ）およ
び第７図に示すようにｉ−ａ−Si半導体層17を形成す
る。次いで上記ｉ−ａ−Si膜のパターニングに使用した
レジストマスク（図示せず）をそのまま利用して、画素
電極部とドレイン電極リード部のn+−ａ−Si膜16とオー
ミックコンタクト用金属膜15とをエッチング除去し、第
４図（ｄ）および第８図に示すように、透明導電膜14の
みからなる画素電極18とドレイン電極リード部Daを形成
する。次に、第４図（ｅ）および第９図に示すように、
SiN等をプラズマCVD法により3000Åの厚さに膜付けして
透明なゲート絶縁膜19を形成し、このゲート絶縁膜19と
その下の絶縁基膜13とに、ドレイン電極リード部Daの端
部とデータラインDLのドレイン電極接続部を露光させる
コンタクト孔20をフォトエッチング法で形成する。この
コンタクト孔20のエッチングは、ゲート絶縁膜19および
絶縁基膜13とドレイン電極リード部Daとのエッチング選
択比を高く選んで行なう。このようなエッチング条件で
コンタクト孔20をエッチングすると、ゲート絶縁膜19に
形成されるコンタクト孔20はドレイン電極リード部Daと
データラインDLとの両方にまたがる形状に形成され、絶
縁基膜13に形成されるコンタクト孔20は、ドレイン電極
リード部Daがエッチングストッパとなるため、ドレイン
電極リード部Da部分を除いた形状に形成される。この後
は、ゲート絶縁膜19の上にAl等の低抵抗金属をスパッタ
リング法により5000Åの厚さに膜付けし、上記コンタク
ト孔20内に堆積した金属膜（コンタクトメタル21）によ
りドレイン電極リード部DaとデータラインDLとを導通接
続するとともに、次いでこの金属膜をフォトエッチング
法によりパターニングして、ゲート電極Ｇおよびゲート
ラインGLと、これとは切離されたコンタクトメタル21を
第４図（ｆ）および第10図に示すように形成し、TFTパ
ネルを完成する。
り2000Åの厚さに膜付けし、この金属膜をフォトエッチ
ング法でパターニングして第４図（ａ）および第５図に
示すように遮光膜12とデータラインDLを形成する。次
に、第４図（ｂ）および第６図に示すように、遮光膜12
とデータラインDLを形成した基板11上にSOG（スピンオ
ンガラス）等によって膜面を平坦化した絶縁基膜13（膜
厚5000Å〜１μｍ）を形成し、この絶縁基膜３の上に、
ITO等の透明導電膜（膜厚500Å）14と、Cr等のオーミッ
クコンタクト用金属膜（膜厚250Å）15とをスパッタリ
ング法により順次膜付けするとともに、さらにその上
に、n+−ａ−Si膜（膜厚250Å）16をプラズマCVD法によ
り膜付けし、この３層の膜14,15,16を、フォトエッチン
グ法により、ソース電極Ｓおよびこれと連続する画素電
極18と、ドレイン電極およびそのリード部Daの形状にパ
ターニングする。次に、ｉ−ａ−SiをプラズマCVD法に
よって1000Åの厚さに膜付けし、このｉ−ａ−Si膜をフ
ォトエッチング法でパターニングして第４図（ｃ）およ
び第７図に示すようにｉ−ａ−Si半導体層17を形成す
る。次いで上記ｉ−ａ−Si膜のパターニングに使用した
レジストマスク（図示せず）をそのまま利用して、画素
電極部とドレイン電極リード部のn+−ａ−Si膜16とオー
ミックコンタクト用金属膜15とをエッチング除去し、第
４図（ｄ）および第８図に示すように、透明導電膜14の
みからなる画素電極18とドレイン電極リード部Daを形成
する。次に、第４図（ｅ）および第９図に示すように、
SiN等をプラズマCVD法により3000Åの厚さに膜付けして
透明なゲート絶縁膜19を形成し、このゲート絶縁膜19と
その下の絶縁基膜13とに、ドレイン電極リード部Daの端
部とデータラインDLのドレイン電極接続部を露光させる
コンタクト孔20をフォトエッチング法で形成する。この
コンタクト孔20のエッチングは、ゲート絶縁膜19および
絶縁基膜13とドレイン電極リード部Daとのエッチング選
択比を高く選んで行なう。このようなエッチング条件で
コンタクト孔20をエッチングすると、ゲート絶縁膜19に
形成されるコンタクト孔20はドレイン電極リード部Daと
データラインDLとの両方にまたがる形状に形成され、絶
縁基膜13に形成されるコンタクト孔20は、ドレイン電極
リード部Daがエッチングストッパとなるため、ドレイン
電極リード部Da部分を除いた形状に形成される。この後
は、ゲート絶縁膜19の上にAl等の低抵抗金属をスパッタ
リング法により5000Åの厚さに膜付けし、上記コンタク
ト孔20内に堆積した金属膜（コンタクトメタル21）によ
りドレイン電極リード部DaとデータラインDLとを導通接
続するとともに、次いでこの金属膜をフォトエッチング
法によりパターニングして、ゲート電極Ｇおよびゲート
ラインGLと、これとは切離されたコンタクトメタル21を
第４図（ｆ）および第10図に示すように形成し、TFTパ
ネルを完成する。
しかして、上記TFTパネルにおいては、透明基板11面
に、薄膜トランジスタ形成部に対応する遮光膜12と、薄
膜トランジスタのドレイン電極Ｄを接続するデータライ
ンDLとを形成し、その上に形成した透明絶縁基膜13の上
に、薄膜トランジスタのソース電極Ｓおよびドレイン電
極Ｄと、このソース，ドレイン電極S,D上に重なる半導
体層17と、上記ソース電極Ｓに接続された画素電極18と
を形成するとともに、その上に透明なゲート絶縁膜19を
形成して、このゲート絶縁膜19上に、薄膜トランジスタ
のゲート電極ＧとゲートラインGLを形成し、かつ上記ド
レイン電極Ｄは前記ゲート絶縁膜19と絶縁基膜13に設け
たコンタクト孔20において基板11面のデータラインDLに
接続しているから、データラインDLとゲートラインGLと
の間の絶縁膜は、絶縁基膜13とその上に形成したゲート
絶縁膜19との２層膜となり、したがって、この２層の絶
縁膜によってデータラインDLとゲートラインGLとの間隔
を十分に確保することができる。したがってこのTFTの
パネルによれば、薄膜トランジスタの特性に影響するゲ
ート絶縁膜19の膜厚を厚くしなくても、データラインDL
とゲートラインGLとの間の浮遊容量を小さくすることが
できるし、また絶縁基膜13とゲート絶縁膜19との２層膜
によってデータラインDLとゲートラインGLとの間を確実
に絶縁することができるから、データラインDLとゲート
ラインGLとの短絡も確実に防いで歩留りを向上させるこ
とができる。なお、データラインDLとゲートラインGLと
を短絡させる原因と考えられる絶縁膜のクラックやピン
ホール等の欠陥は、絶縁基膜13にもゲート絶縁膜19にも
発生するが、両方の膜の欠陥が同じ箇所に発生すること
はほとんどないから、データラインDLとゲートラインGL
との間の絶縁膜が上記２層膜であれば、データラインDL
とゲートラインGLとの短絡は確実に防止される。しか
も、上記TFTパネルにおいては、薄膜トランジスタのド
レイン電極ＤとデータラインDLとを別に形成してこれを
コンタクトメタル21により接続しているから、ドレイン
電極Ｄの膜厚に関係なくデータラインDLの膜厚を選ぶこ
とができ、したがって、データラインDLの膜厚を厚くし
てこのデータラインDLの抵抗値を下げることができる。
また、上記実施例では、遮光膜12とデータラインDLとを
同じ金属膜で形成するとともに、薄膜トランジスタのソ
ースの電極Ｓとドレイン電極Ｄを透明導電膜14の上にオ
ーミックコンタクト用金属膜15を形成した２層膜として
このうち下層の透明導電膜14を延長させて画素電極18と
ドレイン電極リード部Daを形成し、さらにゲート電極Ｇ
およびゲートラインGLとドレイン電極接続用のコンタク
トメタル21とを同じ金属で形成しているから、このTFT
パネルを製造するのに必要なパターニング工程数は、前
述した製造方法のように、遮光膜12およびデータライン
DLのパターニングと、透明導電膜14とオーミックコンタ
クト用金属膜15とn+−ａ−Si膜16との３層膜のパターニ
ングと、ｉ−ａ−Si半導体層17のパターニングおよびこ
れと連続して行なわれる画素電極18およびドレイン電極
リード部Da上のオーミックコンタクト用金属膜15とn+−
ａ−Si膜16のエッチング除去と、ゲート絶縁膜19と絶縁
基膜13へのコンタクト孔20の形成と、ゲート電極Ｇおよ
びゲートラインGLとドレイン電極接続用コンタクトメタ
ル21とのパターニングとの５回でよく、したがって上記
TFTパネルは少ないパターニング工程数で容易に製造す
ることができる。
に、薄膜トランジスタ形成部に対応する遮光膜12と、薄
膜トランジスタのドレイン電極Ｄを接続するデータライ
ンDLとを形成し、その上に形成した透明絶縁基膜13の上
に、薄膜トランジスタのソース電極Ｓおよびドレイン電
極Ｄと、このソース，ドレイン電極S,D上に重なる半導
体層17と、上記ソース電極Ｓに接続された画素電極18と
を形成するとともに、その上に透明なゲート絶縁膜19を
形成して、このゲート絶縁膜19上に、薄膜トランジスタ
のゲート電極ＧとゲートラインGLを形成し、かつ上記ド
レイン電極Ｄは前記ゲート絶縁膜19と絶縁基膜13に設け
たコンタクト孔20において基板11面のデータラインDLに
接続しているから、データラインDLとゲートラインGLと
の間の絶縁膜は、絶縁基膜13とその上に形成したゲート
絶縁膜19との２層膜となり、したがって、この２層の絶
縁膜によってデータラインDLとゲートラインGLとの間隔
を十分に確保することができる。したがってこのTFTの
パネルによれば、薄膜トランジスタの特性に影響するゲ
ート絶縁膜19の膜厚を厚くしなくても、データラインDL
とゲートラインGLとの間の浮遊容量を小さくすることが
できるし、また絶縁基膜13とゲート絶縁膜19との２層膜
によってデータラインDLとゲートラインGLとの間を確実
に絶縁することができるから、データラインDLとゲート
ラインGLとの短絡も確実に防いで歩留りを向上させるこ
とができる。なお、データラインDLとゲートラインGLと
を短絡させる原因と考えられる絶縁膜のクラックやピン
ホール等の欠陥は、絶縁基膜13にもゲート絶縁膜19にも
発生するが、両方の膜の欠陥が同じ箇所に発生すること
はほとんどないから、データラインDLとゲートラインGL
との間の絶縁膜が上記２層膜であれば、データラインDL
とゲートラインGLとの短絡は確実に防止される。しか
も、上記TFTパネルにおいては、薄膜トランジスタのド
レイン電極ＤとデータラインDLとを別に形成してこれを
コンタクトメタル21により接続しているから、ドレイン
電極Ｄの膜厚に関係なくデータラインDLの膜厚を選ぶこ
とができ、したがって、データラインDLの膜厚を厚くし
てこのデータラインDLの抵抗値を下げることができる。
また、上記実施例では、遮光膜12とデータラインDLとを
同じ金属膜で形成するとともに、薄膜トランジスタのソ
ースの電極Ｓとドレイン電極Ｄを透明導電膜14の上にオ
ーミックコンタクト用金属膜15を形成した２層膜として
このうち下層の透明導電膜14を延長させて画素電極18と
ドレイン電極リード部Daを形成し、さらにゲート電極Ｇ
およびゲートラインGLとドレイン電極接続用のコンタク
トメタル21とを同じ金属で形成しているから、このTFT
パネルを製造するのに必要なパターニング工程数は、前
述した製造方法のように、遮光膜12およびデータライン
DLのパターニングと、透明導電膜14とオーミックコンタ
クト用金属膜15とn+−ａ−Si膜16との３層膜のパターニ
ングと、ｉ−ａ−Si半導体層17のパターニングおよびこ
れと連続して行なわれる画素電極18およびドレイン電極
リード部Da上のオーミックコンタクト用金属膜15とn+−
ａ−Si膜16のエッチング除去と、ゲート絶縁膜19と絶縁
基膜13へのコンタクト孔20の形成と、ゲート電極Ｇおよ
びゲートラインGLとドレイン電極接続用コンタクトメタ
ル21とのパターニングとの５回でよく、したがって上記
TFTパネルは少ないパターニング工程数で容易に製造す
ることができる。
なお、上記実施例では、薄膜トランジスタのソース電
極Ｓとドレイン電極Ｄを、透明導電膜14の上にオーミッ
クコンタクト用金属15を形成した２層膜としているが、
このソース，ドレイン電極S,Dは、１層の金属膜として
もよく、その場合は透明画素電極を別工程で絶縁基膜13
上に形成してソース電極Ｓに接続すればよい。
極Ｓとドレイン電極Ｄを、透明導電膜14の上にオーミッ
クコンタクト用金属15を形成した２層膜としているが、
このソース，ドレイン電極S,Dは、１層の金属膜として
もよく、その場合は透明画素電極を別工程で絶縁基膜13
上に形成してソース電極Ｓに接続すればよい。
本発明のTFTパネルによれば、データラインとゲート
ラインとの間隔を、絶縁基膜とその上に形成されたゲー
ト絶縁膜との２層の絶縁膜によって十分に確保すること
ができ、したがって薄膜トランジスタの特性に影響する
ゲート絶縁膜の膜厚を厚くしなくても、データラインと
ゲートラインとの間の浮遊容量を小さくすることができ
るし、また絶縁基膜とゲート絶縁膜との２層膜によって
データラインとゲートラインとの間を確実に絶縁するこ
とができるから、データラインとゲートラインとの短絡
も確実に防いで歩留りを向上させることができる。
ラインとの間隔を、絶縁基膜とその上に形成されたゲー
ト絶縁膜との２層の絶縁膜によって十分に確保すること
ができ、したがって薄膜トランジスタの特性に影響する
ゲート絶縁膜の膜厚を厚くしなくても、データラインと
ゲートラインとの間の浮遊容量を小さくすることができ
るし、また絶縁基膜とゲート絶縁膜との２層膜によって
データラインとゲートラインとの間を確実に絶縁するこ
とができるから、データラインとゲートラインとの短絡
も確実に防いで歩留りを向上させることができる。
第１図〜第10図は本発明の一実施例を示したもので、第
１図および第２図はTFTパネルの一部分の縦断正面図お
よび平面図、第３図は第２図のIII−III線に沿う断面
図、第４図はTFTパネルの製造工程図、第５図は第４図
（ａ）の平面図、第６図は第４図（ｂ）の平面図、第７
図は第４図（ｃ）の平面図、第８図は第４図（ｄ）の平
面図、第９図は第４図（ｅ）の平面図、第10図は第４図
（ｆ）の平面図である。第11図および第12図は従来のTF
Tパネルの一部分の縦断正面図および平面図である。 11……基板、12……遮光膜、DL……データライン、13…
…絶縁基膜、Ｓ……ソース電極、Ｄ……ドレイン電極、
Da……リード部、14……透明導電膜、15……金属膜、16
……n+−ａ−Si膜、17……ｉ−ａ−Si半導体層、18……
画素電極、19……ゲート絶縁膜、20……コンタクト孔、
21……コンタクトメタル、Ｇ……ゲート電極、GL……ゲ
ートライン。
１図および第２図はTFTパネルの一部分の縦断正面図お
よび平面図、第３図は第２図のIII−III線に沿う断面
図、第４図はTFTパネルの製造工程図、第５図は第４図
（ａ）の平面図、第６図は第４図（ｂ）の平面図、第７
図は第４図（ｃ）の平面図、第８図は第４図（ｄ）の平
面図、第９図は第４図（ｅ）の平面図、第10図は第４図
（ｆ）の平面図である。第11図および第12図は従来のTF
Tパネルの一部分の縦断正面図および平面図である。 11……基板、12……遮光膜、DL……データライン、13…
…絶縁基膜、Ｓ……ソース電極、Ｄ……ドレイン電極、
Da……リード部、14……透明導電膜、15……金属膜、16
……n+−ａ−Si膜、17……ｉ−ａ−Si半導体層、18……
画素電極、19……ゲート絶縁膜、20……コンタクト孔、
21……コンタクトメタル、Ｇ……ゲート電極、GL……ゲ
ートライン。
Claims (1)
- 【請求項１】透明基板上に遮光膜およびデータラインを
形成し、前記遮光膜およびデータライン上、および該遮
光膜およびデータライン領域外の前記透明基板上に透明
絶縁基膜を形成し、該透明絶縁基膜上の前記遮光膜対応
部にゲート電極、ゲート絶縁膜、半導体層、ソース電極
およびドレイン電極からなる薄膜トランジスタを形成
し、かつこの薄膜トランジスタの前記ゲート絶縁膜を前
記データライン上に延出すると共に前記ドレイン電極を
前記ゲート絶縁膜および前記透明絶縁基膜に設けたコン
タクト孔において前記データラインに接続したことを特
徴とするTFTパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943488A JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Ｔｆｔパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943488A JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Ｔｆｔパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239030A JPH0239030A (ja) | 1990-02-08 |
| JP2661163B2 true JP2661163B2 (ja) | 1997-10-08 |
Family
ID=16241183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18943488A Expired - Lifetime JP2661163B2 (ja) | 1988-07-28 | 1988-07-28 | Ｔｆｔパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661163B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133761B1 (ko) | 2005-01-26 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100730156B1 (ko) | 2005-11-03 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| JP2008271768A (ja) * | 2007-04-20 | 2008-11-06 | Hiroyuki Sakano | 超大規模太陽光発電装置 |
| JP4916461B2 (ja) * | 2008-02-18 | 2012-04-11 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| KR102002858B1 (ko) * | 2012-08-10 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN103472646B (zh) * | 2013-08-30 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
-
1988
- 1988-07-28 JP JP18943488A patent/JP2661163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239030A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09236827A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| JP2711015B2 (ja) | マトリクス形表示装置 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JP2705766B2 (ja) | Ｔｆｔパネル | |
| JP3982730B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH0586870B2 (ja) | ||
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| CN101527283A (zh) | Tft阵列基板制造方法 | |
| JPS62192783A (ja) | 表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| KR100984354B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법 | |
| JPS63202720A (ja) | 液晶表示装置の製造方法 |