JPH0239030A - Ｔｆｔパネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＴＦＴパネルに関するものである。

〔従来の技術〕

アクティブマトリックス型の液晶表示素子に使用される
ＴＦＴパネルは、透明基板上に多数の透明画素電極を縦
横に配列するとともに、この基板面に各画素電極を駆動
する多数の薄膜トランジスタ（ＴＦＴ）を各画素電極に
それぞれ対応させて配列したもので、各薄膜トランジス
タのゲート電極およびドレイン電極はそれぞれ画素電極
間を通して配線したゲートラインおよびデータラインに
接続され、またソース電極は画素電極に接続されている
。

第１１図および第１２図は従来のＴＦＴパネルを示した
もので、図中１は透明基板（ガラス板）であり、この基
板１面には、薄膜トランジスタ形成部に対応させて金属
膜からなる遮光膜２が形成されている。３はこの遮光膜
２を形成した基板１面に形成された透明絶縁基膜である
。この絶縁基膜３の上には、薄膜トランジスタのソース
電極Ｓおよびドレイン電極りとデータラインＤＬが形成
されるとともに、このソース、ドレイン電極Ｓ。

Ｄ上に重ねて１−ａ−Ｓ１半導体層５が形成されている
。この半導体層５は、ソース、ドレイン電極Ｓ、Ｄの上
に形成したｎ”−ａ−３ｌ膜１４を介してソース、ドレ
イン電極Ｓ、Ｄに接続されている。また、上記絶縁基膜
３の上には、透明な画素電極６が形成されており、この
画素電極６は上記ソース電極Ｓに接続されている。７は
、絶縁基膜３の上に上記ソース、ドレイン電極Ｓ、Ｄと
半導体層５および画素電極６を覆って形成された透明な
ゲート絶縁膜であり、このゲート絶縁膜７の上には、上
記半導体層５と対向するゲート電極Ｇとこれにつながる
ゲートラインＧＬが形成されている。

このＴＦＴパネルは、次のようにして製造されている。

まず基板１面にＣ「等の金属を膜付けし、この金属膜を
パターニングして遮光膜２を形成した後、その上に絶縁
基膜３を形成する。次に、この絶縁基膜３の上に、Ｃ「
等の金属を膜付けし、この金属膜をパターニングして、
ソース電極Ｓおよびドレイン電極りとデータラインＤＬ
を形成する。次いでその上にｎ”−ａ−５ｔを膜付けし
、これをパターニングしてｎ”−ａ−５ｉ膜４を形成す
る。次にＩＴＯ等の透明導電材を膜付けし、この透明導
電膜をパターニングして、端部がソース電極Ｓ上に重な
った画素電極６を形成する。次に、１−ａ−Ｓｌを膜付
けし、これをパターニングして１−ａ−Ｓｉ半導体層５
を形成した後、その上にゲート絶縁膜７を形成する。こ
の後は、ゲート絶縁膜７の上にＡノ等の低抵抗金属を膜
付けし、この金属膜をパターニングしてゲート電極Ｇと
ゲートラインＧＬを形成し、ＴＦＴパネルを完成する。

〔発明が解決しようとする課題〕

しかしながら、上記従来のＴＦＴパネルは、薄膜トラン
ジスタのソース、ドレイン電極Ｓ、ＤとデータラインＤ
Ｌを絶縁基膜３の上に形成し、その上に形成したゲート
絶縁膜７の上にゲート電極ＧとゲートラインＧＬを形成
したものであるために、データラインＤＬとゲートライ
ンＧＬとの交差部においてこのデータラインＤＬとゲー
トラインＧＬとの間を絶縁しているのはゲート絶縁膜７
だけであり、そのために、データラインＤＬとゲートラ
インＧＬとの間の浮遊容量が大きくてこれが薄膜トラン
ジスタの動作に影響を及ぼすし、また、ゲート絶縁膜７
にクラックやピンホール等の欠陥が発生すると、データ
ラインＤＬとゲートラインＧＬとがその交差部において
短絡してしまうという問題をもっていた。なお、上記従
来のＴＦＴパネルにおいても、ゲート絶縁膜７の膜厚を
大きくすれば、データラインＤＬとゲートラインＧＬと
の間の浮遊容量を小さくするとともに、データラインＤ
ＬとゲートラインＧＬとの短絡の発生もある程度少なく
することができるが、このようにゲート絶縁膜７の膜厚
を大きくしたのでは、半導体層４とゲート電極Ｇとの間
隔が大きくなって、薄膜トランジスタの特性を低下させ
てしまうことになる。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ゲート絶縁膜の膜厚
を厚くすることなく、データラインとゲートラインとの
間の浮遊容量を小さくするとともに、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができるＴＦＴパネルを提供することにある。

〔課題を解決するための手段〕

本発明のＴＦＴパネルは、透明基板面に、薄膜トランジ
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものである。

〔作用〕

このＴＦＴパネルによれば、データラインとゲートライ
ンとの間に絶縁基膜とその上に形成されたゲート絶縁膜
とがあるために、この２層の絶縁膜によってデータライ
ンとゲートラインとの間隔を十分に確保することができ
、したがって薄膜トランジスタの特性に影響するゲート
絶縁膜の膜厚を厚くしなくても、データラインとゲート
ラインとの間の浮遊容量を小さくすることができるし、
また絶縁基膜とゲート絶縁膜との２層膜によってデータ
ラインとゲートラインとの間を確実に絶縁することがで
きるから、データラインとゲートラインとの短絡も確実
に防いで歩留りを向上させることができる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図〜第３図において、１１は透明基板（ガラス板）
であり、この基板１１面には、薄膜トランジスタ形成部
に対応する遮光膜２と、薄膜トランジスタのドレイン電
極を接続するデータラインＤＬとが形成されている。こ
の遮光膜２とデータラインＤＬは、同一の金属膜からな
っている。

１３は上記遮光膜２とデータラインＤＬとを形成した基
板１１面に形成された透明な絶縁基膜であり、この絶縁
基膜１３はその膜面が平坦な平坦化膜とされている。こ
の絶縁基膜１３の上には、薄膜トランジスタのソース電
極Ｓおよびドレイン電極りが形成されるとともに、この
ソース、ドレイン電極Ｓ、Ｄ上に重ねて１−ａ−Ｓｌ半
導体層１７が形成されている。この半導体層１７は、ソ
ース、ドレイン電極Ｓ、Ｄの上に形成したｎ÷−ａ−３
ｔ膜１６を介してソース、ドレイン電極Ｓ、Ｄに接続さ
れている。上記ソース電極Ｓとドレイン電極りは、いず
れも、ＩＴＯ等からなる透明導電膜１４の上に、ｎ”−
ａ−９ｔ膜１６とのオーミックコンタクトをとるための
金属膜１５を形成した２層膜とされており、このソース
。

ドレイン電極Ｓ、Ｄのオーミックコンタクト用金属膜１
５とその上のｎ”−ａ−３ｌ膜１６は、半導体層１７の
下のみに形成されている。また、ドレイン電極りの下層
の透明導電膜１４は、前記データラインＤＬ側に延長さ
れており、この部分はデータラインＤＬと接続されるリ
ード部Ｄａとされている。また、ソース電極Ｓの下層の
透明導電膜１４は、絶縁基膜１３上の画素電極形成領域
にわたって形成されており、この部分は、ソース電極Ｓ
と接続された透明画素電極１８とされている。

１９は、絶縁基膜１３の上に上記ソース、ドレイン電極
Ｓ、Ｄと半導体層１７および画素電極１８を覆って形成
された透明なゲート絶縁膜であり、このゲート絶縁［１
９の上には、上記半導体層１７と対向するゲート電極Ｇ
と、これにつながるゲートラインＧＬが形成されている
。また、上記ゲート絶縁膜１９とその下の絶縁基膜１３
には、ドレイン電極リード部Ｄａの端部とデータライン
ＤＬのドレイン電極接続部を露出させるコンタクト孔２
０が形成されており、ドレイン電極りのリード部Ｄａは
、このコンタクト孔２０においてコンタクトメタル２１
によりデータラインＤＬと接続されている。このコンタ
クトメタル２１は、ゲート電ｔｆｆＧおよびゲートライ
ンＧＬと同じ金属で形成されている。

第４図および第５図〜第１０図は上記ＴＦＴパネルの製
造方法を示したもので、このＴＦＴパネルは次のように
して製造される。

まず、基板１１面にＣｒ等の金属をスパッタリング法に
より２０００人の厚さに膜付けし、この金属膜をフォト
エツチング法でバターニングして第４図（ａ）および第
５図に示すように遮光＆！１２とデータラインＤＬを形
成する。次に、第４図（ｂ）および第６図に示すように
、遮光膜１２とデータラインＤＬを形成した基板１１上
に５ＯＧ（スピンオンガラス）等によって膜面を平坦化
した絶縁基膜１３（膜厚５０００人〜ｌｔｍ）を形成し
、この絶縁基膜３の上に、ＩＴＯ等の透明導電膜（膜厚
５００人）１４と、Ｃｒ等のオーミックコンタクト用金
属膜（膜厚２５０人）１５とをスパッタリング法により
順次膜付けするとともに、さらにその上に、ｎ”−ａ−
５ｉ膜（膜厚２５０人）１６をプラズマＣＶＤ法により
膜付けし、この３層の膜１４゜１５．１６を、フォ・ト
エッチング法により、ソース電極Ｓおよびこれと連続す
る画素電極１８と、ドレイン電極およびそのリード部Ｄ
ａの形状にパターニングする。次に、ｉ　ａ　　Ｓｌを
プラズマＣＶＤ法によって１０００人の厚さに膜付けし
、このｆ−ａ−５ｌ膜をフォトエツチング法でバターニ
ングして第４図（Ｃ）および第７図に示すように１−ａ
−５ｉ半導体層１７を形成する。次いで上記ｉ　−ａ　
−Ｓ　Ｉ膜のパターニングに使用したレジストマスク（
図示せず）をそのまま利用して、画素電極部とドレイン
電極リード部のｎ”−ａ−５１膜１６とオーミックコン
タクト用金属膜１５とをエツチング除去し、第４図（ｄ
）および第８図に示すように、透明導電膜１４のみから
なる画素電極１８とドレイン電極リード部Ｄａを形成す
る。次に、第４図（ｅ）および第９図に示すように、Ｓ
ＩＮ等をプラズマＣＶＤ法により３０００人の厚さに膜
付けして透明なゲート絶縁膜１９を形成し、このゲート
絶縁８１９とその下の絶縁基膜１３とに、ドレイン電極
リード部Ｄａの端部とデータラインＤＬのドレイン電極
接続部を露出させるコンタクト孔２０をフォトエツチン
グ法で形成する。このコンタクト孔２０のエツチングは
、ゲート絶縁膜１９および絶縁基膜１３とドレイン電極
リード部Ｄａとのエツチング選択比を高く選んで行なう
。このようなエツチング条件でコンタクト孔２０をエツ
チングすると、ゲート絶縁膜１９に形成されるコンタク
ト孔２０はドレイン電極リード部ＤａとデータラインＤ
Ｌとの両方にまたがる形状に形成され、絶縁基膜１３に
形成されるコンタクト孔２０は、ドレイン電極リード部
Ｄａがエツチングストッパとなるために、ドレイン電極
リード部Ｄａ部分を除いた形状に形成される。この後は
、ゲート絶縁膜１９の上にＡノ等の低抵抗金属をスパッ
タリング法により５０００人の厚さに膜付けし、上記コ
ンタクト孔２０内に堆積した金属膜（コンタクトメタル
２１）によりドレイン電極リード部Ｄａとデータライン
ＤＬとを導通接続するとともに、次いでこの金属膜をフ
ォトエツチング法によりバターニングして、ゲート電極
ＧおよびゲートラインＧＬと、これとは切離されたコン
タクトメタル２１を第４図＜ｆ）および第１０図に示す
ように形成し、ＴＦＴパネルを完成する。

しかして、上記ＴＦＴパネルにおいては、透明基板１１
面に、薄膜トランジスタ形成部に対応する遮光膜１２と
、薄膜トランジスタのドレイン電ｉＤを接続するデータ
ラインＤＬとを形成し、その上に形成した透明絶縁基膜
１３の上に、薄膜トランジスタのソース電極Ｓおよびド
レイン電極りと、このソース、ドレイン電極Ｓ、Ｄ上に
重なる半導体層１７と、上記ソース電極Ｓに接続された
画素電極１８とを形成するとともに、その上に透明なゲ
ート絶縁膜１９を形成して、このゲート絶縁膜１９上に
、薄膜トランジスタのゲート電極ＧとゲートラインＧＬ
を形成し、かつ上記ドレイン電極りは前記ゲート絶縁膜
１９と絶縁基膜１３に設けたコンタクト孔２０において
基板１１面のデータラインＤＬに接続しているから、デ
ータラインＤＬとゲートラインＧＬとの間の絶縁膜は、
絶縁基膜１３とその上に形成したゲート絶縁膜１９との
２層膜となり、したがって、この２層の絶縁膜によって
データラインＤＬとゲートラインＧＬとの間隔を十分に
確保することができる。したがってこのＴＦＴパネルに
よれば、薄膜トランジスタの特性に影響するゲート絶縁
膜１９の膜厚を厚くしなくても、データラインＤＬとゲ
ートラインＧＬとの間の浮遊容量を小さくすることがで
きるし、また絶縁基膜１３とゲート絶縁膜１つとの２層
膜によってデータラインＤＬとゲートラインＯＬとの間
を確実に絶縁することができるから、データラインＤＬ
とゲートラインＧＬとの短絡も確実に防いで歩留りを向
上させることができる。

なお、データラインＤＬとゲートラインＧＬとを短絡さ
せる原因と考えられる絶縁膜のクラックやピンホール等
の欠陥は、絶縁基膜１３にもゲート絶縁膜１９にも発生
するが、両方の膜の欠陥が同じ箇所に発生することはほ
とんどないがら、データラインＤＬとゲートラインＧＬ
との間の絶縁膜が上記２層膜であれば、データラインＤ
ＬとゲートラインＧＬとの短絡は確実に防止される。し
かも、上記ＴＦＴパネルにおいては、薄膜トランジスタ
のドレイン電極りとデータラインＤＬとを別に形成して
これをコンタクトメタル２１により接続しているから、
ドレイン電極りの膜厚に関係なくデータラインＤＬの膜
厚を選ぶことができ、したがってデータラインＤＬの膜
厚を厚くしてこのデータラインＤＬの抵抗値を下げるこ
とができる。

また、上記実施例では、遮光膜１２とデータラインＤＬ
とを同じ金属膜で形成するとともに、薄膜トランジスタ
のソース電極Ｓとドレイン電極りを透明導電膜１４の上
にオーミックコンタクト用金属膜１５を形成した２層膜
としてこのうち下層の透明導電膜１４を延長させて画素
電極１８とドレイン電極リード部Ｄａを形成し、さらに
ゲート電ｔＪｉｌ＋ＧおよびゲートラインＧＬとドレイ
ン電極接続用のコンタクトメタル２１とを同じ金属で形
成しているから、このＴＦＴパネルを製造するのに必要
なバターニング工程数は、前述した製造方法のように、
遮光膜１２およびデータラインＤＬのバターニングと、
透明導電膜１４とオーミックコンタクト用金属膜１５と
ｎ”−ｇ−３ｉ膜１６との３層膜のバターニングと、１
−ａ−５１半導体層１７のバターニングおよびこれと連
続して行なわれる画素電極１８およびドレイン電極リー
ド部Ｄａ上のオーミックコンタクト用金属膜１５とｎ”
−ａ−Ｓｌ膜１６のエツチング除去と、ゲート絶縁膜１
９と絶縁基膜１３へのコンタクト孔２０の形成と、ゲー
ト電極ＧおよびゲートラインＧＬとドレイン電極接続用
コンタクトメタル２１とのバターニングとの５回でよく
、したがって上記ＴＦＴパネルは少ないバターニング工
程数で容易に製造することができる。

なお、上記実施例では、薄膜トランジスタのソース電極
Ｓとドレイン電極りを、透明導電膜１４の上にオーミッ
クコンタクト用金属膜１５を形成した２層膜としている
が、このソース、ドレイン電極Ｓ、Ｄは、１層の金属膜
としてもよく、その場合は透明画素電極を別工程で絶縁
基膜１３上に形成してソース電極Ｓに接続すればよい。

〔発明の効果〕

本発明のＴＦＴパネルは、透明基板面に、薄膜トランジ
スタ形成部に対応する遮光膜と、薄膜トランジスタのド
レイン電極を接続するデータラインとを形成し、その上
に形成した透明絶縁基膜の上に、薄膜トランジスタのソ
ース電極およびドレイン電極と、このソース、ドレイン
電極上に重なる半導体層と、上記ソース電極に接続され
た画素電極とを形成するとともに、その上に透明なゲー
ト絶縁膜を形成して、このゲート絶縁膜上に、薄膜トラ
ンジスタのゲート電極とゲートラインを形成し、かつ上
記ドレイン電極は前記絶縁基膜に設けたコンタクト孔に
おいて前記データラインに接続したものであるから、デ
ータラインとゲートラインとの間隔を、絶縁基膜とその
上に形成されたゲート絶縁膜との２層の絶縁膜によって
十分に確保することができ、したがって薄膜トランジス
タの特性に影響するゲート絶縁膜の膜厚を厚くしなくて
も、データラインとゲートラインとの間の浮遊容量を小
さくすることができるし、また絶縁基膜とゲート絶縁膜
との２層膜によってデータラインとゲートラインとの間
を確実に絶縁することができるから、データラインとゲ
ートラインとの短絡も確実に防いで歩留りを向上させる
ことができる。

【図面の簡単な説明】

第１図〜第１０図は本発明の一実施例を示したもので、
第１図および第２図はＴＦＴパネルの一部分の縦断正面
図および平面図、第３図は第２図の■−■線に沿う断面
図、第４図はＴＦＴパネルの製造工程図、第５図は第４
図（ａ）の平面図、第６図は第４図（ｂ）の平面図、第
７図は第４図（Ｃ）の平面図、第８図は第４図（ｄ）の
平面図、第９図は第４図（ｅ）の平面図、第１０図は第
４図（ｆ）の平面図である。第１１図および第１２図は
従来のＴＦＴパネルの一部分の縦断正面図および平面図
である。 １１・・・基板、１２・・・遮光膜、ＤＬ・・・データ
ライン、１３・・・絶縁基膜、Ｓ・・・ソース電極、Ｄ
・・・ドレイン電極、Ｄａ・・・リード部、１４・・・
透明導電膜、１５・・・金属膜、１６・・・ｎ÷−ａ−
３ｔ膜、１７・・・１−ａ−Ｓ１半導体層、１８・・・
画素電極、１９・・・ゲート絶縁膜、２０・・・コンタ
クト孔、２１・・・コンタクトメタル、Ｇ・・・ゲート
電極、ＧＬ・・・ゲートライン。

Claims (1)

【特許請求の範囲】
1. 透明基板上に透明画素電極とこの画素電極を駆動する薄
   膜トランジスタとを形成したＴＦＴパネルにおいて、前
   記透明基板面に、薄膜トランジスタ形成部に対応する遮
   光膜と、薄膜トランジスタのドレイン電極を接続するデ
   ータラインとを形成し、その上に形成した透明絶縁基膜
   の上に、薄膜トランジスタのソース電極およびドレイン
   電極と、このソース、ドレイン電極上に重なる半導体層
   と、上記ソース電極に接続された画素電極とを形成する
   とともに、その上に透明なゲート絶縁膜を形成して、こ
   のゲート絶縁膜上に、薄膜トランジスタのゲート電極と
   ゲートラインを形成し、かつ上記ドレイン電極は前記絶
   縁基膜に設けたコンタクト孔において前記データライン
   に接続したことを特徴とするＴＦＴパネル。