JPH0338065A - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ

Info

Publication number
JPH0338065A
JPH0338065A JP1173783A JP17378389A JPH0338065A JP H0338065 A JPH0338065 A JP H0338065A JP 1173783 A JP1173783 A JP 1173783A JP 17378389 A JP17378389 A JP 17378389A JP H0338065 A JPH0338065 A JP H0338065A
Authority
JP
Japan
Prior art keywords
gate wiring
layer
metallic layer
wiring
lower gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1173783A
Other languages
English (en)
Other versions
JPH0828517B2 (ja
Inventor
Makoto Miyanochi
宮後　誠
Hiroshi Oka
岡　博史
Akihiko Imaya
今矢　明彦
Hiroaki Kato
博章 加藤
Takayoshi Nagayasu
孝好 永安
Toshihiko Hirobe
広部　俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1173783A priority Critical patent/JPH0828517B2/ja
Priority to US07/545,955 priority patent/US5036370A/en
Priority to EP90307305A priority patent/EP0407168B1/en
Priority to DE69028581T priority patent/DE69028581T2/de
Publication of JPH0338065A publication Critical patent/JPH0338065A/ja
Publication of JPH0828517B2 publication Critical patent/JPH0828517B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、大画面のアクティブマトリクス表示装置等に
用いられる薄膜トランジスタアレイに関する。
（従来の技術） 絶縁性基板上に薄膜トランジスタ（以下では「ＴＦＴＪ
と称する）アレイを形成し、ＴＰＴを介して絵素電極を
駆動するアクティブマトリクス方式は、液晶などを用い
た表示装置に用いられている。アクティブマトリクス方
式は、特に大型で高密度の表示を行う表示装置にしばし
ば用いられ、反射型及び透過型の何れの表示装置にも用
いることができるという利点を有している。
ＴＦＴアレイにはアモルファスシリコン（以下ではｒａ
−ＳＩＪと称する）、或いは多結晶シリコンが、半導体
材料として用いられる。第４図に従来のＴＦＴアレイの
部分平面図を示す。尚、第４図では重畳形成された膜、
電極等のハツチングを周囲のみに施し、内部にはハツチ
ングを施していない。第５図に第４図のｖ−ｖ線に沿っ
た断面図を示す。
このＴＰＴアレイは以下のようにして製造される。ガラ
ス基板２１上にスッパタリング法により、層厚３０００
〜４０００ÅのＴａ金属が堆積され、フォトリングラフ
ィ法及びエツチングにより、ゲート配線２３がパターン
形成される。ゲート配線２３は他の例えばリフトオフ等
の方法によっても形成され得る。ゲート電極２２はゲー
ト配線２３の一部として形成され、ゲート配線２３より
幅が大きくされている。ゲート電極２２及びゲート配線
２３の表面が陽極酸化され、ゲート絶縁膜として機能す
る陽極酸化膜２４が形成される。
更に基板２１の全面にプラズマＣＶＤ法により、層厚２
０００〜４０００λの窒化シリコン（以下ではｒｓｉＮ
ｘＪと称する）から成るゲート絶縁膜２５が形成される
。更に基板全面に、後に半導体層２６となるａ−３４（
１）層（層厚１５０〜１０００λ）、及び後に絶縁層２
７となる５ｉＮＸ層（層厚１００〜２０００λ）が順次
堆積される。
次に、上記Ｓ　Ｉ　Ｎｘ層が所定の形状にパターニング
され、ゲート電極２２の上方のみを残して絶縁層２７が
形成される。
絶縁層２７を覆って全面に、後にコンタクト層２８とな
るＰ（リン）をドープしたａ−８１（ｎｏ）層（層厚３
００〜２０００Ａ）が、プラズマＣＶＤ法により堆積さ
れる。次に、上述のａ−８ｌ（Ｉ）層及びａ−９ｌ（ｎ
”）層が所定の形状にパターニングされ、半導体層２６
及びコンタクト層２８が形成される。この時点ではコン
タクト層２８は、絶縁層２７上ではつながっている。
この基板の全面にＭｏ、ＴＩ、Ａ１等の金属が２０００
〜１００００Åの厚さに堆積され、この金属層がエツチ
ングによりパターニングされて、ソース電極２９、及び
ドレイン電極３１が形成される。このとき、絶縁層２７
上ではコンタクト層２８も同時にエツチング除去され、
ソース電極２９の下方の部分と、ドレイン電極３１の下
方の部分とに分割される。次に、スッパッタリングによ
り基板全面に、ＩＴＯ膜が堆積される。このＩＴＯ膜が
所定の形状にパターニングされ、絵素電極３２が形成さ
れる。
多数のこのようなＴＰＴが、ゲート配線２３上に形成さ
れ、ＴＦＴアレイが構成されている。ソース配線３０は
ゲート配線２３に直交して設けられ、ゲート配線２３の
方向に対して直角方向に並ぶそれぞれのＴＰＴのソー　
スミ極２９に接続されている。
このＴＦＴアレイを用いたアクティブマトリクス表示装
置では、走査信号がゲート配線２３に順次入力され、こ
れに対応するソース配線３ｏに画像信号が入力され、絵
素電極３２が駆動される。
ゲート配線２３及びソース配［３０の交点は、例えば４
８０Ｘ６４０の絵素を有する表示装置では、３０７２０
０にも達する。この多数の交点のうち、一箇所にでもゲ
ート配線２３及びソース配線３゜の間のリークが生じる
と、該リーク箇所を交点とする十字型のライン欠陥が生
じる。このようなライン欠陥は画像品位を著しく低下さ
せ、表示装置の歩留りを低下させる。
上述の表示装置では、ゲート配線２３及びソース配線３
０の間を確実に絶縁するため、陽極酸化膜２４の形成が
可能なＴａ金属がゲート配！ｌＩ２３に用いられている
。しかも、Ｔａ金属でゲート配線２３を形成すると、ゲ
ート配ｌ１２３の側面はなだらかな傾斜を持ったテーパ
状に形成される。そのため、ゲート配線２３上に交差す
るソース配線３０が段切れを起こし難いという利点があ
る。
（発明が解決しよ−うとする課題） ところが、Ｔａ金属は比抵抗が大きいため、長いゲート
配線２３を有する大型の精細な表示を行う表示装置では
、走査信号が減衰してしまう。そのため、ゲート配線２
３の走査信号の入力部の近くに接続される絵素では充分
な輝度が得られるが、該入力部から遠くに接続される絵
素では充分な輝度が得られなくなる。従って、同一のゲ
ート配線２３に接続された絵素の列に、走査信号の入力
部に近い方から遠い方にかけて、絵素の輝度傾斜が生じ
ることとなる。
このような欠点を解消するために、第６図に示すように
、ゲート配線及びゲート電極を２層構造とすることが考
えられる。第６図のゲート配！Ｉ２３は、ＡＩ、Ａｌ−
５ＩＳ　Ａｌ−３１−Ｃｕ等から成る比抵抗の小さい下
部ゲート配線３３と、Ｔａ金属から成る上部ゲート配線
３４とを有している。
このような構成によれば比抵抗の小さい下部ゲート配線
３３によって、上述の輝度傾斜の発生が防止される。
このような２層構造を有するゲート配線２３を用いて、
前述の交点に於けるリークを完全に防止するには、上部
ゲート配置ｉ３４は下部ゲート配線３３を完全に被覆し
て形成されることが必要である。なぜなら、Ｔａ金属の
上部ゲート配線３４をパターン形成する工程では、Ｔａ
のエツチング速度よりも上記Ａ１等のエツチング速度の
方が大きいからである。ところが、上述のＡＩ、Ａｌ−
３ｉ、Ａｌ−５ｉ−Ｃｕ等から戊る下部ゲート配線３３
の側面はなだらかな傾斜を持つように形成され得ない。
そのため、その上に形成される上部ゲート配線３４は段
切れを起こし易く、下部ゲート配線３３を完全に被覆す
ることが困難である。更に、下部ゲート配線３３を形成
した後のレジスト剥離工程に於いて、下部ゲート配線３
３にヒロック或いはボイドが発生し易い。このような下
部ゲート配線３３上に形成されるＴａ金属の上部ゲート
配線３４は下部ゲート配線３３を完全に被覆することが
できなくなる。そのため、ゲート絶縁膜２５が介在して
もゲート配線２３とソース配ｌｌ３０との間のリークが
発生するという新たな問題点が生じることとなる。
本発明は上述の問題点を解決するものであり、本発明の
目的は、陽極酸化膜を形成し得る、比抵抗の小さいゲー
ト配線を有する薄膜トランジスタアレイを提供すること
である。
（課題を解決するための手段） 本発明の薄膜トランジスタアレイは、絶縁性基板上にゲ
ート配線を有する薄膜トランジスタアレイであって、該
ゲート配線が、該絶縁性基板上の第１の金属層と、該第
１の金属層よりエツチング速度の大きい第２の金属層と
が順に積層された下部ゲート配線、及び該下部ゲート配
線を被覆する金属層の上部ゲート配線、を有しており、
そのことによって上記目的が達成される。
（作用） 本発明の薄膜トランジスタアレイでは、ゲート配線は、
絶縁性基板上の第１の金属層と、第１の金属層よりエツ
チング速度が大きい第２の金Ｆ！４層とが順に積層され
た下部ゲート配線、及び該下部ゲート配線を被覆する金
属の上部ゲート配線を有している。第１の金属層及び第
２の金属層を比抵抗の小さい金属で形成すれば、同一の
ゲート配線に接続された絵素電極によって表示される絵
素の、輝度傾斜の発生が防止される。
下部ゲート配線は、絶縁性基板上に第１の金属層と第２
の金属層とが順に積層された後、１つのマスクを用い１
回のエツチングによってパターン形成°され得る。第２
の金属層のエツチング速度は第１の金属層のそれよりも
大きいので、下部ゲート配線の断面は、基板側から上に
向かって次第に幅が小さくなったテーパ状となる。
このような下部ゲート配線上に形成される金属層の上部
ゲート配線は、下部ゲート配線を完全に被覆して形成さ
れ得る。また、上部ゲート配線の幅は、下部ゲート配線
の幅より大きくされる。そのため、上部ゲート配線をパ
ターン形成するエツチングの際に、下部ゲート配線がエ
ツチング液に晒されることはない。上部ゲート配線が形
成され、更に上部ゲート配線の表面に陽極酸化膜が形成
された後のゲート配線の側面もテーパ状なので、このゲ
ート配線に交差して設けられるソース配線に段切れが発
生することはない。
（実施例） 本発明を実施例について以下に説明する。第１図に本発
明の薄膜トランジスタアレイの一実施例の平面図を示す
。尚、第１図では重畳形成された膜、電極等のハツチン
グを周囲のみに施し、内部にはハツチングを施していな
い。第２図に第１図の■−■線に沿った断面図を示す。
第３Ａ図〜第３Ｆ図に第１図の薄膜トランジスタアレイ
の製造工程を示す。
本実施例を製造工程に従って説明する。ガラス基板ｌ上
にＡＩ金属層４ａ（層厚１０００Ａ）及びＭｏ金属層４
ｂ（層厚５００＾）をスッパタリング方により連続して
堆積した。このＭＯ金属層上に所定の形状のフォトレジ
スト膜からなるマスクを形成した。このマスクを用いて
エツチングを行い、第１図に示す形状の下部ゲート配線
１２及び下部ゲート電極４を形成した。下部ゲート電極
４は下部ゲート配線１２の一部として形成される。
下部ゲート配線１２及び下部ゲート電極４の幅は１５μ
ｍである。
次に、Ｔａ金属層（層厚ａｏｏｏλ）を全面に堆積し、
下部ゲート配線１２及び下部ゲート電極４よりも幅が１
μｍ以上大きい上部ゲート配線３及び上部ゲート電極５
を、エツチングによりパターン形成したく第３Ａ図〉。
上部ゲート電極５は上部ゲート配置１３の一部として形
成され、上部ゲート電極５の幅は上部ゲート配線３の幅
より大きくされている。本実施例では下部ゲート配線１
２及び上部ゲート配８！３によってゲート配置ｉ１６が
構成される。同様に、下部ゲート電極４及び上部ゲート
電極５によってゲート電極２が構成される。
上部ゲート電極５及び上部ゲート配線３の表面を陽極酸
化し、ゲート絶縁膜として機能するＴａ２ｏｓ膜から成
る陽極酸化膜６を形成した（第３Ｂ図）。Ｔａ２０６膜
は耐エツチング性に優れているので、後のエツチング工
程で下部ゲート配線１２及び下部ゲート電極４を保護す
る役割も果たすことができる。
更に基板ｌの全面にプラズマＣＶＤ法により、ＳムＮＸ
から成るゲート絶縁膜７（層厚４０００Å）を形成した
。次に、基板１の全面に、後に半導体層８となるａ−８
１（１）層（層厚３００大）、及び後に絶縁層９となる
５ＩＮｘ層（層厚２０００Ａ）を順次堆積させた。上記
Ｓ　Ｉ　ＮＸ層を所定の形状にパターニングし、ゲート
電極２の上方のみを残して絶縁層９を形成したく第３Ｃ
図）。
絶縁層９を覆って全面に、後にコンタクト層１０となる
Ｐ（リン〉をドープしたａ−３ｉ（ｎ”）層（層厚１０
００Å〉を、プラズマＣＶＤ法により堆積した。次に、
上述のａ−３ｊ（ｊ）層及びａ−３ｉ（ｎゝ〉層を所定
の形状にパターニングし、半導体層８及びコンタクト層
１０を形成したく第３Ｄ図）。コンタクト層ｌＯは半導
体層８と、ソース電極１１及びドレイン電極１３とのオ
ーミックコンタクトのために設けられる。この時点では
コンタクト層ｌＯは、絶縁層９上ではつながっている。
この基板の全面にＴ１金属層（層厚３０００Å〉を堆積
し、この金属層をエツチングによりパターニングして、
ソース電極１１．及びドレイン電極１３を形成した。こ
の時、絶縁層９上ではコンタクト層１０も同時にエツチ
ング除去され、ソース電極１１の下方の部分と、ドレイ
ン電極１３の下方の部分とに分割される（第３Ｅ図）。
また、ソース配＄９１２もこの時Ｉこ同時に形成される
。従って、ソース配線１２はゲート絶縁膜７及び陽極酸
化膜６を介して、ゲート配線１６と交差することになる
。このようにして、本実施例の薄膜トランジスタアレイ
が作製される。
次に、スフバッタリングにより基板ｌの全面に、ＩＴＯ
膜を堆積させた。このＩＴＯ膜が所定の形状にパターニ
ングされ、絵素電極１４が形成されて（第３Ｆ図〉、ア
クティブマトリクス基板が作製される。
本実施例の薄膜トランジスタアレイでは、ゲート配線１
６は、ＡＩＩ属層４ａ及びＭｏ金属層４ｂが順に積層さ
れた下部ゲート配線１２と、該下部ゲート配線１２を被
覆するＴａ金属の上部ゲート配線３とを有している。Ａ
ＩＩ属層４ａ及びＭｏ金属層４ｂを有するゲート配線１
６は比抵抗が小さいので、同一のゲート配線１６上に接
続された絵素電極１４によって表示される絵素の、輝度
傾斜の発生が防止される。
下部ゲート配線１２は、ＡＩＩ属層４ａ上にＭｏ金属層
４ｂが積層された構成を有しているので、ＡＩＩ属層４
ａにヒロック或いはボイドが発生しない。また、Ｍｏ金
属層４ｂはＡＩＩ属層４ａよりもエツチング速度が大き
いので、下層ゲート配線１２の断面は基板ｌ側から徐々
に幅が小さくなったテーパ状となる。
上部ゲート配線３は下部ゲート配線１２よりも幅が大き
いので、テーパ状の下部ゲート配線１２を完全に被覆し
て形成される。そのため、下部ゲート配線１２は後のエ
ツチング工程でエツチング液に晒されることがない。上
部ゲート配線３が形成され、更に上部ゲート配線３の表
面に陽極酸化膜６が形成された後のゲート配線１６の側
面はテーパ状なので、このゲート配線１６に交差して設
けられるソース配４９１５に、段切れが発生することは
ない。
本実施例ではゲート配線１６と同様になだらかな側面及
び上面を有するゲート電極２に、ゲート絶縁膜を介して
ＴＰＴの半導体層８が形成される。
そのため、半導体層８にも段切れ等の発生がなく、半導
体層８を薄く形成しても本来の機能を発揮することがで
きる。半導体層８を薄く形成することができれば、ゲー
トオフ時の半導体層８の抵抗を大きくすることができる
。ゲートオフ抵抗が大きいと、ゲート配線１６に走査信
号が入力された後、次の走査信号が入力されるまでの間
、絵素電極１４の電位を高いレベルで維持することがで
きる。
（発明の効果） 本発明によれば、陽極酸化膜を形成し得る、比抵抗の小
さいゲート配線を有する薄膜トランジスタアレイが提供
される。本発明の薄膜トランジスタアレイを大型の表示
装置に用いれば、画像品位が向上し、表示装置の歩留り
が向上する。従って、本発明は表示装置のコスト低減に
寄与するものである。
４　　　　　の　　　な！　ａ 第１図は本発明の薄膜トランジスタアレイの一実施例の
平面図、第２図は第１図の■−■線に沿った断面図、第
３Ａ図〜第３Ｆ図は第１図の薄膜トランジスタアレイの
製造工程を示す図、第４図は従来の薄膜トランジスタア
レイの平面図、第５図は第４図のＶ−Ｖ線に沿った断面
図、第６図はゲート配線の改良例を示す断面図である。
ｌ・・・ガラス基板、２・・・ゲート電極、３・・・上
部ゲート配線、４・・・下部ゲート電極、４ａ・・・Ａ
Ｉ金属層、４ｂ・・・Ｍｏ金属層、５・・・上部ゲート
電極、６・・・陽極酸化膜、７・・・ゲート絶縁膜、８
・・・半導体層、９・・・絶縁層、１０・・・コンタク
ト層、１１・・・ソース電極、１２・・・下部ゲート配
線、１３・・・ドレイン電極、１４・・・絵素電極、１
５・・・ソース配線、１６・・・ゲート配線。
以上

Claims (1)

  1. 【特許請求の範囲】 １、絶縁性基板上にゲート配線を有する薄膜トランジス
    タアレイであって、 該ゲート配線が、該絶縁性基板上の第１の金属層と、該
    第１の金属層よりエッチング速度の大きい第２の金属層
    とが順に積層された下部ゲート配線、及び該下部ゲート
    配線を被覆する金属層の上部ゲート配線、を有する薄膜
    トランジスタアレイ。
JP1173783A 1989-07-04 1989-07-04 薄膜トランジスタアレイ Expired - Lifetime JPH0828517B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1173783A JPH0828517B2 (ja) 1989-07-04 1989-07-04 薄膜トランジスタアレイ
US07/545,955 US5036370A (en) 1989-07-04 1990-07-02 Thin film semiconductor array device
EP90307305A EP0407168B1 (en) 1989-07-04 1990-07-04 A thin film semiconductor array device
DE69028581T DE69028581T2 (de) 1989-07-04 1990-07-04 Dünnschicht-Halbleiter-Matrixbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173783A JPH0828517B2 (ja) 1989-07-04 1989-07-04 薄膜トランジスタアレイ

Publications (2)

Publication Number Publication Date
JPH0338065A true JPH0338065A (ja) 1991-02-19
JPH0828517B2 JPH0828517B2 (ja) 1996-03-21

Family

ID=15967072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173783A Expired - Lifetime JPH0828517B2 (ja) 1989-07-04 1989-07-04 薄膜トランジスタアレイ

Country Status (4)

Country Link
US (1) US5036370A (ja)
EP (1) EP0407168B1 (ja)
JP (1) JPH0828517B2 (ja)
DE (1) DE69028581T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179878A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8399313B2 (en) 2004-11-26 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having first conductive layer including aluminum

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225364A (en) * 1989-06-26 1993-07-06 Oki Electric Industry Co., Ltd. Method of fabricating a thin-film transistor matrix for an active matrix display panel
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5153142A (en) * 1990-09-04 1992-10-06 Industrial Technology Research Institute Method for fabricating an indium tin oxide electrode for a thin film transistor
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
EP0545327A1 (en) * 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array for use in a liquid crystal display
KR950010661B1 (ko) * 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
JP3002064B2 (ja) * 1992-11-12 2000-01-24 松下電器産業株式会社 薄膜トランジスタ
TW384515B (en) * 1993-07-14 2000-03-11 Frontec Inc Electronic device and its manufacturing method
US5600153A (en) * 1994-10-07 1997-02-04 Micron Technology, Inc. Conductive polysilicon lines and thin film transistors
US6744091B1 (en) * 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5804838A (en) * 1995-05-26 1998-09-08 Micron Technology, Inc. Thin film transistors
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH1022508A (ja) * 1996-07-04 1998-01-23 Sharp Corp 薄膜トランジスタの製造方法
US6284576B1 (en) 1996-07-04 2001-09-04 Sharp Kabushiki Kaisha Manufacturing method of a thin-film transistor of a reverse staggered type
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
US6204521B1 (en) 1998-08-28 2001-03-20 Micron Technology, Inc. Thin film transistors
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP3654490B2 (ja) 1998-12-25 2005-06-02 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタマトリクスとその製造方法
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP4190118B2 (ja) 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172370A (ja) * 1984-09-21 1986-08-04 Fujitsu Ltd シリコン薄膜トランジスタマトリツクス及びその製造方法
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
JPS63218926A (ja) * 1987-03-06 1988-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ及びその製造方法
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179878A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8399313B2 (en) 2004-11-26 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having first conductive layer including aluminum

Also Published As

Publication number Publication date
EP0407168B1 (en) 1996-09-18
US5036370A (en) 1991-07-30
EP0407168A3 (en) 1992-07-01
DE69028581D1 (de) 1996-10-24
JPH0828517B2 (ja) 1996-03-21
DE69028581T2 (de) 1997-03-13
EP0407168A2 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
JPH0338065A (ja) 薄膜トランジスタアレイ
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JPH061314B2 (ja) 薄膜トランジスタアレイ
JP4166300B2 (ja) 液晶表示装置の製造方法
CN101710579A (zh) 薄膜晶体管阵列基板制造方法
JP2002182239A (ja) 反射型平面表示装置用アレイ基板
JPH0385530A (ja) アクティブマトリクス表示装置
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
JPH11326941A (ja) アクティブマトリクス表示装置
JPH0239030A (ja) Ｔｆｔパネル
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH03105325A (ja) アクティブマトリクス表示装置
JPH06132536A (ja) 薄膜トランジスタ
JP2568654B2 (ja) アクティブマトリクス基板
JPH0618922A (ja) 液晶表示装置
JPH03145627A (ja) 薄膜トランジスタアレイ
JP2000187241A (ja) 液晶表示装置及びその製造方法
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP2552365B2 (ja) アクティブマトリクス表示装置
JPH0627981B2 (ja) アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法
JPS63202720A (ja) 液晶表示装置の製造方法
KR100621858B1 (ko) 액정표시소자의 제조방법
JP2629743B2 (ja) 薄膜トランジスタの製造方法
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14