JP2568654B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2568654B2 JP2568654B2 JP29332188A JP29332188A JP2568654B2 JP 2568654 B2 JP2568654 B2 JP 2568654B2 JP 29332188 A JP29332188 A JP 29332188A JP 29332188 A JP29332188 A JP 29332188A JP 2568654 B2 JP2568654 B2 JP 2568654B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal wiring
- metal
- disconnection prevention
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は液晶,EL発光体，プラズマ等の表示媒体と組
合せてアクティブマトリクス型の表示装置を構成するた
めの，薄膜トランジスタ（以下では「TFT」と称する）
等のスイッチング素子を備えたアクティブマトリクス基
板に関する。
合せてアクティブマトリクス型の表示装置を構成するた
めの，薄膜トランジスタ（以下では「TFT」と称する）
等のスイッチング素子を備えたアクティブマトリクス基
板に関する。
（従来の技術） 第５図はマトリクス型液晶表示装置を構成するための
従来のアクティブマトリクス基板の一例を示す図であ
り，第６図は第５図のVI−VI線に沿った断面図である。
透明絶縁性基板１上に絵素電極11がマトリクス状に配さ
れ，各絵素電極11にはスイッチング素子としてTFT13が
備えられている。TFT13には走査線として作用するゲー
トバスライン2,及び信号線として作用するソースバスラ
イン３が接続されている。ゲートバスライン（ゲート電
極）２は絶縁性基板１の全面にスパッタリングにより，
例えばTa等の金属膜が2000〜3000Åの厚さで形成され，
フォトリソグラフ法等によってパターン形成される。そ
の上に窒化シリコン膜（以下ではSiNxと称す）により，
全面にゲート絶縁膜４が形成される。ソースバスライン
３はゲート絶縁膜４上にスパッタリング，あるいは電子
ビーム蒸着により,TiやMo等の金属膜か2000〜3000Åの
厚さで形成された後，フォトリソグラフ法等によってパ
ターン形成される。
従来のアクティブマトリクス基板の一例を示す図であ
り，第６図は第５図のVI−VI線に沿った断面図である。
透明絶縁性基板１上に絵素電極11がマトリクス状に配さ
れ，各絵素電極11にはスイッチング素子としてTFT13が
備えられている。TFT13には走査線として作用するゲー
トバスライン2,及び信号線として作用するソースバスラ
イン３が接続されている。ゲートバスライン（ゲート電
極）２は絶縁性基板１の全面にスパッタリングにより，
例えばTa等の金属膜が2000〜3000Åの厚さで形成され，
フォトリソグラフ法等によってパターン形成される。そ
の上に窒化シリコン膜（以下ではSiNxと称す）により，
全面にゲート絶縁膜４が形成される。ソースバスライン
３はゲート絶縁膜４上にスパッタリング，あるいは電子
ビーム蒸着により,TiやMo等の金属膜か2000〜3000Åの
厚さで形成された後，フォトリソグラフ法等によってパ
ターン形成される。
精細な画像を要求されるマトリクス表示装置において
は，絵素は微小化され，絵素数は膨大な数となってい
る。そのため，各バスラインも微細化され，フォトエッ
チング等で形成される際には，フォトレジストのわずか
な欠陥が断線不良の発生につながる。従来よりこの断線
不良を防ぐために，ソースバスライン３の上に接してさ
らに断線を防止するための断線防止配線を3aを形成する
ことが行われている。
は，絵素は微小化され，絵素数は膨大な数となってい
る。そのため，各バスラインも微細化され，フォトエッ
チング等で形成される際には，フォトレジストのわずか
な欠陥が断線不良の発生につながる。従来よりこの断線
不良を防ぐために，ソースバスライン３の上に接してさ
らに断線を防止するための断線防止配線を3aを形成する
ことが行われている。
（発明が解決しようとする課題） 断線防止配線3aは通常次の２つの方法のいずれかによ
って形成される。
って形成される。
別の金属膜を形成する。
絵素電極形成時に，絵素電極と同じ材質で形成する。
の方法は，断線防止配線を形成するための膜形成及
びパターン形成の工程が別に増えるので好ましくない。
の方法によれば工程数は増加しない。工程数の点から
はの方法は有利であるが，以下に示すように他の問題
点が生ずる。の場合には断線防止配線3aが絵素電極11
の形成時に同時に形成されないので一回パターニングで
絵素電極材料が除去される部分の幅はａ＋ｃ＋ｄであ
り，比較的広い。ここでａはソースバスライン３の幅,a
及びｄはソースバスライン３（断線防止配線3a）と隣接
する絵素電極11,11との距離である。ところが，の場
合には断線防止配線3aが絵素電極11の形成時と同時に形
成されるので一回のパターニングで電極材料が除去され
る部分の幅は,c及びｄであり，狭くなる。そのため，パ
ターニングの解像度によっては，電極材料の充分な除去
が行われず絵素電極11と断線防止配線3aとの間の電荷の
リークが発生する。このリークを防止するためには,c及
びｄの幅を十分広くする必要がある。しかし,c及びｄを
大きく設定すれば，基板全体の面積に対する絵素電極の
面積の比率，すなわち開口率が小さくなり，表示画面全
体が暗くなるという問題が生ずる。
びパターン形成の工程が別に増えるので好ましくない。
の方法によれば工程数は増加しない。工程数の点から
はの方法は有利であるが，以下に示すように他の問題
点が生ずる。の場合には断線防止配線3aが絵素電極11
の形成時に同時に形成されないので一回パターニングで
絵素電極材料が除去される部分の幅はａ＋ｃ＋ｄであ
り，比較的広い。ここでａはソースバスライン３の幅,a
及びｄはソースバスライン３（断線防止配線3a）と隣接
する絵素電極11,11との距離である。ところが，の場
合には断線防止配線3aが絵素電極11の形成時と同時に形
成されるので一回のパターニングで電極材料が除去され
る部分の幅は,c及びｄであり，狭くなる。そのため，パ
ターニングの解像度によっては，電極材料の充分な除去
が行われず絵素電極11と断線防止配線3aとの間の電荷の
リークが発生する。このリークを防止するためには,c及
びｄの幅を十分広くする必要がある。しかし,c及びｄを
大きく設定すれば，基板全体の面積に対する絵素電極の
面積の比率，すなわち開口率が小さくなり，表示画面全
体が暗くなるという問題が生ずる。
このような問題点に鑑み，本発明の目的はソースバス
配線の断線を防止するための断線防止配線を，工程数を
あまり増加させることなく形成し，しかも絵素電極と断
線防止配線との間の電荷のリークの発生が少なく，開口
率を低下させることのない断線防止配線を備えたアクテ
ィブマトリクス基板を提供することである。
配線の断線を防止するための断線防止配線を，工程数を
あまり増加させることなく形成し，しかも絵素電極と断
線防止配線との間の電荷のリークの発生が少なく，開口
率を低下させることのない断線防止配線を備えたアクテ
ィブマトリクス基板を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス基板は，横方向に複数
本配列された第１金属配線と，該第１金属配線の上方レ
ベルに該第１の金属配線と交差する交差領域で絶縁膜を
介して縦方向に複数本配列された第２の金属配線と，前
記交差領域の各々に対応して形成され，前記第１の金属
配線及び前記第２の金属配線に電気的に接続されたスイ
ッチング素子と，前記第１の金属配線と前記第２の金属
配線とで囲まれた領域にそれぞれ配置され，前記スイッ
チング素子と電気的に接続された絵素電極とを具備して
なるアクティブマトリクス基板において，前記第１の金
属配線の配列間に位置する前記第２の金属配線には，下
方に前記第２の金属配線に沿って敷設された第１の断線
防止配線が接合されて前記第２の金属配線に対する台座
構造が形成され，前記交差領域付近に位置する前記第２
の金属配線には，前記第１の断線防止配線とは分断さ
れ，かつ、前記第１の断線防止配線とは逆の上方に，透
明導電膜からなる第２の断線防止配線が接合され，前記
第１の断線防止配線は前記第１の金属配線と同材質で，
前記第２の断線防止配線は前記絵素電極と同材質で，そ
れぞれ構成されており，そのことにより上記目的が達成
される。
本配列された第１金属配線と，該第１金属配線の上方レ
ベルに該第１の金属配線と交差する交差領域で絶縁膜を
介して縦方向に複数本配列された第２の金属配線と，前
記交差領域の各々に対応して形成され，前記第１の金属
配線及び前記第２の金属配線に電気的に接続されたスイ
ッチング素子と，前記第１の金属配線と前記第２の金属
配線とで囲まれた領域にそれぞれ配置され，前記スイッ
チング素子と電気的に接続された絵素電極とを具備して
なるアクティブマトリクス基板において，前記第１の金
属配線の配列間に位置する前記第２の金属配線には，下
方に前記第２の金属配線に沿って敷設された第１の断線
防止配線が接合されて前記第２の金属配線に対する台座
構造が形成され，前記交差領域付近に位置する前記第２
の金属配線には，前記第１の断線防止配線とは分断さ
れ，かつ、前記第１の断線防止配線とは逆の上方に，透
明導電膜からなる第２の断線防止配線が接合され，前記
第１の断線防止配線は前記第１の金属配線と同材質で，
前記第２の断線防止配線は前記絵素電極と同材質で，そ
れぞれ構成されており，そのことにより上記目的が達成
される。
（実施例） 本発明を実施例について以下に説明する。
第１図は本発明のアクティブマトリクス基板の一実施
例を表す平面図である。
例を表す平面図である。
第２図から第４図はそれぞれ第１図のII−II線,III−
III線,IV−IV線に沿った断面図である。以下製造工程に
従って本実施例を説明する。透明絶縁性基板１上に，ス
パッタリングにより,Ta等の金属薄膜が2000〜3000Åの
厚さで形成され，フォトリソグラフ法により，ゲートバ
スライン（ゲート電極）２及び断線防止配線3bがパター
ン形成される。断線防止配線3bは，ゲートバスライン２
に直角に配され，ゲートバスラインに接しないように断
続して形成される。次にプラズマCVD（Chemical Vapor
Deposition）法により,SiNxの絶縁膜が2000〜4000Åの
厚さで全面に堆積され，引続いてアモルファスシリコン
（以下では「ａ−Si」と称す）の半導体膜が約300Åの
厚さで堆積される。さらにSiNxの絶縁膜が約2000Åの厚
さで堆積される。これら３つの膜はそれぞれフォトリソ
グラフ法により，パターニングされて，ゲート絶縁膜4,
a−Si半導体膜5,絶縁膜６として形成される。断線防止
配線3bの上ではこれら３つの膜はすべて除去されている
（第２図及び第３図）。次にプラズマCVDにより,n+−ａ
−Si半導体膜が形成され，パターニングによってソース
及びドレインのコンタクト用の半導体膜７が形成され
る。次にスパッタリング又は電子ビーム蒸着により,Ti,
Mo等の金属膜が2000〜3000Åの厚さで形成され，パター
ニングによって，ソース電極8,ソースバスライン3,及び
ドレイン電極が形成される。このとき，ソースバスライ
ン３は，ゲートバスライン２に直交して断線防止配線3b
に重なるように配され，断線防止配線3bの上では直接断
線防止配線3bに接して形成される。この場合，断線防止
配線3bはソースバスライン３を下から持ち上げ，上方レ
ベルへ配置されるように支える台座構造として機能する
（第２図及び第３図）。
III線,IV−IV線に沿った断面図である。以下製造工程に
従って本実施例を説明する。透明絶縁性基板１上に，ス
パッタリングにより,Ta等の金属薄膜が2000〜3000Åの
厚さで形成され，フォトリソグラフ法により，ゲートバ
スライン（ゲート電極）２及び断線防止配線3bがパター
ン形成される。断線防止配線3bは，ゲートバスライン２
に直角に配され，ゲートバスラインに接しないように断
続して形成される。次にプラズマCVD（Chemical Vapor
Deposition）法により,SiNxの絶縁膜が2000〜4000Åの
厚さで全面に堆積され，引続いてアモルファスシリコン
（以下では「ａ−Si」と称す）の半導体膜が約300Åの
厚さで堆積される。さらにSiNxの絶縁膜が約2000Åの厚
さで堆積される。これら３つの膜はそれぞれフォトリソ
グラフ法により，パターニングされて，ゲート絶縁膜4,
a−Si半導体膜5,絶縁膜６として形成される。断線防止
配線3bの上ではこれら３つの膜はすべて除去されている
（第２図及び第３図）。次にプラズマCVDにより,n+−ａ
−Si半導体膜が形成され，パターニングによってソース
及びドレインのコンタクト用の半導体膜７が形成され
る。次にスパッタリング又は電子ビーム蒸着により,Ti,
Mo等の金属膜が2000〜3000Åの厚さで形成され，パター
ニングによって，ソース電極8,ソースバスライン3,及び
ドレイン電極が形成される。このとき，ソースバスライ
ン３は，ゲートバスライン２に直交して断線防止配線3b
に重なるように配され，断線防止配線3bの上では直接断
線防止配線3bに接して形成される。この場合，断線防止
配線3bはソースバスライン３を下から持ち上げ，上方レ
ベルへ配置されるように支える台座構造として機能する
（第２図及び第３図）。
次にスパッタリング又は，電子ビーム蒸着により，酸
化インジウムを主成分とする透明導電膜が約1000Åの厚
さで形成され，パターニングによって絵素電極11,第２
ドレイン電極14,第２ソース電極10,及び断線防止配線3a
が形成される。断線防止配線3aはソースバスライン３に
重ねて形成されるが，ソースバスライン３の下層に断線
防止配線3bが存在しない領域，すなわちゲートバスライ
ン２と交差する領域にのみ形成される。また，本実施例
ではソースバスライン３からソース電極８へ向かう支線
上にも断線防止配線が形成され，第２ソース電極10へ延
びている。
化インジウムを主成分とする透明導電膜が約1000Åの厚
さで形成され，パターニングによって絵素電極11,第２
ドレイン電極14,第２ソース電極10,及び断線防止配線3a
が形成される。断線防止配線3aはソースバスライン３に
重ねて形成されるが，ソースバスライン３の下層に断線
防止配線3bが存在しない領域，すなわちゲートバスライ
ン２と交差する領域にのみ形成される。また，本実施例
ではソースバスライン３からソース電極８へ向かう支線
上にも断線防止配線が形成され，第２ソース電極10へ延
びている。
最後にSiNx保護膜12が約3000Åの厚さで形成される。
（発明の効果） 本発明のアクティブマトリクス基板は，第１の金属配
線の配列間に位置する第２の金属配線が，第１の金属配
線との交差領域付近とそれ以外の領域とで上方側と下方
側の異なる位置に異なる形態の断線防止配線をそれぞれ
接合した構成をとるので，第２の金属配線の全線が冗長
構造になる。従って，第２の金属配線の断線防止効果を
格段に向上できるので，アクティブマトリクス基板の歩
留りを向上でき，更には，アクティブマトリクス表示装
置の信頼性を大きく向上できる，といった効果を奏す
る。
線の配列間に位置する第２の金属配線が，第１の金属配
線との交差領域付近とそれ以外の領域とで上方側と下方
側の異なる位置に異なる形態の断線防止配線をそれぞれ
接合した構成をとるので，第２の金属配線の全線が冗長
構造になる。従って，第２の金属配線の断線防止効果を
格段に向上できるので，アクティブマトリクス基板の歩
留りを向上でき，更には，アクティブマトリクス表示装
置の信頼性を大きく向上できる，といった効果を奏す
る。
加えて，第１の金属配線の配列間に位置する前記第２
の金属配線には，下方に第２の金属配線に沿って敷設さ
れた第１の断線防止配線が接合され，第２の金属配線に
対する台座構造が形成されるので，交差領域で上方に位
置する第２の金属配線に生じる段差を軽減できる。従っ
て，その分，第２の金属配線の膜厚を均一化できるの
で，膜切れに起因する断線の発生を抑制できる，といっ
た効果を奏する。
の金属配線には，下方に第２の金属配線に沿って敷設さ
れた第１の断線防止配線が接合され，第２の金属配線に
対する台座構造が形成されるので，交差領域で上方に位
置する第２の金属配線に生じる段差を軽減できる。従っ
て，その分，第２の金属配線の膜厚を均一化できるの
で，膜切れに起因する断線の発生を抑制できる，といっ
た効果を奏する。
更には，第１の断線防止配線が第１の金属配線と同材
質であり，かつ第２の断線防止配線が絵素電極と同材質
であるので，第１の断線防止配線，第２の断線防止配線
を，それぞれ第１の金属配線，絵素電極と同一の製造プ
ロセスで作製することができる。従って，工程数の増加
を伴うことなく，断線防止効果を享受できるアクティブ
マトリクス基板を製造できるので，この点においても，
アクティブマトリクス基板の歩留りの向上およびコスト
ダウンが可能になる，といった効果を奏する。
質であり，かつ第２の断線防止配線が絵素電極と同材質
であるので，第１の断線防止配線，第２の断線防止配線
を，それぞれ第１の金属配線，絵素電極と同一の製造プ
ロセスで作製することができる。従って，工程数の増加
を伴うことなく，断線防止効果を享受できるアクティブ
マトリクス基板を製造できるので，この点においても，
アクティブマトリクス基板の歩留りの向上およびコスト
ダウンが可能になる，といった効果を奏する。
更には，開口率を低下させることなく，断線防止配線
と絵素電極との間の電荷リークの発生を抑制できる，と
いった効果を奏する。従って，表示品位が優れたアクテ
ィブマトリクス表示装置の実現に大いに寄与できる。第
２の断線防止配線は第２の金属配線の上方に位置する構
成であるため、第２の金属配線の段差の小さい側に第２
の断線防止配線が設けられ、これにより第２の断線防止
配線が段差により断線するのを抑制できる。
と絵素電極との間の電荷リークの発生を抑制できる，と
いった効果を奏する。従って，表示品位が優れたアクテ
ィブマトリクス表示装置の実現に大いに寄与できる。第
２の断線防止配線は第２の金属配線の上方に位置する構
成であるため、第２の金属配線の段差の小さい側に第２
の断線防止配線が設けられ、これにより第２の断線防止
配線が段差により断線するのを抑制できる。
第１図は本発明のアクティブマトリクス基板の一例の平
面図，第２図〜第４図はそれぞれ第１図のII−II線,III
−III線,IV−IV線に沿った断面図，第５図は従来のアク
ティブマトリクス基板の一例の平面図，第６図は第５図
のVI−VI線に沿った断面図である。 １……絶縁性基板,2……ゲートバスライン（ゲート電
極）,3……ソースバスライン,3a,3b……断線防止配線,4
……ゲート絶縁膜,5……ａ−Si半導体膜,6……絶縁膜,7
……n+−ａ−Siコンタクト膜,8……ソース電極,9……ド
レイン電極,10……ソース電極,11……絵素電極,12……
保護膜,13……TFT,14……ドレイン電極
面図，第２図〜第４図はそれぞれ第１図のII−II線,III
−III線,IV−IV線に沿った断面図，第５図は従来のアク
ティブマトリクス基板の一例の平面図，第６図は第５図
のVI−VI線に沿った断面図である。 １……絶縁性基板,2……ゲートバスライン（ゲート電
極）,3……ソースバスライン,3a,3b……断線防止配線,4
……ゲート絶縁膜,5……ａ−Si半導体膜,6……絶縁膜,7
……n+−ａ−Siコンタクト膜,8……ソース電極,9……ド
レイン電極,10……ソース電極,11……絵素電極,12……
保護膜,13……TFT,14……ドレイン電極
Claims (2)
- 【請求項１】横方向に複数本配列された第１の金属配線
と， 該第１の金属配線の上方レベルに該第１の金属配線と交
差する交差領域で絶縁膜を介して縦方向に複数本配列さ
れた第２の金属配線と， 前記交差領域の各々に対応して形成され，前記第１の金
属配線及び前記第２の金属配線に電気的に接続されたス
イッチング素子と， 前記第１の金属配線と前記第２の金属配線で囲まれた領
域にそれぞれ配置され，前記スイッチング素子と電気的
に接続された絵素電極と を具備してなるアクティブマトリクス基板において， 前記第１の金属配線の配列間に位置する前記第２の金属
配線には，下方に前記第２の金属配線に沿って敷設され
た第１の断線防止配線が接合されて前記第２の金属配線
に対する台座構造が形成され， 前記交差領域付近に位置する前記第２の金属配線には，
前記第１の断線防止配線とは分断され，かつ，前記第１
の断線防止配線とは逆の上方に，透明導電膜からなる第
２の断線防止配線が接合され， 前記第１の断線防止配線は前記第１の金属配線と同材質
で，前記第２の断線防止配線は前記絵素電極と同材質
で，それぞれ構成されていることを特徴とするアクティ
ブマトリクス基板。 - 【請求項２】前記第２の断線防止配線は，前記第２の金
属配線より前記スイッチング素子へ分岐された支線に沿
ってスイッチング素子の領域迄延伸されている請求項１
記載のアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332188A JP2568654B2 (ja) | 1988-11-18 | 1988-11-18 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29332188A JP2568654B2 (ja) | 1988-11-18 | 1988-11-18 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137825A JPH02137825A (ja) | 1990-05-28 |
| JP2568654B2 true JP2568654B2 (ja) | 1997-01-08 |
Family
ID=17793318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29332188A Expired - Lifetime JP2568654B2 (ja) | 1988-11-18 | 1988-11-18 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568654B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702688B (zh) | 2009-10-21 | 2020-09-08 | 株式会社半导体能源研究所 | 液晶显示器件及包括该液晶显示器件的电子设备 |
| KR101950364B1 (ko) | 2010-02-26 | 2019-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140926U (ja) * | 1984-02-24 | 1985-09-18 | 三洋電機株式会社 | 表示装置 |
| JPS60189080U (ja) * | 1984-05-28 | 1985-12-14 | カシオ計算機株式会社 | 液晶表示装置 |
| JPS6375782A (ja) * | 1986-09-18 | 1988-04-06 | 富士通株式会社 | アクテイブマトリツクス型表示パネル |
| JPS63216091A (ja) * | 1987-03-04 | 1988-09-08 | 三菱電機株式会社 | マトリクス型表示装置 |
-
1988
- 1988-11-18 JP JP29332188A patent/JP2568654B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137825A (ja) | 1990-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7139045B2 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US6649934B2 (en) | Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN101436569B (zh) | 薄膜晶体管阵列基板的制造方法及显示装置 | |
| KR100316072B1 (ko) | 액정 표시 장치 제조 방법 및 그 구조 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JP2568654B2 (ja) | アクティブマトリクス基板 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| KR100623974B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH11327465A (ja) | 表示装置用アレイ基板 | |
| KR100315922B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| JPH11289093A (ja) | 表示装置用アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |