JPH03145627A

JPH03145627A - 薄膜トランジスタアレイ

Info

Publication number: JPH03145627A
Application number: JP1285867A
Authority: JP
Inventors: Hiroshi Oka; 岡　博史; Makoto Miyanochi; 宮後　誠; Hiroaki Kato; 博章加藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-10-31
Filing date: 1989-10-31
Publication date: 1991-06-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、大画面を有するアクティブマトリクス表示装
置等に用いられる薄膜トランジスタアレイに関する。

（従来の技術）絶縁性基板上に薄膜トランジスタ（以下では「ＴＦＴＪ
と称する）アレイを形成し、ＴＰＴを介して絵素電極を
駆動するアクティブマトリクス方１− 式は、液晶などを用いた表示装置に用いられている。ア
クティブマトリクス方式は、特に大型で高密度の表示を
行う表示装置にしばしば用いられ、反射型及び透過型の
何れの表示装置にも用いられている。

ＴＦＴアレイにはアモルファスシリコン（以下ではｒａ
−８ＩＪと称する）、或いは多結晶シリコンが、半導体
材料として用いられる。第５図に従来のＴＦＴアレイの
一例の部分平面図を示す。

尚、第５図では重畳形成された膜等のハツチングを周囲
のみに施し、内部にはハツチングを施していない。第６
図に第５図のＶＩ−ＶＩ線、に沿った断面図を示す。

このＴＦＴアレイは以下のようにして製造さる。

ガラス基板２１上にスパッタリング法により、Ｔａ金属
層（層厚ａｏｏｏ〜４０００大）が堆積され・　フォト
リングラフィ法及びエツチングにより、ゲートバス配線
２３がパターン形成される。ゲート電極２２はゲートバ
ス配線２３の一部として形成され、ゲートバス配線２３
より幅が大きくされ２− ている。ゲート電極２２及びゲートバス配線２３の表面
が陽極酸化され、ゲート絶縁膜として機能する陽極酸化
膜２４が形成される。

更に基板２１の全面にプラズマＣＶＤ法により、層厚２
０００〜４０００Ａの窒化シリコン（以下ではｒｓｌＮ
ｘＪと称する）から成るゲート絶縁膜２５が形成される
。更にこの基板上の全面に、後に半導体層２６となるａ
−３ｌ（１）層（層厚１５０〜１０００λ）、及び後に
絶縁層２７となる５ＩＮｘ層（層厚１００〜２０００大
）が順次堆積される。次に、上記ＳｉＮｘ層が所定の形
状にバターニングされ、ゲート電極２２の上方のみを残
して絶縁層２７が形成される。

絶縁層２７を覆って全面に、後にコンタクト層２８及び
２８となるＰ（リン）をドープしたａＳｔ（ｎ”）層（
層厚３００〜２０００Ａ）が、プラズマＣＶＤ法により
堆積される。次に、前述のａ−３１（１）層及びａ−３
ｌ（ｎ”）層が所定の形状にバターニングされ、半導体
層２６及びコンタクト層２８が形成される。この時点で
はコンタ３− クト層２８は、絶縁層２７上ではつながっている。

この基板の全面にＭＯＳ　ＴＩ、Ａ１等の金属が２００
０〜１ｏｏｏｏＡの厚さに堆積され、この金属層がエツ
チングによりバターニングされて、ソース電極２９、及
びドレイン電極３１が形成される。このとき、絶縁層２
７上ではコンタクト層２８も同時にエツチング除去され
、ソース電極２９の下方の部分と、ドレイン電極３１の
下方の部分とに分割される。次に、スパッタリングによ
り基板全面にＩＴＯ膜が堆積される。このＩＴＯ膜が所
定の形状にバターニングされ、絵素電極３２が形成され
る。

多数のこのようなＴＰＴが、ゲートバス配線２３上に形
成され、ＴＦＴアレイが構成されている。

ソースバス配線３０はゲートバス配線２３に直交して設
けられ、ゲートバス配線２３の延設方向に対して直角方
向に並ぶそれぞれのＴＰＴのソース電極２９に接続され
ている。

このＴＦＴアレイを用いたアクティブマトリクス表示装
置では、走査信号がゲートバス配線２３に順次入力され
、ソースバス配線３０に画像信号が入力されて絵素電極
３２が駆動される。ゲートバス配線２３及びソースバス
配線３０の交点の数は、例えば４８０Ｘ６４０の絵素を
有する表示装置では、３０７２００にも達する。この多
数の交点のうち、一箇所にでもゲートバス配線２３及び
ソースバス配線３０の間のリークが生じると、該リーク
箇所を交点とする十字型のライン欠陥が生じる。このよ
うなライン欠陥は画像品位を著しく低下させ、表示装置
の歩留りを低下させる。

上述のＴＦＴアレイでは、ゲートバス配線２３及びソー
スバス配線３０の間を確実に絶縁するため、陽極酸化膜
２４の形成が可能なＴａ金属がゲートハス配線２３に用
いられている。

（発明が解決しようとする課題）ところが、Ｔａ金属は比抵抗が大きいため、長いゲート
バス配線２３を有する大型の精細な表示を行う表示装置
では、走査信号が遅延してしまう。

そのため、ゲートバス配線２３の走査信号の入力部の近
くに接続される絵素では充分な輝度が得ら５れるが、該入力部から遠くに接続される絵素では充分な
輝度が得られなくなる。従って、同一のゲートバス配線
２３に接続された絵素の列に、走査信号の入力部に近い
方から遠い方にかけて、絵素の輝度傾斜が生じることと
なる。

このような欠点を解消するために、第７図に示すように
、ゲートバス配線及びゲート電極を２層構造とすること
が考えられる。第７図のゲートバス配線２３は、ＡＩ単
体、Ａ１合金、Ｍｏ、Ｃｕ。

Ｗ、Ｃｒ等の金属から成る比抵抗の小さい下部ゲート配
線３３と、Ｔａ金属から成る上部ゲート配線３４とを有
している。このような構成によれば比抵抗の小さい下部
ゲート配線３３によって、上述の輝度傾斜の発生が防止
される。しかも、上部ゲート配線３４上には陽極酸化膜
を形成し得る。

しかし、このような２層構造を有するゲートバス配線２
３に於いても、Ｔａ金属から成る上部ゲート配線３４の
パターン形成時に形成されるレジストにピンホールが生
じると、該ピンホール近傍のＴａ金属が浸食される。こ
の浸食によってＴａ一金属層に穴が開くと、下部ゲート配線３３も浸食される
ことになる。上述のＡＩ等の金属層から成る下部ゲート
配線３３は、Ｔａ金属のエッチャントによってＴａ金属
より容易にエツチング除去されるので、下部ゲート配線
３３が長い距離に亙って消失され、上部ゲート配線３４
のみが残される場合がある。このようにして中空となっ
たゲートバス配線の比抵抗は低減され得ない。しかも、
中空のゲートバス配線は容易に剥離されるので断線の原
因となる。更に、ゲートバス配線２３の剥離はゲートバ
ス配線２３の断線のみならず、ゲートバス配線２３に交
差するソースバス配線３０の断線をも引き起こす場合が
ある。

本発明はこのような問題点を解決するものであり、本発
明の目的は、低抵抗のゲートバス配線を有し、エツチン
グ工程に於いても断線、剥離等を生じないゲートバス配
線を有する薄膜トランジスタアレイを提供することであ
る。

（課題を解決するための手段）本発明の薄膜トランジスタアレイは、絶縁性基７板上に形成された、下部ゲート配線及び上部ゲート配線
を有するゲートバス配線を備えた薄膜トランジスタアレ
イであって、該下部ゲート配線及び該上部ゲート配線の
間に設けられた中間層と、該中間層に設けられ該下部ゲ
ート配線上に位置するスルーホールと、を有しており、
そのことによって上記目的が達成される。

本発明に於いて、中間層に用いられる材料として、例え
ば、Ｔａ２０５を挙げることができる。Ｔａ２０６は特
にフッ硝酸に対する耐エツチャント性に優れているから
である。

（作用）本発明の薄膜トランジスタアレイでは、下部ゲート配線
と上部ゲート配線との間に中間層が設けられている。下
部ゲート配線はこの中間層によって保護されているので
、下部ゲート配線に低抵抗で耐エツチャント性の低い金
属を用いても、上部ケート配線等のパターン形成のため
のエツチングによって下部ゲート配線が消失されること
はない。

また、下部ゲート配線上の中間層にはスルーホールが設
けられているので、下部ゲート配線と上部ゲート配線と
は電気的に接続されている。従って、ゲートバス配線全
体の比抵抗は低減されている。

（実施例）本発明を実施例について以下に説明する。第１図に本発
明の薄膜トランジスタアレイの一実施例の平面図を示す
。尚、第１図では重畳形成された膜等のハツチングを周
囲のみに施し、内部にはハツチングを施していない。第
１図の■−■線及び■−■線に沿った断面図を、それぞ
れ第２図及び第３図に示す。第４Ａ図〜第４Ｅ図に第１
図の薄膜トランジスタアレイの製造工程を示す。

本実施例を製造工程に従って説明する。ガラス基板１上
にＡＩ金属層（層厚１０００Ａ）をスパッリング法によ
り堆積した。このＡＩ金属層上に所定の形状のフォトレ
ジスト膜からなるマスクを形成した。このマスクを用い
てエツチングを行い、第１図に示すように細い帯状に下
部ゲート配線１２及び下部ゲート電極４を形成した。下
部ゲート電極４は下部ゲート配線１２の一部として形９
− 成される。

下部ゲート配線１２及び下部ゲート電極４上の全面に、
Ｔａ２０５層（層厚３０００大）から成る中間層１８を
スパッタリング法によって堆積した。

次に、下部ゲート配線１２上の中間層１８に、第１図に
示すようにスルーホール１７を形成した。

Ｔａ金属層（層厚３０００Ａ）を基板の全面に堆積し、
下部ゲート配線１２及び下部ゲート電極４よりも幅が１
μｍ以上大きい上部ゲート配線３及び上部ゲート電極５
を、エツチングによりパターン形成した。上部ゲート電
極５は上部ゲート配線３の一部として形成され、上部ゲ
ート電極５の幅は上部ゲート配線３の幅より大きくされ
ている。

本実施例では下部ゲート配線１２及び上部ゲート配線３
によってゲートバス配線１６が構成される。

同様に、下部ゲート電極４及び上部ゲート電極５によっ
てゲート電極２が構成される。第３図に示すように、下
部ゲート配線１２及び上部ゲート配線３は、前述のスル
ーホール１７を介して電気的に接続される。

１０− 上部ゲート？［極５及び上部ゲート配線３の表面の陽極
酸化を行い、ゲート絶縁膜として機能するＴａ２０５膜
から成る陽極酸化膜６を形成した（第４Ａ図）。Ｔａ２
０５膜は耐エツチング性に優れているので、後のエツチ
ング工程で下部ゲート配線１２及び下部ゲート電極４を
保護する役割も果たすことができる。

次に、陽極酸化膜６上の全面にプラズマＣＶＤ法により
、ＳｉＮｘから成るゲート絶縁膜７（層厚４０００Ａ）
を形成した。更に、ゲート絶縁膜７上の全面に、後に半
導体層８となるａ−３ｌ（１）層（層厚３００Å）、及
び後に絶縁層９となる５ＩＮＸ層（層厚２０００Ａ）を
順次堆積させた。上記ＳＩＮ、層を所定の形状にバター
ニングし、ゲト電極２の上方の部分のみを残して絶縁層
９を形成した（第４Ｂ図）。絶縁層９は後のコンタクト
層１０１　ソース電極１１及びドレイン電極１３のパタ
ーン形成時に、半導体層８の上面を保護するために設け
られている。

絶縁層９を覆って全面に、後にフンタクト層１１− ＯとなるＰ（リン）をドープしたａ−３ｉ（ｎ”）層（
層厚１０００入）を、プラズマＣＶＤ法により堆積した
。次に、上述のａ−８１（ｉ）層及びａ−３１（ｎ’）
層を所定の形状にバターニングし、半導体層８及びコン
タクト層１０を形成した（第４Ｃ図）。コンタクト層１
０は、半導体層８とソース電極１１及びドレイン電極１
３との間のオーミックコンタクトのために設けられる。

この時点ではコンタクト層１０は、絶縁層９上でつなが
っている。

この基板の全面にＴＩ金属層（層厚３００〇六）を堆積
し、該金属層のバターニングを行って、ソース電極１１
、及びドレイン電極１３を形成した。

この時、絶縁層９上ではコンタクト層１０も同時にエツ
チング除去され、ソース電極１１の下方の部分と、ドレ
イン電極１３の下方の部分とに分割される（第４Ｄ図）
。また、ソースバス配線１５もこの時に同時に形成され
る。ソースバス配線１５はゲート絶縁膜７及び陽極酸化
膜６を介して、上部ゲート配線３と交差することになる
。以上の一１２＝ようにして、本実施例の薄膜トランジスタアレイが作製
される。

次に、スッパッタリングにより基板ｌの全面に、ＩＴＯ
膜を堆積させた。このＴＴＯ膜を所定の形状にバターニ
ングして絵素電極１４を形成した（第４Ｅ図）。以上の
ようにしてアクティブマトリクス基板が作製される。

本実施例の薄膜トランジスタアレイでは、ＡＩ金属層で
成る下部ゲート配線１２は中間層１８によって被覆され
ているので、上部ゲート配線３のパターン形成時に用い
られるエッチャントに曝されることはない。従って、下
部ゲート配線１２が浸食されることもない。

更に、本実施例では上部ゲート配線３及び上部ゲート電
極５の上面には陽極酸化膜６が形成されている。従って
、下部ゲート配線１２及び下部ゲート電極４上には、中
間層１８、上部ゲート配線３及び上部ゲート電極５、陽
極酸化膜６、並びにゲート絶縁膜７が存在することにな
る。下部ゲート配線１２及び下部ゲート電極４はこのよ
うに多１３− くの膜によって覆われているので、後の例えばＴＰＴの
形成工程で用いられるエッチャントから確実に保護され
得る。

ゲートバス配線１６は低抵抗のＡＩ金属層で成る下部ゲ
ート配線１２と、Ｔａ金属層で成る上部ゲート配線３と
を有している。下部ゲート配線１２と上部ゲート配線３
とは、スルーホール１７を介して電気的に接続されてい
る。従って、ゲートバス配線１６全体の比抵抗は小さく
、同一のゲートバス配線１６上に接続された絵素電極１
４によって表示される絵素に生じる輝度傾斜が防止され
る。

（発明の効果）本発明の薄膜トランジスタアレイでは、ゲートバス配線
の抵抗が低減され、ゲートバス配線の断線、剥離等の発
生も低減されている。従って、本発明の薄膜トランジス
タアレイを用いれば、輝度傾斜のない大型の表示装置が
提供され得る。

１４実施例の平面図、第２図及び第３図はそれぞれ第１図の
ｍ−ｍ線及びｍ−ｍ線に沿った断面図、第４Ａ図〜第４
Ｅ図は第１図の薄膜トランジスタアレイの製造工程を示
す図、第５図は従来の薄膜トランジスタアレイの平面図
、第６図は第５図の■−■線に沿った断面図、第７図は
ゲートバス配線の改良例を示す断面図である。

１・・・ガラス基板、２・・・ゲート電極、３・・・上
部ゲート配線、４・・・下部ゲート絶縁膜、５・・・上
部ゲート電極、６・・・陽極酸化膜、７・・・ゲート絶
縁膜、８・・・半導体層、９・・・絶縁層、１０・・・
コンタクト層、１１・・・ソース電極、１２・・・下部
ゲート配線、１３・・・ドレイン電極、１４・・・絵素
電極、１５・・・ソースバス配線、１６・・・ゲートバ
ス配線、１７・・・スルーホール、　１８・・・中間層
。

以上

Claims

【特許請求の範囲】１、絶縁性基板上に形成された、下部ゲート配線及び上
部ゲート配線を有するゲートバス配線を備えた薄膜トラ
ンジスタアレイであって、該下部ゲート配線及び該上部ゲート配線の間に設けられ
た中間層と、該中間層に設けられ該下部ゲート配線上に
位置するスルーホールと、を有する薄膜トランジスタア
レイ。