JPH11212119A - Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 遮光層をＴＦＴアレイ基板側に作り込む方式
の液晶表示装置において、配線間のショートの発生を低
減し、遮光層の帯電による表示不良を防止する。 【解決手段】 ゲート電極及び配線２と同一材料よりな
る遮光層３を、ゲート電極及び配線２相互間のソース電
極及び配線１２に隣接する位置に配置する。この遮光層
３は、ゲート電極及び配線２と電気的に分離され、且つ
画素電極９と接続されている。これにより、ゲート電極
及び配線２の断線、短絡に起因する線状の表示欠陥の発
生を低減でき、さらに遮光層３の帯電による表示面内の
広範囲における表示不良も防止できるため、高開口率の
液晶表示装置を高歩留まりで製造することが可能とな
る。また、遮光層３と画素電極９の接続は、通常のゲー
ト電極及び配線２を端子電極１０と接続するための工程
と同時に行うことができるため、新たな工程を追加する
必要がなく、容易に製造することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
として薄膜トランジスタを搭載したアクティブマトリク
ス型液晶表示装置を構成するＴＦＴアレイ基板とその製
造方法に関するものである。

【０００２】

【従来の技術】マトリックス型液晶表示装置は、通常、
薄膜トランジスタ（ＴＦＴ）を含むスイッチング素子と
このスイッチング素子を経てそれぞれ制御される表示素
子を有するＴＦＴアレイ基板と、透明電極及びカラーフ
ィルタ等を有する対向電極基板の間に液晶が挟持され、
液晶に選択的に電圧が印加されるように構成されてい
る。この液晶表示装置において、信号配線付近では、信
号配線からの電界によって所定の液晶配向を示さない領
域が発生する。よって、この領域を遮光するため、従来
の液晶表示装置では、対向電極基板側に遮光層を設けて
いた。しかし、この遮光層は基板間の重ね合わせ精度を
考慮して設計されており、実際の配向不良の領域よりか
なり広い範囲を遮光することになり、開口率低下の要因
となっていた。近年、高開口率を目指して、この遮光層
をＴＦＴアレイ基板側に作り込む方法（遮光層オンアレ
イ方式）が一般的になってきている。これによれば、遮
光層は基板の重ね合わせ精度に比べて飛躍的に精度の高
い写真製版の重ね合わせ精度で設計でき、不要な遮光部
分を大幅に低減することができる。図１７は、従来の遮
光層オンアレイ方式を採用したＴＦＴアレイ基板を示す
平面図である。図において、２はゲート電極及び配線、
９は画素電極、１１はドレイン電極、１２はソース電極
及び配線、１７は遮光層である。図１７に示す従来の方
式は、遮光層１７をゲート電極及び配線２と同時に作り
込み、遮光層１７をゲート電極及び配線２に接続するこ
とによって、蓄積容量電極としての役割を合わせ持つよ
うにしたものである。なお、図１８は、図１７に示す従
来の遮光層１７を設けたＴＦＴアレイ基板のゲートレイ
ヤーを示す平面図である。

【０００３】次に、従来のＴＦＴアレイ基板の製造方法
を図１９を用いて説明する。なお、図１９は、図１７の
Ａ−Ａ断面を示している。まず、ガラス基板１上に、Ｃ
ｒ膜のような金属膜を単層で成膜し、レジストパターニ
ング、金属膜のエッチングを行い、図１８及び図１９
（ａ）に示すようなゲート電極及び配線２、遮光膜１７
を形成する。次に、ＰＣＶＤによってシリコン窒化膜よ
りなるゲート絶縁膜４、アモルファスシリコン膜５、ｎ
＋型アモルファスシリコン膜６を連続成膜する。さら
に、トランジスタのチャネル部分を形成するため、アモ
ルファスシリコン膜５およびｎ＋型アモルファスシリコ
ン膜６を島状にパターニングする（図１９（ｂ））。次
に、ＩＴＯによって画素電極９を形成し（図１９
（ｃ））、ドレイン電極１１、ソース電極及び配線１２
を形成する（図１９（ｄ））。この場合、半導体層との
オーミックコンタクトを良好にするため、バリアメタル
として下層にＣｒやＴｉ等を用い、上層に低抵抗化のた
めに純Ａｌ膜あるいはＡｌ系合金の単層膜のような低抵
抗な金属膜を用いた二層膜を用いる。また、写真製版時
の現像液によるＩＴＯ膜の腐食を防ぐために、Ａｌ系合
金としてタングステン等を不純物として添加する場合も
ある。最後に、ＴＦＴを保護するために、シリコン窒化
膜等の絶縁膜１３で覆う（図１９( ｅ））。

【０００４】

【発明が解決しようとする課題】上記のような高開口率
化を目指した液晶表示装置では、図２０に示すようなパ
ターン欠陥１４がゲート電極及び配線２と遮光層１７の
近接部分に発生すると、ゲート電極及び配線２相互間の
短絡が発生する。これは、表示上、線状の欠陥となるた
め不良品となる。さらに、この短絡は発生箇所の発見が
困難であり、修復も難しいため、大きな歩留まり低下を
招いていた。そこで、図２１に示すように、ゲート電極
及び配線２と接続しない遮光層３を設ける方式も採用さ
れていた。しかし、遮光層３が導電体であるにもかかわ
らず、電極や配線と接続されていないため、プロセス中
の帯電等によって電荷が蓄積されることにより画素電極
９の電位に影響を及ぼし、表示面内の広範囲において表
示不良を引き起こす場合があった。これに対しては、遮
光層３を樹脂等の非導電体で形成する方法は効果がある
が、新たに写真製版等の製造工程を追加する必要がある
ため、生産性が低下するという問題があった。

【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、遮光層をＴＦＴアレイ基板側に
作り込む高開口率な液晶表示装置において、配線間のシ
ョートの発生を低減すると共に遮光層の帯電による表示
不良を防止し、さらに従来に比べて工程数を増加させる
ことなく製造することが可能なＴＦＴアレイ基板とその
製造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明に係わるＴＦＴ
アレイ基板は、透明絶縁性基板上に列状に形成された複
数本の第一の信号配線、第一の信号配線と交差する複数
本の第二の信号配線、第一の信号配線相互間の上記第二
の信号配線に隣接する位置に配置され、第一の信号配線
と同一材料よりなる遮光層、第一の信号配線と上記第二
の信号配線の各交点に設けられた薄膜トランジスタに接
続された透明導電膜よりなる画素電極、第一の信号配線
及び上記第二の信号配線に外部信号を入力する端子部を
備え、遮光層は、第一の信号配線と電気的に分離され、
且つ画素電極と電気的に接続されているものである。ま
た、透明絶縁性基板上に列状に形成された複数本のゲー
ト配線、第一の信号配線と交差する複数本の第二の信号
配線、第一の信号配線相互間の上記第二の信号配線に隣
接する位置に配置され、第一の信号配線と同一材料より
なる遮光層、第一の信号配線と第二の信号配線の各交点
に設けられた薄膜トランジスタに接続された透明導電膜
よりなる画素電極、第一の信号配線及び上記第二の信号
配線に外部信号を入力する端子部を備え、遮光層は、第
一の信号配線と電気的に接続された部分と、第一の信号
配線と電気的に分離され、且つ画素電極と電気的に接続
された部分を有するものである。さらに、第一の信号配
線と電気的に接続された遮光層の先端部分は、第一の信
号配線相互間に第一の信号配線と平行に配置された第三
の信号配線に接続されているものである。

【０００７】また、第一の信号配線と画素電極の間の絶
縁膜として、陽極酸化膜を設けたものである。さらに、
第一の信号配線及び遮光層の材料として、Ａｌ、Ｍｏ、
Ｔａまたは上記金属を含む合金を用いたものである。ま
た、第一の信号配線及び遮光層の材料として、Ａｌまた
はＭｏを用い、遮光層上部は、絶縁膜または透明導電膜
で覆われているものである。また、本発明に係わる液晶
表示装置は、上記のいずれかに記載のＴＦＴアレイ基板
と、透明電極及びカラーフィルタ等を有する対向電極基
板の間に液晶が配置されているものである。

【０００８】また、本発明に係わるＴＦＴアレイ基板の
製造方法は、透明絶縁性基板上に金属薄膜を成膜し、パ
ターニングによりゲート配線、遮光層及びゲート端子を
形成する工程と、ゲート配線、遮光層及びゲート端子上
に絶縁膜を形成する工程と、遮光層上の少なくとも一部
の絶縁膜を除去する工程を含んで製造するようにしたも
のである。また、透明絶縁性基板上にＡｌまたはＭｏ等
の金属薄膜を成膜し、パターニングによりゲート配線、
遮光層及びゲート端子を形成する工程と、ゲート配線、
遮光層及びゲート端子上に絶縁膜を形成する工程と、透
明導電膜を成膜し、パターニングにより画素電極を形成
する工程と、遮光層上の少なくとも一部の絶縁膜を除去
する工程を含んで製造するようにしたものである。さら
に、遮光層上の少なくとも一部の絶縁膜を除去する工程
は、ゲート端子上の絶縁膜を除去する工程と同時に行う
ものである。

【０００９】

【発明の実施の形態】実施の形態１．以下に、本発明を
チャネルエッチング型のアモルファスシリコン薄膜トラ
ンジスタを用いた液晶表示装置に適用した実施の形態に
ついて説明する。図１は、本発明の実施の形態１による
液晶表示装置を構成するＴＦＴアレイ基板のゲートレイ
ヤーを示す平面図、図２はアレイ工程完了後のＴＦＴア
レイ基板を示す平面図である。また、図３は本実施の形
態におけるＴＦＴアレイ基板の製造方法を示す断面図で
ある。図において、１は透明絶縁性基板であるガラス基
板、２はガラス基板１上に列状に形成された複数本の第
一の信号配線であるゲート電極及び配線、３はゲート電
極及び配線２と同一材料よりなる遮光層、４はゲート絶
縁膜、５はアモルファスシリコン膜、６はｎ＋型アモル
ファスシリコン膜、７および８はコンタクトホール、９
はゲート電極及び配線２と後述のソース配線の各交点に
設けられた薄膜トランジスタに接続された透明導電膜よ
りなる画素電極、１０は端子電極、１１はドレイン電
極、１２はゲート電極及び配線２と交差する複数本の第
二の信号配線であるソース電極及び配線、１３は絶縁膜
をそれぞれ示している。本実施の形態によるＴＦＴアレ
イ基板の画像表示部周辺には、ゲート電極及び配線２ま
たはソース電極及び配線１２に外部信号を入力する端子
部が設けられている。なお、主な配線幅及び配線間隔等
の例を図１に記している。本実施の形態では、ゲート電
極及び配線２と同一材料よりなる遮光層３を、ゲート電
極及び配線２相互間のソース配線１２に隣接する位置に
配置し、ゲート電極及び配線２と電気的に分離し、且つ
画素電極９と電気的に接続したことを特徴とするもので
ある。

【００１０】以下に、本実施の形態によるＴＦＴアレイ
基板の製造方法を図３を用いて説明する。まず、ガラス
基板１上に、例えばＣｒのような金属膜をスパッタリン
グにより４００ｎｍ程度成膜する。これに、レジストパ
ターニング、金属膜のエッチングを行い、図１及び図３
（ａ）に示すようなゲート電極及び配線２、遮光層３を
形成する。なお、ゲート電極及び配線２、遮光層３の材
料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用い
ても良い。次に、ＰＣＶＤによってシリコン窒化膜４、
アモルファスシリコン膜５、ｎ＋型アモルファスシリコ
ン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程
度、５０ｎｍ程度連続成膜する。さらに、トランジスタ
のチャネル部分を形成するため、アモルファスシリコン
膜５およびｎ＋型アモルファスシリコン膜６を島状にパ
ターニングする（図３（ｂ））。次に、端子部分上およ
び遮光層３上のシリコン窒化膜４を同時に除去してコン
タクトホール７および８を形成する（図３（ｃ））。さ
らに、ＩＴＯ膜をスパッタリングによって例えば１００
ｎｍ程度成膜、パターニングによって画素電極９および
端子電極１０を形成する（図３（ｄ））。ただし、ゲー
ト材料にＡｌ系合金やＭｏ膜を用いた場合には、コンタ
クトホール７、８のような絶縁膜の開口部上には全てＩ
ＴＯ膜を残すようにパターニング、エッチングを行う。

【００１１】次に、最下層が例えばＣｒやＴｉ１００ｎ
ｍ程度、第２層がＡｌ系合金３００ｎｍ程度、最上層が
Ｃｒ５０ｎｍ程度の三層膜からなる金属膜を形成し、パ
ターニング、三層膜のエッチングを行い、さらにドライ
エッチングによってチャネル上のｎ＋アモルファスシリ
コン膜を除去することにより、ドレイン電極１１、ソー
ス電極及び配線１２を形成した後、レジストを除去する
（図３（ｅ））。最後に、ＴＦＴを保護するために、シ
リコン窒化膜等の絶縁膜１３で覆い、画素電極９及び端
子電極１０上の絶縁膜１３は除去する（図３( ｆ））。
以上の工程により、図２に示すようなＴＦＴアレイ基板
を形成することができる。なお、本実施の形態では、ソ
ース／ドレイン材料として三層膜を用いたが、配線抵
抗、画素電極形成プロセス等で特に問題を生じなけれ
ば、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金
等の二層膜でも構わない。

【００１２】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。以下に、本実施の形態に
おけるＴＦＴアレイ基板の作用について図４を用いて説
明する。本実施の形態における液晶表示装置は、図４に
示すようなパターン欠陥１４が発生した場合でも、遮光
層３の反対側はゲート電極及び配線２と分離されている
ため、遮光層３の先端部両側で同時にパターン欠陥１４
が発生しない限り、配線間の短絡とはならない。従っ
て、パターン欠陥１４による配線間ショートは殆ど発生
しない。さらに、この遮光層３に帯電等によって電荷が
蓄積されることがあっても、画素電極９と接続されてい
るため、画像表示の際に不良を引き起こすことはない。
また、この遮光層３と画素電極９の接続は、通常のゲー
ト電極及び配線２を端子電極１０と接続するための工程
と同時に行うことができるため、新たな工程を追加する
必要はない。さらに、Ａｌ系合金やＭｏ膜は塩硝酸系の
一般的なＩＴＯのエッチング液によって腐食されるが、
遮光層３が絶縁膜で覆われていない部分であるコンタク
トホール８上はＩＴＯ膜を残すようにパターニング、エ
ッチングを行っているため、腐食されることはない。

【００１３】実施の形態２．以下に、本発明の実施の形
態２を図について説明する。図５は、本発明の実施の形
態２による液晶表示装置を構成するＴＦＴアレイ基板の
アレイ工程完了後の平面図である。なお、本実施の形態
によるＴＦＴアレイ基板のゲートレイヤーでの平面図
は、上記実施の形態１と同様であるため図１を流用す
る。図中、同一、相当部分には同一符号を付し説明を省
略する。

【００１４】以下に、本実施の形態におけるＴＦＴアレ
イ基板の製造方法を図６を用いて説明する。なお、図６
は、図５のＢ−Ｂ断面を示している。まず、ガラス基板
１上に、例えばＣｒのような金属膜をスパッタリングに
より４００ｎｍ程度成膜する。これに、レジストパター
ニング、金属膜のエッチングを行い、図１及び図６
（ａ）に示すようなゲート電極及び配線２、遮光層３を
形成する。なお、ゲート電極及び配線２、遮光層３の材
料としては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用い
ても良い。次に、ＰＣＶＤによってシリコン窒化膜４、
アモルファスシリコン膜５、ｎ＋型アモルファスシリコ
ン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程
度、５０ｎｍ程度連続成膜する。さらに、トランジスタ
のチャネル部分を形成するため、アモルファスシリコン
膜５およびｎ＋型アモルファスシリコン膜６を島状にパ
ターニングする（図６（ｂ））。さらに、ＩＴＯ膜をス
パッタリングによって例えば１００ｎｍ程度成膜、パタ
ーニングによって画素電極９および端子電極１０を形成
する（図６（ｃ））。

【００１５】次に、端子部分上および遮光層３上のシリ
コン窒化膜４を同時に除去してコンタクトホール７およ
び８を形成する（図６（ｄ））。続いて、最下層が例え
ばＣｒやＴｉ１００ｎｍ程度、第二層がＡｌ系合金３０
０ｎｍ程度、最上層がＣｒ５０ｎｍ程度の三層膜からな
る金属膜を形成し、パターニング、三層膜のエッチング
を行い、さらにドライエッチングによってチャネル上の
ｎ＋アモルファスシリコン膜を除去することにより、ド
レイン電極１１、ソース電極及び配線１２を形成した
後、レジストを除去する。この際に、ドレイン電極１１
によって遮光層３と画素電極９を接続する（図６
（ｅ））。最後に、ＴＦＴを保護するために、シリコン
窒化膜等の絶縁膜１３で覆い、画素電極９及び端子電極
１０上の絶縁膜１３は除去する（図６( ｆ））。以上の
工程により、図５に示すようなＴＦＴアレイ基板を形成
することができる。なお、本実施の形態では、ソース／
ドレイン材料として三層膜を用いたが、配線抵抗、画素
電極形成プロセス等で特に問題を生じなければ、Ｍｏ、
Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜
でも構わない。

【００１６】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。本実施の形態におけるＴ
ＦＴアレイ基板の作用は、上記実施の形態１と同様であ
り、配線間ショート及び遮光層３の帯電等による不良は
殆ど発生しない。また、実施の形態１と同様、新たな工
程を追加する必要はない。さらに、Ａｌ系合金やＭｏ膜
は塩硝酸系の一般的なＩＴＯのエッチング液によって腐
食されるが、本実施の形態ではコンタクトホール８の形
成を画素電極９形成後に行っており、ＩＴＯのエッチン
グ時には遮光層３が全てシリコン窒化膜４で覆われてい
るため、腐食されることはない。

【００１７】実施の形態３．以下に、本発明の実施の形
態３を図について説明する。図７は、本発明の実施の形
態３による液晶表示装置を構成するＴＦＴアレイ基板の
製造方法を示す断面図である。なお、本実施の形態によ
るＴＦＴアレイ基板のゲートレイヤーでの平面図は、上
記実施の形態１および２と同様であるため図１を流用す
る。図中、同一、相当部分には同一符号を付し説明を省
略する。

【００１８】以下に、本実施の形態におけるＴＦＴアレ
イ基板の製造方法を説明する。まず、ガラス基板１上
に、例えばＣｒのような金属膜をスパッタリングにより
４００ｎｍ程度成膜する。これに、レジストパターニン
グ、金属膜のエッチングを行い、図１及び図７（ａ）に
示すようなゲート電極及び配線２、遮光層３を形成す
る。なお、ゲート電極及び配線２、遮光層３の材料とし
ては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても良
い。次に、ＰＣＶＤによってシリコン窒化膜４、アモル
ファスシリコン膜５、ｎ＋型アモルファスシリコン膜６
をそれぞれ例えば５００ｎｍ程度、２００ｎｍ程度、５
０ｎｍ程度連続成膜する。さらに、トランジスタのチャ
ネル部分を形成するため、アモルファスシリコン膜５お
よびｎ＋型アモルファスシリコン膜６を島状にパターニ
ングする（図７（ｂ））。

【００１９】次に、例えばＣｒ４００ｎｍ程度からなる
金属膜を形成し、パターニング、金属膜のエッチングを
行い、さらにドライエッチングによってチャネル上のｎ
＋アモルファスシリコン膜を除去することにより、ドレ
イン電極１１、ソース電極及び配線１２を形成した後、
レジストを除去する（図７（ｃ））。続いて、シリコン
窒化膜等の絶縁膜１３を成膜し、ドレイン電極１１上の
絶縁膜１３を除去してコンタクトホール１５を形成する
と共に、端子部分上および遮光層３上の絶縁膜１３及び
シリコン窒化膜４を除去してコンタクトホール７、８を
同時に形成する（図７（ｄ））。さらに、ＩＴＯ膜をス
パッタリングによって例えば１００ｎｍ程度成膜し、パ
ターニングによって画素電極９および端子電極１０を形
成し、ドレイン電極１１と遮光層３を接続する。ただ
し、ゲート材料にＡｌ系合金やＭｏ膜を用いた場合に
は、コンタクトホール７、８のような絶縁膜の開口部上
には全てＩＴＯ膜を残すようにパターニング、エッチン
グを行う。以上の工程により、図７（ｅ）に示すような
ＴＦＴアレイ基板を形成することができる。なお、本実
施の形態では、ソース／ドレイン材料としてＣｒ等の単
層膜を用いたが、配線抵抗、画素電極形成プロセス等で
特に問題を生じなければ、Ｍｏ等の単層膜や、上記実施
の形態１で用いたＣｒ／Ａｌ系合金膜／Ｃｒの三層膜
や、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わな
い。

【００２０】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。本実施の形態におけるＴ
ＦＴアレイ基板の作用は、上記実施の形態１および２と
同様であり、配線間ショート及び遮光層３の帯電等によ
る不良は殆ど発生しない。また、新たな工程を追加する
必要はない。さらに、Ａｌ系合金やＭｏ膜は塩硝酸系の
一般的なＩＴＯのエッチング液によって腐食されるが、
上記実施の形態１と同様に、遮光層３が絶縁膜で覆われ
ていない部分であるコンタクトホール８上はＩＴＯ膜を
残すようにパターニング、エッチングを行っているた
め、腐食されることはない。

【００２１】実施の形態４．以下に、本発明の実施の形
態４を図について説明する。図８は、本発明の実施の形
態４による液晶表示装置を構成するＴＦＴアレイ基板の
アレイ工程完了後の平面図である。なお、図中、同一、
相当部分には同一符号を付し説明を省略する。

【００２２】以下に、本実施の形態におけるＴＦＴアレ
イ基板の製造方法を図９を用いて説明する。なお、図９
は、図８のＣ−Ｃ断面を示している。まず、ガラス基板
１上に、例えばＡｌ系合金あるいはＴａのような金属膜
をスパッタリングにより４００ｎｍ程度成膜する。これ
に、レジストパターニング、金属膜のエッチングを行
い、図９（ａ）に示すようなゲート電極及び配線２、遮
光層３を形成する。次に、ゲート電極及び配線２を陽極
酸化することによって陽極酸化膜１６を１００ｎｍ程度
形成する。さらに、ＩＴＯ膜をスパッタリングによって
例えば１００ｎｍ程度成膜し、パターニングによって画
素電極９および端子電極１０を形成する（図９
（ｂ））。ただし、ゲート材料にＡｌ系合金膜を用いた
場合には、遮光層３上には全てＩＴＯ膜を残すようにパ
ターニング、エッチングを行う。

【００２３】次に、ＰＣＶＤによってシリコン窒化膜
４、アモルファスシリコン膜５、ｎ＋型アモルファスシ
リコン膜６をそれぞれ例えば５００ｎｍ程度、２００ｎ
ｍ程度、５０ｎｍ程度連続成膜する。さらに、トランジ
スタのチャネル部分を形成するため、アモルファスシリ
コン膜５およびｎ＋型アモルファスシリコン膜６を島状
にパターニングする（図９（ｃ））。次に、端子部分上
および画素電極９上のシリコン窒化膜４を同時に除去
し、端子部分上の陽極酸化膜１６も除去することによっ
てコンタクトホール７および８を形成する（図９
（ｄ））。なお、陽極酸化膜１６とゲート材料の選択エ
ッチングが困難な場合には端子上をレジストで覆って陽
極酸化する方法を用いてもよい。

【００２４】次に、最下層が例えばＣｒやＴｉ１００ｎ
ｍ程度、第二層がＡｌ系合金３００ｎｍ程度、最上層が
Ｃｒ５０ｎｍ程度の三層膜からなる金属膜を形成し、パ
ターニング、三層膜のエッチングを行い、さらにドライ
エッチングによってチャネル上のｎ＋アモルファスシリ
コン膜を除去することにより、ドレイン電極１１、ソー
ス電極及び配線１２を形成した後、レジストを除去す
る。この際に、ドレイン電極１１はコンタクトホール８
を介して画素電極９と接続される（図９（ｅ））。最後
に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁
膜１３で覆い、画素電極９及び端子電極１０上の絶縁膜
１３は除去する（図９( ｆ））。以上の工程により、図
８に示すようなＴＦＴアレイ基板を形成することができ
る。なお、本実施の形態では、ソース／ドレイン材料と
して三層膜を用いたが、配線抵抗、画素電極形成プロセ
ス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層
膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも構わな
い。

【００２５】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。本実施の形態におけるＴ
ＦＴアレイ基板の作用は、上記実施の形態１〜３と同様
であり、配線間ショート及び遮光層３の帯電等による不
良は殆ど発生しない。また、Ａｌ系合金やＭｏ膜は塩硝
酸系の一般的なＩＴＯのエッチング液によって腐食され
るが、遮光層３上は全てＩＴＯ膜を残すようにパターニ
ング、エッチングを行っているため、腐食されることは
ない。さらに、陽極酸化膜１６は薄くても欠損部分が生
じにくいため、蓄積容量を形成する絶縁膜が薄くでき
る。これによって、蓄積容量に必要な面積を小さくでき
るため、高開口率な設計が可能である。

【００２６】実施の形態５．以下に、本発明の実施の形
態５を図について説明する。図１０は、本発明の実施の
形態５による液晶表示装置を構成するＴＦＴアレイ基板
のゲートレイヤーを示す平面図、図１１はアレイ工程完
了後のＴＦＴアレイ基板を示す平面図である。なお、図
中、同一、相当部分には同一符号を付し説明を省略す
る。また、主な配線幅及び配線間隔等の例を図１０に記
している。本実施の形態におけるＴＦＴアレイ基板は、
ゲート電極及び配線２と電気的に接続された遮光層１７
と、ゲート電極及び配線２と電気的に分離され、且つ画
素電極９と電気的に接続された遮光層３を有することを
特徴とするものである。

【００２７】以下に、本実施の形態におけるＴＦＴアレ
イ基板の製造方法を図１２を用いて説明する。まず、ガ
ラス基板１上に例えばＣｒのような金属膜をスパッタリ
ングにより４００ｎｍ程度成膜する。これに、レジスト
パターニング、金属膜のエッチングを行い、図１０及び
図１２（ａ）に示すようなゲート電極及び配線２、遮光
層３、さらにゲート電極及び配線２と接続された遮光層
１７を形成する。なお、ゲート電極及び配線２、遮光層
３、１７の材料としては、Ａｌ及びＡｌ系合金、Ｔａ、
Ｍｏ等を用いても良い。以後の工程は、上記実施の形態
１のＰＣＶＤによるシリコン窒化膜４、アモルファスシ
リコン５、ｎ＋型アモルファスシリコン膜６の形成以降
の工程と同様であり、説明を省略する。以上の工程によ
り、図１２（ｂ）及び図１１に示すようなＴＦＴアレイ
基板を形成することができる。なお、本実施の形態で
は、ソース／ドレイン材料として三層膜を用いたが、配
線抵抗、画素電極形成プロセス等で特に問題を生じなけ
れば、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合
金等の二層膜でも構わない。

【００２８】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。以下に、本実施の形態に
おけるＴＦＴアレイ基板の作用について図１３を用いて
説明する。本実施の形態における液晶表示装置は、遮光
層３とゲート電極及び配線２との間に図１３に示すよう
なパターン欠陥１４が発生した場合でも、遮光層３の反
対側はゲート電極及び配線２と接続された遮光層１７と
は分離されているため、遮光層３の先端部両側で同時に
パターン欠陥１４が発生しない限り、配線間の短絡とは
ならない。従って、パターン欠陥１４による配線間ショ
ートは殆ど発生しない。さらに、この遮光層３に帯電等
によって電荷が蓄積されることがあっても画素電極９と
接続されているため、画像表示の際に不良を引き起こす
ことはない。また、この遮光層３と画素電極９の接続
は、通常のゲート電極及び配線２を端子電極１０と接続
するための工程と同時に行うことができるため、新たな
工程を追加する必要はない。

【００２９】さらに、本実施の形態では、遮光層１７が
ゲート電極及び配線２と接続されているため、遮光の効
果を持ったまま蓄積容量電極としての役割を合わせ持っ
ている。これによって、実施の形態１に比べて開口率を
低下させずに蓄積容量として必要な面積を確保すること
ができ、高開口率な設計が可能である。このように、ゲ
ート電極及び配線２と電気的に接続された遮光層１７
と、分離された遮光層３の両方を設ける方法は、上記実
施の形態２〜４にも適用することが可能である。

【００３０】実施の形態６．以下に、本発明の実施の形
態６を図について説明する。図１４は、本発明の実施の
形態６による液晶表示装置を構成するＴＦＴアレイ基板
のゲートレイヤーを示す平面図、図１５はアレイ工程完
了後のＴＦＴアレイ基板を示す平面図である。なお、図
中、同一、相当部分には同一符号を付し説明を省略す
る。また、主な配線幅及び配線間隔等の例を図１４に記
している。本実施の形態におけるＴＦＴアレイ基板は、
ゲート電極及び配線２と電気的に接続された遮光層１７
と、ゲート電極及び配線２と電気的に分離され、且つ画
素電極９と電気的に接続された遮光層３を有し、さら
に、遮光層１７の先端部分は、ゲート電極及び配線２相
互間にゲート電極及び配線２と平行に配置された第２の
信号配線である冗長配線１８に接続されていることを特
徴とする。

【００３１】以下に、本実施の形態におけるＴＦＴアレ
イ基板の製造方法を図１２を流用して説明する。まず、
ガラス基板１上に例えばＣｒのような金属膜をスパッタ
リングにより４００ｎｍ程度成膜する。これに、レジス
トパターニング、金属膜のエッチングを行い、図１４及
び図１２（ａ）に示すようなゲート電極及び配線２、遮
光層３、さらにゲート電極及び配線２と接続された遮光
層１７及び冗長配線１８を形成する。なお、ゲート電極
及び配線２、遮光層３、１７及び冗長配線１８の材料と
しては、Ａｌ及びＡｌ系合金、Ｔａ、Ｍｏ等を用いても
良い。以後の工程は、上記実施の形態１のＰＣＶＤによ
るシリコン窒化膜４、アモルファスシリコン５、ｎ＋型
アモルファスシリコン膜６の形成以降の工程と同様であ
り、説明を省略する。以上の工程により、図１２（ｂ）
および図１５に示すようなＴＦＴアレイ基板を形成する
ことができる。なお、本実施の形態では、ソース／ドレ
イン材料として三層膜を用いたが、配線抵抗、画素電極
形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ
等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でも
構わない。

【００３２】以上のようにして作成されたＴＦＴアレイ
基板を用いたところ、高開口率な液晶表示装置を高歩留
まりで製造することができた。以下に、本実施の形態に
おけるＴＦＴアレイ基板の作用について図１６を用いて
説明する。本実施の形態における液晶表示装置は、遮光
層３とゲート電極及び配線２との間に図１６に示すよう
なパターン欠陥１４が発生した場合でも、遮光層３の反
対側はゲート電極及び配線２と接続された遮光層１７と
は分離されているため、遮光層３の先端部両側で同時に
パターン欠陥１４が発生しない限り、配線間の短絡とは
ならない。従って、パターン欠陥１４による配線間ショ
ートは殆ど発生しない。さらに、上記実施の形態１と同
様の作用により、遮光層３の帯電等による不良は発生し
ない。また、新たな工程を追加する必要はない。

【００３３】さらに、本実施の形態では、図１６に示す
ような断線１９がゲート電極及び配線２に発生した場合
にも、ゲート電極及び配線２に接続されている遮光層１
７と冗長配線１８を介して信号を伝えることができるた
め、表示上は欠陥とならない。また、遮光層１７と冗長
配線１８はゲート電極及び配線２と接続されているた
め、遮光、冗長配線のそれぞれの効果を持ったまま、蓄
積容量としての役割を合わせ持っている。これによっ
て、上記実施の形態１に比べて開口率を低下させずに蓄
積容量として必要な面積を確保することができ、高開口
率な設計が可能である。このように、ゲート電極及び配
線２と電気的に接続された遮光層１７と、分離された遮
光層３の両方を設け、遮光層１７の先端部分を冗長配線
１８に接続する方法は、上記実施の形態２〜４にも適用
することが可能である。

【００３４】なお、上記実施の形態１〜６では、チャネ
ルエッチング型のアモルファスシリコン薄膜トランジス
タを用いた液晶表示装置について述べたが、本発明は、
チャネル保護膜型アモルファスシリコン薄膜トランジス
タを用いた液晶表示装置にも適用することができ、同様
の効果を得ることができる。

【００３５】

【発明の効果】以上のように、本発明によれば、遮光層
をＴＦＴアレイ基板側に作り込む方式を用いた液晶表示
装置において、遮光層をゲート配線と電気的に分離し、
且つ画素電極と接続したので、ゲート配線の断線、短絡
に起因する線状の表示欠陥の発生を大幅に低減でき、さ
らに遮光層の帯電による表示面内の広範囲における表示
不良を防止することができるため、高開口率の液晶表示
装置を高歩留まりで製造することが可能である。

【００３６】また、ゲート配線と同一材料よりなる遮光
層上の少なくとも一部の絶縁膜を除去する工程を、ゲー
ト端子上の絶縁膜を除去する工程と同時に行うようにし
たので、従来の製造方法に新たな工程を追加する必要が
なく、従来と同レベルのコストで容易に製造することが
できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１であるＴＦＴアレイ基
板のゲートレイヤーを示す平面図である。

【図２】 本発明の実施の形態１であるＴＦＴアレイ基
板を示す平面図である。

【図３】 本発明の実施の形態１であるＴＦＴアレイ基
板の製造方法を示す断面図である。

【図４】 本発明の実施の形態１であるＴＦＴアレイ基
板の作用を説明する図である。

【図５】 本発明の実施の形態２であるＴＦＴアレイ基
板を示す平面図である。

【図６】 本発明の実施の形態２であるＴＦＴアレイ基
板の製造方法を示す断面図である。

【図７】 本発明の実施の形態３であるＴＦＴアレイ基
板の製造方法を示す断面図である。

【図８】 本発明の実施の形態４であるＴＦＴアレイ基
板を示す平面図である。

【図９】 本発明の実施の形態４であるＴＦＴアレイ基
板の製造方法を示す断面図である。

【図１０】 本発明の実施の形態５であるＴＦＴアレイ
基板のゲートレイヤーを示す平面図である。

【図１１】 本発明の実施の形態５であるＴＦＴアレイ
基板を示す平面図である。

【図１２】 本発明の実施の形態５であるＴＦＴアレイ
基板の製造方法を示す断面図である。

【図１３】 本発明の実施の形態５であるＴＦＴアレイ
基板の作用を説明する図である。

【図１４】 本発明の実施の形態６であるＴＦＴアレイ
基板のゲートレイヤーを示す平面図である。

【図１５】 本発明の実施の形態６であるＴＦＴアレイ
基板を示す平面図である。

【図１６】 本発明の実施の形態６であるＴＦＴアレイ
基板の作用を説明する図である。

【図１７】 従来の遮光層を設けたＴＦＴアレイ基板を
示す平面図である。

【図１８】 従来の遮光層を設けたＴＦＴアレイ基板の
ゲートレイヤーを示す平面図である。

【図１９】 従来の遮光層を設けたＴＦＴアレイ基板の
製造方法を示す断面図である。

【図２０】 従来の遮光層を設けたＴＦＴアレイ基板の
問題点を説明する図である。

【図２１】 従来の他の遮光層を設けたＴＦＴアレイ基
板を示す平面図である。

【符号の説明】

１ ガラス基板、２ ゲート電極及び配線、３、１７
遮光層、４ シリコン窒化膜、５ アモルファスシリコ
ン膜、６ ｎ＋型アモルファスシリコン膜、７、８、１
５ コンタクトホール、９ 画素電極、１０ 端子電
極、１１ ドレイン電極、１２ ソース電極及び配線、
１３ 絶縁膜、１４ パターン欠陥、１６ 陽極酸化
膜、１８ 冗長配線、１９ 断線。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 透明絶縁性基板上に列状に形成された複
   数本の第一の信号配線、 上記第一の信号配線と交差する複数本の第二の信号配
   線、 上記第一の信号配線相互間の上記第二の信号配線に隣接
   する位置に配置され、上記第一の信号配線と同一材料よ
   りなる遮光層、 上記第一の信号配線と上記第二の信号配線の各交点に設
   けられた薄膜トランジスタに接続された透明導電膜より
   なる画素電極、 上記第一の信号配線及び上記第二の信号配線に外部信号
   を入力する端子部を備え、上記遮光層は、上記第一の信
   号配線と電気的に分離され、且つ上記画素電極と電気的
   に接続されていることを特徴とするＴＦＴアレイ基板。
2. 【請求項２】 透明絶縁性基板上に列状に形成された複
   数本のゲート配線、 上記第一の信号配線と交差する複数本の第二の信号配
   線、 上記第一の信号配線相互間の上記第二の信号配線に隣接
   する位置に配置され、上記第一の信号配線と同一材料よ
   りなる遮光層、 上記第一の信号配線と上記第二の信号配線の各交点に設
   けられた薄膜トランジスタに接続された透明導電膜より
   なる画素電極、 上記第一の信号配線及び上記第二の信号配線に外部信号
   を入力する端子部を備え、上記遮光層は、上記第一の信
   号配線と電気的に接続された部分と、上記第一の信号配
   線と電気的に分離され、且つ上記画素電極と電気的に接
   続された部分を有することを特徴とするＴＦＴアレイ基
   板。
3. 【請求項３】 第一の信号配線と電気的に接続された遮
   光層の先端部分は、上記第一の信号配線相互間に上記第
   一の信号配線と平行に配置された第三の信号配線に接続
   されていることを特徴とする請求項２記載のＴＦＴアレ
   イ基板。
4. 【請求項４】 第一の信号配線と画素電極の間の絶縁膜
   として、陽極酸化膜を設けたことを特徴とする請求項１
   〜請求項３のいずれか一項記載のＴＦＴアレイ基板。
5. 【請求項５】 第一の信号配線及び遮光層の材料とし
   て、Ａｌ、Ｍｏ、Ｔａまたは上記いずれかの金属を含む
   合金を用いたことを特徴とする請求項１〜請求項４のい
   ずれか一項記載のＴＦＴアレイ基板。
6. 【請求項６】 第一の信号配線及び遮光層の材料とし
   て、ＡｌまたはＭｏを用い、上記遮光層上部は、絶縁膜
   または透明導電膜で覆われていることを特徴とする請求
   項５記載のＴＦＴアレイ基板。
7. 【請求項７】 請求項１〜請求項６のいずれか一項に記
   載のＴＦＴアレイ基板と、透明電極及びカラーフィルタ
   等を有する対向電極基板の間に液晶が配置されているこ
   とを特徴とする液晶表示装置。
8. 【請求項８】 透明絶縁性基板上に金属薄膜を成膜し、
   パターニングによりゲート配線、遮光層及びゲート端子
   を形成する工程、 上記ゲート配線、遮光層及びゲート端子上に絶縁膜を形
   成する工程、 上記遮光層上の少なくとも一部の上記絶縁膜を除去する
   工程を含むことを特徴とするＴＦＴアレイ基板の製造方
   法。
9. 【請求項９】 透明絶縁性基板上にＡｌまたはＭｏ等の
   金属薄膜を成膜し、 パターニングによりゲート配線、遮光層及びゲート端子
   を形成する工程、 上記ゲート配線、遮光層及びゲート端子上に絶縁膜を形
   成する工程、 透明導電膜を成膜し、パターニングにより画素電極を形
   成する工程、 上記遮光層上の少なくとも一部の上記絶縁膜を除去する
   工程を含むことを特徴とするＴＦＴアレイ基板の製造方
   法。
10. 【請求項１０】 遮光層上の少なくとも一部の絶縁膜を
    除去する工程は、ゲート端子上の絶縁膜を除去する工程
    と同時に行うことを特徴とする請求項８または請求項９
    記載のＴＦＴアレイ基板の製造方法。