JPH0570825B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタマトリツクスとその
製造方法、詳しくは液晶等の平面型表示パネルに
用いる薄膜トランジスタマトリツクスの構成およ
びその製造方法に関し、特に各トランジスタを接
続するバスラインの断線確率を低減することがで
きる構成と製造方法に係るものである。

〔従来の技術〕

第３図に液晶等の平面型表示パネルの１画素が
平面図で示され、同図において、１はゲートバス
ライン、２はゲート電極、３はドレイン電極、４
はソース電極、５は表示電極、６は層間絶縁膜、
７はドレインバスライン、をそれぞれ示し、縦方
向に各トランジスタのゲート２はゲートバスライ
ン１でつながり、表示電極５はトランジスタのソ
ース電極４に接続されている。

図示のトランジスタは薄膜トランジスタで形成
れ、ゲート電極２に電圧が印加されるとトランジ
スタのチヤネルが開き、ドレイン側からの信号が
画素に書き込まれる。表示装置においては、かか
る画素がマチリツクス状に配置されているのでそ
れを薄膜トランジスタマトリツクスを呼称する。

〔発明が解決しようとする問題点〕

従来、薄膜トランジスタマトリツクスにおい
て、バスラインは一重で用いるか、またはドレイ
ン、ゲートそれぞれ個々に二重バスライン構成と
することで断線対策がとられてきた。しかし、前
者は大型パネル製造工程においては数十ミクロン
程度の幅の細いものが形成され、ゴミ等に対して
弱く断線確率が大で大型パネルの欠陥を少なくし
ようとする要求に合致しない問題がある。また、
後者はフオトリソグラフイ工程が２倍に増加し、
コスト高の原因となる問題がある。

第４図を参照すると、第３図の素子を形成した
後にドレインバスライン７を形成するには、ゲー
ト／ドレインバスライン間の層間絶縁膜６を形成
し、しかる後にドレインバスライン７を形成し、
各トランジスタのドレイン電極３を横方向に接続
する。通常はゲートバスラインを形成した後引続
き補助ゲートバスラインを第４図に示す如く切断
のないように形成した後、あとのプロセスを続け
るが、補助ゲートバスラインを形成しておくと、
ゲートバスライン１が部分１ｂで断線しても、２
層目の補助ゲートバスライン１ａが存在するので
全体としてみたときゲートバスラインの断線はな
いことになる。かかる２層目の補助ゲートバスラ
インは別に１工程追加して形成しなければならな
いところに問題がある。

〔問題点を解決するための手段〕

本発明は上記問題点を解消した薄膜トランジス
タマトリツクスとその製造方法を提供するもの
で、その手段は、半導体薄膜の活性層、ゲート絶
縁層、およびドレイン、ソース、ゲートの３電極
から成る個々の薄膜トランジスタのゲート間およ
びドレイン間をそれぞれ第１あるいは第２のバス
ラインで接続した薄膜トランジスタマトリツクス
において、第１のバスラインと重なり、第２のバ
スラインと接することのないよう切断された第１
のバスラインの補助バスラインが設けられたこと
を特徴とする薄膜トランジスタマトリツクスを提
供すること、および、絶縁基板上にゲート電極を
形成する工程、同一基板上に順にゲート電極を埋
めるゲート絶縁膜および半導体活性層を順に形成
し、半導体活性層にオーミツク接触がとれるよう
にソース電極およびドレイン電極を形成する工
程、ソース電極に接続するように表示電極を形成
する工程、第１／第２バスライン間の層間絶縁膜
を形成する工程、ドレイン電極上に第２のバスラ
インを形成する同一工程によつて第１のバスライ
ンと重なり、かつ、第２のバスラインに接しない
切断された第１のバスラインの補助バスラインを
形成する工程、を含むことを特徴とする薄膜トラ
ンジスタマトリツクスの製造方法を提供すること
によつて達成され、前記第１のバスラインと第２
のバスラインおよび第１のバスラインの補助バス
ラインとは、互いに選択エツチング性をもつ材料
を用いるか、または第２のバスラインと第１のバ
スラインの補助バスラインはリフトオフ法で形成
する。

〔作用〕

本発明は、ゲート、ドレインバスライン形成工
程の一方の工程で他方のバスラインの一部を二重
構成とすることにより、工程数を増やすことなく
バスラインの断線確率を低減しうる薄膜トランジ
スタの構成とその製造方法を提供することを目的
とするものであり、同一フオトリソグラフイ工程
で一方のバスラインを形成するときに、他のバス
ラインのうち前記バスラインと交差しない部分を
二重に形成し、また二重バスラインの各材料に選
択エツチング性をもたせることにより、マスク欠
陥、フオトレジスト中のゴミ等によるバスライン
の断線を、フオトリソグラフイ工程を増やすこと
なく低減するものである。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に
説明する。

第１図に本発明の第１実施例が平面図で示さ
れ、同図において、１１はゲートバスライン、１
２はゲート電極、１３はドレイン電極、１４はソ
ース電極、１５は表示電極、１６はゲート／ドレ
インバスライン間層間絶縁膜、１７はドレインバ
スライン、をそれぞれ示し、これらは第３図、第
４図に示されるものと同じもので、かつ、同じ方
法で形成される。図示の薄膜トランジスタはマト
リツクス状に多数配置され、個々のトランジスタ
のゲート間およびドレイン間はそれぞれのバスラ
イン（第１のバスラインと第２のバスライン）で
接続される。第１図の実施例においては、ドレイ
ンバスライン１７のパターニングと同時になすパ
ターニングで補助ゲートバスライン１８を形成し
たもので、補助ゲートバスラインはゲートバスラ
インと重なり、ドレインバスライン（第２のバス
ライン）に接することのないよう図示の如く切断
されている。補助ゲートバスラインは、ドレイン
バスライン１７のパターニングに使用するフオト
マスクパターンに補助ゲートバスライン１８のた
めのパターンを追加するだけで形成可能である。

次に、第２図を参照して第１図の実施例を形成
する工程を説明する。第２図ａからｅまでは第１
図のAA線に沿う断面図、第２図ｆは第１図のＢ
−Ｂ線に沿う断面図である。

第２図ａ： 絶縁性基板２０上にゲート電極材料を蒸着しそ
れをパターニングする通常の工程で、ゲート電極
１２を形成する。

第２図ｂ： 次いで、全面にゲート絶縁膜２１、アモルフア
スシリコン（またはポリシリコン、カドミウム・
セレン（CdSe）、硫化カドミウム（CdS）、テル
ル（Te）でもよい）の半導体活性層２２を順に
形成する。

第２図ｃ： 半導体層２２、ゲート絶縁膜２１をパターニン
グし、次いで、電極材料を全面に被着し、それを
パターニングしてソース電極１３、ドレイン電極
１４を形成する。

第２図ｄ： 表示電極（透明電極）１５を形成する。透明電
極形成後に層間絶縁膜１６を形成するが、これは
第２図の断面図には現れない。

層間絶縁膜１６の形成において、全面に絶縁膜
を形成しそれを部分的に除去して層間絶縁膜１６
のみを残す代りに、第１図に点線で示すように、
表示電極１５、補助ゲートバスライン１８、ドレ
イン電極１３のための窓開きをしてもよい。

第２図ｅ： ドレインバスライン１７を形成する。そのため
にはゲートバスライン１１がクロムで形成されて
いるときには、クロムに対し選択エツチング性を
もつアルミニウムを全面に被着し、それをマスク
を用いるフオトリソグラフイ法でパターニングし
てドレインバスライン１７を形成するが、そのと
き、同じマスクを用いて補助ゲートバスライン１
８を形成する。補助ゲートバスライン１８は第１
図のＢ−Ｂ線に沿う断面図である第２図ｆに示さ
れる。

ゲートバスライン１１と補助ゲートバスライン
を互いに選択エツチング性をもつ 材料で形成す
る理由は、そうでないと、補助ゲートバスライン
のパターニングのときそれに断線部分があると、
その下のゲートバスラインもエツチングされ、そ
の部分においてゲートバスラインも補助ゲートバ
スラインも共に断線し、せつかく形成した補助ゲ
ートバスラインがなんの用もなさない結果になる
から、それを避けるためである。

なんらかの理由によつて補助ゲートバスライン
材料が前記した選択エツチング性をもたない場
合、例えば、ゲートバスラインがクロムで形成さ
れ、補助ゲートバスラインをチタンで形成したい
ときには、補助ゲートバスラインの形成は、クロ
ムに影響することのない溶媒を用いるリフトオフ
法により、補助ゲートバスラインの形成がゲート
バスラインを損なうことのないようにする。

以上に説明した実施例は逆スタガード型である
が、本発明は第２図ｇに示す第２の実施例である
スタガード型にも及ぶ。このスタガード型におい
て、ドレイン、ソースバスラインは先に基板面に
作られ、その後にゲートバスラインを作ると同時
に補助ドレインバスラインを形成する。第１の実
施例においては、ゲート電極を作つた後で、ドレ
インバスライン（第２のバスライン）を作るとき
ゲートバスラインと重なる補助的ゲートバスライ
ンを形成したが、第２の実施例では、ソース、ド
レイン電極は先に作られているので、ゲートバス
ラインを作ると同時にドレインバスラインと重な
る補助ドレインバスラインを作るのである。

〔発明の効果〕

以上説明したように本発明によれば、工程数を
増やすことなくバスラインを二重に構成しうるの
で、低コストでバスラインの断線欠陥のない薄膜
トランジスタマトリツクスの製造に効果大であ
る。

【図面の簡単な説明】

第１図は本発明実施例の平面図、第２図ａから
ｅまでは本発明の方法実施工程を第１図のＡ−Ａ
線に沿う断面で示す断面図、第２図ｆは第２図ｅ
の工程における第１図Ｂ−Ｂ線に沿う断面図、第
２図ｇは本発明第２実施例の第２図ｅに類似の断
面図、第３図と第４図は従来法による薄膜トラン
ジスタの形成を示す平面図である。 図中、１１はゲートバスライン、１２はゲート
電極、１３はドレイン電極、１４はソース電極、
１５は表示電極、１６はゲート／ドレインバスラ
イン間の層間絶縁膜、１７はドレインバスライ
ン、１８は補助ゲートバスライン、をそれぞれ示
す。

Claims (1)

1. 【特許請求の範囲】 １ 半導体薄膜の活性層、ゲート絶縁層、および
   ドレイン、ソース、ゲートの３電極から成る個々
   の薄膜トランジスタのゲート間およびドレイン間
   をそれぞれ第１あるいは第２のバスラインで接続
   した薄膜トランジスタマトリツクスにおいて、第
   １のバスラインと重なり、第２のバスラインと接
   することのないよう切断された第１のバスライン
   の補助バスラインが設けられたことを特徴とする
   薄膜トランジスタマトリツクス。 ２ 半導体薄膜の活性層、ゲート絶縁層、および
   ドレイン、ソース、ゲートの３電極から成る個々
   の薄膜トランジスタのゲート間およびドレイン間
   をそれぞれ第１あるいは第２のバスラインで接続
   した薄膜トランジスタマトリツクスを作る方法に
   おいて、絶縁基板上に第１のバスラインで接続さ
   れたゲート電極を形成する工程、同一基板上にゲ
   ート電極を埋めるゲート絶縁膜および半導体活性
   層を順に形成し、半導体活性層にオーミツク接触
   がとれるようにソース電極およびドレイン電極を
   形成する工程、ソース電極に接続するように表示
   電極を形成する工程、第１／第２バスライン間の
   層間絶縁膜を形成する工程、ドレイン電極上に第
   ２のバスラインを形成する同一工程によつて第１
   のバスラインと重なり、かつ、第２のバスライン
   に接しない切断された第１のバスラインの補助バ
   スラインを形成する工程、を含むことを特徴とす
   る薄膜トランジスタマトリツクスの製造方法。 ３ 第１のバスラインと第２のバスラインおよび
   第１のバスラインの補助バスラインとは、互いに
   選択エツチング性をもつ材料を用いることを特徴
   とする特許請求の範囲第２項記載の方法。 ４ 第２のバスラインと第１のバスラインの補助
   バスラインはリフトオフ法で形成されることを特
   徴とする特許請求の範囲第２項記載の方法。