JPS61105582A - 薄膜トランジスタマトリツクスとその製造方法 - Google Patents
薄膜トランジスタマトリツクスとその製造方法Info
- Publication number
- JPS61105582A JPS61105582A JP59227046A JP22704684A JPS61105582A JP S61105582 A JPS61105582 A JP S61105582A JP 59227046 A JP59227046 A JP 59227046A JP 22704684 A JP22704684 A JP 22704684A JP S61105582 A JPS61105582 A JP S61105582A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- thin film
- gate
- forming
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタマトリックスとその製造方法
、詳しくは液晶等の平面型表示パネルに用いる薄膜トラ
ンジスタマトリックスの構成およびその製造方法に関し
、特に各トランジスタを接続するバスラインの断線確率
を低減することができる構成と製造方法に係るものであ
る。
、詳しくは液晶等の平面型表示パネルに用いる薄膜トラ
ンジスタマトリックスの構成およびその製造方法に関し
、特に各トランジスタを接続するバスラインの断線確率
を低減することができる構成と製造方法に係るものであ
る。
第３図に液晶等の平面型表示パネルの１画素が平面図で
示され、同図において、１はゲートバスライン、２はゲ
ート電極、３はドレイン電極、４はソース電極、５は表
示電極、６は層間絶縁膜、７はドレインバスライン、を
それぞれ示し、縦方向に各トランジスタのゲート２はゲ
ートバスライン１でつながり、表示電極５はトランジス
タのソース電極４に接続されている。
示され、同図において、１はゲートバスライン、２はゲ
ート電極、３はドレイン電極、４はソース電極、５は表
示電極、６は層間絶縁膜、７はドレインバスライン、を
それぞれ示し、縦方向に各トランジスタのゲート２はゲ
ートバスライン１でつながり、表示電極５はトランジス
タのソース電極４に接続されている。
図示のトランジスタは薄膜トランジスタで形成れ、ゲー
ト電極２に電圧が印加されるとトランジスタのチャネル
が開き、ドレイン側からの信号が画素に書き込まれる。
ト電極２に電圧が印加されるとトランジスタのチャネル
が開き、ドレイン側からの信号が画素に書き込まれる。
表示装置においては、かかる画素がマトリックス状に配
置されているのでそれを薄膜トランジスタマトリックス
と呼称する。
置されているのでそれを薄膜トランジスタマトリックス
と呼称する。
（発明が解決しようとする問題点〕
従来、薄膜トランジスタマトリックスにおいて、バスラ
インは一重で用いるか、またはドレイン、ゲートそれぞ
れ個々に二重バスライン構成とすることで断線対策がと
られてきた。しかし、前者は大型パネル製造工程におい
ては数十ミクロン程度の幅の細いものが形成され、ゴミ
等に対して弱く断線確率が大で大型パネルの欠陥を少な
（しようとする要求に合致しない問題がある。また、後
者はフォトリソグラフィ工程が２倍に増加し、コスト高
の原因となる問題がある。
インは一重で用いるか、またはドレイン、ゲートそれぞ
れ個々に二重バスライン構成とすることで断線対策がと
られてきた。しかし、前者は大型パネル製造工程におい
ては数十ミクロン程度の幅の細いものが形成され、ゴミ
等に対して弱く断線確率が大で大型パネルの欠陥を少な
（しようとする要求に合致しない問題がある。また、後
者はフォトリソグラフィ工程が２倍に増加し、コスト高
の原因となる問題がある。
第４図を参照すると、第３図の素子を形成した後にドレ
インバスライン７を形成するには、ゲート／ドレインバ
スライン間の層間絶縁膜６を形成し、しかる後にドレイ
ンバスライン７を形成し、各トランジスタのドレイン電
極３を横方向に接続する。通常はゲートバスラインを形
成した後引続き補助ゲートバスラインを第４図に示す如
く切断のないように形成した後、あとのプロセスを続け
るが、補助ゲートバスラインを形成しておくと、ゲート
バスラインｌが部分１ｂで断線しても、２層目の補助ゲ
ートバスライン１ａが存在するので全体としてみたとき
ゲートバスラインの断線はないことになる。かかる２層
目の補助ゲートバスラインは別に１工程追加して形成し
なければならないところに問題があ墨。
インバスライン７を形成するには、ゲート／ドレインバ
スライン間の層間絶縁膜６を形成し、しかる後にドレイ
ンバスライン７を形成し、各トランジスタのドレイン電
極３を横方向に接続する。通常はゲートバスラインを形
成した後引続き補助ゲートバスラインを第４図に示す如
く切断のないように形成した後、あとのプロセスを続け
るが、補助ゲートバスラインを形成しておくと、ゲート
バスラインｌが部分１ｂで断線しても、２層目の補助ゲ
ートバスライン１ａが存在するので全体としてみたとき
ゲートバスラインの断線はないことになる。かかる２層
目の補助ゲートバスラインは別に１工程追加して形成し
なければならないところに問題があ墨。
本発明は上記問題点を解消した薄膜トランジスタマトリ
ックスとその製造方法を提供するもので、その手段は、
半導体薄膜の活性層、ゲート絶縁層、およびドレイン、
ソース、ゲートの３電極から成る個々の薄膜トランジス
タのゲート間およびドレイン間をそれぞれ第１あるいは
第２のバスラインで接続した薄膜トランジスタマトリッ
クスにおいて、第１のバスラインと重なり、第２のバス
ラインと接することのないよう切断された第１のバスラ
インの補助バスラインが設けられたことを特徴とする薄
膜トランジスタマトリックスを提供すること、および、
絶縁基板上にゲート電極を形成する工程、同一基板上に
順にゲート電極を埋めるゲート絶縁膜および半導体活性
層を順に形成し、半導体活性層にオーミック接触がとれ
るようにソース電極およびドレイン電極を形成する工程
、ソース電極に接続するように表示電極を形成する工程
、第１／第２バスライン間の層間絶縁膜を形成する工程
、ドレイン電極上に第２のバスラインを形成する同一工
程によって第１のバスラインと重なり、かつ、第２のバ
スラインに接しない切断された第１のバスラインの補助
バスラインを形成する工程、を含むことを特徴とする薄
膜トランジスタマトリックスの製造方法を提供すること
によって達成され、前記第１のバスラインと第２のバス
ラインおよび第１のバスラインの補助バスラインとは、
互いに選択エツチング性をもつ材料を用いるか、または
第２のバスラインと第１のバスラインの補助バスライン
はリフトオフ法で形成する。
ックスとその製造方法を提供するもので、その手段は、
半導体薄膜の活性層、ゲート絶縁層、およびドレイン、
ソース、ゲートの３電極から成る個々の薄膜トランジス
タのゲート間およびドレイン間をそれぞれ第１あるいは
第２のバスラインで接続した薄膜トランジスタマトリッ
クスにおいて、第１のバスラインと重なり、第２のバス
ラインと接することのないよう切断された第１のバスラ
インの補助バスラインが設けられたことを特徴とする薄
膜トランジスタマトリックスを提供すること、および、
絶縁基板上にゲート電極を形成する工程、同一基板上に
順にゲート電極を埋めるゲート絶縁膜および半導体活性
層を順に形成し、半導体活性層にオーミック接触がとれ
るようにソース電極およびドレイン電極を形成する工程
、ソース電極に接続するように表示電極を形成する工程
、第１／第２バスライン間の層間絶縁膜を形成する工程
、ドレイン電極上に第２のバスラインを形成する同一工
程によって第１のバスラインと重なり、かつ、第２のバ
スラインに接しない切断された第１のバスラインの補助
バスラインを形成する工程、を含むことを特徴とする薄
膜トランジスタマトリックスの製造方法を提供すること
によって達成され、前記第１のバスラインと第２のバス
ラインおよび第１のバスラインの補助バスラインとは、
互いに選択エツチング性をもつ材料を用いるか、または
第２のバスラインと第１のバスラインの補助バスライン
はリフトオフ法で形成する。
本発明は、ゲート、ドレインバスライン形成工程の一方
の工程で他方のバスラインの一部を二重構成とすること
により、工程数を増やすことなくバスラインの断線確率
を低減しうる薄膜トランジスタの構成とその製造方法を
提供することを目的とするものであり、同一フォトリソ
グラフィ工程で一方のバスラインを形成するときに、他
のバスラインのうち前記バスラインと交差しない部分を
二重に形成し、また二重バスラインの各材料に選択エツ
チング性をもたせることにより、マスク欠陥、フォトレ
ジスト中のゴミ等によるバスラインの断線を、フォトリ
ソグラフィ工程を増やすことなく低減するものである。
の工程で他方のバスラインの一部を二重構成とすること
により、工程数を増やすことなくバスラインの断線確率
を低減しうる薄膜トランジスタの構成とその製造方法を
提供することを目的とするものであり、同一フォトリソ
グラフィ工程で一方のバスラインを形成するときに、他
のバスラインのうち前記バスラインと交差しない部分を
二重に形成し、また二重バスラインの各材料に選択エツ
チング性をもたせることにより、マスク欠陥、フォトレ
ジスト中のゴミ等によるバスラインの断線を、フォトリ
ソグラフィ工程を増やすことなく低減するものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図に本発明の第１実施例が平面図で示され、同図に
おいて、１１はゲートバスライン、１２はゲート電極、
１３はドレイン電極、１４はソース電極、１５は表示電
極、１６はゲート／ドレインパス９４７間層間絶縁膜、
１７はドレインバスライン、をそれぞれ示し、これらは
第３図、第４図に示されるものと同じもので、かつ、同
じ方法で形成される。図示の薄膜トランジスタはマトリ
ックス状に多数配置され、個々のトランジスタのゲート
間およびドレイン間はそれぞれのバスライン（第１のバ
スラインと第２のバスライン）で接続される。第１−の
実施例においては、ドレインバスライン１７のパターニ
ングと同時になすパターニングで補助ゲートバスライン
１８を形成したものでミ補助ゲートバスラインはゲート
バスラインと重なり、ドレインバスライン（第２のバス
ライン）に接することのないよう図示の如く切断されて
いる。補助ゲートバスラインは、ドレインバスライン１
７のパターニングに使用するフォトマスクパターンに補
助ゲートバスライン１８のためのパターンを追加するだ
けで形成可能である。
おいて、１１はゲートバスライン、１２はゲート電極、
１３はドレイン電極、１４はソース電極、１５は表示電
極、１６はゲート／ドレインパス９４７間層間絶縁膜、
１７はドレインバスライン、をそれぞれ示し、これらは
第３図、第４図に示されるものと同じもので、かつ、同
じ方法で形成される。図示の薄膜トランジスタはマトリ
ックス状に多数配置され、個々のトランジスタのゲート
間およびドレイン間はそれぞれのバスライン（第１のバ
スラインと第２のバスライン）で接続される。第１−の
実施例においては、ドレインバスライン１７のパターニ
ングと同時になすパターニングで補助ゲートバスライン
１８を形成したものでミ補助ゲートバスラインはゲート
バスラインと重なり、ドレインバスライン（第２のバス
ライン）に接することのないよう図示の如く切断されて
いる。補助ゲートバスラインは、ドレインバスライン１
７のパターニングに使用するフォトマスクパターンに補
助ゲートバスライン１８のためのパターンを追加するだ
けで形成可能である。
次に、第２図を参照して第１図の実施例を形成する工程
を説明する。第２図（ａ）から（ｅ）までは第１図のＡ
Ａ線に沿う断面図、第２図（ｆ）は第１図のＢ−Ｂ線に
沿う断面図である。
を説明する。第２図（ａ）から（ｅ）までは第１図のＡ
Ａ線に沿う断面図、第２図（ｆ）は第１図のＢ−Ｂ線に
沿う断面図である。
第２図（ａ）：
絶縁性基板２０上にゲート電極材料を蒸着しそれをパタ
ーニングする通常の工程で、ゲート電極１２を形成する
。
ーニングする通常の工程で、ゲート電極１２を形成する
。
第２図山）：
次いで、全面にゲート絶縁膜２１、アモルファスシリコ
ン（またはポリシリコン、カドミウム・セ。
ン（またはポリシリコン、カドミウム・セ。
レン（ＣｄＳｅ） 、硫化カドミウム（ＣｄＳ ） 、
テルル（Ｔｅ）でもよい）の半導体活性層２２を順に形
成する。
テルル（Ｔｅ）でもよい）の半導体活性層２２を順に形
成する。
第２図（Ｃ）：
半導体層２２、ゲート絶縁膜２１をパターニングし、次
いで、電極材料を全面に被着し、それをパターニングし
てソース電極１３、ドレイン電極１４を形成する。
いで、電極材料を全面に被着し、それをパターニングし
てソース電極１３、ドレイン電極１４を形成する。
第２図（ｄ）：
表示電極（透明電極）１５を形成する。透明電極形成後
に層間絶縁膜１６を形成するが、これは第２図の断面図
には現れない。
に層間絶縁膜１６を形成するが、これは第２図の断面図
には現れない。
層間絶縁膜１６の形成において、全面に絶縁膜を形成し
それを部分的に除去して層間絶縁膜１６のみを残す代り
に、第１図に点線で示すように、表示電極１５、補助ゲ
ートバスライン１８、ドレイン電極１３のための窓開き
をしてもよい。
それを部分的に除去して層間絶縁膜１６のみを残す代り
に、第１図に点線で示すように、表示電極１５、補助ゲ
ートバスライン１８、ドレイン電極１３のための窓開き
をしてもよい。
第２図（ｅ）ニ
ドレインバスライン１７を形成する。そのためにはゲー
トバスライン１１がクロムで形成されているときには、
クロムに対し選択エツチング性をもつアルミニウムを全
面に被着し、それをマスクを用いるフォトリソグラフィ
法でパターニングしてドレインバスライン１７を形成す
るが、そのとき、同じマスクを用いて補助ゲートバスラ
イン１８を形成する。補助ゲートバスライン１８は第１
図のＢ−Ｂ線に沿う断面図である第２図（ｆ）に示され
る。
トバスライン１１がクロムで形成されているときには、
クロムに対し選択エツチング性をもつアルミニウムを全
面に被着し、それをマスクを用いるフォトリソグラフィ
法でパターニングしてドレインバスライン１７を形成す
るが、そのとき、同じマスクを用いて補助ゲートバスラ
イン１８を形成する。補助ゲートバスライン１８は第１
図のＢ−Ｂ線に沿う断面図である第２図（ｆ）に示され
る。
ゲートバスライン１１と補助ゲートバスラインを互いに
選択エツチング性をもつ材料で形成する理由は、そうで
ないと、補助ゲートバスラインのパターニングのときそ
れに断線部分があると、その下のゲートバスラインもエ
ツチングされ、その部分においてゲートバスラインも補
助ゲートバスラインも共に断線し、せっかく形成した補
助ゲートバスラインがなんの用もなさない結果になるか
ら、それを避けるためである。
選択エツチング性をもつ材料で形成する理由は、そうで
ないと、補助ゲートバスラインのパターニングのときそ
れに断線部分があると、その下のゲートバスラインもエ
ツチングされ、その部分においてゲートバスラインも補
助ゲートバスラインも共に断線し、せっかく形成した補
助ゲートバスラインがなんの用もなさない結果になるか
ら、それを避けるためである。
なんらかの理由によって補助ゲートバスライン材料が前
記した選択エツチング性をもたない場合、例えば、ゲー
トバスラインがクロムで形成され、補助ゲートバスライ
ンをチタンで形成したいときには、補助ゲートバスライ
ンの形成は、クロムに影響することのない溶媒を用いる
リフトオフ法により、補助ゲートバスラインの形成がゲ
ートバスラインを損なうことのないようにする。
記した選択エツチング性をもたない場合、例えば、ゲー
トバスラインがクロムで形成され、補助ゲートバスライ
ンをチタンで形成したいときには、補助ゲートバスライ
ンの形成は、クロムに影響することのない溶媒を用いる
リフトオフ法により、補助ゲートバスラインの形成がゲ
ートバスラインを損なうことのないようにする。
以上に説明した実施例は逆スタガード型であるが、本発
明は第２図（ｇ）に示す第２の実施例であるスタガード
型にも及ぶ。このスタガード型において、ドレイン、ソ
ースバスラインは先に基板面に作られ、その後にゲート
バスラインを作ると同時に補助ドレインバスラインを形
成する。第１の実施例においては、ゲート電極を作った
後で、ドレインバスライン（第２のバスライン）を作る
ときゲートバスラインと重なる補助的ゲートバスライン
を形成したが、第２の実施例では、ソース、ドレイン電
極は先に作られているので、ゲートバスラインを作ると
同時にドレインバスラインと重なる補助ドレインバスラ
インを作るのである。
明は第２図（ｇ）に示す第２の実施例であるスタガード
型にも及ぶ。このスタガード型において、ドレイン、ソ
ースバスラインは先に基板面に作られ、その後にゲート
バスラインを作ると同時に補助ドレインバスラインを形
成する。第１の実施例においては、ゲート電極を作った
後で、ドレインバスライン（第２のバスライン）を作る
ときゲートバスラインと重なる補助的ゲートバスライン
を形成したが、第２の実施例では、ソース、ドレイン電
極は先に作られているので、ゲートバスラインを作ると
同時にドレインバスラインと重なる補助ドレインバスラ
インを作るのである。
以上説明したように本発明によれば、工程数を増やすこ
となくバスラインを二重に構成しうるので、低コストで
バスラインの断線欠陥のない薄膜トランジスタマトリン
クスの製造に効果大である。
となくバスラインを二重に構成しうるので、低コストで
バスラインの断線欠陥のない薄膜トランジスタマトリン
クスの製造に効果大である。
第１図は本発明実施例の平面図、第２図（ａｌからｆｅ
）までは本発明の方法実施工程を第１図のＡ−Ａ線に沿
う断面で示す断面図、第２図（ｆ）は第２図（ｅ）の工
程における第１図Ｂ−Ｂ線に沿う断面図、第２図（ｇｌ
は本発明第２実施例の第２図（ｅｌに類似の断面図、第
３図と第４図は従来法による薄膜トランジスタの形成を
示す平面図である。 図中、１１はゲートバスライン、１２はゲート電極、１
３はドレイン電極、１４はソース電極、１５は表示電極
、１６はゲート／ドレインバスライン間の層間絶縁膜、
１７はドレインバスライン、１８は補助ゲートバスライ
ン、をそれぞれ示す。 第１図 第２図 第２図 ２フ 第２図
）までは本発明の方法実施工程を第１図のＡ−Ａ線に沿
う断面で示す断面図、第２図（ｆ）は第２図（ｅ）の工
程における第１図Ｂ−Ｂ線に沿う断面図、第２図（ｇｌ
は本発明第２実施例の第２図（ｅｌに類似の断面図、第
３図と第４図は従来法による薄膜トランジスタの形成を
示す平面図である。 図中、１１はゲートバスライン、１２はゲート電極、１
３はドレイン電極、１４はソース電極、１５は表示電極
、１６はゲート／ドレインバスライン間の層間絶縁膜、
１７はドレインバスライン、１８は補助ゲートバスライ
ン、をそれぞれ示す。 第１図 第２図 第２図 ２フ 第２図
Claims (4)
- （１）半導体薄膜の活性層、ゲート絶縁層、およびドレ
イン、ソース、ゲートの３電極から成る個々の薄膜トラ
ンジスタのゲート間およびドレイン間をそれぞれ第１あ
るいは第２のバスラインで接続した薄膜トランジスタマ
トリックスにおいて、第１のバスラインと重なり、第２
のバスラインと接することのないよう切断された第１の
バスラインの補助バスラインが設けられたことを特徴と
する薄膜トランジスタマトリックス。 - （２）半導体薄膜の活性層、ゲート絶縁層、およびドレ
イン、ソース、ゲートの３電極から成る個々の薄膜トラ
ンジスタのゲート間およびドレイン間をそれぞれ第１あ
るいは第２のバスラインで接続した薄膜トランジスタマ
トリックスを作る方法において、絶縁基板上に第１のバ
スラインで接続されたゲート電極を形成する工程、同一
基板上にゲート電極を埋めるゲート絶縁膜および半導体
活性層を順に形成し、半導体活性層にオーミック接触が
とれるようにソース電極およびドレイン電極を形成する
工程、ソース電極に接続するように表示電極を形成する
工程、第１／第２バスライン間の層間絶縁膜を形成する
工程、ドレイン電極上に第２のバスラインを形成する同
一工程によって第１のバスラインと重なり、かつ、第２
のバスラインに接しない切断された第１のバスラインの
補助バスラインを形成する工程、を含むことを特徴とす
る薄膜トランジスタマトリックスの製造方法。 - （３）第１のバスラインと第２のバスラインおよび第１
のバスラインの補助バスラインとは、互いに選択エッチ
ング性をもつ材料を用いることを特徴とする特許請求の
範囲第２項記載の方法。 - （４）第２のバスラインと第１のバスラインの補助バス
ラインはリフトオフ法で形成されることを特徴とする特
許請求の範囲第２項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227046A JPS61105582A (ja) | 1984-10-29 | 1984-10-29 | 薄膜トランジスタマトリツクスとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227046A JPS61105582A (ja) | 1984-10-29 | 1984-10-29 | 薄膜トランジスタマトリツクスとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105582A true JPS61105582A (ja) | 1986-05-23 |
| JPH0570825B2 JPH0570825B2 (ja) | 1993-10-05 |
Family
ID=16854676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227046A Granted JPS61105582A (ja) | 1984-10-29 | 1984-10-29 | 薄膜トランジスタマトリツクスとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61105582A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377086A (ja) * | 1986-09-19 | 1988-04-07 | 富士通株式会社 | 薄膜トランジスタマトリツクスの形成方法 |
| JPS63309923A (ja) * | 1987-06-10 | 1988-12-19 | Hitachi Ltd | 液晶表示装置 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH04303826A (ja) * | 1991-03-30 | 1992-10-27 | Nec Corp | アクティブマトリックス基板 |
| US6987876B2 (en) | 2000-12-15 | 2006-01-17 | Mitutoyo Corporation | System and methods for determining the settings of multiple light sources in a vision system |
-
1984
- 1984-10-29 JP JP59227046A patent/JPS61105582A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377086A (ja) * | 1986-09-19 | 1988-04-07 | 富士通株式会社 | 薄膜トランジスタマトリツクスの形成方法 |
| JPS63309923A (ja) * | 1987-06-10 | 1988-12-19 | Hitachi Ltd | 液晶表示装置 |
| JPH01227128A (ja) * | 1988-03-07 | 1989-09-11 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH04303826A (ja) * | 1991-03-30 | 1992-10-27 | Nec Corp | アクティブマトリックス基板 |
| US6987876B2 (en) | 2000-12-15 | 2006-01-17 | Mitutoyo Corporation | System and methods for determining the settings of multiple light sources in a vision system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570825B2 (ja) | 1993-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301571B1 (en) | Thin film transistor array | |
| US20010035527A1 (en) | Active matrix substrate and manufacturing method thereof | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| JPH09265113A (ja) | アクティブマトリクス型液晶表示装置およびその製造方 法 | |
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR0181781B1 (ko) | 액정표시장치의 배열기판 및 그 제조방법 | |
| JPS61105582A (ja) | 薄膜トランジスタマトリツクスとその製造方法 | |
| US6232620B1 (en) | Active matrix type TFT elements array having protrusion on gate lines | |
| KR100488338B1 (ko) | 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| KR100648211B1 (ko) | 프린지 필드 구동 액정표시장치 및 그의 제조방법 | |
| JP3030751B2 (ja) | 薄膜トランジスタ | |
| JPH11153812A (ja) | アクティブマトリクス基板 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH0584914B2 (ja) | ||
| JPH0618922A (ja) | 液晶表示装置 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |