JPH11153812A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH11153812A JPH11153812A JP10280781A JP28078198A JPH11153812A JP H11153812 A JPH11153812 A JP H11153812A JP 10280781 A JP10280781 A JP 10280781A JP 28078198 A JP28078198 A JP 28078198A JP H11153812 A JPH11153812 A JP H11153812A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- active matrix
- electrode
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴのオン／オフ特性を向上させる。
【解決手段】 基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記走査配線と前
記信号配線と前記絵素電極とはそれぞれ別の層に形成さ
れるとともに、前記薄膜トランジスタはチャネル部を有
する半導体層を具備してなり、前記薄膜トランジスタを
被覆する絶縁層上の少なくとも該チャネル部に対応する
位置に第１の金属膜が形成されるとともに、前記絵素電
極と薄膜トランジスタのドレイン領域との間を接続する
第２の金属膜が前記絶縁層上に貫通形成されてなり、該
第１の金属膜と第２の金属膜とが同じ材料からなること
を特徴とする。
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記走査配線と前
記信号配線と前記絵素電極とはそれぞれ別の層に形成さ
れるとともに、前記薄膜トランジスタはチャネル部を有
する半導体層を具備してなり、前記薄膜トランジスタを
被覆する絶縁層上の少なくとも該チャネル部に対応する
位置に第１の金属膜が形成されるとともに、前記絵素電
極と薄膜トランジスタのドレイン領域との間を接続する
第２の金属膜が前記絶縁層上に貫通形成されてなり、該
第１の金属膜と第２の金属膜とが同じ材料からなること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
用いられるアクティブマトリクス基板およびその製造方
法に関する。
用いられるアクティブマトリクス基板およびその製造方
法に関する。
【０００２】
【従来の技術】従来、液晶表示装置として、高いコント
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
【０００３】図５に、ＴＦＴをアクティブ素子として用
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板１１上に、複数のゲート
バスライン１と複数のソースバスライン２とが設けられ
ている。各ゲートバスライン１と各ソースバスライン２
との交差位置近傍には、両ラインに接続されてＴＦＴ２
６が設けられている。ＴＦＴ２６には、絵素電極が接続
されており、この絵素電極と対向電極との間に液晶が封
入されて絵素５７が形成されている。ＴＦＴ２６は、ゲ
ート駆動回路５４からゲートバスライン１を通じて送ら
れるゲート信号により制御されている。そして、ソース
駆動回路５２からソースバスライン２を通じて送られる
映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書
き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオ
フ状態の間、絵素５７に保持される。さらに、絵素５７
と並列に付加容量用配線８に接続された付加容量２７が
形成されており、上記映像信号の保持性が向上されてい
る。
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板１１上に、複数のゲート
バスライン１と複数のソースバスライン２とが設けられ
ている。各ゲートバスライン１と各ソースバスライン２
との交差位置近傍には、両ラインに接続されてＴＦＴ２
６が設けられている。ＴＦＴ２６には、絵素電極が接続
されており、この絵素電極と対向電極との間に液晶が封
入されて絵素５７が形成されている。ＴＦＴ２６は、ゲ
ート駆動回路５４からゲートバスライン１を通じて送ら
れるゲート信号により制御されている。そして、ソース
駆動回路５２からソースバスライン２を通じて送られる
映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書
き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオ
フ状態の間、絵素５７に保持される。さらに、絵素５７
と並列に付加容量用配線８に接続された付加容量２７が
形成されており、上記映像信号の保持性が向上されてい
る。
【０００４】このアクティブマトリクス基板は、具体的
には例えば図６のようになっている。このアクティブマ
トリクス基板において、ＴＦＴ２６は絶縁性基板１１上
に形成された半導体層３０を有している。この半導体層
３０の上に、ゲート絶縁膜１３が形成され、さらにゲー
ト絶縁膜１３の上にゲートバスラインから分岐されたゲ
ート電極３が形成されている。その状態の基板のほぼ全
面に、第１の層間絶縁膜１４が形成されている。
には例えば図６のようになっている。このアクティブマ
トリクス基板において、ＴＦＴ２６は絶縁性基板１１上
に形成された半導体層３０を有している。この半導体層
３０の上に、ゲート絶縁膜１３が形成され、さらにゲー
ト絶縁膜１３の上にゲートバスラインから分岐されたゲ
ート電極３が形成されている。その状態の基板のほぼ全
面に、第１の層間絶縁膜１４が形成されている。
【０００５】この第１の層間絶縁膜１４とゲート絶縁膜
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ラインから分岐されたソース電極９およびドレイン電極
１０が形成されており、コンタクトホール７ａ、７ｂを
通じて半導体層３０に接続されている。
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ラインから分岐されたソース電極９およびドレイン電極
１０が形成されており、コンタクトホール７ａ、７ｂを
通じて半導体層３０に接続されている。
【０００６】さらに基板のほぼ全面に、第２の層間絶縁
膜１７が形成され、この第２の層間絶縁膜１７には、コ
ンタクトホール７ｃが開口されている。コンタクトホー
ル７ｃを充填するように金属膜２５が形成され、第２の
層間絶縁膜１７の上には、金属膜２５と接続して絵素電
極４が形成されている。この金属膜２５（図中、網掛け
部分）が形成されていることにより、オーミックコンタ
クトをとることができる。
膜１７が形成され、この第２の層間絶縁膜１７には、コ
ンタクトホール７ｃが開口されている。コンタクトホー
ル７ｃを充填するように金属膜２５が形成され、第２の
層間絶縁膜１７の上には、金属膜２５と接続して絵素電
極４が形成されている。この金属膜２５（図中、網掛け
部分）が形成されていることにより、オーミックコンタ
クトをとることができる。
【０００７】また、ゲート絶縁膜１３の上には、ゲート
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
【０００８】このアクティブマトリクス基板において、
ＴＦＴ２６はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造とされている。この構造においては、多
結晶シリコンからなる半導体層３０は、５つの領域を有
しており、チャネル部１２とソース領域およびドレイン
領域となる高濃度不純物領域２４との間に、高濃度不純
物領域に比べて不純物濃度が低い中濃度不純物領域２３
が１．５〜２μｍの幅で形成されている。この中濃度不
純物領域２３においては、高濃度不純物領域２４に比べ
て抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させ
ることができる。また、デュアルゲート構造のＴＦＴに
比べて、ＴＦＴの面積を小さくできるため、液晶表示装
置の開口率を大きくできる。よって、液晶表示装置を小
型化高精細化することができる。
ＴＦＴ２６はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造とされている。この構造においては、多
結晶シリコンからなる半導体層３０は、５つの領域を有
しており、チャネル部１２とソース領域およびドレイン
領域となる高濃度不純物領域２４との間に、高濃度不純
物領域に比べて不純物濃度が低い中濃度不純物領域２３
が１．５〜２μｍの幅で形成されている。この中濃度不
純物領域２３においては、高濃度不純物領域２４に比べ
て抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させ
ることができる。また、デュアルゲート構造のＴＦＴに
比べて、ＴＦＴの面積を小さくできるため、液晶表示装
置の開口率を大きくできる。よって、液晶表示装置を小
型化高精細化することができる。
【０００９】
【発明が解決しようとする課題】しかし、上記のような
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層３０のチャネル部２
２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶
表示装置の表示コントラストが低くなる虞れがある。光
の照射を防ぐために、この基板の対向基板上に遮光膜を
形成することもできるが、その場合は液晶表示装置の開
口率が低くなる虞れがある。
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層３０のチャネル部２
２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶
表示装置の表示コントラストが低くなる虞れがある。光
の照射を防ぐために、この基板の対向基板上に遮光膜を
形成することもできるが、その場合は液晶表示装置の開
口率が低くなる虞れがある。
【００１０】本発明は、上記の問題点を解決するもので
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記走査配線と前
記信号配線と前記絵素電極とはそれぞれ別の層に形成さ
れるとともに、前記薄膜トランジスタはチャネル部を有
する半導体層を具備してなり、前記薄膜トランジスタを
被覆する絶縁層上の少なくとも該チャネル部に対応する
位置に第１の金属膜が形成されるとともに、前記絵素電
極と薄膜トランジスタのドレイン領域との間を接続する
第２の金属膜が前記絶縁層上に貫通形成されてなり、該
第１の金属膜と第２の金属膜とが同じ材料からなること
を特徴としており、そのことにより上記目的が達成され
る。
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記走査配線と前
記信号配線と前記絵素電極とはそれぞれ別の層に形成さ
れるとともに、前記薄膜トランジスタはチャネル部を有
する半導体層を具備してなり、前記薄膜トランジスタを
被覆する絶縁層上の少なくとも該チャネル部に対応する
位置に第１の金属膜が形成されるとともに、前記絵素電
極と薄膜トランジスタのドレイン領域との間を接続する
第２の金属膜が前記絶縁層上に貫通形成されてなり、該
第１の金属膜と第２の金属膜とが同じ材料からなること
を特徴としており、そのことにより上記目的が達成され
る。
【００１２】また、前記第１の金属膜と第２の金属膜と
は一体に形成されるとともに、前記各絵素電極毎に分離
されて該各絵素電極の周辺部を覆う遮光膜を兼ねていて
もよい。
は一体に形成されるとともに、前記各絵素電極毎に分離
されて該各絵素電極の周辺部を覆う遮光膜を兼ねていて
もよい。
【００１３】さらに前記第１の金属膜と第２の金属膜と
は分離して形成されていてもよい。
は分離して形成されていてもよい。
【００１４】以下、本発明の作用について説明する。
【００１５】本発明では、薄膜トランジスタの上に、少
なくともチャネル部を覆うようにして金属膜が形成され
ているため、チャネル部に光が照射されることなく、遮
光することができる。よって、光照射時におけるＴＦＴ
のオフ電流の上昇を防止することができる。またこの金
属膜は、薄膜トランジスタのドレイン領域と絵素電極と
の間を接続する金属膜と同じ材料で形成されているた
め、同じプロセスにより両方の金属膜を同時に形成する
ことができ、また一体に形成することも容易に可能とな
る。さらに、この基板を液晶表示装置に用いた場合、こ
の金属膜が形成されている部分には、この基板の対向基
板に遮光膜を形成する必要がなくなるので、液晶表示装
置の開口率を大きくすることができる。
なくともチャネル部を覆うようにして金属膜が形成され
ているため、チャネル部に光が照射されることなく、遮
光することができる。よって、光照射時におけるＴＦＴ
のオフ電流の上昇を防止することができる。またこの金
属膜は、薄膜トランジスタのドレイン領域と絵素電極と
の間を接続する金属膜と同じ材料で形成されているた
め、同じプロセスにより両方の金属膜を同時に形成する
ことができ、また一体に形成することも容易に可能とな
る。さらに、この基板を液晶表示装置に用いた場合、こ
の金属膜が形成されている部分には、この基板の対向基
板に遮光膜を形成する必要がなくなるので、液晶表示装
置の開口率を大きくすることができる。
【００１６】また、本発明では、この走査配線、信号配
線、絵素電極は、絶縁層によって、それぞれ別々の層に
形成されているため、絵素電極と走査配線、信号配線と
がショートする恐れがなく、絵素電極を走査配線や信号
配線とオーバーラップさせて形成することができるの
で、液晶表示装置の開口率をさらに大きくすることがで
きる。
線、絵素電極は、絶縁層によって、それぞれ別々の層に
形成されているため、絵素電極と走査配線、信号配線と
がショートする恐れがなく、絵素電極を走査配線や信号
配線とオーバーラップさせて形成することができるの
で、液晶表示装置の開口率をさらに大きくすることがで
きる。
【００１７】さらに、本発明では、第１の金属膜と第２
の金属膜とがともに絵素電極と同電位となり、絵素電極
周辺の遮光膜が絵素電極と同電位となるため、この遮光
膜によって液晶材料に不要な電圧が印加されることがな
くなり、よって表示品位の高い液晶表示装置を実現する
ことができる。
の金属膜とがともに絵素電極と同電位となり、絵素電極
周辺の遮光膜が絵素電極と同電位となるため、この遮光
膜によって液晶材料に不要な電圧が印加されることがな
くなり、よって表示品位の高い液晶表示装置を実現する
ことができる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１９】（実施形態１）図１は、本発明の一実施形
態であるアクティブマトリクス基板を示す平面図であ
り、図２は、図１のＡ−Ａ´線による断面図である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
ゲートバスライン１とソースバスライン２とが縦横に形
成され、両ラインで囲まれた領域に絵素電極４が形成さ
れている。また、この絵素電極４を駆動するためにＴＦ
Ｔが接続されている。
態であるアクティブマトリクス基板を示す平面図であ
り、図２は、図１のＡ−Ａ´線による断面図である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
ゲートバスライン１とソースバスライン２とが縦横に形
成され、両ラインで囲まれた領域に絵素電極４が形成さ
れている。また、この絵素電極４を駆動するためにＴＦ
Ｔが接続されている。
【００２０】このアクティブマトリクス基板において、
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板１１上に形成された半導体層３０を有してい
る。この半導体層３０を覆うようにして、基板のほぼ全
面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁
膜１３の上にゲートバスライン１から分枝されたゲート
電極３が形成されている。その状態の基板のほぼ全面に
第１の層間絶縁膜１４が形成されている。
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板１１上に形成された半導体層３０を有してい
る。この半導体層３０を覆うようにして、基板のほぼ全
面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁
膜１３の上にゲートバスライン１から分枝されたゲート
電極３が形成されている。その状態の基板のほぼ全面に
第１の層間絶縁膜１４が形成されている。
【００２１】この第１の層間絶縁膜１４とゲート絶縁膜
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層管絶縁膜１４の上には、ソースバス
ライン２から分岐されたソース電極９およびドレイン電
極１０が形成されており、コンタクトホール７ａ、７ｂ
を通じて半導体層３０に接続されている。
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層管絶縁膜１４の上には、ソースバス
ライン２から分岐されたソース電極９およびドレイン電
極１０が形成されており、コンタクトホール７ａ、７ｂ
を通じて半導体層３０に接続されている。
【００２２】第１の層間絶縁膜１４の上には、第２の層
間絶縁膜１７がさらに形成され、この第２の層間絶縁膜
１７には、コンタクトホール７ｃが開口されている。コ
ンタクトホール７ｃを充填するように金属膜２５（図
中、網掛け部分）が形成され、第２の層間絶縁膜１７の
上にも金属膜１５（図中、網掛け部分）が形成されてい
る。さらに金属膜２５に接続して、絵素電極４が形成さ
れている。金属膜１５は、図２に示すように、半導体層
３０のチャネル部１２と中濃度不純物領域を覆ってお
り、独立した電圧がかけられるようになっている。
間絶縁膜１７がさらに形成され、この第２の層間絶縁膜
１７には、コンタクトホール７ｃが開口されている。コ
ンタクトホール７ｃを充填するように金属膜２５（図
中、網掛け部分）が形成され、第２の層間絶縁膜１７の
上にも金属膜１５（図中、網掛け部分）が形成されてい
る。さらに金属膜２５に接続して、絵素電極４が形成さ
れている。金属膜１５は、図２に示すように、半導体層
３０のチャネル部１２と中濃度不純物領域を覆ってお
り、独立した電圧がかけられるようになっている。
【００２３】また、ゲート絶縁膜１３の上には、ゲート
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
【００２４】このアクティブマトリクス基板は、以下の
ようにして作製される。
ようにして作製される。
【００２５】まず、絶縁性基板１１上に、厚さ４０〜８
０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶ
Ｄ法により形成する。次に、ＳｉＯ2またはＳｉＮXから
なる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッ
タリングにより積層し、これをパターニングしてゲート
絶縁膜１３を形成する。このゲート絶縁膜１３は、上記
多結晶シリコン膜を熱により酸化して形成したものとし
てもよい。
０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶ
Ｄ法により形成する。次に、ＳｉＯ2またはＳｉＮXから
なる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッ
タリングにより積層し、これをパターニングしてゲート
絶縁膜１３を形成する。このゲート絶縁膜１３は、上記
多結晶シリコン膜を熱により酸化して形成したものとし
てもよい。
【００２６】その上に、リンをドープした多結晶シリコ
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
３０以外の領域にレジストパターンを形成し、このレジ
ストパターンとゲート電極３をマスクとして、半導体層
３０に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で
注入した。さらに、半導体層３０において、ゲート電極
３から１．５〜２μｍ離れた領域にレジストの抜きパタ
ーンを形成し、リンを３０ｋｅｖ、１×１０15ｃｍ-2の
条件で注入した。このことにより、半導体層３０にチャ
ネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領
域２３、ソース領域およびドレイン領域となる高濃度不
純物領域２４が形成される。
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
３０以外の領域にレジストパターンを形成し、このレジ
ストパターンとゲート電極３をマスクとして、半導体層
３０に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で
注入した。さらに、半導体層３０において、ゲート電極
３から１．５〜２μｍ離れた領域にレジストの抜きパタ
ーンを形成し、リンを３０ｋｅｖ、１×１０15ｃｍ-2の
条件で注入した。このことにより、半導体層３０にチャ
ネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領
域２３、ソース領域およびドレイン領域となる高濃度不
純物領域２４が形成される。
【００２７】次に、基板の全面に、ＣＶＤ法により、Ｓ
ｉＯ2からなる第１の層間絶縁膜１４を厚さ約３００ｎ
ｍ〜１０００ｎｍに形成して、ウェットエッチングまた
はドライエッチングにより、コンタクトホール７ａ、７
ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、
ＣＶＤにより厚み約６００ｎｍのソースバスライン２、
ソース電極９およびドレイン電極１０を形成する。ソー
ス電極９およびドレイン電極１０は、それぞれ、コンタ
クトホール７ａおよび７ｂを充填するように形成され
る。
ｉＯ2からなる第１の層間絶縁膜１４を厚さ約３００ｎ
ｍ〜１０００ｎｍに形成して、ウェットエッチングまた
はドライエッチングにより、コンタクトホール７ａ、７
ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、
ＣＶＤにより厚み約６００ｎｍのソースバスライン２、
ソース電極９およびドレイン電極１０を形成する。ソー
ス電極９およびドレイン電極１０は、それぞれ、コンタ
クトホール７ａおよび７ｂを充填するように形成され
る。
【００２８】さらに、基板の全面に、ＣＶＤ法により、
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜１７を形成し、ウェットエッチングまたは
ドライエッチングによりコンタクトホール７ｃを設け
る。そして、ＴｉＷやＷＳｉなどからなる金属膜２５お
よび１５をスパッタリングにより約１２０〜１５０ｎｍ
の厚みにデポし、その後ドライエッチングによりパター
ン形成した。これにより、コンタクトホールに充填され
た金属膜２５と、半導体層３０のチャネル部１２を覆
い、中濃度不純物領域と幅方向に対して１μｍ重なる金
属膜１５とが同時に形成される。金属膜２５および１５
は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよ
く、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１
５の厚みは、材料により異なるが、光の透過を防止でき
る厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みが
あれば、ほぼ遮光できる。好ましくは、１００オングス
トローム〜数１０００オングストロームである。
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜１７を形成し、ウェットエッチングまたは
ドライエッチングによりコンタクトホール７ｃを設け
る。そして、ＴｉＷやＷＳｉなどからなる金属膜２５お
よび１５をスパッタリングにより約１２０〜１５０ｎｍ
の厚みにデポし、その後ドライエッチングによりパター
ン形成した。これにより、コンタクトホールに充填され
た金属膜２５と、半導体層３０のチャネル部１２を覆
い、中濃度不純物領域と幅方向に対して１μｍ重なる金
属膜１５とが同時に形成される。金属膜２５および１５
は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよ
く、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１
５の厚みは、材料により異なるが、光の透過を防止でき
る厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みが
あれば、ほぼ遮光できる。好ましくは、１００オングス
トローム〜数１０００オングストロームである。
【００２９】次に、スパッタリング法によりＩＴＯから
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜２５がダメージを受ける場合に
は、金属膜２５上にオーバーラップさせてＩＴＯパター
ンを形成しておけばよい。
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜２５がダメージを受ける場合に
は、金属膜２５上にオーバーラップさせてＩＴＯパター
ンを形成しておけばよい。
【００３０】（実施形態２）図３は、本発明の他の実施
形態（実施形態２）であるアクティブマトリクス基板を
示す平面図であり、図４は、図３のＡ−Ａ´線による断
面図である。このアクティブマトリクス基板は、金属膜
１６（図中、斜線部分）が、実施形態１の金属膜２５お
よび１５の代わりに形成されており、図３に示すよう
に、半導体層３０のチャネル部１２、中濃度不純物領域
２３および高濃度不純物領域２４は完全に覆われてい
る。この金属膜１６は、図３に示すように、絵素電極４
のエッジとなる部分に接している。作製方法としては、
実施形態１と同様に行うことができる。
形態（実施形態２）であるアクティブマトリクス基板を
示す平面図であり、図４は、図３のＡ−Ａ´線による断
面図である。このアクティブマトリクス基板は、金属膜
１６（図中、斜線部分）が、実施形態１の金属膜２５お
よび１５の代わりに形成されており、図３に示すよう
に、半導体層３０のチャネル部１２、中濃度不純物領域
２３および高濃度不純物領域２４は完全に覆われてい
る。この金属膜１６は、図３に示すように、絵素電極４
のエッジとなる部分に接している。作製方法としては、
実施形態１と同様に行うことができる。
【００３１】このように、上述した本発明の実施形態１
および実施形態２においては、絵素電極と薄膜トランジ
スタのドレイン領域とを接続する金属により遮光膜が形
成されていることから、新たな工程を付加することなく
遮光膜を形成することが可能となっている。
および実施形態２においては、絵素電極と薄膜トランジ
スタのドレイン領域とを接続する金属により遮光膜が形
成されていることから、新たな工程を付加することなく
遮光膜を形成することが可能となっている。
【００３２】以下に、このようにして作製された実施形
態１および実施形態２のアクティブマトリクス基板につ
いて、ＴＦＴの特性試験を行った結果を示す。図７は、
実施形態１および実施形態２のアクティブマトリクス基
板の電流−電圧特性を示す図である。ここで、横軸はゲ
ート電圧、縦軸はドレイン電流とし、ソース・ドレイン
間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧
Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉ
ｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０
Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流
値である。尚、表１においては、比較例として、図５に
示すような、金属膜がＴＦＴ部分に設けられていない従
来のアクティブマトリクス基板を併せて示す。
態１および実施形態２のアクティブマトリクス基板につ
いて、ＴＦＴの特性試験を行った結果を示す。図７は、
実施形態１および実施形態２のアクティブマトリクス基
板の電流−電圧特性を示す図である。ここで、横軸はゲ
ート電圧、縦軸はドレイン電流とし、ソース・ドレイン
間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧
Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉ
ｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０
Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流
値である。尚、表１においては、比較例として、図５に
示すような、金属膜がＴＦＴ部分に設けられていない従
来のアクティブマトリクス基板を併せて示す。
【００３３】
【表１】
【００３４】上記の図７および表１から理解されるよう
に、実施形態１および２のアクティブマトリクス基板に
おいては、光照射時のＴＦＴのオフ電流を減少させるこ
とができた。さらに、金属膜１５に電圧を印加すること
により、ＴＦＴのオン電流を増加させ、オフ電流を減少
させることができる。
に、実施形態１および２のアクティブマトリクス基板に
おいては、光照射時のＴＦＴのオフ電流を減少させるこ
とができた。さらに、金属膜１５に電圧を印加すること
により、ＴＦＴのオン電流を増加させ、オフ電流を減少
させることができる。
【００３５】また、実施形態２においては、絵素電極４
のエッジとなる部分に接して、金属膜１６が形成されて
おり、絵素電極４と同じ電位になっている。よって、液
晶表示装置に用いられた場合には、該エッジにおける液
晶分子の配向乱れを抑制することもできる。
のエッジとなる部分に接して、金属膜１６が形成されて
おり、絵素電極４と同じ電位になっている。よって、液
晶表示装置に用いられた場合には、該エッジにおける液
晶分子の配向乱れを抑制することもできる。
【００３６】
【発明の効果】以上のように、本発明によれば、ＴＦＴ
のチャネル部が充分遮光されているので、光が照射され
た時にチャネル部の特性が変化してオフ電流が増加され
ることがない。また、液晶表示装置に用いられた場合
に、金属膜が形成されている部分には、この基板の対向
基板上に、別の遮光膜を形成する必要がないので、液晶
表示装置の開口率を大きくすることができる。
のチャネル部が充分遮光されているので、光が照射され
た時にチャネル部の特性が変化してオフ電流が増加され
ることがない。また、液晶表示装置に用いられた場合
に、金属膜が形成されている部分には、この基板の対向
基板上に、別の遮光膜を形成する必要がないので、液晶
表示装置の開口率を大きくすることができる。
【図１】本発明の実施形態１のアクティブマトリクス基
板の平面図である。
板の平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】本発明の実施形態２のアクティブマトリクス基
板の平面図である。
板の平面図である。
【図４】図３のＡ−Ａ’線による断面図である。
【図５】一般的なアクティブマトリクス基板の模式図で
ある。
ある。
【図６】従来のアクティブマトリクス基板の断面図であ
る。
る。
【図７】ＴＦＴの特性試験を行った結果を示す図であ
る。
る。
３ ゲート電極 ４ 絵素電極 ６ 付加容量用電極 ７ａ コンタクトホール ７ｂ コンタクトホール ７ｃ コンタクトホール ９ ソース電極 １０ ドレイン電極 １２ チャネル部 １３ ゲート絶縁膜 １４ 第１の層間絶縁膜 １５ 金属膜 １６ 金属膜 １７ 第２の層間絶縁膜 ２３ 中濃度不純物領域 ２４ 高濃度不純物領域 ２５ 金属膜 ３０ 半導体層
Claims (3)
- 【請求項１】 基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、 前記走査配線と前記信号配線と前記絵素電極とはそれぞ
れ別の層に形成されるとともに、前記薄膜トランジスタ
はチャネル部を有する半導体層を具備してなり、前記薄
膜トランジスタを被覆する絶縁層上の少なくとも該チャ
ネル部に対応する位置に第１の金属膜が形成されるとと
もに、前記絵素電極と薄膜トランジスタのドレイン領域
との間を接続する第２の金属膜が前記絶縁層上に貫通形
成されてなり、該第１の金属膜と第２の金属膜とが同じ
材料からなることを特徴とするアクティブマトリクス基
板。 - 【請求項２】 前記第１の金属膜と第２の金属膜とは一
体に形成されるとともに、前記各絵素電極毎に分離され
て該各絵素電極の周辺部を覆う遮光膜を兼ねることを特
徴とする請求項１に記載のアクティブマトリクス基板。 - 【請求項３】 前記第１の金属膜と第２の金属膜とは分
離して形成されることを特徴とする請求項１に記載のア
クティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28078198A JP3287806B2 (ja) | 1992-09-03 | 1998-10-02 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28078198A JP3287806B2 (ja) | 1992-09-03 | 1998-10-02 | アクティブマトリクス基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23620492A Division JP2859784B2 (ja) | 1992-09-03 | 1992-09-03 | アクティブマトリクス基板 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307022A Division JP3498912B2 (ja) | 2000-10-06 | 2000-10-06 | アクティブマトリクス基板 |
| JP2001001044A Division JP3633874B2 (ja) | 2001-01-09 | 2001-01-09 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11153812A true JPH11153812A (ja) | 1999-06-08 |
| JP3287806B2 JP3287806B2 (ja) | 2002-06-04 |
Family
ID=17629874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28078198A Expired - Lifetime JP3287806B2 (ja) | 1992-09-03 | 1998-10-02 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287806B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004053822A2 (en) * | 2002-12-09 | 2004-06-24 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| JP2006013524A (ja) * | 1999-08-31 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7982267B2 (en) | 1999-08-31 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Projector including display device |
| JP2012164989A (ja) * | 1999-08-31 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015118189A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
-
1998
- 1998-10-02 JP JP28078198A patent/JP3287806B2/ja not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US8872750B2 (en) | 1999-08-31 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
| JP2006013524A (ja) * | 1999-08-31 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US7982267B2 (en) | 1999-08-31 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Projector including display device |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| JP2012164989A (ja) * | 1999-08-31 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2004053822A2 (en) * | 2002-12-09 | 2004-06-24 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| WO2004053822A3 (en) * | 2002-12-09 | 2004-10-07 | Samsung Electronics Co Ltd | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| US7920220B2 (en) | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| JP2015118189A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3287806B2 (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267011B2 (ja) | 液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US6246453B1 (en) | Electro-optical device | |
| US5327001A (en) | Thin film transistor array having single light shield layer over transistors and gate and drain lines | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| US6259119B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR19980027502A (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
| JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH09171196A (ja) | 液晶表示装置 | |
| JP3245527B2 (ja) | 液晶表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| US6144422A (en) | Thin film transistor having a vertical structure and a method of manufacturing the same | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JP3393420B2 (ja) | 半導体装置 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |