KR100341227B1 - 어레이 기판 및 액정표시장치 - Google Patents

어레이 기판 및 액정표시장치 Download PDF

Info

Publication number
KR100341227B1
KR100341227B1 KR1019980008412A KR19980008412A KR100341227B1 KR 100341227 B1 KR100341227 B1 KR 100341227B1 KR 1019980008412 A KR1019980008412 A KR 1019980008412A KR 19980008412 A KR19980008412 A KR 19980008412A KR 100341227 B1 KR100341227 B1 KR 100341227B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
opening
layer
conductive layer
Prior art date
Application number
KR1019980008412A
Other languages
English (en)
Other versions
KR19980080203A (ko
Inventor
마사토 겜모치
마사토 쇼지
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR19980080203A publication Critical patent/KR19980080203A/ko
Application granted granted Critical
Publication of KR100341227B1 publication Critical patent/KR100341227B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 어레이기판, 액정표시장치 및 그의 제조방법에 관한 것으로서, 질화규소나 산화규소로 대표되는 무재료막은 투습성이 적고 액정표시장치의 신뢰성을 확보할 수 있고, 또 아크릴수지 등의 유기재료막은 후막화가 용이하며 크로스토크나 커플링 용량을 저감함과 동시에 표면의 평탄화를 용이하게 실현하는 것이다. 이와같은 무기재료막과 유기재료막의 적층 구조를 채용하는 것에 의해 신뢰성이 높고 두꺼운 층간절연층을 용이하게 형성할 수 있으며, 또한, 콘택트홀 내벽면의 경사 각도를 완화할 수 있어 100nm 이하와 같은 얇은 도전층이라도 단 끊어짐을 일으키는 경우가 없어져 신뢰성을 확보하면서 충분한 막두께를 갖고, 또 콘택트홀부에서 도전층의 단끊어짐이 생기지 않는 층간절연막을 갖는 액정표시장치를 제공하는 것을 특징으로 한다.

Description

어레이기판 및 액정표시장치{ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 어레이기판 및 액정표시장치에 관한 것이다. 더욱 자세하게는 본 발명은 배선간의 크로스토크나 커플링 용량을 억제하도록 충분히 두꺼운 층간절연막을 갖고, 또 콘택트 홀부에서의 전극의 단(段) 끊어짐이 억제되고, 또 충분한 신뢰성을 갖는 어레이기판 및 액정표시장치에 관한 것이다.
액티브매트릭스형으로 대표되는 액정표시장치는 최근에 고집적화가 요구되고 있다. 즉, 매우 제한된 공간에 여러가지 전자소자나 배선을 형성할 필요가 있다.
이와같은 필요에 대응하기 위해 다층화 기술이 이용되고 있다. 이것은 층간절연막을 통하여 반도체층이나 배선층을 적층시키는 방법이다. 다층화 기술에 의하면 소자 면적을 증가하지 않고 전자소자나 배선을 적층하는 것이 가능하게 된다.
또한, 층간절연막에 콘택트홀을 형성하여 그 상하의 층을 전기적으로 도통시키면 제한된 소자 면적안에 복잡한 배선을 용이하게 실현할 수 있다.
도 11은 이와같은 다층화 기술에 의한 액정표시장치의 어레이기판(130)의 개략 단면도이다. 도 11에 나타낸 액정표시장치의 어레이기판(130)에서는 유리기판(132)상에 언더코트층(134)을 통하여 폴리실리콘층(136)이 형성되어 있다. 그리고, 게이트전극(140)과 보조용량선(142)에 의해 트랜지스터와 컨덴서가 형성되어 있다. 트랜지스터의 소스전극(146)은 절연층(144)상에 배선되어 있다. 또한,화소전극(154)은 절연층(150)에 형성된 콘택트홀(150a)을 통하여 트랜지스터의 콘택트전극(148)과 접속되어 있다. 즉, 소스전극(146)의 하층과 화소전극(154)의 하층에서 다층화 기술이 이용되고 있다.
그러나, 도 11에 나타낸 바와 같이 층간절연막을 통하여 금속 전극이나 반도체층을 적층시키면 이른바 크로스토크가 발생하고, 서로의 신호의 영향을 무시할 수 없는 문제가 있다. 또한, 절연막을 통하여 대향하는 전극층이나 반도체층은 컨덴서를 형성한다. 그리고, 이른바 커플링용량을 생기게 하고 소자의 응답속도를 저하시키는 등의 문제를 생기게 하는 경우가 있다.
예를 들면 도 11에 나타낸 어레이기판(130)에서는 소스전극(146)은 신호선으로서 도시하지 않은 다른 트랜지스터에 다른 신호를 공급하는 역할도 갖는다. 그러나, 도 11에 화살표 A에 나타낸 바와 같이 이와같은 소스전극(146)과 화소전극(154)은 층간절연층(150)을 통하여 대향하고 있는 부분을 갖는다. 이와같은 대향부분에서는 상기한 바와 같은 크로스토크나 커플링 용량이 발생한다.
그리고, 영상신호의 노이즈 성분이 증가하거나 고속 구동이 곤란하게 되어 영상 표시 품질이 저하하는 등의 문제가 생겼다.
또한, 층간절연막의 상하에 형성되는 배선층 등의 도전층은 패터닝되어 있는 경우가 많다. 따라서, 적층수를 증가시킬수록 표면의 요철이 현저해져 다층화가 곤란해지는 문제도 있다.
이상 설명한 바와 같이 크로스토크, 커플링 용량 또는 표면의 요철의 증가라는 문제를 억제하기 위해서는 층간절연막의 막두께를 두껍게 하는 것이 필요하다.그러나, 종래 자주 이용되던 무기재료의 층간절연막은 막두께를 수100nm 이상으로 하면 크랙이나 박리를 생기게 하는 경우가 많아 충분히 두꺼운 막을 퇴적하는 것이 곤란했다. 한편, 유기재료의 층간절연막은 수㎛의 막두께까지 형성하는 것이 가능하지만 투습성이 높은 점 등에서 충분한 신뢰성을 확보하는 것이 곤란했다.
한편, 다층화 구조가 갖는 다른 문제점으로서 콘택트홀부에서의 도전층의 단 끊어짐을 예로 들 수 있다. 이것은 층간절연막에 콘택트홀을 개구하고, 그 위에 도전층을 퇴적했을 때 콘택트홀 개구의 내벽면부에서 도전층의 막두께가 얇아져 절단되는 것이다. 예를 들면 도 11에 있어서는 콘택트홀(150a)에서 화살표 B로 나타낸 부분에서 화소전극(154)의 단 끊어짐이 생기기 쉽다. 단 끊어짐이 생기면 도전층 사이의 접속이 불충분해져 액정표시장치의 영상 표시 불량을 생기게 한다. 이와같은 단 끊어짐은 층간절연막(150)의 막두께가 두꺼울수록 발생하기 쉬운 문제가 있었다.
이와같은 단 끊어짐을 방지하기 위해서는 도전층(154)을 두껍게 형성하지 않으면 안된다. 그러나, 액정표시장치에서 화소전극(154)은 통상 투명전극으로 하는 것이 필요하고, 그 재료나 과정상의 제한으로 도전층(154)을 두껍게 형성하는 것이 곤란했다. 또한, 일반적으로는 도전층을 두껍게 하면 표면의 요철이 조장되어 다층화가 곤란한 문제도 생기게 한다.
본 발명은 이와같은 점을 감안하여 이루어진 것이다. 즉, 본 발명은 신뢰성을 확보하면서 충분한 막두께를 갖고, 또 콘택트홀부에서 도전층의 단 끊어짐이 생기지 않는 층간절연막을 갖는 어레이기판, 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 의한 액정표시장치의 화소부의 개략 단면도,
도 2는 본 발명에 의한 액정표시장치의 제조공정의 주요 전반부를 나타내는 개략 공정 단면도,
도 3은 본 발명에 의한 액정표시장치의 제조공정의 주요 후반부를 나타내는 개략 공정 단면도,
도 4는 본 발명에서의 제 1 및 제 2 층간 절연층의 패터닝시의 개구의 크기의 관계를 설명하는 확대도,
도 5는 개구(C)의 입구 단부의 곡률반경과 콘택트 불량율과의 관계를 나타내는 그래프도,
도 6은 본 발명에 의한 액정표시장치의 제조공정의 일부를 나타내는 개략 공정 단면도,
도 7은 본 발명에 의한 액정표시장치의 제조공정의 일부를 나타내는 개략 공정 단면도,
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타내는 개략 단면도,
도 9는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타내는 개략 단면도,
도 10은 사각형의 개구를 예시하는 개략도, 및
도 11은 종래의 액정표시장치의 어레이기판의 개략 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
11 : 어레이기판 12 : 유리기판
14 : 도전층 16 : 제 1 층간절연층
18 : 제 2 층간절연층 20 : 제 2 도전층
30, 30’, 30”, 130 : 어레이기판 32, 132 : 유리기판
34, 134 : 언더코트 36, 136 : 폴리실리콘층
38, 138 : 게이트절연막 40, 140 : 게이트전극
42, 142 : 보조용량선 44, 144 : 층간절연층
46, 146 : 소스전극 48, 148 : 콘택트 전극
50, 150 : 제 1 층간절연층 52 : 제 2 층간절연층
54, 54’, 154 : 화소전극 200, 330 : 배향막
300 : 대향기판 310 : 기판
330 : 투명전극 400 : 액정층
즉, 본 발명에 의한 어레이기판은 기판상에 퇴적된 제 1 도전층과, 제 1 개구를 갖는 제 1 층간절연층과, 제 2 개구를 갖는 제 2 층간절연층과, 제 2 도전층을 구비하고, 상기 제 1 개구의 내벽면은 상기 제 2 개구에 의해 덮여서 노출되어 있지 않도록 되어 있는 것에 의해 층간절연층을 두껍게 형성하여 도전층 사이의 크로스토크나 커플링용량을 저감함과 동시에 제 2 도전층의 단 끊어짐을 방지할 수 있는 것으로서, 이를 이용한 액정표시장치를 실현할 수 있다.
여기서, 이 제 1 층간절연층은 무기재료에 의해 형성하고, 제 2 층간절연층은 유기재료에 의해 형성하는 것에 의해 층두께가 두껍고, 완만한 콘택트홀 형상을 갖는 층간절연층으로 할 수 있다.
또한, 제 2 개구는 테이퍼형상의 개구 형상을 갖고, 제 1 층간절연층의 재료가 노출하지 않도록 하는 것에 의해 제 2 도전층의 단 끊어짐을 효과적으로 방지할 수 있다.
또한, 제 2 개구의 내벽면의 경사를 기판에 대해 70도 이하로 하는 것에 의해 완만한 콘택트홀을 형성하여 제 2 도전층의 단 끊어짐을 효과적으로 방지할 수도 있다.
또한, 제 2 개구 형상은 원형, 사각형, 다각형중 어느 하나로 하는 것에 의해 미세한 치수 룰(rule)로 콘택트 면적을 확보할 수도 있다.
또한, 제 2 개구의 입구 단부를 곡면에 의해 구성하는 것에 의해 입구 단부에서의 단 끊어짐을 방지할 수 있다.
그 곡면 형상은 그 곡률반경이 1×10-8m 이상 1×10-4m 이하이면 특히 효과적이다.
또한, 제 2 층간절연층의 층두께는 제 1 층간절연층의 층두께 보다도 두껍게 퇴적하는 것에 의해 제 1 도전층과 제 2 도전층의 간격을 넓게 하여 크로스토크나 커플링 용량을 저감할 수 있다.
또한, 제 1 도전층은 스위칭소자의 출력단자로 하고, 제 1 층간절연층의 재료는 질화실리콘 및 산화실리콘중 적어도 어느 하나를 포함하는 것으로 하고, 제 2 층간절연층의 재료는 아크릴 수지로 하고, 제 2 도전층은 액정층에 전계를 인가하기 위한 화소전극으로 하는 것에 의해 고성능, 또 고신뢰성을 갖는 액정표시장치가 실현된다.
한편, 본 발명에 의한 어레이기판의 제조방법은 기판상에 제 1 도전층을 형성하는 공정과, 그 위에 제 1 층간절연층을 형성하는 공정과, 상기 제 1 층간절연층에 상기 제 1 도전층의 표면까지 관통하는 제 1 개구를 형성하는 공정과, 제 1 층간절연층상에 제 2 층간절연층을 형성하는 공정과, 제 2 층간절연층에 상기 제 1 개구를 통하여 상기 제 1 도전층의 표면까지 관통하는 제 2 개구를 형성하는 공정과, 제 2 층간절연층을 열처리하여 상기 제 2 층간절연층을 구성하고 있는 상기 유기재료를 수축시키는 것에 의해 상기 제 2 개구의 개구 형상을 변화시키고, 그 내벽면이 상기 기판면에 대해 경사진 테이퍼형상의 개구 형상을 갖는 제 3 개구로 하는 열처리 공정과, 상기 제 2 층간절연층상에 제 2 개구를 통하여 상기 제 1 도전층에 접속된 제 2 도전층을 형성하는 공정을 구비한 것을 특징으로 하여 구성되며, 이것에 의해 고성능이고 고신뢰성을 갖는 액정표시장치를 제조할 수도 있다.
또한, 제 1 층간절연층의 재료는 무기재료이며, 제 2 층간절연층의 재료는 유기재료로 하고, 다른 2종류의 막을 조합하는 것에 의해 수분이나 불순물 등의 침입을 방지하여 신뢰성을 올릴 수 있다.
또한, 제 2 개구를 형성하는 공정에 있어서, 상기 제 2 개구는 상기 제 1 개구 보다도 작고 그 내벽면에 있어서 상기 제 1 절연층의 재료가 노출하지 않도록 상기 제 2 절연층의 재료가 상기 제 1 개구의 내벽면을 덮어 상기 제 1 도전층의 표면까지 도달하도록 형성하는 것이 바람직하다.
또한, 열처리공정에 있어서는 제 2 개구의 내벽면과 상기 기판면 사이의 각도가 70도 이하가 되도록 열처리하는 것이 바람직하다.
또한, 제 2 층간절연층을 형성하는 공정에 있어서, 상기 제 2 층간절연층의 층두께는 상기 제 1 층간절연층의 층두께 보다도 두꺼워지도록 퇴적하는 것이 바람직하다.
또한, 표면상에 복수의 스위칭소자가 형성되고 있는 기판을 이용하여 제 1 도전층은 상기 복수의 스위칭소자의 각각에 접속된 출력 단자를 구성하고, 제 1 층간절연층의 재료는 질화실리콘 및 산화실리콘중 적어도 어느 하나를 포함하고, 제 2 층간절연층의 재료는 아크릴수지이며, 제 2 도전층은 액정층에 전계를 인가하기 위한 화소전극을 구성하는 것에 의해 고성능, 고신뢰성을 갖는 액정표시장치를 제조할 수 있다.
또한, 상기 열처리 공정에 있어서 90℃ 이상 300℃ 이하의 온도에서 열처리를 실시하는 것에 의해 제 2 층간절연층을 구성하는 유기재료를 원하는 형상으로 변화시키는 것이 용이하게 된다.
(발명의 실시형태)
본 발명에 의하면 보호기능을 갖는 막과 후막화(厚膜化)가 용이한 막을 이 순서로 퇴적한 적층구조의 층간절연층을 이용한다. 질화규소나 산화규소로 대표되는 무기재료막은 투습성이 적고, 액정표시장치의 신뢰성을 확보할 수 있다. 또한, 아크릴수지 등의 유기재료막은 후막화가 용이하며 크로스토크나 커플링 용량을 저감함과 동시에 표면의 평탄화를 용이하게 실현하는 것이다. 이와같은 무기재료막과 유기재료막의 적층구조를 채용하는 것에 의해 신뢰성이 높고, 두꺼운 층간절연층을 용이하게 형성할 수 있다.
또한, 본 발명에 의하면 콘택트홀 내벽면의 경사각도를 완화할 수 있다. 따라서, 100nm이하와 같은 얇은 도전층이라도 단 끊어짐을 일으키는 것이 없어진다.
이하, 도면을 참조하면서 본 발명의 실시형태를 설명한다.
도 1은 본 발명에 의한 액정표시장치의 주요부를 나타내는 개략 단면도이다.도 1에 나타낸 액정표시장치는 이른바 투과형 액정표시장치이며, 어레이기판(30)과 그에 대향하여 배치된 대향기판(300)과 이 사이에 끼워진 액정층(400)을 구비한다. 어레이기판(30)에는 복수의 스위칭소자가 형성되며, 그 표면에는 배향막(200)이 도포되어 있다. 또한, 대향기판(300)은 투과성 기판(310)의 주면상에 투명전극(320)과 배향층(330)이 형성되는 구성을 갖는다. 여기서, 대향기판(300)은 도시하지 않은 칼라필터층이나 블랙매트릭스층 등을 갖고 있어도 좋다.
본 발명의 어레이기판(30)은 도 11에 나타낸 종래의 어레이기판(130)과 비교하면 화소전극(54)의 하층의 구성이 다르다. 즉, 콘택트 전극(48)상에는 제 1 층간절연층(50)이 퇴적되고, 또 제 2 층간절연층(52)이 형성되어 있다. 다른 기본 구성은 거의 동일하다. 즉, 어레이기판(30)에서는 유리기판(32)상에 언더코트층(34)을 통하여 폴리실리콘층 또는 아몰퍼스 실리콘 등으로 이루어진 반도체층(36)이 형성되어 있다. 그리고, 게이트전극(40)과 보조용량선(42)에 의해 트랜지스터와 컨덴서가 형성되어 있다. 또한, 화소전극(54)은 콘택트홀(C)을 통하여 콘택트전극(48)과 접속되어 있다. 따라서, 소스전극(46)의 하층과 화소전극(54)의 하층에서 다층화 기술이 이용되고 있다.
이와같이 제 2 층간절연층(52)을 개재시켰기 때문에 화소전극(54)은 하층의 도전층과 충분한 간격을 갖고, 크로스토크나 커플링 용량이 충분히 억제되기 때문에 표시 불균형을 현격하게 저감할 수 있다.
또한, 본 발명에 의하면 콘택트홀(C)은 그 내벽면이 제 2 층간절연층(52)에 의해 테이퍼형상의 개구 형상으로 되어 있다. 또한, 제 1 층간절연층(50)의 개구의 내벽면은 제 2 층간절연막(52)에 의해 덮여지고, 콘택트홀(C)의 내벽면에는 노출되어 있지 않다. 따라서, 콘택트홀(C)의 내벽면은 완만하고 연속된 사면을 형성하고 있다. 또한, 콘택트홀(C)의 상단 둘레 테두리도 완만하게 둥글려져 있다. 이러한 특징적인 형상에 의해 화소전극(54)은 단이 끊어지지 않고 콘택트 전극(48)에 접속되어 있다.
다음으로, 본 발명에 따른 제조방법의 실시형태를 설명한다.
도 2 및 도 3은 본 발명에 의한 액정표시장치의 제조공정의 주요부를 나타내는 개략 공정 단면도이다.
여기서는 도 2의 (a)에 나타낸 바와 같이 유리기판(12)상에 도전층(14)이 퇴적된 어레이기판(11)을 고려한다. 어레이기판(11)은 일례에 지나지 않는다. 예를 들면 도전층(14)은 필요에 따라서 패터닝되어 있어도 좋다. 또한, 유리기판(12)과 도전층(14) 사이에 반도체층을 포함한 1층 또는 복수의 층 구조가 형성되어 있어도 좋다. 여기서는 간단하게 하기 위해 유리기판(12)상에 알루미늄 배선(14)을 퇴적한 어레이기판(11)을 상정한다.
본 발명에 의하면 이와같은 도전층(14)상에 층간절연층을 통하여 도전층을 적층한 다층 구조를 형성할 수 있다.
우선 도 2의 (b)에 나타낸 바와 같이 보호 기능을 갖는 재료를 퇴적하여 제 1 층간절연층(16)을 형성한다. 이 재료로서 예를 들면 질화규소나 산화규소 등의 무기 재료를 채용할 수 있다. 절연층(16)의 재료, 퇴적 방법 또는 막두께를 선정할 때는 도전층(14)과의 밀착성, 열팽창율 또는 유전율 등의 물성값이나 퇴적 온도 등의 퇴적 조건 등을 고려하는 것이 바람직하다. 또한, 투과형 액정표시장치에서는 빛의 투과율이나 흡수계수 등의 광학특성값도 고려하는 것이 바람직하다. 통상의 액정표시장치의 경우에는 보호막으로서 널리 채용되고 있는 질화실리콘이나 산화실리콘 또는 이것들의 혼합물인 질화산화 실리콘을 이용하는 것이 바람직하다. 또한, 그 층두께로서는 예를 들면 질화실리콘이나 산화실리콘 등의 재료를 이용할 경우에는 250∼900nm 정도의 층두께로 퇴적하는 것이 바람직하다. 여기서는 한 예로서 플라즈마 CVD법에 의해 질화실리콘을 약 500nm 퇴적했다.
다음으로, 도 2의 (c)에 나타낸 바와 같이 제 1 층간절연층(16)을 패터닝하여 개구(16a)를 설치한다. 이 개구(16a)는 콘택트홀이 되는 것이다. 절연층(16)의 패터닝은 예를 들면 포토레지스트를 이용한 리소그래피에 의해 실시할 수 있다. 또한, 절연층(16)을 에칭하기 위한 방법은 그 재질이나 막두께 등에 따라서 적절하게 선택할 수 있다. 여기서는 한 예로서 CDE(Chemical Dry Etching)법에 의해 절연층(16) 에칭하여 직경 약 8㎛의 원형상의 개구를 설치하였다.
다음으로, 도 2의 (d)에 나타낸 바와 같이 후막화가 용이한 재료를 퇴적하여 제 2 층간절연층(18)을 형성한다. 이 절연층(18)의 재료, 퇴적 방법 또는 막두께를 선정할 때도 절연층(16)과의 밀착성이나 유전율 등의 물성값이나 퇴적 조건 및 광학 특성값 등을 고려하는 것이 바람직하다. 절연층(18)의 재료로서 바람직한 일례로서는 유기재료를 들 수 있다. 또한 그 두께는 0.5㎛이상으로 퇴적하는 것이 바람직하다. 여기서는 한 예로서 감광성 아크릴수지(함유 감광제는 나프토 퀴논 디아지드임.)를 약 2㎛의 두께로 도포했다.
이와같이 감광성을 갖는 재료를 사용하면 패터닝을 할 때 포토레지스트를 이용할 필요가 없어지는 효과가 얻어진다. 또한, 절연층(18)의 재료로는 폴리이미드계의 수지를 이용해도 좋다.
다음으로, 도 3의 (a)에 나타낸 바와 같이 제 2 층간절연층(18)을 패터닝하여 개구(18a)를 설치한다. 이 개구(18a)도 콘택트홀이 되는 것이다.
개구(18a)의 크기는 제 1 층간절연층(16)에 설치한 개구(16a)와의 관계에서 중요하다. 그리고, 본 발명에 있어서 후술하는 바와 같이 개구(18a)는 개구(16a)와 같거나 또는 작은 것이 필요하다. 여기서는 한 예로서 개구(18a)로서 직경 6㎛의 원형상의 개구를 설치하였다.
다음으로, 기판(11)을 열처리한다. 열처리하면 제 2 층간절연층(18)이 열수축된다. 그리고, 도 3의 (b)에 나타낸 바와 같이 개구의 상부가 넓고 그 내벽면이 완만한 경사를 갖는 동시에 상단의 둘레 테두리가 완만하게 둥글려진 형상의 콘택트홀(C)이 얻어진다. 이와같은 형상을 생기게 하기 위해 최적인 열처리 조건은 제 2 층간절연층(18)의 재질이나 막두께 등에 따라서 적절하게 선택할 수 있다. 열처리의 온도는 90℃∼300℃의 범위내에 있는 것이 바람직하다. 온도가 이것보다도 낮으면 충분히 경화, 반응하지 않고 온도가 이것보다도 높으면 탄화가 진행되어 버린다. 또한, 열처리 조건을 적극적으로 변화시켜 개구(18a)의 형상을 의도적으로 제어할 수도 있다. 한 예로서, 제 2 층간절연층(18)을 감광성 아크릴 수지로 한 경우에는 170℃∼250℃의 온도 범위로 30분간∼120분동안 열처리를 실시하는 것에 의해 완만한 경사면을 갖는 콘택트홀을 형성할 수 있다. 여기서는 230℃에서 60분간 열처리를 실시하였다.
다음으로, 도 3의 (c)에 나타낸 바와 같이 제 2 도전층(20)을 퇴적한다. 도전층(20)은 콘택트홀(C)의 부분에서 제 1 도전층(14)과 접속된다. 또한, 콘택트홀(C)은 상기한 바와 같이 그 개구 둘레 테두리가 둥글고 내벽면도 완만하게 경사져 있기 때문에 단 끊어짐을 생기게 하는 경우가 없다.
본 발명에 의하면 이와같이 층간절연층을 적층 구조로 하는 것에 의해 충분한 두께의 절연층을 실현할 수 있다. 따라서, 종래의 문제로 되어 있던 상하의 도전층 사이에 크로스토크나 커플링 용량의 증가를 방지할 수 있다. 또한, 유기재료에 의한 제 2 층간절연층에 의해 표면이 평탄화되기 때문에 다층구조를 용이하게 실현할 수 있다.
또한, 본 발명에 의하면 이와같이 두꺼운 층간절연층을 형성해도 완만한 사면을 갖는 콘택트홀을 형성할 수 있기 때문에 상층 배선의 단 끊어짐이 생기는 경우가 없다.
또한, 본 발명에 의하면 무기재료에 의한 제 1 층간절연층에 의해 하층이 보호되고 반도체장치의 신뢰성도 충분히 확보할 수 있다. 바꿔말하면 도 1에 있어서 유기수지로 이루어진 제 2 층간절연층(52)은 무기재료로 이루어진 제 1 층간절연층(50)과 콘택트전극(48)이 방벽이 되어 반도체층(36)에 직접 접촉되어 있지 않다. 이때문에 반도체층(36)이 유기수지에 의해 오염되는(즉, 반도체층(36)으로 불순물이 확산되는)일이 없어져 반도체장치의 신뢰성도 충분히 확보할 수 있다.
도 4는 본 발명에서의 제 1 및 제 2 층간절연막의 패터닝시의 개구의 크기의관계를 설명하는 확대도이다. 즉, 도 4의 (a)는 제 1 층간절연층쪽이 패터닝시의 개구 크기가 큰 경우, 도 4의 (b)는 제 2 층간절연층의 개구쪽이 큰 경우에 대해서 각각 열처리 후의 콘택트 홀부를 나타내는 개략 단면도이다. 도 4의 (a)에서는 제 1 층간절연층의 개구(16a)의 내벽면이 제 2 층간절연층에 의해 덮여져 콘택트홀(C)의 내벽면은 완만하고 연속적인 사면을 갖는 것을 알 수 있다. 따라서, 그 위에 퇴적된 제 2 도전층(20)은 단 끊어짐을 생기게 하는 일 없이 제 1 도전층(14)에 접속된다.
그러나, 도 4의 (b)에 나타낸 예에서는 제 1 층간절연층의 개구(16a)쪽이 제 2 층간절연층의 개구(18a) 보다도 작기 때문에 개구(16a)의 내벽면이 제 2 층간절연층에 의해 덮여 있지 않다. 그 결과로서, 콘택트홀의 내벽면에 단차(段差)가 생기고 있다. 이와같이 단차가 생겨 제 1 층간절연층의 개구(16a)의 내벽면이 노출되어 있으면 제 2 도전층(20)이 단 끊어짐이 생기기 쉬워진다. 즉, 본 발명에 있어서, 도전층의 단 끊어짐을 방지하기 위해서는 제 1 층간절연층의 개구(16a)를 제 2 층간절연층의 개구(18a)와 같거나 더욱 크게 형성하는 것이 중요하다.
본 발명자는 또한 본 발명에서의 개구(C)의 형상의 최적화에 대해서 검토했다. 일반적으로 층간절연층을 두껍게 할 수록 그 개구내의 전극의 접속부에서 「단 끊어짐」 등에 의한 접속 불량이 염려되기 때문이다. 특히, 액정표시장치의 어레이기판에 있어서는 개구(C)상에 설치하는 화소전극의 막두께는 100nm이하로 매우 얇은 경우가 많고 「단끊어짐」을 생기게 하기 쉽다.
따라서, 본 발명자는 도 4의 (a)에 나타낸 구조의 소자를 시작(試作)하여 개구(C)의 형상을 여러가지로 변화시켜 전극(20)의 접속의 수율을 평가했다. 시작(試作)한 시료에 있어서는 개구(C)의 바닥부의 개구 직경을 모두 5㎛로 하고, 개구의 입구 단부의 곡률반경과 개구의 내벽면의 경사각을 여러가지로 변화시켰다. 또한, 여기서 층간절연막(18)의 층두께는 모두 2㎛로 하고, 전극(18)의 막두께는 100nm으로 하였다.
도 5는 개구(C)의 입구 단부의 곡률반경과 콘택트 불량율과의 관계를 나타낸 그래프이다. 여기서는 시작(試作)한 10000개의 시료에 대해 평가한 결과를 나타낸다. 도 5에서 알 수 있는 바와 같이 개구의 입구 단부의 곡률반경이 1×10-8m 보다 작은 경우에 콘택트 불량율이 크게 증가한다. 즉, 비교적 두꺼운 층간절연층을 형성하는 경우에는 콘택트 개구의 입구 단부의 곡률반경을 조절할 필요가 있는 것을 알 수 있다. 한편, 곡률반경을 너무 크게 하면 개구의 주위에서 층간절연층의 층두께가 좀처럼 정상값에 도달하지 않고, 또 개구부가 커지기 때문에 화소 설계가 곤란해지고 있다. 따라서, 개구의 입구 단부의 곡률반경은 1×10-8m∼1×10-4m의 범위가 바람직하다.
한편, 개구의 내벽면은 기판면에 대해 수직으로 형성되어 있는 것 보다도 테이퍼형상으로 경사져 있는 것이 바람직하다. 같은 실험에 의해 콘택트 불량율을 충분히 저하시키기 위해서는 개구의 내벽면의 경사각도(θ)는 70도 이하인 것이 바람직하다는 것을 알 수 있었다. 즉, 개구의 내벽면의 경사각도(θ)가 70도 이하가 되도록 테이퍼형상의 개구를 형성하면 전극의 「단끊어짐」이 실질적으로 해소되는것을 알 수 있었다.
상기한 실시형태에서는 제 1 층간절연층과 제 2 층간절연층을 각각 별도로 패터닝하여 개구를 형성하는 공정에 대해서 설명했다. 그러나, 제 1 및 제 2 층간절연층을 적층한 후에 1회의 패터닝에 의해 이 절연층에 개구를 형성해도 좋다. 이 경우에는 각각의 개구는 거의 같은 크기를 갖는다. 그러나, 그 후의 열처리 공정에 있어서, 제 2 층간절연층의 유기재료가 열수축을 하기 전에 소정의 시간, 연화시켜 제 1 절연층의 개구의 내벽면을 덮도록 해도 좋다. 이와같은 방법은 제 2 절연층의 재료와 열처리 조건을 적절하게 선택하는 것에 의해 가능하다. 그리고, 이와같이 하면 패터닝 공정이 간략화되는 효과가 얻어진다.
또한, 그외의 실시형태로서 제 1 절연층과 제 2 절연층을 적층하고, 개구를 형성하기 위한 마스크를 형성한 후에 각각의 절연층을 별도의 공정에 의해 에칭해도 좋다. 예를 들면 우선 제 2 절연층인 유기재료의 막을 유기재료의 전용 식각제에 의해 에칭하여 개구한다. 다음으로, 제 1 절연층인 무기재료의 막을 플루오르화수소산 등의 식각제를 이용하여 웨트에칭(wet etching)한다. 에칭하면 제 1 절연층에 형성되는 개구는 이른바 사이드에칭(side etching)에 의해 제 2 절연층의 개구 보다도 크게 된다. 따라서, 그 후의 열처리에 의해 제 2 절연층을 구성하고 있는 유기재료를 연화시켜 제 1 절연층의 개구 내벽면을 덮도록 형성할 수 있다. 이 경우에도 패터닝 공정이 간략화되는 효과를 얻을 수 있다.
또한, 그외의 실시형태로서 층간절연층은 3층 이상의 적층 구조로 해도 좋다. 예를 들면 질화실리콘, 산화실리콘 및 유기수지막을 이 순서로 퇴적하고 개구하여 열처리를 실시해도 좋다. 또한, 이 이외에도 무기재료의 막과 유기재료의 막중 어느 한쪽, 또는 양쪽 모두 다른 재료로 이루어진 다층막으로 할 수 있다. 이와같이 절연층을 다층화하는 것에 의해 예를 들면 도전층과 부착 강도를 유지하면서 열팽창율의 차이를 완화할 수 있는 효과가 얻어진다. 즉, 제 1 도전층에 대해 우선 부착 강도가 높은 무기재료막을 얇게 퇴적하고, 그 위에 제 1 도전층과 열팽창율이 가까운 무기재료막을 비교적 두껍게 퇴적하고, 그위에 소정의 유기재료막을 퇴적하도록 하면 부착 강도를 유지하면서 온도의 변화에 대해서도 크랙 등이 생기지 않는 층간절연층을 형성할 수 있다.
다음으로, 본 발명의 한 실시예로서 액정표시장치의 제조공정에 대해서 설명한다.
여기서는 본 발명에 의해 액정 프로젝터에 이용하는 3인치의 액정패널을 제작했다.
도 6 및 도 7은 본 발명에 의한 액정표시장치의 제조공정의 일부를 나타낸 개략 공정 단면도이다.
우선, 도 6의 (a)에 나타낸 바와 같이 유리기판(32)상에 박막 트랜지스터(Thin Film Transistor;TFT)(41)와 보조용량(43)을 형성한다. 이 형성공정의 개략은 이하에 설명하는 바와 같다.
즉, 우선 유리기판(32)상에 언더코트층(34)을 퇴적하고, 플라즈마CVD법에 의해 아몰퍼스 실리콘막을 퇴적한다. 계속해서 레이져 어닐법에 의해 아몰퍼스 실리콘막을 결정화시켜 폴리실리콘막(36)을 형성한다. 다음으로, 폴리실리콘막(36)을소정의 형상으로 패터닝하고, 그 위에 게이트 절연층(38)을 퇴적한다. 또한, 금속막을 퇴적하고, 패터닝하여 게이트전극(40) 및 보조용량 전극(42)을 형성한다. 다음으로, 이 전극들을 마스크로 하여 이온 주입법에 의해 폴리실리콘막(36)에 불순물을 주입한다. 또한, 절연층(44)을 퇴적하고, 콘택트 홀을 형성한 후, 알루미늄과 몰리브덴의 적층막을 퇴적하고, 패터닝하여 신호선(46) 및 화소 콘택트(48)를 형성한다. 이상에 설명한 일련의 과정은 당업자 사이에서 「톱게이트 구조」라고 불리워지는 폴리실리콘 TFT의 형성 조건에 준할 수 있다. 이 후에 본 발명의 특징 부분인 층간 절연층의 형성 공정을 실시한다.
우선, 도 6의 (b)에 나타낸 바와 같이 제 1 층간절연층(50)을 퇴적하고, 또 화소콘택트(48)에 관통하는 개구(50a)를 설치한다. 여기서, 제 1 층간절연층(50)으로는 플라즈마 CVD법에 의해 질화실리콘을 500nm 퇴적했다. 다음으로, 포토레지스트를 퇴적하여 마스크를 형성하고, CDE법을 이용하여 절연층(50)을 에칭하는 것에 의해 개구(50a)를 형성했다. 개구(50a)는 직경 6㎛의 원형으로 하였다.
다음으로 도 6의 (c)에 나타낸 바와 같이 제 2 층간절연막(52)을 퇴적하고, 또 화소 콘택트(48)까지 관통하는 개구(52a)를 설치한다. 여기서는 감광성 아크릴 수지를 퇴적하여 제 2 층간절연층(52)을 형성했다. 이 층두께로는 표면이 충분히 평탄화되고 전극 사이의 커플링 용량 등도 충분히 억제하기 위해 2㎛로 하였다. 또한, 제 2 층간절연층(52)은 감광성을 갖는 재료를 이용했기 때문에 레지스트를 사용하지 않고 개구를 설치할 수 있다. 즉, 소정의 포토마스크를 통하여 노광하고, 현상하는 것에 의해 개구(52a)를 형성할 수 있다. 여기서, 절연층(52)의개구(52a)는 직경 5㎛의 원형상으로 하였다. 이와같이 개구(52a)를 제 1 층간절연막의 개구(50a) 보다도 작게 했기 때문에 개구(50a)의 내벽면은 아크릴 수지로 덮여져 개구(52a)내에 노출되는 일이 없다.
다음으로, 도 7의 (a)에 나타낸 바와 같이 열처리를 실시하여 소정의 형상의 콘택트홀(C)을 형성한다. 즉, 열처리에 의해 제 2 층간절연층(52)이 열수축하여 개구(52a)가 테이퍼형상으로 열린 개구 형상을 갖는 콘택트홀(C)로 변화한다. 여기서는 230℃로 약 1시간의 열처리에 의해 도 6의 (a)에 나타낸 바와 같이 완만하고 연속적인 경사면을 갖는 콘택트홀(C)를 형성할 수 있다. 또한, 도 6의 (a)중에 화살표로 나타낸 콘택트홀(C)의 둘레 테두리부는 특히 둥그스름해져 도전층의 단 끊어짐을 방지하는 형상으로 할 수 있다.
다음으로, 도 7의 (b)에 나타낸 바와 같이 화소전극(54)을 형성한다. 여기서는 투명전극인 산화인듐주석(ITO)을 100nm 퇴적하고, 패터닝하여 화소전극(54)으로 하였다. 이와같이 하여 형성한 어레이기판(30)은 그 후, 필요에 따라서 배향막을 형성한 후에 도시하지 않은 대향기판과 소정의 간격을 두고 부착된다. 그리고, 그 틈에 액정이 주입되어 밀봉되는 것에 의해 3인치의 액정표시장치가 완성된다. 완성된 액정표시장치를 평가한 결과, 화소전극(54)의 단 끊어짐에 의한 불량율은 거의 0이였다.
여기서, 화소전극(54)이 되는 ITO의 막두께는 광투과율이나 택트타임(tact time) 등의 요청으로 비교적 얇게 하는 것이 필요로 되고 있다. 통상은 100nm∼150nm인 얇은 막두께로 형성되는 경우가 많고 종래에는 층간절연층을 그만큼 두껍게 하지 않은 경우에도 콘택트홀부에서 단끊어짐이 생기기 쉬웠다. 그리고, 드라이 에칭법(Dry etching)에 의해 수직에 가까운 내벽면을 갖는 콘택트홀을 형성하거나 층간절연층을 두껍게 하면 단 끊어짐에 의한 불량의 발생율이 급격하게 증가하는 경향이 보였다.
본 발명자가 별도로 시작(試作)한 결과에서는 무기재료에 의한 단층(單層)의 층간절연층을 RIE(Reactive Ion Etching)법에 의해 에칭하여 콘택트홀을 형성하면 화소전극의 단끊어짐에 의한 불량의 발생율은 0.3∼3% 정도로 높았다. 이와같은 단 끊어짐에 의한 불량은 액정표시장치의 화면상에서는 다수의 점 결함으로 인식되었다.
이에 대해, 무기재료에 의한 절연층과 유기재료에 의한 절연층과의 적층 구조를 시작(試作)해도 도 4의 (b)에 나타낸 바와 같이 무기재료 막의 개구가 유기재료의 막의 개구 보다도 작은 경우는 화소전극의 단 끊어짐은 2∼4%의 불량율이 발생하는 것을 알 수 있었다. 이것은 상기한 바와 같이 무기재료의 막의 개구부나 적층계면에서 단끊어짐이 많이 발생했기 때문이라고 추측된다.
한편, 본 실시예에 의하면 화소전극의 콘택트 불량율은 거의 0%로, 단 끊어짐을 충분히 방지할 수 있는 것을 알 수 있었다. 즉, 본 발명에 있어서, 무기재료의 막의 개구는 유기재료의 막의 개구 보다 크게 하는 것에 의해 현저한 효과가 생기는 것이 확인되었다.
또한, 본 실시예에 의한 액정표시장치는 절연층(50, 52)이 충분히 두껍기 때문에 화소전극(54)와 신호선(46)과의 사이에서 커플링용량의 증가나 크로스토크의발생이 충분히 억제되어 있다. 따라서, 응답속도가 빠르고 잡음 성분이 매우 적은 고품질의 영상을 얻을 수 있었다.
또한, 신뢰성 평가 시험에 있어서도 종래의 유기 수지막만의 액정표시장치에서는 투습성이 있기 때문에 불량이 자주 발생한 것에 대해 본 실시예에 의한 액정표시장치에서는 불량이 발생하지 않고 신뢰성이 충분히 확보되어 있는 것을 알 수 있었다. 이것은 제 1 층간절연층으로서 이용하고 있는 질화실리콘막이 수분에 대해 블로킹(blocking) 효과를 갖기 때문이라고 생각된다.
또한, 본 발명에 있어서 도 7의 (b)에 나타낸 바와 같이 폴리실리콘막(36)과 절연층(52)은 직접 접촉되어 있지 않다. 따라서, 폴리실리콘(36)의 오염을 방지할 수 있다. 즉, 폴리실리콘막(36)과 절연층(52) 사이에는 게이트절연층(38), 절연층(44), 제 1 층간절연층(50) 또는 화소 콘택트 전극(48)이 개재해 있다. 그 결과로서, 절연층(52)을 구성하는 유기재료로 폴리실리콘막(36)으로의 불순물의 확산이 억제되어 TFT의 악화를 해소할 수 있다.
다음으로, 본 발명의 제 2 실시예에 대해서 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 주요부 구성을 나타내는 개략 단면도이다. 즉, 도 8에 나타낸 액정표시장치도 어레이기판(30’)과 그에 대향하여 배치된 대향기판(300)과 이 사이에 끼워진 액정층(400)을 구비한다.
대향기판(300)은 투광성 기판(310)의 주면상에 투명전극(320)과 배향층(330)이 형성된 구성을 갖는다. 여기서, 대향기판(300)은 도시하지 않은 칼라필터층이나 블랙매트릭스층 등을 갖고 있어도 좋다.
본 발명의 어레이기판(30’)도 도 1에 관해 전술한 어레이기판(30)과 마찬가지로 기판(32)상에 폴리실리콘막(36), 게이트절연층(38), 제 2 층간절연층(52) 등을 구비한다. 도 1에 나타낸 어레이기판과 동일 부분에 대해서는 동일 부호를 붙여 상세한 설명을 생략한다.
본 실시예의 액정표시장치가 도 1과 다른 점은 제 1 층간절연층(50’)에 있다. 즉, 본 실시예에서 층간절연층(50’)은 화소 콘택트(48)상에 적층하지 않고 그 주위에 소정의 간격을 두고 형성되어 있다.
이와같이 층간절연층(50’)을 형성한 경우에는 제 2 개구(C)의 내벽면에서 층간절연층(50’)까지의 거리를 더욱 크게 할 수 있다. 따라서, 개구(C)의 내벽면에 있어서 층간절연층(50’)이 더욱 노출되기 어려운 잇점을 갖는다. 여기서, 본 실시형태에서도 개구(C)는 테이퍼형상의 완만한 내벽면을 갖는다. 따라서, 화소전극(54)의 단끊어짐이 해소된다. 또한, 그 외의 상기한 여러가지 효가가 마찬가지로 얻어지는 것은 물론이다. 또한, 본 실시예에서도 층간절연층(50’)의 아래에는 게이트절연층(38), 절연층(44)이 형성되어 있다. 따라서, 이와같이 제 1 층간절연층(50’)을 화소 콘택트(48)로부터 떨어져서 형성해도 폴리실리콘막(36)이 제 2 층간절연층(52)과 접촉하는 일은 없다. 즉, 본 실시예에서도 폴리실리콘막(36)이 층간절연층(52)을 구성하는 유기재료에 오염되는 일은 없다.
다음으로, 본 발명의 제 3 실시예에 대해서 설명한다.
도 9는 본 발명의 제 3 실시예에 따른 액정표시장치의 주요부 구성을 나타내는 개략 단면도이다. 즉, 도 9에 나타낸 액정표시장치는 이른바 반사형 액정표시장치로서, 어레이기판(30”)과 그에 대향하여 배치된 대향기판(300)과 이 사이에 끼워진 액정층(400)을 구비한다.
대향기판(300)은 투광성기판(310)의 주면상에 투명전극(320)과 배향층(330)이 형성된 구성을 갖는다. 여기서, 대향기판(300)은 도시하지 않은 칼라필터층이나 블랙매트릭스층 등을 갖고 있어도 좋다.
본 발명의 어레이기판(30”)도 도 1에 나타낸 어레이기판(30)과 마찬가지로 기판(32)상에 폴리실리콘막(36), 게이트절연층(38), 제 1 층간절연층(50), 제 2 층간절연층(52) 등을 구비한다. 도 1에 나타낸 어레이기판과 동일한 부분에 대해서는 동일 부호를 붙여 설명을 생략한다. 본 실시예의 액정표시장치가 도 1과 다른 점은 전극(54’)이 반사성 재료에 의해 형성되어 있는 점이다. 즉, 전극(54’)은 예를 들면 알루미늄 등에 의해 구성되어 있다. 본 실시예의 액정표시장치에 있어서는 대향기판(300)의 윗쪽으로부터 입사한 빛은 액정층(400)을 통과하여 어레이기판(30)의 전극(54)에 의해 반사되고, 다시 액정층(400), 대향기판(300)을 통과하여 관찰된다.
본 실시예의 어레이기판(30”)에 있어서도 상기한 바와 같이 제 2 층간절연층(52)에 설치된 개구(C)는 제 1 층간절연층(50)의 개구를 덮어 완만한 내벽면을 갖는다. 그 결과로서, 전극(54’)이 개구(C)의 단부에서 단이 끊어지는 것이 해소된다. 또한, 커플링용량의 저하나 신뢰성 향상 등의 상기한 여러가지 효과를 마찬가지로 얻을 수 있다.
이상, 구체적인 예를 참조하면서 본 발명의 실시형태에 대해서 설명했다.그러나, 본 발명은 이들 구체예에 한정되는 것은 아니다. 즉, 본 발명은 도전성 2층을 절연성의 층간절연층으로 분리하고, 콘택트홀을 통하여 접속하는 구성을 갖는 모든 어레이기판 또는 액정표시장치에 대해 마찬가지로 적용할 수 있다.
또한, 제 2 층간절연층에 설치하는 개구의 형상도 원형, 사각형 또는 그외의 다각형 등 여러가지 형상을 적절하게 선택할 수 있다. 예를 들면 도 10은 사각형의 개구를 예시하는 개략 평면도 및 그 A-A’선 단면도이다. 이와같은 사각형의 개구를 설치한 경우에는 스트라이프 형상으로 패터닝된 폴리실리콘막 등에 대해 제한된 치수 룰로 큰 콘택트 면적을 얻을 수 있어 콘택트부의 저항을 저감할 수 있는 효과가 얻어진다.
또한, 본 실시예에서는 액정배향막을 형성하고 있지만 고분자 분산형 액정(Polymer Dispersion Liquid Crystal)을 이용하는 경우와 같이 배향막을 필요로 하지 않는 액정을 이용하여 배향막을 형성하지 않아도 본 발명의 주요 요지를 이탈하는 것은 아니다.
본 발명은 이상 설명한 바와 같은 형태로 실시되고 이하에 설명하는 효과를 갖는다. 우선, 본 발명에 의하면 금속 배선층이나 반도체층 사이의 층간절연층을 충분히 두껍게 형성하는 것이 가능하게 된다. 따라서, 상하 층 사이의 신호의 크로스토크나 커플링 용량이 충분히 억제된다. 그 결과로서, 액정표시장치의 노이즈 특성이나 응답 특성 등을 향상시킬 수 있다.
또한, 본 발명에 의하면 콘택트홀에서의 배선의 단 끊어짐을 방지할 수 있다. 또, 종래 보다도 층간절연층을 훨씬 두껍게 해도 종래보다 단끊어짐을 저감할 수 있다. 따라서, 단끊어짐에 의한 액정표시장치의 불량을 해결하고 제조 수율을 개선함과 동시에 신뢰성도 개선할 수 있다.
또한, 본 발명에 의하면 반도체장치의 표면을 용이하게 평탄화할 수 있다. 즉, 제 2 층간절연층으로서 유기재료를 두껍게 퇴적하는 것에 의해 패터닝된 도전층 등에 기인하는 표면의 요철을 평탄화할 수 있다. 따라서, 적층 구조를 더욱 다층화하는 것이 가능해져 액정표시장치의 집적도를 더욱 향상할 수 있다.
또한, 본 발명에 의하면 액정표시장치의 신뢰성이 충분히 확보된다. 즉, 제 1 층간절연층으로서 패시베이트 효과가 큰 무기재료의 막을 퇴적하는 것에 의해 수분 등의 투과를 차단하여 반도체장치의 장기적인 신뢰성을 충분히 확보할 수 있다.
또한, 본 발명에서는 제 2 층간절연층이 반도체막과 직접 접촉되어 있지 않다. 따라서, 반도체막의 오염을 방지할 수 있다. 즉, 본 발명에 의하면 반도체막과 제 2 층간절연층 사이에는 게이트절연층, 절연층, 제 1 층간절연층 또는 화소 콘택트가 개재해 있다. 그 결과로서, 제 2 층간절연층을 구성하는 유기재료로부터 반도체막으로의 불순물의 확산이 억제되어 TFT의 악화를 해소할 수 있다.
즉, 본 발명에 의하면 전기적 특성이 우수하고, 단 끊어짐에 의한 불량이 억제되고, 고집적화가 가능하고, 신뢰성도 충분히 확보된 액정표시장치를 제공할 수 있게 되어 산업상의 장점은 매우 많다. 또한, 평탄성을 확보하기 쉽기 때문에 투명전극(ITO)대신에 알루미늄 등의 금속 전극을 이용한 반사형 디스플레이로의 응용에도 상응하여 본 발명의 응용이 기대된다.

Claims (16)

  1. 기판;
    상기 기판상에 설치된 반도체층;
    상기 반도체층상에 선택적으로 설치된 제 1 도전층;
    상기 반도체층상에 설치되고 무기재료로 이루어진 제 1 층간절연층;
    상기 제 1 도전층 및 상기 제 1 층간절연층상에 설치되고 유기재료로 이루어진 제 2 층간절연층;
    상기 제 2 층간절연층상에 설치된 제 2 도전층을 구비하고,
    상기 제 2 층간절연층은 상기 제 1 도전층의 표면까지 관통하는 개구를 갖고,
    상기 개구는 테이퍼형상의 내벽면을 갖고,
    상기 제 2 층간절연층의 상기 유기재료가 상기 제 1 층간절연층을 연속적으로 완전히 피복하고 있는 것으로 구성되고,
    상기 제 2 도전층은 상기 개구를 통하여 상기 제 1 도전층에 접속되어 있는 것을 특징으로 하는 어레이기판.
  2. 기판;
    상기 기판상에 설치된 반도체층;
    상기 반도체상에 선택적으로 설치된 제 1 도전층;
    상기 제 1 도전층상에 설치되고 무기재료로 이루어지며, 상기 제 1 도전층의 표면까지 관통한 제 1 개구를 갖는 제 1 층간절연층;
    상기 제 1 층간절연층상에 설치되고 유기재료로 이루어지며, 상기 제 1 개구를 통하여 상기 제 1 도전층의 표면까지 관통하는 제 2 개구를 갖는 제 2 층간절연층;
    상기 제 2 층간절연층상에 설치되어 상기 제 2 개구를 통하여 상기 제 1 도전층과 접속된 제 2 도전층을 구비하며,
    상기 제 2 층간절연층에 있어서의 상기 제 2 개구는 상기 제 1 개구 보다도 작고, 상기 제 2 층간절연층의 상기 유기재료가 상기 제 1 개구의 내벽면을 덮어 상기 제 1 도전층의 표면까지 도달해 있는 것에 의해 상기 제 1 층간절연층을 연속적으로 완전히 피복하고,
    상기 제 2 층간절연층과 상기 반도체층 사이에는 상기 제 1 도전층과 상기 제 1 층간절연층중 적어도 어느 하나가 개재해 있는 것을 특징으로 하는 어레이기판.
  3. 제 2 항에 있어서,
    상기 제 2 개구의 내벽면은 상기 기판면에 대해 테이퍼형상으로 형성되어 있는 것을 특징으로 하는 어레이기판.
  4. 제 3 항에 있어서,
    상기 제 2 개구의 형상은 원형, 사각형, 다각형중 어느 하나인 것을 특징으로 하는 어레이기판.
  5. 제 3 항에 있어서,
    상기 제 2 개구의 내벽면의 최대 경사부의 접선과 상기 기판면 사이의 각도는 70도 이하인 것을 특징으로 하는 어레이기판.
  6. 제 2 항에 있어서,
    상기 제 2 개구의 입구 단부(端部)는 곡면에 의해 구성되어 있는 것을 특징으로 하는 어레이기판.
  7. 제 6 항에 있어서,
    상기 곡면은 그 곡률반경이 1×10-8m 이상 1×10-4m 이하인 것을 특징으로 하는 어레이기판.
  8. 제 2 항에 있어서,
    상기 반도체층은 상기 기판상에 있어서 복수의 스위칭소자의 각각을 구성하는 복수의 섬형상 패턴으로 설치되고,
    상기 제 1 도전층은 상기 복수의 섬형상 패턴의 반도체층의 각각에 접속된 출력단자이며,
    상기 무기재료는 질화실리콘 또는 산화실리콘중 어느 하나를 주성분으로 하고,
    상기 유기재료는 아크릴계 수지 또는 폴리이미드중 어느 하나를 주성분으로 하고,
    상기 제 2 도전층은 화소전극인 것을 특징으로 하는 어레이기판.
  9. 복수의 스위칭소자가 설치된 어레이기판;
    상기 어레이기판에 대향하여 배치된 대향기판;
    상기 어레이기판과 상기 대향기판 사이에 끼워진 액정층을 구비한 액정표시장치에 있어서,
    상기 어레이기판은
    기판;
    상기 기판상에 설치된 반도체층;
    상기 반도체상에 선택적으로 설치된 제 1 도전층;
    상기 반도체층상에 설치되고 무기재료로 이루어진 제 1 층간절연층;
    상기 제 1 도전층 및 상기 제 1 층간절연층상에 설치되고 유기재료로 이루어진 제 2 층간절연층;
    상기 제 2 층간절연층상에 설치한 제 2 도전층을 구비하며,
    상기 제 2 층간절연층은 상기 제 1 도전층의 표면까지 관통하는 개구를 갖고,
    상기 개구는 테이퍼형상의 내벽면을 갖고,
    상기 개구의 내벽면에 있어서는 상기 제 2 층간절연층의 상기 유기재료가 상기 제 1 층간절연층을 완전히 피복하고 있는 것으로 구성되며,
    상기 제 2 도전층은 상기 개구를 통하여 상기 제 1 도전층에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  10. 복수의 스위칭소자가 설치된 어레이기판;
    상기 어레이기판과 대향하여 배치된 대향기판;
    상기 어레이기판과 상기 대향기판 사이에 끼워진 액정층을 구비한 액정표시장치에 있어서,
    상기 어레이기판은
    기판;
    상기 기판상에 설치된 반도체층;
    상기 반도체층상에 선택적으로 설치된 제 1 도전층;
    상기 제 1 도전층상에 설치되고 무기재료로 이루어지며 상기 제 1 도전층의 표면까지 관통한 제 1 개구를 갖는 제 1 층간절연층;
    상기 제 1 층간절연층상에 설치되고 유기재료로 이루어지며 상기 제 1 개구를 통하여 상기 제 1 도전층의 표면까지 관통하는 제 2 개구를 갖는 제 2 층간절연층;
    상기 제 2 층간절연층상에 설치되어 상기 제 2 개구를 통하여 상기 제 1 도전층과 접속된 제 2 도전층을 구비하며,
    상기 제 2 층간절연층에서의 상기 제 2 개구는 상기 제 1 개구 보다도 작고, 상기 제 2 층간절연층의 상기 유기재료가 상기 제 1 개구의 내벽면을 덮어 상기 제 1 도전층의 표면까지 도달하고 있는 것에 의해 제 2 개구의 내벽면이 상기 제 1 층간절연층을 완전히 피복하고,
    상기 제 2 층간절연막과 상기 반도체층 사이에는 상기 제 1 도전층과 상기 제 1 층간절연층중 적어도 어느 하나가 개재해 있는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 제 2 개구의 내벽면은 상기 기판면에 대해 테이퍼형상으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 제 2 개구의 형상은 원형, 사각형, 다각형중 어느 하나인 것을 특징으로 하는 액정표시장치.
  13. 제 11 항에 있어서,
    상기 제 2 개구의 내벽면의 최대 경사부의 접선과 상기 기판면 사이의 각도는 70도 이하인 것을 특징으로 하는 액정표시장치.
  14. 제 10 항에 있어서,
    상기 제 2 개구의 입구 단부가 곡면에 의해 구성되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 제 2 개구의 입구 단부의 상기 곡면은 그 곡률반경이 1×10-8m 이상 1×10-4m 이하인 것을 특징으로 하는 액정표시장치.
  16. 제 10 항에 있어서,
    상기 반도체층은 상기 복수의 스위칭소자의 각각을 구성하는 복수의 섬형상 패턴으로서 설치되고,
    상기 제 1 도전층은 상기 복수의 섬형상 패턴의 반도체층의 각각에 접속된 출력단자이며,
    상기 무기재료는 질화실리콘 또는 산화실리콘중 어느 하나를 주성분으로 하고,
    상기 유기재료는 아크릴계 수지 또는 폴리이미드중 어느 하나를 주성분으로 하고,
    상기 제 2 도전층은 상기 액정층에 전압을 인가하는 화소전극인 것을 특징으로 하는 액정표시장치.
KR1019980008412A 1997-03-07 1998-03-07 어레이 기판 및 액정표시장치 KR100341227B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-053375 1997-03-07
JP5337597 1997-03-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010009610A Division KR100344206B1 (ko) 1997-03-07 2001-02-26 어레이기판의 제조방법 및 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19980080203A KR19980080203A (ko) 1998-11-25
KR100341227B1 true KR100341227B1 (ko) 2002-11-18

Family

ID=12941083

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019980008412A KR100341227B1 (ko) 1997-03-07 1998-03-07 어레이 기판 및 액정표시장치
KR1020010009610A KR100344206B1 (ko) 1997-03-07 2001-02-26 어레이기판의 제조방법 및 액정표시장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010009610A KR100344206B1 (ko) 1997-03-07 2001-02-26 어레이기판의 제조방법 및 액정표시장치의 제조방법

Country Status (3)

Country Link
US (2) US6136624A (ko)
KR (2) KR100341227B1 (ko)
TW (1) TW477907B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
CN100530758C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6657230B1 (en) * 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR20020001879A (ko) * 1999-05-14 2002-01-09 가나이 쓰토무 반도체 장치, 화상 표시 장치 및 그 제조 방법과 제조 장치
KR20010001951A (ko) * 1999-06-10 2001-01-05 구본준 보조광원 장치를 가진 반사형 액정표시장치
JP3769426B2 (ja) 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP2001311963A (ja) * 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6429116B1 (en) * 2001-02-07 2002-08-06 Advanced Micro Devices, Inc. Method of fabricating a slot dual damascene structure without middle stop layer
US6887796B2 (en) 2001-04-27 2005-05-03 Koninklijke Philips Electronics N.V. Method of wet etching a silicon and nitrogen containing material
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP4002410B2 (ja) * 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100857498B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 액정표시장치 및 이의 제조방법
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4286495B2 (ja) * 2002-06-28 2009-07-01 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW594319B (en) * 2003-04-11 2004-06-21 Au Optronics Corp Liquid crystal display and method of manufacturing the same
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR100741962B1 (ko) * 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
JP4315074B2 (ja) * 2004-07-15 2009-08-19 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
TWI336913B (en) * 2006-07-18 2011-02-01 Via Tech Inc A chip and manufacturing method and application thereof
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
KR20140122910A (ko) 2013-04-11 2014-10-21 삼성디스플레이 주식회사 액정 표시 장치
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
TWI567452B (zh) * 2014-07-17 2017-01-21 群創光電股份有限公司 液晶顯示裝置及其元件基板
US9543335B2 (en) 2014-07-17 2017-01-10 Innolux Corporation Liquid-crystal display and element substrate thereof
JP6762845B2 (ja) 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
CN112466893B (zh) * 2020-11-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN113687549A (zh) * 2021-09-23 2021-11-23 合肥京东方显示技术有限公司 显示面板及显示面板的制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151638A (ja) * 1989-11-08 1991-06-27 Nissan Motor Co Ltd 半導体集積回路の製造方法
KR960039356A (ko) * 1995-04-07 1996-11-25 김주용 반도체 소자의 전하저장전극 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720496A (ja) * 1993-06-30 1995-01-24 Sony Corp アクティブマトリクス型液晶表示装置
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH08184837A (ja) * 1994-12-29 1996-07-16 Canon Inc 液晶装置
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
JP2659039B2 (ja) * 1995-10-17 1997-09-30 キヤノン 株式会社 電気回路基板
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP3317387B2 (ja) * 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR100251092B1 (ko) * 1996-11-22 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151638A (ja) * 1989-11-08 1991-06-27 Nissan Motor Co Ltd 半導体集積回路の製造方法
KR960039356A (ko) * 1995-04-07 1996-11-25 김주용 반도체 소자의 전하저장전극 제조방법

Also Published As

Publication number Publication date
US6252297B1 (en) 2001-06-26
KR100344206B1 (ko) 2002-07-22
US6136624A (en) 2000-10-24
TW477907B (en) 2002-03-01
KR19980080203A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100341227B1 (ko) 어레이 기판 및 액정표시장치
US10564459B2 (en) Manufacturing method for liquid crystal display device
EP0449123B1 (en) Liquid crystal display device
KR100814183B1 (ko) 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치
US6297519B1 (en) TFT substrate with low contact resistance and damage resistant terminals
KR100246688B1 (ko) 액티브 매트릭스 기판 및 액정표시장치, 및 그 제조 방법
JPH10307305A (ja) アレイ基板、液晶表示装置及びそれらの製造方法
US6051883A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
KR100285126B1 (ko) 액정표시장치및그제조방법
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP2002182243A (ja) 液晶表示装置用トランジスタ基板及びその製造方法
JP2008009380A (ja) 液晶表示装置及びその製造方法
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
JP3245527B2 (ja) 液晶表示装置
US6317174B1 (en) TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof
KR100262404B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
JPH11352515A (ja) 液晶表示装置およびその製造方法
KR20130030251A (ko) 액정 표시 장치 및 그 제조 방법
JPH11326941A (ja) アクティブマトリクス表示装置
USRE39452E1 (en) TFT substrate with low contact resistance and damage resistant terminals
KR100272309B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법
JP4075220B2 (ja) 表示パネル及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010129

Effective date: 20020228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 16