KR100262404B1 - 초고개구율 액정 표시 소자 및 그의 제조방법 - Google Patents

초고개구율 액정 표시 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100262404B1
KR100262404B1 KR1019970027641A KR19970027641A KR100262404B1 KR 100262404 B1 KR100262404 B1 KR 100262404B1 KR 1019970027641 A KR1019970027641 A KR 1019970027641A KR 19970027641 A KR19970027641 A KR 19970027641A KR 100262404 B1 KR100262404 B1 KR 100262404B1
Authority
KR
South Korea
Prior art keywords
electrode
film
liquid crystal
crystal display
gate
Prior art date
Application number
KR1019970027641A
Other languages
English (en)
Other versions
KR19990003711A (ko
Inventor
전정목
유봉렬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027641A priority Critical patent/KR100262404B1/ko
Publication of KR19990003711A publication Critical patent/KR19990003711A/ko
Application granted granted Critical
Publication of KR100262404B1 publication Critical patent/KR100262404B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 저유전상수를 갖는 물질을 유전체막으로 사용하고 화소전극을 게이트 라인과 데이터 라인을 오버랩시켜 형성하여 주어 초고개구율을 얻을 수 있으며, 화소전극을 스토리지 캐패시터의 상부전극으로 작용하는 투명전극에 연결시켜 줌으로써 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 용량감소를 방지할 수 있는 액정표시소자 및 그의 제조방법에 관한 것이다.
본 발명은 스트리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과; 상기 절연기판상에 크로스되어 형성되는 게이트라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터와; 상기 화소영역에 상기 게이트 라인과 나란하게 배열되는 스트리지 캐패시터의 스트리지 전극과; 상기 스토리지 전극상부에 상기 게이트라인과 나란하게 배열됨과 동시에 그의 일부분이 데이터 라인과 나란하게 배열되어 박막트랜지스터와 직접 접촉되는 제1투명전극과; 상기 게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되고 상기 제1투명전극과 콘택을 통해 접촉되는 제2투명전극을 포함한다.

Description

초고개구율 액정 표시 소자 및 그의 제조방법
본 발명은 평판표시소자중 하나인 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)에 관한 것으로서, 보다 구체적으로는 축적용량을 감소시킴없이 고개구율을 얻을 수 있는 초고개구율 액정표시소자에 관한 것이다.
TFT-LCD 에 있어서, 용량이 증가함에 따라 배터리의 효율이 점점 둔화되고 있는데, 이러한 배터리 효율의 저하를 해결하기 위한 하나의 방법으로 액정패널의 투과도를 향상시키는 방법이 있다.
액정패널의 투과도를 향상시키는 방법으로는, 크게 액정패널의 개구율을 향상시키는 방법, 고투과 편광판의 개발 및 고투과 칼라필터의 사용등이 있다. 이러한 방법중 액정패널의 개구율을 향상시키는 방법이 최근 활발히 연구되고 있다.
제1도는 종래의 TFT-LCD 의 평면구조를 도시한 것이다.
제1도를 참조하여 종래의 액정표시소자의 평면구조를 살펴보면, 유리기판과 같은 투명한 절연기판(1)상에 게이트라인(10)과 데이터 라인(20)이 크로스되어 형성되고, 게이트 라인(10)과 데이터 라인(20)이 교차하는 부분에 상기 게이트 라인(10) 및 데이터 라인(20)이 연결된 박막 트랜지스터(30)가 배열된다.
그리고, 게이트 라인(10)과 데이터 라인(20)에 의해 형성된 공간에 상기 게이트 라인(10) 및 데이터 라인(20)과 일정한 간격을 두고 화소전극(40)이 상기 박막 트랜지스터(30)에 연결되어 배열되며, 스토리지 캐피시터(50)의 하부전극인 스토리지 전극(31b)이 상기 게이트 라인(10)과 나란하게 배열된 평면 구조를 갖는다.
제2도는 제1도의 1A-1A' 에 따른 단면구조도를 도시한 것으로서, 액정표시소자중 박막 트랜지스터의 단면도를 도시한 것이다. 제2도를 참조하여 박막 트랜지스터(30)의 단면 구조를 살펴보면, 상기 절연기판(1)상에 절연막(2)이 형성되고, 그위에는 게이트 라인(10)으로부터 연장 형성된 게이트전극(31a)이 형성되며, 게이트(31a)이 형성된 절연막(2)상에는 게이트 절연막(32)이 형성된다.
또한, 상기 게이트전극(31a)에 대응하는 게이트 절연막(32)상에는 비정질 실리콘등으로 된 반도체층(33)이 형성되고, 상기 게이트(31a)에 대응하는 반도체층(33)상에는 에치스톱퍼(34)가 형성되며, 상기 에치 스톱퍼(34)의 상면이 노출되도록 소오스/드레인 전극(36, 37)이 형성되며, 소오스/드레인 전극(36, 37)과 반도체층(34)간에는 불순물이 도핑된 비정질 실리콘등으로 된 오믹층(35)이 형성된 구조를 갖는다.
제3도는 제1도의 1B-1B' 선에 따른 단면구조를 도시한 것으로서, 스토리지 캐패시터(50)의 단면 구조를 도시한 것이다.
제3도를 참조하면, 스토리지 캐패시터(50)는 상기 절연기판(1)상에 절연막(2)이 형성되고, 그위에는 게이트 전극(31a)과 동일한 물질로 된 하부전극인 스토리지 전극(31b)이 형성되며, 상기 스토리지전극(31b)을 포함한 상기 절연막(2)상에 스토리지 캐패시터의 유전체막으로 작용하는 게이트 절연막(32)이 형성되고, 유전체막인 게이트 절연막(32)상에는 상부전극으로 작용하는 화소전극(40)이 형성된 구조를 갖는다.
제1도 내지 제3도에 도시된 바와 같은 종래의 액정표시소자는 화소전극(14)이 신호선인 데이터 라인(20)과 일정거리, 수 ㎛ 정도의 거리를 두고 분리시켜 형성하였는데, 이는 점선으로 표시한 바와 같이 화소전극(40)과 데이터라인(20)이 오버랩되어 형성되는 경우에는 화소전극(40)과 데이터라인(20)간에 기생용량이 존재하여 수직 크로스 토크(cross-talk)가 발생되기 때문이다.
화소전극(40)과 데이터 라인(20)의 오버랩시 발생된 크로스 토크는 플리커(flicker) 현상을 야기시켜 화질이 저하되는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 캐패시터 유전체막으로 저유전상수를 갖는 물질을 사용하여 화소전극을 데이터 라인과 오버랩시켜 형성함으로써 초고개구율을 얻을 수 있는 초고개구율 액정표시소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 화소전극과 저유전상수를 갖는 유전체막사이에 투명전극을 개재하여 소오스/드레인 금속과 화소전극을 콘택시켜 줌으로써, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 캐패서터의 용량의 저하를 방지할 수 있는 초고개구율 액정표시소자 및 그의 제조방법을 제공하는 데 그 목적이 있다.
제1도는 종래의 TFT-LCD 의 평면구조도.
제2도는 제1도의 1A-1A' 선에 따른 TFT-LCD 의 단면 구조도.
제3도는 제1도의 1B-1B' 선에 따른 TFT-LCD 의 단면 구조도.
제4도는 본 발명의 실시예에 따른 초고개구율 액정표시소자의 평면 구조도.
제5도는 제4도의 4A-4A' 선에 따른 액정표시소자의 단면 구조도.
제6도는 제4도의 4B-4B' 선에 따른 액정표시소자의 단면 구조도.
* 도면의 주요부분에 대한 부호의 설명
200 : 절연기판 201 : 절연막
60 : 게이트 라인 70 : 데이터 라인
80 : 박막 트랜지스터 81 : 절연막
90 : 저유전상수의 유전체막 95 : 화소전극(ITO)
100 : 스토리지 캐패시터 81 : 게이트 전극
82 : 게이트 절연막 82-1 : 산화막
82-2 : 질산화막 82-3 : 질화막
83 : 반도체층 84 : 채널스톱퍼
85 : 오믹층 86 : 소오스전극
87 : 드레인 전극 81a : 스토리지전극
93 : 제1투명전극
상기 목적을 달성하기 위하여 본 발명의 초고개구율 액정표시소자는 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과, 상기 절연기판상에 크로스되어 형성되는 게이트라인 및 데이터 라인과, 상기게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터와, 상기 화소영역에 상기 게이트 라인과 나란하게 배열되는 스토리지 캐패시터의 스토리지 전극과, 상기 스토리지 전극상부에 상기 게이트라인과 나란하게 배열됨과 동시에 그의 일부분이 데이터 라인과 나란하게 배열되어 박막 트랜지스터와 직접 접촉되는 제1투명전극과, 상기 게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되고 상기 제1투명전극과 콘택을 통해 접촉되는 제2투명전극을 포함하는 것을 특징으로 한다.
또한, 본 발명은 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과, 상기 투명한 절연기판상에 형성된 게이트전극과, 상기 게이트 전극을 포함한 상기 절연기판상에 형성된 게이트 절연막과, 상기 게이트 전극에 대응하는 게이트 절연막상에 형성된 반도체층과, 상기 게이트 전극에 대응하는 반도체층상에 형성된 에치 스톱퍼와, 상기 반도체층과 떨어져 상기 게이트 절연막상에 형성된 제1투명전극과, 상기 에치 스톱퍼의 상면이 노출되도록 상기 반도체층 및 게이트 절연막상부에 걸쳐 형성되고, 상기 제1투명전극과 직접 접촉되어 형성되는 소오스/드레인 전극과, 기판 전면에 걸쳐 형성된 절연막과, 상기 제1투명전극상부의 상기 절연막상에 상기 데이터 라인 및 게이트 라인과 오버랩되어 형성된 제2투명전극을 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 게이트라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 형성된 스토리지 캐패시터의 하부전극인 스토리지전극과, 상기 스토리지 전극을 포함한 기판상에 형성된 제1절연막과, 상기 스토리지 전극상부의 제1절연막상에 형성된 제1투명전극과, 기판 전면에 걸쳐 형성된 콘택을 구비한 제2절연막과, 상기 제2절연막상에 상기 콘택을 통해 제1투명전극에 콘택되며, 상기 데이타 라인 및 게이트 라인과 오버랩되어 형성된 제2투명전극을 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 상기 데이터 라인 및 게이트라인이 교차하는 부분에 배열된 박막 트랜지스터와, 상기 게이트라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 게이트라인, 박막 트랜지스터의 게이트 전극과 스토리지 캐패시터의 하부전극을 형성하는 공정과, 기판 전면에 걸쳐 제1절연막을 형성하는 공정과, 상기 게이트전극에 대응하는 제1절연막상에 박막 트랜지스터의 반도체층, 에치스톱퍼, 오믹층을 형성하는 공정과, 상기 반도체층과 떨어져 상기 제1절연막상에 투명전극을 형성하는 공정과, 상기 에치스톱퍼의 상면이 노출되고, 상기 투명전극과 직접 접촉되도도록 상기 오믹층 및 제1절연막상에 걸쳐 소오스/드레인 전극을 형성함과 동시에 상기 데이터 라인을 형성하는 공정과, 기판 전면에 걸쳐 제2절연막을 형성하는 공정과, 상기 투명전극상의 제2절연막을 식각하여 콘택을 형성하는 공정과, 상기 콘택을 통해 상기 투명전극과 접촉되며, 상기 데이터 라인 및 게이트 라인과 오버랩되는 화소전극을 제2절연막상에 형성하는 공정을 포함하는 초고개구율 액정표시소자의 제조방법을 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 제2절연막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 감광성 보호막으로 이루어지며, 감광성 보호막을 스핀코팅하여 1-3㎛ 의 두께로 형성하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 기판은 그의 상면에 절연막이 형성된 유리 기판으로 이루어지고, 상기 제1절연막은 산화막과 질화막의 이중막으로 이루어지며, 상기 제1절연막과 상기 반도체층간에는 그들을 계면특성을 향상시키기 위한 질화막을 추가로 형성되는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 제1투명전극은 스토리지 캐패시터의 상부 전극으로 작용하고, 제2투명전극은 스토리지 캐패시터의 상부전극 및 화소전극으로 작용하며, 제1투명전극과 제2투명전극은 ITO 막으로 이루어지는 것을 특징으로 한다.
본 발명의 액정표시소자는 화소전극을 데이터 라인 및 게이트 라인과 오버랩되도록 형성하여 줌으로써, 고개구율을 얻는다. 스토리지 캐패시터의 유전체막으로 저유전상수를 갖는 감광성 보호막을 이용함으로써 데이터 라인과 화소전극의 오버랩형성에 따른 크로스 토크의 발생을 방지한다. 스토리지 캐패시터의 상부전극으로 작용하는 화소전극을 그 하부에 형성된 투명전극에 연결시켜 줌으로써, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐시터의 축적용량의 저하를 방지한다.
[실시예]
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명하면 다음과 같다.
제4도는 본 발명의 실시예에 따른 초고개율 액정표시소자의 단면도를 도시한 것이다.
제4도를 참조하여 본 발명의 초고개구율 액정표시소자의 평면구조를 살펴보면, 유리기판과 같은 투명한 절연기판(200)상에 게이트라인(60)과 데이터 라인(70)이 크로스되어 형성되고, 이들이 크로스되는 부분에 상기 게이트 라인(60) 및 데이터 라인(70)이 연결된 박막 트랜지스터(80)가 배열된다.
게이트 라인(60)과 데이터 라인(70)에 의해 형성된 화소영역에 상기 게이트 라인(60) 및 데이터 라인(70)과 오버랩되어 ITO 막으로 된 화소전극(95)이 배열되며, 이 화소전극(95)은 콘택을 통하지 않고 박막 트랜지스터(80)의 소오스전극(86)과 직접 콘택되어진다.
화소영역에서 스토리지 캐패시터(100)의 하부전극인 스토리지 전극(81a)이 상기 게이트 라인(60)과 나란하게 배열된다. 그리고, 상기 스토리지 전극(81a)상부에는 게이트 라인(60)과 나란하게 배열되고, 콘택(C1)을 통해 화소전극(95)과 콘택됨과 동시에 그의 일부분(93a)이 데이터 라인과 나란하게 길게 연장되어 박막 트랜지스터(80)의 소오스전극(86)과 직접 콘택되는 제1투명전극(93)이 형성된다. 이때, T 자형의 제1투명전극(93)은 스토리지 캐패서터(100)의 상부전극으로 작용한다.
제5도는 제4도의 4A-4A' 에 따른 단면구조도를 도시한 것으로서, 액정표시소자중 박막 트랜지스터의 단면도를 도시한 것이다. 제5도를 참조하여 박막 트랜지스터(80)의 단면 구조를 살펴보면, 상기 절연기판(200)상에 절연막(201)이 형성되고, 그위에는 게이트 라인(60)으로부터 연장 형성된 게이트전극(81)이 형성되며, 게이트 전극(81)이 형성된 절연막(201)상에는 2층 구조의 게이트 절연막(82)이 형성된다.
또한, 상기 게이트전극(81)에 대응하는 게이트 절연막(82)상에는 비정질 실리콘등으로 된 반도체층(83)이 형성되고, 상기 게이트전극(81)에 대응하는 반도체층(83)상에는 에치스톱퍼(84)가 형성된다.
여기서, 2층구조의 게이트 절연막(82)으로 산화막(82-1)과 질산화막(oxinitride)(82-2)이 사용되며, 질산화막(82-2)과 반도체층(83)간에는 질화막(82-3)이 형성되는데, 이 질화막(82-3)은 질산화막(82-2)과 반도체층(83)간의 계면특성을 향상시키기 위한 것이다.
상기 에치 스톱퍼(84)의 상면이 노출되도록 상기 반도체층(83)과 게이트 절연막(82)상에 걸쳐 소오스/드레인 전극(86, 87)이 형성되며, 반도체층(83)과 소오스/드레인 전극(86, 87)사이에는 도핑된 비정실 실리콘층 등으로된 오믹층(85)이 형성되는데, 드레인 전극(86)은 제5도에는 도시되지 않았으나 상기 데이터 라인(70)으로부터 연장형성되고, 소오스 전극(86)은 상기 제1투명전극(93)의 일부분(93a)과 콘택없이 직접 접촉된다.
또한, 박막 트랜지스터(80)가 형성된 기판 상부에는 저유전 상수를 갖는 절연막(90)이 형성되고, 상기 제1투명전극(93a)에 대응하는 절연막(90)상에는 화소전극(95)으로 작용하는 제2투명전극(95)이 형성된다.
여기서, 유전상수를 갖는 절연막(90)으로 유전상수가 2.5 내지 3.6인 감광성 보호막이 사용되며, 감광성 보호막은 1-3㎛ 두께를 갖는다. 제1투명전극(93)과 제2투명전극(95)은 모두 ITO 막으로 이루어진다.
제6도는 제4도의 4B-4B' 선에 따른 단면구조를 도시한 것으로서, 스토리지 캐패시터(100)의 단면 구조를 도시한 것이다.
제6도를 참조하면, 상기 절연기판(200)상에 절연막(201)이 형성되고, 그 위에는 게이트 전극(81)과 동일한 물질로 된 하부전극(81a)이 형성되며, 상기 하부전극(81a)을 포함한 상기 절연막(201)상에 산화막(82-1)과 질산화막(82-2)으로된 이층의 게이트 절연막(82)이 형성되고, 하부전극(81a) 상부의 게이트 절연막(82)상에는 ITO 막으로된 제1투명전극(93)이 형성된다. 이 투명전극(93)은 콘택(C1)을 통해 화소전극으로 작용하는 제2투명전극(95)과 접촉되어 스토리지 캐패시터(100)의 상부전극으로 작용한다.
또한, 게이트 절연막(82)상에는 상기 제1투명전극(93)과 떨어져 데이터 라인(70)이 형성되며, 이때 데이터 라인(70) 하부의 적층된 막들은 각각 질화막(82-3), 반도체층인 비정질 실리콘막(83) 및 오믹층인 비정질 실리콘막(84)이다.
그리고, 기판(200)상부에는 저유전상수를 갖는 감광성 보호막(90)이 스토리지 캐패시터(100)의 유전체막으로 형성되며, 유전체막(90)상에는 콘택(C1)을 통해 상기 제1투명전극(93)과 콘택되는 화소전극(95)이 형성되어 있다. 이때, 데이터 라인(70)양측의 서로 이웃하는 화소전극(95), (95')은 제4도의 평면도에서 보는 바와 같이 데이터 라인(70)과 오버랩되어 형성되어짐을 알 수 있다.
상기한 바와 같은 구조를 갖는 본 발명의 액정표시소자는 화소전극(95)이 데이터 라인(70)과 오버랩되게 형성되어 개구율을 향상시킴과 동시에 그 하부의 유전체막으로 저유전상수를 갖는 감광성 물질을 사용함으로써 오버랩시 발생되는 크로스토크를 방지할 수 있게 된다.
또한, 화소전극(95)이 저유전상수를 절연막(90)상에 형성되어 스토리지 캐패시터(100)의 하부전극(81a)상부에 형성된 제1투명전극(93)과 제1콘택(C1)을 통해 연결되므로, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 축적용량 감소문제를 해결할 수 있다. 따라서, 스토리지 캐패시터의 축적용량을 감소시킴없이 고개구율을 얻을 수 있다.
그리고, 화소전극(95)이 박막 트랜지스터(80)의 소오스 전극(86)과 콘택없이 직접 접촉되므로, 종래의 저유전상수의 절연막(90)을 식각하여 콘택을 형성한 다음 화소전극을 형성하여 화소전극(95)과 박막 트랜지스터(80)간을 접촉시켜 주는 방법에 비하여 화소전극(95)과 박막 트랜지스터(80)간의 접촉이 용이한 이점이 있다.
상기한 바와 같은 구조를 갖는 액정표시소자의 제조방법을 설명하면 다음과 같다.
먼저, 상부에 절연막(201)과 형성된 투명한 절연기판(200)상에 게이트 금속물질을 증착하고 패터닝하여 게이트 라인(60)과, 박막 트랜지스터(80)의 게이트(81) 및 스토리지 캐패시터(100)의 하부전극인 스토리지전극(81a)을 형성한다. 이어서, 기판 전면에 상대적으로 고유전율을 갖는 물질로 된 이층의 게이트 절연막(82)을 형성한다. 이때, 이층의 게이트 절연막(82)으로 산화막(82-1)과 질산화막(82-2)이 사용된다.
이어서, 통상의 방법으로 게이트 절연막(82)상에 질화막(82-2)과 비정질 실리콘막등으로 된 반도체층(83), 에치 스톱퍼(84) 및 도핑된 비정질 실리콘막으로 된 오믹층(85)을 형성한다. 여기서, 게이트 절연막(82)과 반도체층(84)과의 계면에 형성된 질화막(82-3)은 게이트 절연막(82)중 질산화막(82-2)과 반도체층인 비정질 실리콘막(83)과의 계면특성을 향상시키기 위하여 형성된다.
기판 전면에 ITO 막을 증착한 다음 패터닝하여 게이트 라인(60)과 나란하게 배열되고 그의 일부분(93a)이 박막 트랜지스터(80)영역까지 길게 연장되는 제1투명전극(93)을 형성한다.
다음, 소오스/드레인 전극용 금속을 증착한 후 패터닝하여 소오스/드레인 전극(86, 87)을 형성하는데, 이때 소오스 전극(86)은 그하부의 제1투명전극(93)과 직접 접촉되어진다.
기판전면에 2.5 내지 3.6의 저유전상수를 갖는 감광성 보호막으로된 유전체막(90)을 1-3㎛ 두께로 스핀코팅하고, 상기 제1투명전극(81a)이 노출되도록 패터닝하여 콘택(C1)을 형성한다. 여기서, 감광성 보호막(90)을 코팅한 다음, 그 하부의 반도체층(93)의 특성변화를 방지하기 위하여 200℃ 이하의 온도에서 큐어링(curing)을 실시한다.
이어서, 기판전면에 ITO 막을 증착한 다음 패터닝하여 제1콘택(C1)을 통해 제1투명전극(93)과 접촉되고 상기 데이터라인(70) 및 게이트 라인(60)과 오버랩되는 화소전극(95)을 형성한다. 제2투명전극(95)을 형성한 다음 감광성 보호막(90)과 ITO 막(95)을 어닐링하면 액정표시소자의 투과도 특성을 95% 이상 확보할 수 있다.
상기한 바와 같은 본 발명에 따르면, 화소전극을 데이터 라인 및 게이트 라인과 오버랩되도록 형성하여 줌으로써, 고개구율의 액정표시소자를 얻을 수 있다.
또한, 스토리지 캐패시터의 유전체막으로 저유전상수를 갖는 감광성 보호막을 이용함으로써 데이터 라인과 화소전극의 오버랩형성에 따른 크로스 토크의 발생을 방지할 수 있다.
그리고, 제1투명전극을 콘택없이 박막 트랜지스터의 소오스/드레인 전극과 직접 접촉되고, 게이트 라인(60)과 나란하게 배열되도록 하부전극상에 형성하며, 이 제1투명전극을 화소전극인 제2투명전극과 콘택을 통해 접촉시켜 줌으로써, 박막 트랜지스터를 화소전극에 접촉시키기가 용이하며, 직접 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 축적용량의 저하를 방지할 수 있다.
따라서, 고화질의 초고개구율을 갖는 액정표시소자를 제공할 수 있다.

Claims (32)

  1. 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과, 상기 절연기판상에 크로스되어 형성되는 게이트라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터와, 상기 화소영역에 상기 게이트 라인과 나란하게 배열되는 스토리지 캐패시터의 스토리지 전극과, 상기 스토리지 전극상부에 상기 게이트라인과 나란하게 배열됨과 동시에 그의 일부분이 데이터 라인과 나란하게 배열되어 박막 트랜지스터와 직접 접촉되는 제1투명전극과, 상기 게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되고 상기 제1투명전극과 콘택을 통해 접촉되는 제2투명전극을 포함하는 것을 특징으로 하는 초고개구율 액정표시소자.
  2. 제1항에 있어서, 제1투명전극은 스토리지 캐패시터의 상부전극으로 작용하는 것을 특징으로 하는 초고개구율 액정표시소자.
  3. 제1항에 있어서, 제2투명전극은 스토리지 캐패시터의 상부전극 및 화소전극으로 작용하는 초고개구율 액정표시소자.
  4. 제2항 또는 제3에 있어서, 제1투명전극과 제2투명전극은 ITO 막으로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  5. 제1항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로 하는 초고개구율 액정표시소자.
  6. 제1항에 있어서, 상기 스토리지 전극과 게이트 라인은 동일한 물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  7. 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과, 상기 투명한 절연기판상에 형성된 게이트전극과, 상기 게이트 전극을 포함한 상기 절연기판상에 형성된 게이트 절연막과, 상기 게이트 전극에 대응하는 게이트 절연막상에 형성된 반도체층과, 상기 게이트 전극에 대응하는 반도체층상에 형성된 에치 스톱퍼와, 상기 반도체층과 떨어져 상기 게이트 절연막상에 형성된 제1투명전극과, 상기 에치 스톱퍼의 상면이 노출되도록 상기 반도체층 및 게이트 절연막상부에 걸쳐 형성되고, 상기 제1투명전극과 직접 접촉되어 형성되는 소오스/드레인 전극과, 기판 전면에 걸쳐 형성된 절연막과, 상기 제1투명전극상부의 상기 절연막상에 상기 데이터 라인 및 게이트 라인과 오버랩되어 형성된 제2투명전극을 포함하는 것을 특징으로 하는 초고개율 액정표시소자.
  8. 제7항에 있어서, 상기 제1투명전극은 스토리지 캐패시터의 전극으로 작용하는 것을 특징으로 하는 초고개구율 액정표시소자.
  9. 제7항에 있어서, 상기 제2투명전극은 스토리지 캐패시터의 전극 및 화소전극으로 작용하는 초고개구율 액정표시소자.
  10. 제8항 또는 제9항에 있어서, 제1투명전극과 제2투명전극은 ITO 막으로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  11. 제7항에 있어서, 상기 절연막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질인 것을 특징으로 하는 초고개구율 액정표시소자.
  12. 제11항에 있어서, 상기 절연막은 감광상 보호막으로서, 그의 두께가 1-3㎛ 인 것을 특징으로 하는 초개구율 액정표시소자.
  13. 제7항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리 기판인 것을 특징으로 하는 초개구율 액정표시소자.
  14. 제7항에 있어서, 게이트 절연막은 산화막과 질산화막의 2층구조로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  15. 제14항에 있어서, 게이트 절연막인 질산화막과 반도체층사이에 이들의 계면특성을 향상시키기 위한 질화막을 더 구비하는 것을 특징으로 하는 초고개구율 액정표시소자.
  16. 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 게이트라인과 나란하게 배열된 스토로지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 형성된 스토리지 캐패시터의 하부전극인 스토리지전극과, 상기 스토리지 전극을 포함한 기판상에 형성된 제1절연막과, 상기 스토리지 전극상부의 제1절연막상에 형성된 제1투명전극과, 기판 전면에 걸쳐 형성된 콘택을 구비한 제2절연막과, 상기 제2절연막상에 상기 콘택을 통해 제1투명전극에 콘택되며, 상기 데이타 라인 및 게이트 라인과 오버랩되어 형성된 제2투명전극을 포함하는 것을 특징으로 하는 초고개구율 액정표시소자.
  17. 제16항에 있어서, 상기 게이트 라인과 스토리지 전극은 동일물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  18. 제16항에 있어서, 상기 제1절연막은 산화막과 질산화막의 2층 구조로 형성되는 것을 특징으로 하는 초고개구율 액정표시소자.
  19. 제16항에 있어서, 상기 제2절연막을 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질인 것을 특징으로 하는 초고개구율 액정표시소자.
  20. 제19항에 있어서, 상기 제2절연막은 감광성 보호막으로서, 1 내지 3 ㎛의 두께를 갖는 것을 특징으로 하는 초개구율 액정표시소자.
  21. 제16항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로 하는 초개구율 액정표시소자.
  22. 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 상기 데이타 라인 및 게이트라인이 교차하는 부분에 배열된 박막 트랜지스터와, 상기 게 트라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 게이트라인, 박막 트랜지스터의 게이트 전극과 스토리지 캐패시터의 하부전극을 형성하는 공정과, 기판 전면에 걸쳐 제1절연막을 형성하는 공정과, 상기 게이트전극에 대응하는 제1절연막상에 박막 트랜지스터의 반도체층, 에치스톱퍼, 오믹층을 형성하는 공정과, 상기 반도체층과 떨어져 상기 제1절연막상에 투명전극을 형성하는 공정과, 상기 에치스톱퍼의 상면이 노출되고, 상기 투명전극과 직접 접촉되도록 상기 오믹층 및 제1절연막상에 걸쳐 소오스/드레인 전극을 형성함과 동시에 상기 데이터 라인을 형성하는 공정과, 기판 전면에 걸쳐 제2절연막을 형성하는 공정과, 상기 투명전극상의 제2절연막을 식각하여 콘택을 형성하는 공정과, 상기 콘택을 통해 상기 투명전극과 접촉되며, 상기 데이터 라인 게이트 라인과 오버랩되는 화소전극을 제2절연막상에 형성하는 공정을 포함하는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  23. 제22항에 있어서, 상기 제2절연막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  24. 제23항에 있어서, 상기 제2절연막은 감광상 보호막을 스핀코팅하여 1-3㎛의 두께로 형성하는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
  25. 제24항에 있어서, 상기 감광성 보호막을 스핀코팅한 다음 200℃ 이하의 온도에서 큐어링하는 공정을 더 포함하는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
  26. 제22항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
  27. 제22항에 있어서, 상기 제1절연막은 산화막과 질화막의 이중막으로 이루어지는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
  28. 제26항에 있어서, 상기 제1절연막을 형성한 다음 제1절연막과 상기 반도체층을 계면특성을 향상시키기 위한 질화막을 형성하는 공정이 더 추가되는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법의 제조방법.
  29. 제22항에 있어서, 상기 투명전극은 스토리지 캐패시터의 상부전극으로 작용하는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  30. 제22항에 있어서, 화소전극은 스토리지 캐패시터의 상부전극으로 작용하는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  31. 제29항 또는 제30항에 있어서, 상기 투명전극과 화소전극은 ITO 막으로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  32. 제22항에 있어서, 상기 화소전극을 형성한 다음 어닐링하는 공정이 더 추가되는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
KR1019970027641A 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법 KR100262404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027641A KR100262404B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027641A KR100262404B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19990003711A KR19990003711A (ko) 1999-01-15
KR100262404B1 true KR100262404B1 (ko) 2000-08-01

Family

ID=19511400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027641A KR100262404B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100262404B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US7868953B2 (en) 2001-09-26 2011-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713642B1 (ko) * 2000-08-08 2007-05-02 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
KR100628256B1 (ko) * 2000-09-01 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조방법
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
KR100466393B1 (ko) * 2001-05-30 2005-01-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 박막트랜지스터
KR20020091688A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100485625B1 (ko) * 2001-12-20 2005-04-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US7868953B2 (en) 2001-09-26 2011-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US8040446B2 (en) 2001-09-26 2011-10-18 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
KR19990003711A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP3475268B2 (ja) 超高開口率液晶表示素子とその製造方法
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
KR100299381B1 (ko) 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
US5757453A (en) Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
KR100344206B1 (ko) 어레이기판의 제조방법 및 액정표시장치의 제조방법
US8405811B2 (en) Liquid crystal display and method of manufacturing the same
US6924179B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR100260359B1 (ko) 액정 표시 장치 및 그 제조방법
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20090009613A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20030087682A (ko) 수직 배향형 액정 표시 장치
KR20010081859A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100262404B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
KR100265573B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100272309B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR100262406B1 (ko) 액정 표시 소자 및 그 제조방법
KR20010058190A (ko) 박막 트랜지스터 액정표시장치
KR20040106771A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JPH04288529A (ja) マトリックス型表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 15

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 18

EXPY Expiration of term