KR100713642B1 - 액정 표시소자 및 그의 제조방법 - Google Patents

액정 표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100713642B1
KR100713642B1 KR1020000045948A KR20000045948A KR100713642B1 KR 100713642 B1 KR100713642 B1 KR 100713642B1 KR 1020000045948 A KR1020000045948 A KR 1020000045948A KR 20000045948 A KR20000045948 A KR 20000045948A KR 100713642 B1 KR100713642 B1 KR 100713642B1
Authority
KR
South Korea
Prior art keywords
electrode
gate line
gate
storage electrode
liquid crystal
Prior art date
Application number
KR1020000045948A
Other languages
English (en)
Other versions
KR20020012758A (ko
Inventor
곽동영
류순성
정유호
이우채
김후성
김용완
박덕진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000045948A priority Critical patent/KR100713642B1/ko
Publication of KR20020012758A publication Critical patent/KR20020012758A/ko
Application granted granted Critical
Publication of KR100713642B1 publication Critical patent/KR100713642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/503—Arrangements improving the resistance to shock

Abstract

본 발명은 스토리지 캐패시터를 형성하는 스토리지전극을 포함하는 액정 표시소자에 있어서 전극게이트라인과 화소전극간에 단락을 방지하기 위한 액정 표시소자 및 그의 제조방법에 관한 것이다.
본 발명은 기판 상에 형성되어 게이트신호가 공급되는 게이트라인과; 상기 기판 상에 전면 증착되어 상기 게이트라인 상에 형성된 제1 절연막과; 상기 제1 절연막 상에 형성되어 상기 게이트라인과 일부분이 중첩되는 스토리지전극과; 상기 스토리지전극 상에 형성되는 제2 절연막과; 상기 제2 절연막 상에 형성되며 상기 스토리지전극과 중첩되는 돌출부를 갖는 화소전극을 구비한다.
본 발명은 화소전극의 돌출부가 스토리지 전극에만 중첩되도록 함으로써, 게이트라인과 화소전극간의 직접적인 접촉을 차단할 수 있다. 이로인해, 게이트라인 상에 형성된 게이트절연막이 이물질이나 공정시 발생하는 충격에 의해 유실되더라도 게이트전극과 화소전극간의 단락을 방지할 수 있다.

Description

액정 표시소자 및 그의 제조방법{Liquid Crystal Display Device and Method of Fabricating the Same}
도 1은 종래 기술에 따른 액정 표시소자의 평면도.
도 2는 도 1을 선 A-A'로 절단한 단면도.
도 3은 본 발명의 실시예에 따른 액정 표시소자의 평면도.
도 4는 도 3을 선 B-B'로 절단한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31 : 투명기판 13, 33 : 게이트전극
14, 34 : 게이트라인 15, 35 : 게이트절연막
17, 37 : 활성층 19, 39 : 오믹접촉층
21, 41 : 소오스전극 23, 43 : 드레인전극
25, 45 : 패시베이션층 29, 30, 49, 50 : 화소전극
28, 48 : 스토리지 전극
본 발명은 액정 표시소자 및 그의 제조방법에 관한 것으로, 특히, 스토리지 캐패시터를 형성하는 스토리지전극을 포함하는 액정 표시소자에 있어서 전극게이트라인과 화소전극간에 단락을 방지하기 위한 액정 표시소자 및 그의 제조방법에 관한 것이다.
액정 표시소자는 게이트전극, 게이트절연막, 활성층, 오믹접촉층, 소오스 및 드레인전극으로 구성된 박막트랜지스터(Thin Film Transistor)로 이루어진 스위칭소자와 화소(pixel)전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
도 1은 종래 기술에 따른 액정 표시소자의 평면도이고, 도 2는 도 1을 A-A'선으로 자른 단면도이다.
종래 기술에 따른 액정 표시소자는 투명기판(11) 상에 알루미늄(Al) 또는 구리(Cu) 등의 금속으로 게이트전극(13)이 게이트라인(14)과 연결되게 형성된다. 그 리고, 투명기판(11) 상에 게이트전극(13)과 게이트라인(14)을 덮도록 게이트절연막(15,16)이 형성된다. 상기 게이트절연막(15,16)은 질화실리콘 또는 산화실리콘으로 형성된다.
게이트절연막(15) 상의 게이트전극(13)과 대응하는 부분에 활성층(17) 및 오믹접촉층(19)이 형성된다. 상기 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성되며, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
게이트절연막(15) 상에 형성된 활성층(17)의 양측에 오믹접촉층(19)과 접촉 되게 소오스전극(21) 및 드레인전극(23)이 형성된다. 상기 소오스전극(21) 및 드레인전극(23)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)으로 형성되는 것으로, 소오스전극(21)은 데이터라인(24)과 연결되게 형성되고, 드레인전극(23)은 게이트전극(13)을 사이에 두고 소오스전극(21)과 대응되게 형성된다. 이와 동시에, 게이트라인(14) 상에 형성된 게이트절연막(16) 상에 스토리지 캐패시터를 형성하는 스토리지전극(28)이 형성된다.
상술한 게이트전극(13), 게이트절연막(15), 활성층(17), 소오스전극(21) 및 드레인전극(23)은 박막트랜지스터를 구성한다.
게이트절연막(15) 상에 패시베이션층(25)이 박막트랜지스터를 덮도록 형성된다. 상기 패시베이션층(25)은 산화실리콘 또는 질화실리콘 등의 무기절연물질로 형성된다. 이 패시베이션층(25)에 드레인전극(23)을 노출시키는 접촉홀(27)이 형성되며, 이 패시베이션층(25) 상에 접촉홀(27)을 통해 드레인전극(23)과 접촉되는 화소전극(29)이 형성된다. 상기 화소전극(29)은 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)으로 형성되는 것으로 패시베이션층(25) 상의 박막트랜지스터와 대응되는 부분을 제외한 부분에 형성된다. 또한, 다음단의 화소전극(30)과 게이트라인(14)의 중첩부분에 형성되어진 스토리지전극(28)은 게이트절연막(16)을 사이에 둔 게이트라인(14)과 함께 스토리지 캐패시터를 마련하게 된다. 이 스토리지 캐패시터는 게이트라인(14)에 게이트하이전압이 인가되는 기간 에 전압을 충전하고, 다음단의 화소전극(30)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 다음단의 화소전극(30)의 전압변동을 방지하여 안정적으로 유지시키는 역할을 하게 된다.
그러나, 종래 기술에 따른 액정 표시소자는 게이트라인을 덮고 있는 게이트절연막이 공정중 가해지는 충격이나 이물질에 의해 "a"와 같이 유실되는 경우가 발생한다. 이 경우 스토리지 캐패시터(Cst)형성을 위하여 게이트절연막 상에 형성된 다음단의 화소전극과 게이트라인간에 단락이 발생된다.
따라서, 본 발명의 목적은 스토리지 캐패시터를 형성하는 스토리지전극을 포함하는 액정 표시소자에 있어서 전극게이트라인과 화소전극간에 단락을 방지하기 위한 액정 표시소자 및 그의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 액정 표시소자는 기판 상에 형성되어 게이트신호가 공급되는 게이트라인과; 상기 기판 상에 전면 증착되어 상기 게이트라인 상에 형성된 제1 절연막과; 상기 제1 절연막 상에 형성되어 상기 게이트라인과 일부분이 중첩되는 스토리지전극과; 상기 스토리지전극 상에 형성되는 제2 절연막과; 상기 제2 절연막 상에 형성되며 상기 스토리지전극과 중첩되는 돌출부를 갖는 화소전극을 구비한다.
본 발명의 실시예에 따른 액정 표시소자의 제조방법은 기판 상에 형성되어 게이트신호가 공급되는 게이트라인을 형성하는 단계와; 상기 기판 상에 전면 증착되어 상기 게이트라인 상에 형성된 제1 절연막을 형성하는 단계와; 상기 제1 절연막 상에 형성되어 상기 게이트라인과 일부분이 중첩되는 스토리지전극을 형성하는 단계와; 상기 스토리지전극 상에 형성되는 제2 절연막을 형성하는 단계와; 상기 제2 절연막 상에 형성되며 상기 스토리지전극과 중첩되는 돌출부를 갖는 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 액정 표시소자를 도시한 평면도이고, 도 4는 도 3을 B-B' 선으로 절단한 단면도이다.
도 3 및 도 4를 참조하면, 먼저 본 발명에 따른 액정 표시소자는 투명기판(31) 상에 알루미늄(Al) 또는 구리(Cu) 등의 금속으로 게이트전극(33)이 게이트라인(34)과 연결되게 형성된다. 그리고, 투명기판(31) 상에 게이트전극(33)과 게이트라인(34)을 덮도록 게이트절연막(35,36)이 형성된다. 상기 게이트절연막(35,36)은 질화실리콘 또는 산화실리콘으로 형성된다.
게이트절연막(35) 상의 게이트전극(33)과 대응하는 부분에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘이 증착되어 활성층(37)이 형성된다. 그리고, 활성층(37) 상에 오믹접촉층(39)을 개재시켜 소오스전극(41) 및 드레인전극(43)이 형성된다. 이와 동시에, 상기 게이트절연막(36) 상에 게이트라인(34)과 일부분이 중첩되도록 스토리지전극(48)이 형성된다.
여기서, 상기 오믹접촉층(39)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성되며 게이트전극(33)과 대응하는 부분에서 이격되게 형성된다. 이와 아울러, 소오스전극(41), 드레인전극(43) 및 스토리지전극(48)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)으로 형성된다. 또한, 소오스전극(41) 및 드레인전극(43)은 게이트전극(33)과 대응하는 부분에서 이격된다.
소오스전극(41)은 데이터라인(44)과 연결되게 형성되고, 드레인전극(43)은 게이트전극(33)을 사이에 두고 소오스전극(41)과 대응되게 형성된다. 여기서, 소스 전극(41) 및 드레인전극(43)이 형성된 하부에는 오믹접촉층(39) 및 채널 형성을 위한 활성층(37)이 잔류된다. 이와 아울러 스토리지 캐패시터를 형성하기 위해 스토리지전극(48)이 형성된다.
상술한 게이트전극(33), 게이트절연막(35), 활성층(37), 소오스전극(41) 및 드레인전극(43)은 박막트랜지스터를 구성한다.
활성층(37) 상에 산화실리콘 또는 질화실리콘 등의 무기절연물질로 이루어진 패시베이션층(45)이 박막트랜지스터를 덮도록 형성된다. 상기 패시베이션층(45)은 소오스전극(41), 드레인전극(43) 및 스토리지전극(48)의 측면을 덮도록 형성된다.
게이트절연막(35) 및 패시베이션층(45) 상의 박막트랜지스터와 대응하는 부분을 제외한 부분에 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)로 이루어진 화소전극(49)이 형성된다. 이와 아울러, 화소전극(50)은 게이트라인(34) 상에 형성된 스토리지전극(48)과 중첩되도록 돌출부(50a)를 구비한다. 돌출부(50a)는 스토리지전극(48)과 중첩되기 위해 스토리지전극(48) 상에 형성된 패시베이션층(45) 상에 형성된다. 이와 같이 함으로써, 스토리지 캐패시터(Cst)를 형성할 수 있다.
삭제
본 발명은 스토리지 캐패시터를 형성하기 위해 게이트라인과 스토리지전극 이 중첩된 부분에 화소전극의 돌출부가 중첩된다. 다시말하여, 게이트절연막이 형성된 게이트라인 상에 스토리지전극 및 패시베이션층이 형성되고 그 상에 화소전극의 돌출부가 중첩된다. 이렇게 함으로써, "b"와 같이 게이트라인과 화소전극간에 직접적인 접촉을 방지할 수 있다. 결과적으로, 게이트라인 상에 형성된 게이트절연막이 유실되더라도 게이트라인과 다음단의 화소전극간에 단락은 발생하지 않는다.
상술한 바와 같이, 본 발명은 화소전극의 돌출부가 스토리지 전극에만 중첩되도록 함으로써, 게이트라인과 화소전극간의 직접적인 접촉을 차단할 수 있다. 이로인해, 게이트라인 상에 형성된 게이트절연막이 이물질이나 공정시 발생하는 충격에 의해 유실되더라도 게이트전극과 화소전극간의 단락을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (2)

  1. 기판 상에 형성되어 게이트신호가 공급되는 게이트라인과;
    상기 기판 상에 전면 증착되어 상기 게이트라인 상에 형성된 제1 절연막과;
    상기 제1 절연막 상에 형성되어 상기 게이트라인과 일부분이 중첩되는 스토리지전극과;
    상기 스토리지전극 상에 형성되는 제2 절연막과;
    상기 제2 절연막 상에 형성되며 상기 스토리지전극과 중첩되는 돌출부를 갖는 화소전극을 구비하는 것을 특징으로 하는 액정 표시소자.
  2. 기판 상에 형성되어 게이트신호가 공급되는 게이트라인을 형성하는 단계와;
    상기 기판 상에 전면 증착되어 상기 게이트라인 상에 형성된 제1 절연막을 형성하는 단계와;
    상기 제1 절연막 상에 형성되어 상기 게이트라인과 일부분이 중첩되는 스토리지전극을 형성하는 단계와;
    상기 스토리지전극 상에 형성되는 제2 절연막을 형성하는 단계와;
    상기 제2 절연막 상에 형성되며 상기 스토리지전극과 중첩되는 돌출부를 갖는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시소자의 제조방법.
KR1020000045948A 2000-08-08 2000-08-08 액정 표시소자 및 그의 제조방법 KR100713642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045948A KR100713642B1 (ko) 2000-08-08 2000-08-08 액정 표시소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045948A KR100713642B1 (ko) 2000-08-08 2000-08-08 액정 표시소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020012758A KR20020012758A (ko) 2002-02-20
KR100713642B1 true KR100713642B1 (ko) 2007-05-02

Family

ID=19682312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045948A KR100713642B1 (ko) 2000-08-08 2000-08-08 액정 표시소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100713642B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003542A (ko) * 1997-06-25 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR19990003711A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003542A (ko) * 1997-06-25 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR19990003711A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR20020012758A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US7256061B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR100776509B1 (ko) 액정표시장치 및 그 제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR100756251B1 (ko) 액정표시장치용 어레이기판 제조방법
US5953085A (en) Liquid crystal display device having a storage capacitor
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR100751177B1 (ko) 액정 표시소자 및 그의 제조방법
US6411347B1 (en) Storage capacitor in a liquid crystal display and a method of manufacturing thereof
US8492765B2 (en) Display device and method of fabricating the same
KR100713642B1 (ko) 액정 표시소자 및 그의 제조방법
US5898187A (en) Thin film transistor
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100696263B1 (ko) 액정표시장치 및 그의 제조방법
JP5148032B2 (ja) アクティブマトリクス型表示装置
KR100767631B1 (ko) 액정표시장치용 어레이기판 제작방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100336898B1 (ko) 액정표시소자의박막트랜지스터
KR100710280B1 (ko) 액정표시장치 및 그의 제조방법
KR100697371B1 (ko) 박막트랜지스터 구조
KR100733876B1 (ko) 액정표시장치 및 그의 제조방법
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
KR100658524B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee