JP4075220B2 - 表示パネル及びその製造方法 - Google Patents

表示パネル及びその製造方法 Download PDF

Info

Publication number
JP4075220B2
JP4075220B2 JP17496399A JP17496399A JP4075220B2 JP 4075220 B2 JP4075220 B2 JP 4075220B2 JP 17496399 A JP17496399 A JP 17496399A JP 17496399 A JP17496399 A JP 17496399A JP 4075220 B2 JP4075220 B2 JP 4075220B2
Authority
JP
Japan
Prior art keywords
forming
electrode
layer
barrier
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17496399A
Other languages
English (en)
Other versions
JP2001005030A (ja
Inventor
栄一 尾中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP17496399A priority Critical patent/JP4075220B2/ja
Publication of JP2001005030A publication Critical patent/JP2001005030A/ja
Application granted granted Critical
Publication of JP4075220B2 publication Critical patent/JP4075220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、液晶表示パネル等の表示パネル及びその製造方法に関する。
【0002】
【従来の技術】
例えばアクティブマトリクス型の液晶表示パネルには、画素容量部のほかに補助容量部を備えたものがある。図19は従来のこのような液晶表示パネルの一例の一部の平面図を示し、図20はそのX−X線に沿う断面図を示したものである。この液晶表示パネルはガラス基板1を備えている。ガラス基板1の上面の所定の箇所にはアルミニウムからなるゲート電極2を含む走査線3が行方向に延びて設けられ、他の所定の箇所にはアルミニウムからなる補助容量電極4を含む補助容量線5が行方向に延びて設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜6が設けられている。
【0003】
ゲート絶縁膜6の上面の所定の箇所でゲート電極2に対応する部分にはアモルファスシリコンからなる半導体薄膜7が設けられている。半導体薄膜7の上面中央部には窒化シリコンからなるブロッキング層8が設けられている。ブロッキング層8の上面両側及びその両側における半導体薄膜7の上面にはn+シリコンからなるオーミックコンタクト層9、10が設けられている。一方のオーミックコンタクト層9の上面及びゲート絶縁膜6の上面の所定の箇所にはクロムからなるソース電極11が設けられている。他方のオーミックコンタクト層10の上面及びゲート絶縁膜6の上面の所定の箇所にはクロムからなるドレイン電極12を含む信号線13が行方向に延びて設けられている。その上面全体には窒化シリコンからなるオーバーコート膜14が設けられている。オーバーコート膜14の上面の所定の箇所にはITOからなる画素電極15が設けられている。画素電極15は、オーバーコート膜14の所定の箇所に設けられたコンタクトホール16を介してソース電極11に接続されている。
【0004】
そして、画素電極15の図19における下辺部は補助容量電極4と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。一方、図示していないが、画素容量部は、画素電極15とこれに対向して配置された共通電極とその間に介在された液晶とによって形成されている。
【0005】
次に、この液晶表示パネルの製造方法について説明する。まず、図21に示すように、ガラス基板1の上面の各所定の箇所に、アルミニウムにより、ゲート電極2を含む走査線3及び補助容量電極4を含む補助容量線5を形成する。次に、上面全体に窒化シリコンからなるゲート絶縁膜6、アモルファスシリコンからなる半導体層7A、窒化シリコンからなるブロッキング層形成用層8Aを連続して成膜する。次に、ブロッキング層形成用層8Aの上面のブロッキング層形成領域にフォトレジスト膜21を形成する。次に、フォトレジスト膜21をマスクとしてブロッキング層形成用層8Aをエッチングする。すると、図22に示すように、半導体層7Aの上面の所定の箇所でゲート電極2に対応する部分にブロッキング層8が形成される。この後、フォトレジスト膜21を剥離する。
【0006】
次に、図23に示すように、上面全体にn+シリコンからなるオーミックコンタクト層形成用層9Aを成膜する。次に、オーミックコンタクト層形成用層9Aの上面のオーミックコンタクト層形成領域にフォトレジスト膜22を形成する。次に、フォトレジスト膜22をマスクとしてオーミックコンタクト層形成用層9A及び半導体層7Aをエッチングする。すると、図24に示すように、ゲート絶縁膜6の上面の所定の箇所でゲート電極2に対応する部分に半導体薄膜7が形成されると共に、ブロッキング層8の上面両側及びその両側の半導体薄膜7の上面にオーミックコンタクト層9、10が形成される。この後、フォトレジスト膜22を剥離する。
【0007】
次に、図25に示すように、一方のオーミックコンタクト層9の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるソース電極11を形成すると共に、他方のオーミックコンタクト層10の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるドレイン電極12を含む信号線13を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜14を成膜する。次に、オーバーコート膜14の上面にコンタクトホール形成用のフォトレジスト膜23を形成する。次に、フォトレジスト膜23をマスクとしてオーバーコート膜14をエッチングする。すると、図26に示すように、オーバーコート膜14の所定の箇所にコンタクトホール16が形成される。この後、フォトレジスト膜23を剥離する。次に、図19及び図20に示すように、オーバーコート膜14の上面の所定の箇所にITOからなる画素電極15をコンタクトホール16を介してソース電極11に接続させて形成する。かくして、この液晶表示パネルが製造される。
【0008】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示パネルでは、補助容量電極4と画素電極15との重ね合わされた部分によって、つまり補助容量電極4と画素電極15とその間のゲート絶縁膜6及びオーバーコート膜14とによって補助容量部を形成しているので、補助容量電極4と画素電極15との間の間隔つまり両膜6、14の合計厚さが比較的大きくなり、ひいては単位面積当たりの補助容量値が小さくなってしまう。したがって、必要な補助容量値を確保するには、補助容量電極4と画素電極15との重なり度合を大きくすればよいが、このようにすると、補助容量電極4がアミニウムつまり非透過性金属によって形成されているので、開口率が低下してしまうという問題があった。
この発明の課題は、単位面積当たりの補助容量値を大きくすることである。
【0009】
【課題を解決するための手段】
請求項1記載の発明に係る表示パネルは、基板上に設けられた補助容量電極上に下層絶縁膜及び上層絶縁膜を介して画素電極が設けられた表示パネルにおいて、前記補助容量電極の一部に対応する領域の前記上層絶縁膜に前記補助容量電極より小さい面積の開口部が設けられ、前記開口部の周囲における前記下層絶縁膜上に枠状に残存されたバリア用半導体薄膜が設けられ、前記開口部内に前記画素電極の一部が設けられているものである。
請求項記載の発明に係る表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜、半導体層及びオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層及び前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜及び2つのオーミックコンタクト層を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用オーミックコンタクト層を形成する工程と、前記2つのオーミックコンタクト層上に金属を成膜して、それぞれ、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用オーミックコンタクト層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
請求項5記載の表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜を形成する工程と、半導体層及びブロッキング層形成用層を形成する工程と、前記ブロッキング層形成用層をエッチングして、前記ゲート電極上における前記半導体層上にブロッキング層を形成すると共に前記補助容量電極上における前記半導体層上にバリア用ブロッキング層を形成する工程と、前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用ブロッキング層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用ブロッキング層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
【0010】
【発明の実施の形態】
(第1実施形態)
図1はこの発明の第1実施形態における液晶表示パネルの要部の平面図を示し、図2はそのX−X線に沿う断面図を示したものである。なお、説明の便宜上、図1及び図2において、図19及び図20と同一名称のものには同一の符合を付して説明することとする。この液晶表示パネルにおいて、図19及び図20に示す場合と大きく異なる点は、補助容量電極4と画素電極15との重ね合わされた部分の一部を、補助容量電極4と画素電極15とその間のゲート絶縁膜6とによって構成した点である。
【0011】
次に、この第1実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図23においてオーミックコンタクト層形成用層9Aを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図3に示すように、オーミックコンタクト層形成用層9Aの上面のオーミックコンタクト層形成領域にフォトレジスト膜31aを形成すると共に、オーミックコンタクト層形成用層9Aの上面において補助容量電極4の所定の部分(図1に示す長方形状の補助容量電極4の周辺部を除く中央部)に対応する領域にフォトレジスト膜31bを形成する。
【0012】
次に、フォトレジスト膜31a、31bをマスクとしてオーミックコンタクト層形成用層9A及び半導体層7Aをエッチングする。すると、図4に示すように、ゲート絶縁膜6の上面の所定の箇所でゲート電極2に対応する部分に半導体薄膜7が形成されると共に、ブロッキング層8の上面両側及びその両側の半導体薄膜7の上面にオーミックコンタクト層9、10が形成される。また、フォトレジスト膜31b下におけるゲート絶縁膜6の上面にバリア用半導体薄膜7a及びバリア用オーミックコンタクト層9aが形成される。この後、フォトレジスト膜31a、31bを剥離する。
【0013】
次に、図5に示すように、一方のオーミックコンタクト層9の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるソース電極11を形成すると共に、他方のオーミックコンタクト層10の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるドレイン電極12を含む信号線13を形成する。かくして、ゲート電極2、ゲート絶縁膜6、半導体薄膜7、オーミックコンタクト層9、10及びソース電極11、ドレイン電極12からなる逆スタガ型の薄膜トランジスタが形成される。次に、上述の如く形成された薄膜トランジスタ及び該薄膜トランジスタの領域外のゲート絶縁膜6の上面全体に窒化シリコンからなるオーバーコート膜14を成膜する。次に、オーバーコート膜14の上面にフォトレジスト膜32を形成する。この場合、ソース電極11の所定の箇所に対応する部分におけるフォトレジスト膜32には開口部32aが形成され、また平面長方形状のバリア用オーミックコンタクト層9aの周辺部を除く中央部に対応する部分におけるフォトレジスト膜32には開口部32bが形成されている。
【0014】
次に、フォトレジスト膜32をマスクとしてオーバーコート膜14、バリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aをプラズマエッチングにより除去する。この場合、オーバーコート膜14のエッチングはSF6とO2の混合ガス等をエッチングガスとし、バリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aのエッチングはCl、SF6、H2の混合ガス等をエッチングガスとする。このようにすると、窒化シリコンからなるオーバーコート膜14をエッチングする際に、バリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aがエッチングバリア層となるため、窒化シリコンからなるゲート絶縁膜6をエッチングしたり損傷したりすることが防止できる。このようにして、図6に示すように、フォトレジスト膜32の開口部32aの部分におけるオーバーコート膜14にコンタクトホール16が形成され、これと同時に、フォトレジスト膜32の開口部32bの部分におけるオーバーコート膜14、バリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aが除去され、開口部17が形成される。この状態において、バリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aは、上述した如く、オーバーコート膜14をエッチングする際のエッチングバリア層となるものであるから、オーバーコート膜14の開口部17はバリア用オーミックコンタクト層9a及びバリア用半導体薄膜7aの領域内に収まる大きさとすることが好ましく、このため、図6に示すように、開口部17の周囲におけるゲート絶縁膜6とオーバーコート膜14との間にバリア用半導体薄膜7a及びバリア用オーミックコンタクト層9aが枠状に残存される(図1参照)状態となる。この後、フォトレジスト膜32を剥離する。
【0015】
次に、図1及び図2に示すように、オーバーコート膜14の上面の所定の箇所にITOからなる画素電極15をコンタクトホール16を介してソース電極11に接続させて形成する。この場合、開口部17内においては、画素電極15はゲート絶縁膜6の上面に形成される。かくして、この第1実施形態における液晶表示パネルが製造される。
【0016】
このようにして得られた液晶表示パネルでは、オーバーコート膜14上に画素電極15を設けても、オーバーコート膜14の開口部17の部分において、補助容量電極4上にゲート絶縁膜6のみを介して画素電極15を設けているので、オーバーコート膜14の開口部17の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極4と画素電極15との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【0017】
(第2実施形態)
次に、この発明の第2実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図21において窒化シリコンからなるブロッキング層形成用層8Aを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図7に示すように、ブロッキング層形成用層8Aの上面のブロッキング層形成領域にフォトレジスト膜33aを形成すると共に、ブロッキング層形成用層8Aの上面において補助容量電極4の周辺部を除く中央部に対応する領域にフォトレジスト膜33bを形成する。
【0018】
次に、フォトレジスト膜33a、33bをマスクとしてブロッキング層形成用層8Aをエッチングする。すると、図8に示すように、半導体層7Aの上面の所定の箇所でゲート電極2に対応する部分にブロッキング層8が形成される。また、フォトレジスト膜33b下における半導体層7Aの上面にバリア用ブロッキング層8aが形成される。この後、フォトレジスト膜33a、33bを剥離する。
【0019】
次に、図9に示すように、上面全体にオーミックコンタクト層形成用層9Aを成膜する。次に、オーミックコンタクト層形成用層9Aの上面のオーミックコンタクト層形成領域にフォトレジスト膜34を形成する。次に、フォトレジスト膜34及びバリア用ブロッキング層8aをマスクとしてオーミックコンタクト層形成用層9A及び半導体層7Aをエッチングする。すると、図10に示すように、ゲート絶縁膜6の上面の所定の箇所でゲート電極2に対応する部分に半導体薄膜7が形成されると共に、ブロッキング層8の上面両側及びその両側の半導体薄膜7の上面にオーミックコンタクト層9、10が形成される。また、バリア用ブロッキング層8a下におけるゲート絶縁膜6の上面にバリア用半導体薄膜7aが形成される。この後、フォトレジスト膜34を剥離する。
【0020】
次に、図11に示すように、一方のオーミックコンタクト層9の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるソース電極11を形成すると共に、他方のオーミックコンタクト層10の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるドレイン電極12を含む信号線13を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜14を成膜する。次に、オーバーコート膜14の上面にフォトレジスト膜35を形成する。この場合も、ソース電極11の所定の箇所に対応する部分におけるフォトレジスト膜35には開口部35aが形成され、また平面長方形状のバリア用ブロッキング層8aの周辺部を除く中央部に対応する部分におけるフォトレジスト膜35には開口部35bが形成されている。
【0021】
次に、フォトレジスト膜35をマスクとしてオーバーコート膜14、バリア用ブロッキング層8a及びバリア用半導体薄膜7aをエッチングする。すると、図12に示すように、フォトレジスト膜35の開口部35aの部分におけるオーバーコート膜14にコンタクトホール16が形成される。また、フォトレジスト膜35の開口部35bの部分におけるオーバーコート膜14、バリア用ブロッキング層8a及びバリア用半導体薄膜7aが除去され、開口部17が形成される。この状態では、開口部17の周囲におけるゲート絶縁膜6とオーバーコート膜14との間にバリア用半導体薄膜7a及びバリア用ブロッキング層8aが枠状に残存される。この場合、上記第1実施形態の場合と同様、この実施形態においても、窒化シリコンからなるオーバーコート膜14及びバリア用ブロッキング層8aをエッチングするとき、アモルファスシリコンからなるバリア用半導体薄膜7aがエッチングバリア層として機能し、窒化シリコンからなるゲート絶縁膜6がエッチングされるのを防止する。この後、フォトレジスト膜35を剥離する。
【0022】
次に、図13に示すように、オーバーコート膜14の上面の所定の箇所にITOからなる画素電極15をコンタクトホール16を介してソース電極11に接続させて形成する。この場合も、開口部17内においては、画素電極15はゲート絶縁膜6の上面に形成される。かくして、この第2実施形態における液晶表示パネルが製造される。そして、この場合も、上記第1実施形態の場合と同様の効果を得ることができる。なお、第2実施形態において、オーバーコート膜14とゲート絶縁膜6との間に、バリア用ブロッキング層8a及びバリア用半導体薄膜7aを形成しているが、バリア用ブロッキング層8aを、オーバーコート膜14及びゲート絶縁膜6とは異なる材料にて形成すれば、バリア用半導体薄膜7aを形成せず、バリア用ブロッキング層8aのみとすることができる。
【0023】
(第3実施形態)
次に、この発明の第3実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図24においてフォトレジスト膜22を剥離するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図14に示すように、上面全体にクロムからなる金属層11Aを成膜する。次に、金属層11Aの上面のソース電極形成領域及びドレイン電極を含む信号線形成領域にフォトレジスト膜36aを形成する。また、金属層11Aの上面において補助容量電極4の周辺部を除く中央部に対応する領域にフォトレジスト膜36bを形成する。
【0024】
次に、フォトレジスト膜36a、36bをマスクとして金属層11Aをエッチングする。すると、図15に示すように、一方のオーミックコンタクト層9の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるソース電極11が形成されると共に、他方のオーミックコンタクト層10の上面及びゲート絶縁膜6の上面の所定の箇所にクロムからなるドレイン電極12を含む信号線13が形成される。また、フォトレジスト膜36b下におけるゲート絶縁膜6の上面にバリア用金属層11aが形成される。この後、フォトレジスト膜36a、36bを剥離する。
【0025】
次に、図16に示すように、上面全体に窒化シリコンからなるオーバーコート膜14を成膜する。次に、オーバーコート膜14の上面にフォトレジスト膜37を形成する。この場合も、ソース電極11の所定の箇所に対応する部分におけるフォトレジスト膜37には開口部37aが形成され、また平面長方形状のバリア用金属層11aの周辺部を除く中央部に対応する部分におけるフォトレジスト膜37には開口部37bが形成されている。
【0026】
次に、フォトレジスト膜37をマスクとしてオーバーコート膜14をエッチングする。すると、図17に示すように、フォトレジスト膜37の開口部37aの部分におけるオーバーコート膜14にコンタクトホール16が形成される。また、フォトレジスト膜37の開口部37bの部分におけるオーバーコート膜14が除去され、開口部17が形成される。この場合、バリア用金属層11aはエッチングされず、したがってその下のゲート絶縁膜6もエッチングされない。この後、フォトレジスト膜37を剥離する。
【0027】
次に、図18に示すように、オーバーコート膜14の上面の所定の箇所にITOからなる画素電極15をコンタクトホール16を介してソース電極11に接続させて形成する。この場合、開口部17内においては、画素電極15はバリア用金属層11aの上面に形成される。かくして、この第3実施形態における液晶表示パネルが製造される。
【0028】
このようにして得られた液晶表示パネルでは、オーバーコート膜14上に画素電極15を設けても、オーバーコート膜14の開口部17の部分において、補助容量電極4上にゲート絶縁膜6のみを介してバリア用金属層11a及び画素電極15を設けているので、バリア用金属層11aが画素電極15と共に上部電極を構成することにより、オーバーコート膜14の開口部17の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極4と画素電極15との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【0029】
なお、上述の実施形態においては、薄膜トランジスタをボトムゲート型構造である逆スタガ型の場合で説明したが、この発明は、コプラナ型や正スタガ型のトップゲート型構造の薄膜トランジスタにも適用可能である。また、補助容量電極4が画素電極15の一端側に位置する実施形態としたが、補助容量電極4を画素電極15の中央部に配置したり、補助容量電極4の形状を画素電極15の周囲を囲むようなコ字形状あるいは枠形状としてもよい。
【0030】
【発明の効果】
以上説明したように、この発明によれば、上層絶縁膜(オーバーコート膜)上に画素電極を設けても、下層絶縁膜(ゲート絶縁膜)上にバリア用半導体薄膜を設けて上層絶縁膜に開口部を形成し、この後、バリア用半導体薄膜に開口部を形成しているので、画素電極と補助容量電極とによって形成される単位面積当たりの補助容量値を大きくすることができ、ひいては、開口率を大きくすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態における液晶表示パネルの要部の平面図。
【図2】図1のX−X線に沿う断面図。
【図3】図1及び図2に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図4】図3に続く工程を示す断面図。
【図5】図4に続く工程を示す断面図。
【図6】図5に続く工程を示す断面図。
【図7】この発明の第2実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図8】図7に続く工程を示す断面図。
【図9】図8に続く工程を示す断面図。
【図10】図9に続く工程を示す断面図。
【図11】図10に続く工程を示す断面図。
【図12】図11に続く工程を示す断面図。
【図13】図12に続く工程を示す断面図。
【図14】この発明の第3実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図15】図14に続く工程を示す断面図。
【図16】図15に続く工程を示す断面図。
【図17】図16に続く工程を示す断面図。
【図18】図17に続く工程を示す断面図。
【図19】従来の液晶表示パネルの一例の一部の平面図。
【図20】図19のX−X線に沿う断面図。
【図21】図19及び図20に示す液晶表示パネルの製造に際し、当初の工程を示す断面図。
【図22】図21に続く工程を示す断面図。
【図23】図22に続く工程を示す断面図。
【図24】図23に続く工程を示す断面図。
【図25】図24に続く工程を示す断面図。
【図26】図25に続く工程を示す断面図。
【符号の説明】
1 ガラス基板
2 ゲート電極
3 走査線
4 補助容量電極
5 補助容量線
6 ゲート絶縁膜
7 半導体薄膜
8 ブロッキング層
9、10 オーミックコンタクト層
11 ソース電極
12 ドレイン電極
13 信号線
14 オーバーコート膜
15 画素電極
16 コンタクトホール
17 開口部
7a バリア用半導体薄膜
8a バリア用ブロッキング層
9a バリア用オーミックコンタクト層
11a バリア用金属層

Claims (5)

  1. 基板上に設けられた補助容量電極上に下層絶縁膜及び上層絶縁膜を介して画素電極が設けられた表示パネルにおいて、前記補助容量電極の一部に対応する領域の前記上層絶縁膜に前記補助容量電極より小さい面積の開口部が設けられ、前記開口部の周囲における前記下層絶縁膜上に枠状に残存されたバリア用半導体薄膜が設けられ、前記開口部内に前記画素電極の一部が設けられていることを特徴とする表示パネル。
  2. 請求項1記載の発明において、前記枠状に残存されたバリア用半導体薄膜上に枠状に残存されたバリア用オーミックコンタクト層が設けられていることを特徴とする表示パネル。
  3. 請求項1記載の発明において、前記枠状に残存されたバリア用半導体薄膜上に枠状に残存されたバリア用ブロッキング層が設けられていることを特徴とする表示パネル。
  4. 基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜、半導体層及びオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層及び前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜及び2つのオーミックコンタクト層を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用オーミックコンタクト層を形成する工程と、前記2つのオーミックコンタクト層上に金属を成膜して、それぞれ、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用オーミックコンタクト層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備することを特徴とする表示パネルの製造方法。
  5. 基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜を形成する工程と、半導体層及びブロッキング層形成用層を形成する工程と、前記ブロッキング層形成用層をエッチングして、前記ゲート電極上における前記半導体層上にブロッキング層を形成すると共に前記補助容量電極上における前記半導体層上にバリア用ブロッキング層を形成する工程と、前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用ブロッキング層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜前記バリア用ブロッキング層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備することを特徴とする表示パネルの製造方法。
JP17496399A 1999-06-22 1999-06-22 表示パネル及びその製造方法 Expired - Fee Related JP4075220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17496399A JP4075220B2 (ja) 1999-06-22 1999-06-22 表示パネル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17496399A JP4075220B2 (ja) 1999-06-22 1999-06-22 表示パネル及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001005030A JP2001005030A (ja) 2001-01-12
JP4075220B2 true JP4075220B2 (ja) 2008-04-16

Family

ID=15987809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17496399A Expired - Fee Related JP4075220B2 (ja) 1999-06-22 1999-06-22 表示パネル及びその製造方法

Country Status (1)

Country Link
JP (1) JP4075220B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2073255B1 (en) * 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Also Published As

Publication number Publication date
JP2001005030A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
JP3708637B2 (ja) 液晶表示装置
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
US6642086B2 (en) Method for fabricating thin film transistor array substrate for liquid crystal display
JP4211855B2 (ja) 液晶表示装置及びその製造方法
JP2000162646A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP3084981B2 (ja) 液晶表示装置及びその製造方法
US7619695B2 (en) Liquid crystal display and manufacturing method therefor
JP4075220B2 (ja) 表示パネル及びその製造方法
JP4048711B2 (ja) 薄膜トランジスタパネル
KR100275932B1 (ko) 액정표시장치 및 그 제조방법
JP2004271824A (ja) 表示装置およびその製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JPH11326941A (ja) アクティブマトリクス表示装置
JPH0820643B2 (ja) アクティブマトリクス表示装置
JPH0656461B2 (ja) マトリックスアレー
JP2000171827A (ja) 液晶表示パネル
JP2002182245A (ja) アクティブマトリクス基板の製造方法
JPH0555573A (ja) 薄膜トランジスタ及びその製造方法
JPH0572561A (ja) アクテイブマトリクス基板
JP2002099225A (ja) 表示装置用アレイ基板及びその製造方法
KR19990003714A (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
JPH0933947A (ja) アクティブマトリクス基板およびその製造方法
JP4670263B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees