JP4075220B2 - 表示パネル及びその製造方法 - Google Patents
表示パネル及びその製造方法 Download PDFInfo
- Publication number
- JP4075220B2 JP4075220B2 JP17496399A JP17496399A JP4075220B2 JP 4075220 B2 JP4075220 B2 JP 4075220B2 JP 17496399 A JP17496399 A JP 17496399A JP 17496399 A JP17496399 A JP 17496399A JP 4075220 B2 JP4075220 B2 JP 4075220B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- layer
- barrier
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示パネル等の表示パネル及びその製造方法に関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示パネルには、画素容量部のほかに補助容量部を備えたものがある。図１９は従来のこのような液晶表示パネルの一例の一部の平面図を示し、図２０はそのＸ−Ｘ線に沿う断面図を示したものである。この液晶表示パネルはガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはアルミニウムからなるゲート電極２を含む走査線３が行方向に延びて設けられ、他の所定の箇所にはアルミニウムからなる補助容量電極４を含む補助容量線５が行方向に延びて設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜６が設けられている。
【０００３】
ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分にはアモルファスシリコンからなる半導体薄膜７が設けられている。半導体薄膜７の上面中央部には窒化シリコンからなるブロッキング層８が設けられている。ブロッキング層８の上面両側及びその両側における半導体薄膜７の上面にはｎ+シリコンからなるオーミックコンタクト層９、１０が設けられている。一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にはクロムからなるソース電極１１が設けられている。他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にはクロムからなるドレイン電極１２を含む信号線１３が行方向に延びて設けられている。その上面全体には窒化シリコンからなるオーバーコート膜１４が設けられている。オーバーコート膜１４の上面の所定の箇所にはＩＴＯからなる画素電極１５が設けられている。画素電極１５は、オーバーコート膜１４の所定の箇所に設けられたコンタクトホール１６を介してソース電極１１に接続されている。
【０００４】
そして、画素電極１５の図１９における下辺部は補助容量電極４と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。一方、図示していないが、画素容量部は、画素電極１５とこれに対向して配置された共通電極とその間に介在された液晶とによって形成されている。
【０００５】
次に、この液晶表示パネルの製造方法について説明する。まず、図２１に示すように、ガラス基板１の上面の各所定の箇所に、アルミニウムにより、ゲート電極２を含む走査線３及び補助容量電極４を含む補助容量線５を形成する。次に、上面全体に窒化シリコンからなるゲート絶縁膜６、アモルファスシリコンからなる半導体層７Ａ、窒化シリコンからなるブロッキング層形成用層８Ａを連続して成膜する。次に、ブロッキング層形成用層８Ａの上面のブロッキング層形成領域にフォトレジスト膜２１を形成する。次に、フォトレジスト膜２１をマスクとしてブロッキング層形成用層８Ａをエッチングする。すると、図２２に示すように、半導体層７Ａの上面の所定の箇所でゲート電極２に対応する部分にブロッキング層８が形成される。この後、フォトレジスト膜２１を剥離する。
【０００６】
次に、図２３に示すように、上面全体にｎ+シリコンからなるオーミックコンタクト層形成用層９Ａを成膜する。次に、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜２２を形成する。次に、フォトレジスト膜２２をマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図２４に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。この後、フォトレジスト膜２２を剥離する。
【０００７】
次に、図２５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にコンタクトホール形成用のフォトレジスト膜２３を形成する。次に、フォトレジスト膜２３をマスクとしてオーバーコート膜１４をエッチングする。すると、図２６に示すように、オーバーコート膜１４の所定の箇所にコンタクトホール１６が形成される。この後、フォトレジスト膜２３を剥離する。次に、図１９及び図２０に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。かくして、この液晶表示パネルが製造される。
【０００８】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示パネルでは、補助容量電極４と画素電極１５との重ね合わされた部分によって、つまり補助容量電極４と画素電極１５とその間のゲート絶縁膜６及びオーバーコート膜１４とによって補助容量部を形成しているので、補助容量電極４と画素電極１５との間の間隔つまり両膜６、１４の合計厚さが比較的大きくなり、ひいては単位面積当たりの補助容量値が小さくなってしまう。したがって、必要な補助容量値を確保するには、補助容量電極４と画素電極１５との重なり度合を大きくすればよいが、このようにすると、補助容量電極４がアミニウムつまり非透過性金属によって形成されているので、開口率が低下してしまうという問題があった。
この発明の課題は、単位面積当たりの補助容量値を大きくすることである。
【０００９】
【課題を解決するための手段】
請求項１記載の発明に係る表示パネルは、基板上に設けられた補助容量電極上に下層絶縁膜及び上層絶縁膜を介して画素電極が設けられた表示パネルにおいて、前記補助容量電極の一部に対応する領域の前記上層絶縁膜に前記補助容量電極より小さい面積の開口部が設けられ、前記開口部の周囲における前記下層絶縁膜上に枠状に残存されたバリア用半導体薄膜が設けられ、前記開口部内に前記画素電極の一部が設けられているものである。
請求項４記載の発明に係る表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜、半導体層及びオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層及び前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜及び２つのオーミックコンタクト層を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用オーミックコンタクト層を形成する工程と、前記２つのオーミックコンタクト層上に金属を成膜して、それぞれ、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用オーミックコンタクト層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
請求項５記載の表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜を形成する工程と、半導体層及びブロッキング層形成用層を形成する工程と、前記ブロッキング層形成用層をエッチングして、前記ゲート電極上における前記半導体層上にブロッキング層を形成すると共に前記補助容量電極上における前記半導体層上にバリア用ブロッキング層を形成する工程と、前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用ブロッキング層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用ブロッキング層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示パネルの要部の平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示したものである。なお、説明の便宜上、図１及び図２において、図１９及び図２０と同一名称のものには同一の符合を付して説明することとする。この液晶表示パネルにおいて、図１９及び図２０に示す場合と大きく異なる点は、補助容量電極４と画素電極１５との重ね合わされた部分の一部を、補助容量電極４と画素電極１５とその間のゲート絶縁膜６とによって構成した点である。
【００１１】
次に、この第１実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２３においてオーミックコンタクト層形成用層９Ａを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図３に示すように、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜３１ａを形成すると共に、オーミックコンタクト層形成用層９Ａの上面において補助容量電極４の所定の部分（図１に示す長方形状の補助容量電極４の周辺部を除く中央部）に対応する領域にフォトレジスト膜３１ｂを形成する。
【００１２】
次に、フォトレジスト膜３１ａ、３１ｂをマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図４に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。また、フォトレジスト膜３１ｂ下におけるゲート絶縁膜６の上面にバリア用半導体薄膜７ａ及びバリア用オーミックコンタクト層９ａが形成される。この後、フォトレジスト膜３１ａ、３１ｂを剥離する。
【００１３】
次に、図５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。かくして、ゲート電極２、ゲート絶縁膜６、半導体薄膜７、オーミックコンタクト層９、１０及びソース電極１１、ドレイン電極１２からなる逆スタガ型の薄膜トランジスタが形成される。次に、上述の如く形成された薄膜トランジスタ及び該薄膜トランジスタの領域外のゲート絶縁膜６の上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３２を形成する。この場合、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３２には開口部３２ａが形成され、また平面長方形状のバリア用オーミックコンタクト層９ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３２には開口部３２ｂが形成されている。
【００１４】
次に、フォトレジスト膜３２をマスクとしてオーバーコート膜１４、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａをプラズマエッチングにより除去する。この場合、オーバーコート膜１４のエッチングはＳＦ6とＯ2の混合ガス等をエッチングガスとし、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａのエッチングはＣｌ、ＳＦ6、Ｈ2の混合ガス等をエッチングガスとする。このようにすると、窒化シリコンからなるオーバーコート膜１４をエッチングする際に、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａがエッチングバリア層となるため、窒化シリコンからなるゲート絶縁膜６をエッチングしたり損傷したりすることが防止できる。このようにして、図６に示すように、フォトレジスト膜３２の開口部３２ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成され、これと同時に、フォトレジスト膜３２の開口部３２ｂの部分におけるオーバーコート膜１４、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａが除去され、開口部１７が形成される。この状態において、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａは、上述した如く、オーバーコート膜１４をエッチングする際のエッチングバリア層となるものであるから、オーバーコート膜１４の開口部１７はバリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａの領域内に収まる大きさとすることが好ましく、このため、図６に示すように、開口部１７の周囲におけるゲート絶縁膜６とオーバーコート膜１４との間にバリア用半導体薄膜７ａ及びバリア用オーミックコンタクト層９ａが枠状に残存される（図１参照）状態となる。この後、フォトレジスト膜３２を剥離する。
【００１５】
次に、図１及び図２に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合、開口部１７内においては、画素電極１５はゲート絶縁膜６の上面に形成される。かくして、この第１実施形態における液晶表示パネルが製造される。
【００１６】
このようにして得られた液晶表示パネルでは、オーバーコート膜１４上に画素電極１５を設けても、オーバーコート膜１４の開口部１７の部分において、補助容量電極４上にゲート絶縁膜６のみを介して画素電極１５を設けているので、オーバーコート膜１４の開口部１７の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極４と画素電極１５との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【００１７】
（第２実施形態）
次に、この発明の第２実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２１において窒化シリコンからなるブロッキング層形成用層８Ａを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図７に示すように、ブロッキング層形成用層８Ａの上面のブロッキング層形成領域にフォトレジスト膜３３ａを形成すると共に、ブロッキング層形成用層８Ａの上面において補助容量電極４の周辺部を除く中央部に対応する領域にフォトレジスト膜３３ｂを形成する。
【００１８】
次に、フォトレジスト膜３３ａ、３３ｂをマスクとしてブロッキング層形成用層８Ａをエッチングする。すると、図８に示すように、半導体層７Ａの上面の所定の箇所でゲート電極２に対応する部分にブロッキング層８が形成される。また、フォトレジスト膜３３ｂ下における半導体層７Ａの上面にバリア用ブロッキング層８ａが形成される。この後、フォトレジスト膜３３ａ、３３ｂを剥離する。
【００１９】
次に、図９に示すように、上面全体にオーミックコンタクト層形成用層９Ａを成膜する。次に、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜３４を形成する。次に、フォトレジスト膜３４及びバリア用ブロッキング層８ａをマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図１０に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。また、バリア用ブロッキング層８ａ下におけるゲート絶縁膜６の上面にバリア用半導体薄膜７ａが形成される。この後、フォトレジスト膜３４を剥離する。
【００２０】
次に、図１１に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３５を形成する。この場合も、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３５には開口部３５ａが形成され、また平面長方形状のバリア用ブロッキング層８ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３５には開口部３５ｂが形成されている。
【００２１】
次に、フォトレジスト膜３５をマスクとしてオーバーコート膜１４、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａをエッチングする。すると、図１２に示すように、フォトレジスト膜３５の開口部３５ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成される。また、フォトレジスト膜３５の開口部３５ｂの部分におけるオーバーコート膜１４、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａが除去され、開口部１７が形成される。この状態では、開口部１７の周囲におけるゲート絶縁膜６とオーバーコート膜１４との間にバリア用半導体薄膜７ａ及びバリア用ブロッキング層８ａが枠状に残存される。この場合、上記第１実施形態の場合と同様、この実施形態においても、窒化シリコンからなるオーバーコート膜１４及びバリア用ブロッキング層８ａをエッチングするとき、アモルファスシリコンからなるバリア用半導体薄膜７ａがエッチングバリア層として機能し、窒化シリコンからなるゲート絶縁膜６がエッチングされるのを防止する。この後、フォトレジスト膜３５を剥離する。
【００２２】
次に、図１３に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合も、開口部１７内においては、画素電極１５はゲート絶縁膜６の上面に形成される。かくして、この第２実施形態における液晶表示パネルが製造される。そして、この場合も、上記第１実施形態の場合と同様の効果を得ることができる。なお、第２実施形態において、オーバーコート膜１４とゲート絶縁膜６との間に、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａを形成しているが、バリア用ブロッキング層８ａを、オーバーコート膜１４及びゲート絶縁膜６とは異なる材料にて形成すれば、バリア用半導体薄膜７ａを形成せず、バリア用ブロッキング層８ａのみとすることができる。
【００２３】
（第３実施形態）
次に、この発明の第３実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２４においてフォトレジスト膜２２を剥離するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図１４に示すように、上面全体にクロムからなる金属層１１Ａを成膜する。次に、金属層１１Ａの上面のソース電極形成領域及びドレイン電極を含む信号線形成領域にフォトレジスト膜３６ａを形成する。また、金属層１１Ａの上面において補助容量電極４の周辺部を除く中央部に対応する領域にフォトレジスト膜３６ｂを形成する。
【００２４】
次に、フォトレジスト膜３６ａ、３６ｂをマスクとして金属層１１Ａをエッチングする。すると、図１５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１が形成されると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３が形成される。また、フォトレジスト膜３６ｂ下におけるゲート絶縁膜６の上面にバリア用金属層１１ａが形成される。この後、フォトレジスト膜３６ａ、３６ｂを剥離する。
【００２５】
次に、図１６に示すように、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３７を形成する。この場合も、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３７には開口部３７ａが形成され、また平面長方形状のバリア用金属層１１ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３７には開口部３７ｂが形成されている。
【００２６】
次に、フォトレジスト膜３７をマスクとしてオーバーコート膜１４をエッチングする。すると、図１７に示すように、フォトレジスト膜３７の開口部３７ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成される。また、フォトレジスト膜３７の開口部３７ｂの部分におけるオーバーコート膜１４が除去され、開口部１７が形成される。この場合、バリア用金属層１１ａはエッチングされず、したがってその下のゲート絶縁膜６もエッチングされない。この後、フォトレジスト膜３７を剥離する。
【００２７】
次に、図１８に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合、開口部１７内においては、画素電極１５はバリア用金属層１１ａの上面に形成される。かくして、この第３実施形態における液晶表示パネルが製造される。
【００２８】
このようにして得られた液晶表示パネルでは、オーバーコート膜１４上に画素電極１５を設けても、オーバーコート膜１４の開口部１７の部分において、補助容量電極４上にゲート絶縁膜６のみを介してバリア用金属層１１ａ及び画素電極１５を設けているので、バリア用金属層１１ａが画素電極１５と共に上部電極を構成することにより、オーバーコート膜１４の開口部１７の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極４と画素電極１５との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【００２９】
なお、上述の実施形態においては、薄膜トランジスタをボトムゲート型構造である逆スタガ型の場合で説明したが、この発明は、コプラナ型や正スタガ型のトップゲート型構造の薄膜トランジスタにも適用可能である。また、補助容量電極４が画素電極１５の一端側に位置する実施形態としたが、補助容量電極４を画素電極１５の中央部に配置したり、補助容量電極４の形状を画素電極１５の周囲を囲むようなコ字形状あるいは枠形状としてもよい。
【００３０】
【発明の効果】
以上説明したように、この発明によれば、上層絶縁膜（オーバーコート膜）上に画素電極を設けても、下層絶縁膜（ゲート絶縁膜）上にバリア用半導体薄膜を設けて上層絶縁膜に開口部を形成し、この後、バリア用半導体薄膜に開口部を形成しているので、画素電極と補助容量電極とによって形成される単位面積当たりの補助容量値を大きくすることができ、ひいては、開口率を大きくすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示パネルの要部の平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】図１及び図２に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】この発明の第２実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図８】図７に続く工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】この発明の第３実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図１５】図１４に続く工程を示す断面図。
【図１６】図１５に続く工程を示す断面図。
【図１７】図１６に続く工程を示す断面図。
【図１８】図１７に続く工程を示す断面図。
【図１９】従来の液晶表示パネルの一例の一部の平面図。
【図２０】図１９のＸ−Ｘ線に沿う断面図。
【図２１】図１９及び図２０に示す液晶表示パネルの製造に際し、当初の工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】図２２に続く工程を示す断面図。
【図２４】図２３に続く工程を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ 走査線
４ 補助容量電極
５ 補助容量線
６ ゲート絶縁膜
７ 半導体薄膜
８ ブロッキング層
９、１０ オーミックコンタクト層
１１ ソース電極
１２ ドレイン電極
１３ 信号線
１４ オーバーコート膜
１５ 画素電極
１６ コンタクトホール
１７ 開口部
７ａ バリア用半導体薄膜
８ａ バリア用ブロッキング層
９ａ バリア用オーミックコンタクト層
１１ａ バリア用金属層
【発明の属する技術分野】
この発明は、液晶表示パネル等の表示パネル及びその製造方法に関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示パネルには、画素容量部のほかに補助容量部を備えたものがある。図１９は従来のこのような液晶表示パネルの一例の一部の平面図を示し、図２０はそのＸ−Ｘ線に沿う断面図を示したものである。この液晶表示パネルはガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはアルミニウムからなるゲート電極２を含む走査線３が行方向に延びて設けられ、他の所定の箇所にはアルミニウムからなる補助容量電極４を含む補助容量線５が行方向に延びて設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜６が設けられている。
【０００３】
ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分にはアモルファスシリコンからなる半導体薄膜７が設けられている。半導体薄膜７の上面中央部には窒化シリコンからなるブロッキング層８が設けられている。ブロッキング層８の上面両側及びその両側における半導体薄膜７の上面にはｎ+シリコンからなるオーミックコンタクト層９、１０が設けられている。一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にはクロムからなるソース電極１１が設けられている。他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にはクロムからなるドレイン電極１２を含む信号線１３が行方向に延びて設けられている。その上面全体には窒化シリコンからなるオーバーコート膜１４が設けられている。オーバーコート膜１４の上面の所定の箇所にはＩＴＯからなる画素電極１５が設けられている。画素電極１５は、オーバーコート膜１４の所定の箇所に設けられたコンタクトホール１６を介してソース電極１１に接続されている。
【０００４】
そして、画素電極１５の図１９における下辺部は補助容量電極４と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。一方、図示していないが、画素容量部は、画素電極１５とこれに対向して配置された共通電極とその間に介在された液晶とによって形成されている。
【０００５】
次に、この液晶表示パネルの製造方法について説明する。まず、図２１に示すように、ガラス基板１の上面の各所定の箇所に、アルミニウムにより、ゲート電極２を含む走査線３及び補助容量電極４を含む補助容量線５を形成する。次に、上面全体に窒化シリコンからなるゲート絶縁膜６、アモルファスシリコンからなる半導体層７Ａ、窒化シリコンからなるブロッキング層形成用層８Ａを連続して成膜する。次に、ブロッキング層形成用層８Ａの上面のブロッキング層形成領域にフォトレジスト膜２１を形成する。次に、フォトレジスト膜２１をマスクとしてブロッキング層形成用層８Ａをエッチングする。すると、図２２に示すように、半導体層７Ａの上面の所定の箇所でゲート電極２に対応する部分にブロッキング層８が形成される。この後、フォトレジスト膜２１を剥離する。
【０００６】
次に、図２３に示すように、上面全体にｎ+シリコンからなるオーミックコンタクト層形成用層９Ａを成膜する。次に、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜２２を形成する。次に、フォトレジスト膜２２をマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図２４に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。この後、フォトレジスト膜２２を剥離する。
【０００７】
次に、図２５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にコンタクトホール形成用のフォトレジスト膜２３を形成する。次に、フォトレジスト膜２３をマスクとしてオーバーコート膜１４をエッチングする。すると、図２６に示すように、オーバーコート膜１４の所定の箇所にコンタクトホール１６が形成される。この後、フォトレジスト膜２３を剥離する。次に、図１９及び図２０に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。かくして、この液晶表示パネルが製造される。
【０００８】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示パネルでは、補助容量電極４と画素電極１５との重ね合わされた部分によって、つまり補助容量電極４と画素電極１５とその間のゲート絶縁膜６及びオーバーコート膜１４とによって補助容量部を形成しているので、補助容量電極４と画素電極１５との間の間隔つまり両膜６、１４の合計厚さが比較的大きくなり、ひいては単位面積当たりの補助容量値が小さくなってしまう。したがって、必要な補助容量値を確保するには、補助容量電極４と画素電極１５との重なり度合を大きくすればよいが、このようにすると、補助容量電極４がアミニウムつまり非透過性金属によって形成されているので、開口率が低下してしまうという問題があった。
この発明の課題は、単位面積当たりの補助容量値を大きくすることである。
【０００９】
【課題を解決するための手段】
請求項１記載の発明に係る表示パネルは、基板上に設けられた補助容量電極上に下層絶縁膜及び上層絶縁膜を介して画素電極が設けられた表示パネルにおいて、前記補助容量電極の一部に対応する領域の前記上層絶縁膜に前記補助容量電極より小さい面積の開口部が設けられ、前記開口部の周囲における前記下層絶縁膜上に枠状に残存されたバリア用半導体薄膜が設けられ、前記開口部内に前記画素電極の一部が設けられているものである。
請求項４記載の発明に係る表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜、半導体層及びオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層及び前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜及び２つのオーミックコンタクト層を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用オーミックコンタクト層を形成する工程と、前記２つのオーミックコンタクト層上に金属を成膜して、それぞれ、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用オーミックコンタクト層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
請求項５記載の表示パネルの製造方法は、基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜を形成する工程と、半導体層及びブロッキング層形成用層を形成する工程と、前記ブロッキング層形成用層をエッチングして、前記ゲート電極上における前記半導体層上にブロッキング層を形成すると共に前記補助容量電極上における前記半導体層上にバリア用ブロッキング層を形成する工程と、前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用ブロッキング層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用ブロッキング層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備するものである。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における液晶表示パネルの要部の平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示したものである。なお、説明の便宜上、図１及び図２において、図１９及び図２０と同一名称のものには同一の符合を付して説明することとする。この液晶表示パネルにおいて、図１９及び図２０に示す場合と大きく異なる点は、補助容量電極４と画素電極１５との重ね合わされた部分の一部を、補助容量電極４と画素電極１５とその間のゲート絶縁膜６とによって構成した点である。
【００１１】
次に、この第１実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２３においてオーミックコンタクト層形成用層９Ａを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図３に示すように、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜３１ａを形成すると共に、オーミックコンタクト層形成用層９Ａの上面において補助容量電極４の所定の部分（図１に示す長方形状の補助容量電極４の周辺部を除く中央部）に対応する領域にフォトレジスト膜３１ｂを形成する。
【００１２】
次に、フォトレジスト膜３１ａ、３１ｂをマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図４に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。また、フォトレジスト膜３１ｂ下におけるゲート絶縁膜６の上面にバリア用半導体薄膜７ａ及びバリア用オーミックコンタクト層９ａが形成される。この後、フォトレジスト膜３１ａ、３１ｂを剥離する。
【００１３】
次に、図５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。かくして、ゲート電極２、ゲート絶縁膜６、半導体薄膜７、オーミックコンタクト層９、１０及びソース電極１１、ドレイン電極１２からなる逆スタガ型の薄膜トランジスタが形成される。次に、上述の如く形成された薄膜トランジスタ及び該薄膜トランジスタの領域外のゲート絶縁膜６の上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３２を形成する。この場合、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３２には開口部３２ａが形成され、また平面長方形状のバリア用オーミックコンタクト層９ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３２には開口部３２ｂが形成されている。
【００１４】
次に、フォトレジスト膜３２をマスクとしてオーバーコート膜１４、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａをプラズマエッチングにより除去する。この場合、オーバーコート膜１４のエッチングはＳＦ6とＯ2の混合ガス等をエッチングガスとし、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａのエッチングはＣｌ、ＳＦ6、Ｈ2の混合ガス等をエッチングガスとする。このようにすると、窒化シリコンからなるオーバーコート膜１４をエッチングする際に、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａがエッチングバリア層となるため、窒化シリコンからなるゲート絶縁膜６をエッチングしたり損傷したりすることが防止できる。このようにして、図６に示すように、フォトレジスト膜３２の開口部３２ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成され、これと同時に、フォトレジスト膜３２の開口部３２ｂの部分におけるオーバーコート膜１４、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａが除去され、開口部１７が形成される。この状態において、バリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａは、上述した如く、オーバーコート膜１４をエッチングする際のエッチングバリア層となるものであるから、オーバーコート膜１４の開口部１７はバリア用オーミックコンタクト層９ａ及びバリア用半導体薄膜７ａの領域内に収まる大きさとすることが好ましく、このため、図６に示すように、開口部１７の周囲におけるゲート絶縁膜６とオーバーコート膜１４との間にバリア用半導体薄膜７ａ及びバリア用オーミックコンタクト層９ａが枠状に残存される（図１参照）状態となる。この後、フォトレジスト膜３２を剥離する。
【００１５】
次に、図１及び図２に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合、開口部１７内においては、画素電極１５はゲート絶縁膜６の上面に形成される。かくして、この第１実施形態における液晶表示パネルが製造される。
【００１６】
このようにして得られた液晶表示パネルでは、オーバーコート膜１４上に画素電極１５を設けても、オーバーコート膜１４の開口部１７の部分において、補助容量電極４上にゲート絶縁膜６のみを介して画素電極１５を設けているので、オーバーコート膜１４の開口部１７の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極４と画素電極１５との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【００１７】
（第２実施形態）
次に、この発明の第２実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２１において窒化シリコンからなるブロッキング層形成用層８Ａを成膜するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図７に示すように、ブロッキング層形成用層８Ａの上面のブロッキング層形成領域にフォトレジスト膜３３ａを形成すると共に、ブロッキング層形成用層８Ａの上面において補助容量電極４の周辺部を除く中央部に対応する領域にフォトレジスト膜３３ｂを形成する。
【００１８】
次に、フォトレジスト膜３３ａ、３３ｂをマスクとしてブロッキング層形成用層８Ａをエッチングする。すると、図８に示すように、半導体層７Ａの上面の所定の箇所でゲート電極２に対応する部分にブロッキング層８が形成される。また、フォトレジスト膜３３ｂ下における半導体層７Ａの上面にバリア用ブロッキング層８ａが形成される。この後、フォトレジスト膜３３ａ、３３ｂを剥離する。
【００１９】
次に、図９に示すように、上面全体にオーミックコンタクト層形成用層９Ａを成膜する。次に、オーミックコンタクト層形成用層９Ａの上面のオーミックコンタクト層形成領域にフォトレジスト膜３４を形成する。次に、フォトレジスト膜３４及びバリア用ブロッキング層８ａをマスクとしてオーミックコンタクト層形成用層９Ａ及び半導体層７Ａをエッチングする。すると、図１０に示すように、ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分に半導体薄膜７が形成されると共に、ブロッキング層８の上面両側及びその両側の半導体薄膜７の上面にオーミックコンタクト層９、１０が形成される。また、バリア用ブロッキング層８ａ下におけるゲート絶縁膜６の上面にバリア用半導体薄膜７ａが形成される。この後、フォトレジスト膜３４を剥離する。
【００２０】
次に、図１１に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１を形成すると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３を形成する。次に、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３５を形成する。この場合も、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３５には開口部３５ａが形成され、また平面長方形状のバリア用ブロッキング層８ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３５には開口部３５ｂが形成されている。
【００２１】
次に、フォトレジスト膜３５をマスクとしてオーバーコート膜１４、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａをエッチングする。すると、図１２に示すように、フォトレジスト膜３５の開口部３５ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成される。また、フォトレジスト膜３５の開口部３５ｂの部分におけるオーバーコート膜１４、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａが除去され、開口部１７が形成される。この状態では、開口部１７の周囲におけるゲート絶縁膜６とオーバーコート膜１４との間にバリア用半導体薄膜７ａ及びバリア用ブロッキング層８ａが枠状に残存される。この場合、上記第１実施形態の場合と同様、この実施形態においても、窒化シリコンからなるオーバーコート膜１４及びバリア用ブロッキング層８ａをエッチングするとき、アモルファスシリコンからなるバリア用半導体薄膜７ａがエッチングバリア層として機能し、窒化シリコンからなるゲート絶縁膜６がエッチングされるのを防止する。この後、フォトレジスト膜３５を剥離する。
【００２２】
次に、図１３に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合も、開口部１７内においては、画素電極１５はゲート絶縁膜６の上面に形成される。かくして、この第２実施形態における液晶表示パネルが製造される。そして、この場合も、上記第１実施形態の場合と同様の効果を得ることができる。なお、第２実施形態において、オーバーコート膜１４とゲート絶縁膜６との間に、バリア用ブロッキング層８ａ及びバリア用半導体薄膜７ａを形成しているが、バリア用ブロッキング層８ａを、オーバーコート膜１４及びゲート絶縁膜６とは異なる材料にて形成すれば、バリア用半導体薄膜７ａを形成せず、バリア用ブロッキング層８ａのみとすることができる。
【００２３】
（第３実施形態）
次に、この発明の第３実施形態における液晶表示パネルの構造についてその製造方法と併せ説明する。この場合、図２４においてフォトレジスト膜２２を剥離するまでの工程は上記従来の場合と同じであるので、その後の工程から説明する。図１４に示すように、上面全体にクロムからなる金属層１１Ａを成膜する。次に、金属層１１Ａの上面のソース電極形成領域及びドレイン電極を含む信号線形成領域にフォトレジスト膜３６ａを形成する。また、金属層１１Ａの上面において補助容量電極４の周辺部を除く中央部に対応する領域にフォトレジスト膜３６ｂを形成する。
【００２４】
次に、フォトレジスト膜３６ａ、３６ｂをマスクとして金属層１１Ａをエッチングする。すると、図１５に示すように、一方のオーミックコンタクト層９の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるソース電極１１が形成されると共に、他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にクロムからなるドレイン電極１２を含む信号線１３が形成される。また、フォトレジスト膜３６ｂ下におけるゲート絶縁膜６の上面にバリア用金属層１１ａが形成される。この後、フォトレジスト膜３６ａ、３６ｂを剥離する。
【００２５】
次に、図１６に示すように、上面全体に窒化シリコンからなるオーバーコート膜１４を成膜する。次に、オーバーコート膜１４の上面にフォトレジスト膜３７を形成する。この場合も、ソース電極１１の所定の箇所に対応する部分におけるフォトレジスト膜３７には開口部３７ａが形成され、また平面長方形状のバリア用金属層１１ａの周辺部を除く中央部に対応する部分におけるフォトレジスト膜３７には開口部３７ｂが形成されている。
【００２６】
次に、フォトレジスト膜３７をマスクとしてオーバーコート膜１４をエッチングする。すると、図１７に示すように、フォトレジスト膜３７の開口部３７ａの部分におけるオーバーコート膜１４にコンタクトホール１６が形成される。また、フォトレジスト膜３７の開口部３７ｂの部分におけるオーバーコート膜１４が除去され、開口部１７が形成される。この場合、バリア用金属層１１ａはエッチングされず、したがってその下のゲート絶縁膜６もエッチングされない。この後、フォトレジスト膜３７を剥離する。
【００２７】
次に、図１８に示すように、オーバーコート膜１４の上面の所定の箇所にＩＴＯからなる画素電極１５をコンタクトホール１６を介してソース電極１１に接続させて形成する。この場合、開口部１７内においては、画素電極１５はバリア用金属層１１ａの上面に形成される。かくして、この第３実施形態における液晶表示パネルが製造される。
【００２８】
このようにして得られた液晶表示パネルでは、オーバーコート膜１４上に画素電極１５を設けても、オーバーコート膜１４の開口部１７の部分において、補助容量電極４上にゲート絶縁膜６のみを介してバリア用金属層１１ａ及び画素電極１５を設けているので、バリア用金属層１１ａが画素電極１５と共に上部電極を構成することにより、オーバーコート膜１４の開口部１７の部分における単位面積当たりの補助容量値を大きくすることができる。この結果、補助容量電極４と画素電極１５との重なり度合をある程度小さくしても、必要な補助容量値を確保することができ、ひいては開口率を大きくすることができる。
【００２９】
なお、上述の実施形態においては、薄膜トランジスタをボトムゲート型構造である逆スタガ型の場合で説明したが、この発明は、コプラナ型や正スタガ型のトップゲート型構造の薄膜トランジスタにも適用可能である。また、補助容量電極４が画素電極１５の一端側に位置する実施形態としたが、補助容量電極４を画素電極１５の中央部に配置したり、補助容量電極４の形状を画素電極１５の周囲を囲むようなコ字形状あるいは枠形状としてもよい。
【００３０】
【発明の効果】
以上説明したように、この発明によれば、上層絶縁膜（オーバーコート膜）上に画素電極を設けても、下層絶縁膜（ゲート絶縁膜）上にバリア用半導体薄膜を設けて上層絶縁膜に開口部を形成し、この後、バリア用半導体薄膜に開口部を形成しているので、画素電極と補助容量電極とによって形成される単位面積当たりの補助容量値を大きくすることができ、ひいては、開口率を大きくすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示パネルの要部の平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】図１及び図２に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図４】図３に続く工程を示す断面図。
【図５】図４に続く工程を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】この発明の第２実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図８】図７に続く工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】図１０に続く工程を示す断面図。
【図１２】図１１に続く工程を示す断面図。
【図１３】図１２に続く工程を示す断面図。
【図１４】この発明の第３実施形態における液晶表示パネルの製造に際し、所定の工程を示す断面図。
【図１５】図１４に続く工程を示す断面図。
【図１６】図１５に続く工程を示す断面図。
【図１７】図１６に続く工程を示す断面図。
【図１８】図１７に続く工程を示す断面図。
【図１９】従来の液晶表示パネルの一例の一部の平面図。
【図２０】図１９のＸ−Ｘ線に沿う断面図。
【図２１】図１９及び図２０に示す液晶表示パネルの製造に際し、当初の工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】図２２に続く工程を示す断面図。
【図２４】図２３に続く工程を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ 走査線
４ 補助容量電極
５ 補助容量線
６ ゲート絶縁膜
７ 半導体薄膜
８ ブロッキング層
９、１０ オーミックコンタクト層
１１ ソース電極
１２ ドレイン電極
１３ 信号線
１４ オーバーコート膜
１５ 画素電極
１６ コンタクトホール
１７ 開口部
７ａ バリア用半導体薄膜
８ａ バリア用ブロッキング層
９ａ バリア用オーミックコンタクト層
１１ａ バリア用金属層
Claims (5)
- 基板上に設けられた補助容量電極上に下層絶縁膜及び上層絶縁膜を介して画素電極が設けられた表示パネルにおいて、前記補助容量電極の一部に対応する領域の前記上層絶縁膜に前記補助容量電極より小さい面積の開口部が設けられ、前記開口部の周囲における前記下層絶縁膜上に枠状に残存されたバリア用半導体薄膜が設けられ、前記開口部内に前記画素電極の一部が設けられていることを特徴とする表示パネル。
- 請求項１記載の発明において、前記枠状に残存されたバリア用半導体薄膜上に枠状に残存されたバリア用オーミックコンタクト層が設けられていることを特徴とする表示パネル。
- 請求項１記載の発明において、前記枠状に残存されたバリア用半導体薄膜上に枠状に残存されたバリア用ブロッキング層が設けられていることを特徴とする表示パネル。
- 基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜、半導体層及びオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層及び前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜及び２つのオーミックコンタクト層を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用オーミックコンタクト層を形成する工程と、前記２つのオーミックコンタクト層上に金属を成膜して、それぞれ、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用オーミックコンタクト層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備することを特徴とする表示パネルの製造方法。
- 基板上にゲート電極及び補助容量電極を形成する工程と、ゲート絶縁膜を形成する工程と、半導体層及びブロッキング層形成用層を形成する工程と、前記ブロッキング層形成用層をエッチングして、前記ゲート電極上における前記半導体層上にブロッキング層を形成すると共に前記補助容量電極上における前記半導体層上にバリア用ブロッキング層を形成する工程と、前記半導体層をエッチングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成すると共に前記補助容量電極上における前記ゲート絶縁膜上にバリア用半導体薄膜及びバリア用ブロッキング層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、オーバーコート膜を形成する工程と、前記ソース電極の所定の一部に対応する部分における前記オーバーコート膜にコンタクトホールを形成すると共に前記補助容量電極の一部に対応する領域の前記オーバーコート膜、前記バリア用ブロッキング層及び前記バリア用半導体薄膜に開口部を形成する工程と、該開口部内を含む前記オーバーコート膜上に画素電極を前記コンタクトホールを介して前記ソース電極に接続させて形成する工程とを具備することを特徴とする表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496399A JP4075220B2 (ja) | 1999-06-22 | 1999-06-22 | 表示パネル及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496399A JP4075220B2 (ja) | 1999-06-22 | 1999-06-22 | 表示パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001005030A JP2001005030A (ja) | 2001-01-12 |
| JP4075220B2 true JP4075220B2 (ja) | 2008-04-16 |
Family
ID=15987809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17496399A Expired - Fee Related JP4075220B2 (ja) | 1999-06-22 | 1999-06-22 | 表示パネル及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075220B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2073255B1 (en) * | 2007-12-21 | 2016-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Diode and display device comprising the diode |
| KR102187427B1 (ko) | 2008-09-19 | 2020-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
-
1999
- 1999-06-22 JP JP17496399A patent/JP4075220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001005030A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3654474B2 (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| KR100333983B1 (ko) | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 | |
| US6642086B2 (en) | Method for fabricating thin film transistor array substrate for liquid crystal display | |
| JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000162646A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| JP4075220B2 (ja) | 表示パネル及びその製造方法 | |
| JP4048711B2 (ja) | 薄膜トランジスタパネル | |
| KR100275932B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2004271824A (ja) | 表示装置およびその製造方法 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0656461B2 (ja) | マトリックスアレー | |
| JP2000171827A (ja) | 液晶表示パネル | |
| JP2002182245A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0555573A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR19990003714A (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4670263B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |