KR19990003714A - 초고개구율 액정 표시 소자 및 그의 제조방법 - Google Patents

초고개구율 액정 표시 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR19990003714A
KR19990003714A KR1019970027644A KR19970027644A KR19990003714A KR 19990003714 A KR19990003714 A KR 19990003714A KR 1019970027644 A KR1019970027644 A KR 1019970027644A KR 19970027644 A KR19970027644 A KR 19970027644A KR 19990003714 A KR19990003714 A KR 19990003714A
Authority
KR
South Korea
Prior art keywords
electrode
gate
line
liquid crystal
crystal display
Prior art date
Application number
KR1019970027644A
Other languages
English (en)
Other versions
KR100272309B1 (ko
Inventor
전정목
유봉렬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970027644A priority Critical patent/KR100272309B1/ko
Publication of KR19990003714A publication Critical patent/KR19990003714A/ko
Application granted granted Critical
Publication of KR100272309B1 publication Critical patent/KR100272309B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 저유전상수를 갖는 물질을 유전체막으로 사용하고 화소진극을 게이트 라인과 데이터 라인을 오버랩시켜 헝성하여 주어 초고개구율을 얻을 수 있으며, 화소전극을 소오스/드레인 금속과 동일물질로 이루어진 메탈라인에 연결시켜 줌으로써 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 용량감소를 방지할 수 있는 액정표시소자 및 그의 제조방법에 관한 것이다.
본 발명은 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 투명한 절연기판과; 상기 절연기판상에 크로스되어 형성되는 게이트라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터와; 상기게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되어 형성되고, 제 1콘택을 통해 박막 트랜지스터와 연결되는 화소전극과; 상기 화소영역에 상기 개이트 라인과 나란하게 배열되는 스토리지 캐패시터의 스토리지 전극과; 상기 스토리지 전극상부에 제2 콘택을 통해 상기 화소전극과 콘택되어 상기 게이트라인과 나란하게 배열되는 메탈라인을 포함한다.

Description

초고개구율 액정 표시 소자 및 그의 제조방법
본 발명은 평판표시소자중 하나인 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)에 관한 것으로서, 보다 구체적으로는 축적용량을 감소시킴없이 고개구율을 얻을 수 있는 초고개구율 액정표시소자에 관한 것이다.
TFT-LCD에 있어서, 용량이 증가함에 따라 배티리의 효율이 점점 둔화되고 있는데, 이러한 배터리 효율의 저하를 해결하기 위한 하나의 방법으로 액정패널의 투과도를 향상시키는 방법이 있다.
액정패널의 투과도를 향상시키는 방법으로는, 크게 액정패널의 개구율을 향상시키는 방법, 고투과 편광판의 개발 및 고투과 칼라필터의 사용등이 있다. 이러한 방법중 액정패널의 개구율을 향상시키는 방법이 최근 활발히 연구되고 있다.
도 1은 종래의 TFT-LCD 의 평면구조를 도시한 것이다.
도 1을 참조하여 종래의 액정표시소자의 평면구조를 살펴보면, 유리기판과 같은 투명한 절연기판(I)상에 개이트라인(10)과 데이터 라인(20)이 크로스되어 형성되고, 게이트 라인(10)과 데이터 라인(20)이 교차하는 부분에 상기 게이트 라인(10) 및 데이터 라인(20)이 연결된 박막 트랜지스터(30)가 배열된다.
그리고, 게이트 라인(10)과 데이터 라인(20)에 의해 형싱된 공간에 상기 게이트 라인(10) 및 데이터 라인(20)과 일정한 간격을 두고 화소전극(40)이 상기 박막 트랜지스디(30)에 연결되어 배열되며, 스토리지 캐피시터(50)의 하부전극인 스토리지 전극(31b)이 상기 게이트 라인(10)과 나란하게 배열된 펑면구조를 갖는다.
도 2 는 도 1의 1A-1A' 에 따른 단면구조도를 도시한 것으로서, 액징표시소자중 박막 트랜지스터의 단면도를 도시한 것이다. 도 2를 참조하여 박막 트랜지스터(30)의 단면 구조를 살펴보면, 상기 절연기판(1)상에 절연막(2)이 형성되고, 그위에는 게이트 라인(10)으로부터 연장 형성된 게이트 전극(31a)이 형성되며, 게이트(31a)이 형성된 절연막(2)상에는, 게이트 절연막(32)이 형성된다.
또한, 상기 게이트전극(31a)에 대응하는 게이트 절연막(32)상에는 비정질 실리콘등으로 된 반도체층(33)이 형성되고, 상기 게이트(31a)에 대응하는 반도체총(33)상에는 에치스톱퍼(34)가 형성되며, 상기 에치 스톱퍼(34)의 상면이 노출되도록 소오스/드레인 전극(36, 37)이 형성되며, 소오스/드레인 전극(36,37)과 반도체층(34)간에는 불순물이 도핑된 비정질 실리콘등으로 된 오믹층(35)이 형성된 구조를 갖는다.
도 3은 도 1의 1B-1B' 선에 따른 단면구조를 도시한 것으로서, 스토리지 캐패시터(50)의 단면 구조를 도시한 것이다.
도 3을 참조하면, 스토리지 캐패시터(50)는 상기 절연기판(1)상에 절연막(2)이 형성되고, 그위에는 게이트 전극(31a)과 동일한 물질로 된 하부전극인 스토리지 전극(31b)이 형성되며 상기 스토리지전극(31b)을 포함한 상기 절연막(2)상에 스토리지 캐패시터의 유전체막으로 작용하는 게이트 절연막(32)이 형성되고, 유전체막인 게이트 절연막(32)상에는 상부전극으로 작용하는 화소전극(40)이 형성된 구조를 갖는다.
도1 내지 도 3에 도시된 바와같은 종래의 액정표시소자는 화소전극(14)이 신호선인 데이터 라인(20)과 일정거리, 수 μm 정도의 거리를 두고 분리시켜 형성하였는데, 이는 점선으로 표시한 바와같이 화소전극(40)과 데이티라인(20)이 오버랩되어 형성되는 경우에는 화소전극(40)과 데이터라인(20)간에 기생용량이 존재하여 수직 크로스 토크(cross-talk)가 발생되기 때문이다.
화소전극(40)과 데이터 라인(20)의 오비랩시 발생된 크로스 토크는 플리커(flicker) 현상을 야기시켜 화질이 저하되는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 캐패시터 유전체막으로 저유전상수를 갖는 물질을 사용하여 화소전극을 데이터 라인과 오버랩시켜 형성함으로써 초고개구율을 얻을 수 있는 초고개구율 액정표시소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 화소전극과 저유전상수를 갖는 유전체막사이에 소오스/드레인 금속을 개재하여 소오스/드레인 금속과 화소전극을 콘택시켜 줌으로써, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 개패시터의 캐패시터의 용량의 저하를 방지할 수 있는 초고개구율 액정표시소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 TFT-LCD 의 평면구조도,
도 2는 도 1의 1A-1A' 선에 따른 TFT-LCD 의 단먼 구조도,
도 3은 도 1의 1B-1B' 선에 따른 TFT-LCD 의 단면 구조도,
도 4는 본 발명의 실시에에 따른 초고개구율 액징표시소자의 평면 구조도,
도 5은 도 4의 4A-4A' 선에 따른 액정표시소자의 딘면 구조도,
도 6은 도 4의 4B-4B' 선에 따른 액정표시소자의 단면 구조도,
* 도면의 주요부분에 대한 부호의 설명
200 : 절연기판 60 : 게이트 라인
70 : 데이터 라인 80 : 박막 트랜지스터
81 : 절연막 90 : 저유전상수의 유전체막
95 : 화소전극(ITO) 100 : 스토리지 캐패시터
82 : 게이트 전극 83 : 게이트- 절연막
83-1 : 산화막 83-2 : 질산화막
83-3 : 질화막 84 : 반도체층
85 : 채널스톱퍼 86 : 오믹층
87 : 소오스전극 88 : 드레인 전극
82a : 스토리지전극 87a : 메탈라인
상기 목적을 달성하기 위하여 본 발명의 초고개구율 액정표시소자는 스토리지 캐패시터를 구비한 액징표시소자에 있어서, 투명한 절연기판과; 상기 절연기판상에 크로스되어 형성되는 게이트라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 현성된 박막 트랜지스터와; 상기 게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되어 형성되고, 제 1콘택을 통해 박막 트랜지스터와 연결되는 화소전극과; 상기 화소영역에 상기 게이트 라인과 나란하게 배열되는 스토리지 캐패시터의 스토리지 전극과; 상기 스토리지 전극상부에 제 2콘택을 통해 상기 화소전극과 콘택되어 상기 게이트라인과 나란하게 배열되는 메탈라인을 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 초고개구율 액정표시소자는 투명한 절연기판과; 상기 투명한 절연기판상에 형성된 게이트 전극과; 상기 게이트 전극을 포함한 상기 절연기판상에 형성된 게이트 절연막과; 상기 게이트 전극에 대응하는 게이트 절연막상에 형성된 반도체층과; 상기 게이트 전극에 대응하는 반도체층상에 형성된 에치 스톱퍼와; 상기 에치 스톱퍼의 상면이 노출되도록 상기 반도체층 및 게이트 절연막상부에 걸쳐 스토리지 캐패시터의 유전체막과; 기판 전면에 걸쳐 형성된 콘택을 구비한 절연막과; 상기 콘택을 통해 상기 소오스/드레인 전극중 하나에 콘택을 통해 접촉되는 상기 절연막상에 상기 데이터 라인 및 게이트 라인과 오버랩되어 형성된 화소전극을 포함하는 것을 특징으로 한다.
또한, 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트 라인과, 게이트 라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 형성된 스토리지 캐패시터의 하부전극인 스토리지전극과; 상기 스토리지 전극을 포함한 기판상에 형성된 제 1절연막과; 상기 스토리지 전극상부의 제 1절연막상에 메탈라인과; 기판 전면에 걸쳐 형성된 콘택을 구비한 제 2절연막과; 상기 제 2절연막상에 상기 콘택을 통해 메탈라인에 콘택되며, 상기 데이타 라인 및 게이트 라인과 오버랩되어 형성된 화소전극을 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트 라인과, 상기 데이터 라인 및 게이트 라인이 교차하는 부분에 배열된 박막 트랜지스터와, 상기 게이트 라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서, 상기 절연기판상에 게이트라인, 박막 트랜지스터의 게이트 전극과 스토리지 캐패시터의 하부전극은 형성하는 공정과; 기판 전면에 걸쳐 제 1절연막을 형성하는 공정과; 상기 게이트전극에 대응하는 제 1절연막상에 박막 트랜지스터의 반도체층, 에치스톱퍼, 오믹층을 형성하는 공정과; 상기 에치스톱퍼의 상면이 노출되도록 상기 오믹층 및 제 1절연막상에 걸쳐 소오스/드레인 전극을 형성함과 동시에 상기 데이터 라인 그리고 메탈라인을 형성하는 공정과; 기판 전면에 걸쳐 제 2절연막을 형성하는 공정과; 상기 소오스/드레인 전극중 어느 하나의 상부 그리고 메탈라인상부의 제 2절연막을 식각하여 제 1 및 제 2콘택을 형성하는 공정과; 상기 제 1콘택을 통해 소오스/드레인 전극중 하나와 접촉되고 상기 제 2콘택을 통해 메탈라인과 접촉되며, 상기 데이터 라인 및 게이트 라인과 오버랩되는 화소전극을 제 2절연막상에 형성하는 공정을 포함하는 초고개구율 액정표시소자의 제조방법을 제공하는 것을 특징으로 한다.
본 발명의 실시예에 따른 초고개구율 액정표시소자에 있어서, 상기 절연막으로 사용되는 막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 감광상 보호막으로서, 1-3μm 의 두께를 갖는다.
본 발명의 액정표시소자는 화소전극을 데이터 라인 및 게이트 라인과 오버랩되도록 형성하여 줌으로써, 고개구율을 얻는다. 스토리지 캐패시터의 유전체막으로 저유전상수를 갖는 감광성 보호막을 이용함으로써 데이터 라인과 화소전극의 오버랩 형성에 따른 크로스 토크의 발생을 방지한다. 스토리지 캐패시터의 상부전극으로 작용하는 화소전극을 소오스/드레인 전극과 동일물질의 메탈라인에 연결시켜 줌으로써, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 개패시터의 축적용량의 저하를 방지한다.
[실시예]
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명하면 다음과 같다.
도 4는 본 발명 실시예에 따른 초고개구율 액정표시소자의 단면도를 도시한 것이다.
도 4를 참조하여 본 발명의 초고개구율 액정표시소자의 평면구조를 살펴보면, 유리기판과 같은 투명한 절연기판(200)상에 게이트라인(60)과 데이터 라인(70)이 크로스되어 형성되고, 이들이 크로스되는 부분에 상기 게이트 라인(60) 및 데이터 라인(70)이 연결된 박막 트랜지스터(80)가 배열된다.
게이트 라인(60)과 데이터 라인(70)에 의해 형성된 화소영역에 상기 게이트 라인(60) 및 데이터 라인(70)과 오버랩되어 ITO 막으로 된 화소전극(95)이 배얼되며, 이 화소전극(95)은 콘택(C1)음 통해 박막 트렌지스터(80)의 소오스전극(87)이 콘택된다.
그리고, 화소영역에서 스토리지 캐패시터(100)의 하부전극인 스토리지 전극(82a)이 상기 게이트 라인(60)과 나란하게 배열되고, 상기 스토리지 전극(82a)상부에는 콘택(C2)을 통해 상기 화소전극(95)과 콘택되는 메탈라인(87a)이 상기 게이트 라인(60)과 나란하게 소오스/드레인 금속이 나란하게 배열된다.
도 5는 도 4의 4A-4A'에 따른 단면구조도를 도시한 것으로서, 액정표시소자중 박막 트랜지스터의 단면도를 도시한 것이다. 도 5를 참조하여 박막 트랜지스터(80)의 단면 구조를 살펴보면, 상기 절연기판(200)상에 절연막(81)이 형성되고, 그위에는 게이트 라인(60)으로부터 연장 형성된 게이트전극(82)이 형성되며, 게이트 전극(82)이 형성된 절연막(81)상에는 2층 구조의 게이트 절연막(83)이 형성된다.
또한, 상기 게이트전극(82)에 대응하는 게이트 절인막(83)상에는 비정질 실리콘등으로된 반도체층(84)이 형성되고, 상기 게이트전극(82)에 대응하는 반도체층(84)상에는 에치스톱퍼(85)가 형성된다.
여기서, 2층구조의 게이트 절연막(83)으로 산화막(83-1)과 질산화막 (Oxinitride)(83-2)이 사용되며, 질산화막(83-2)과 반도체층(84)간에는 질화막(83-3)이 형성되는데, 이 질화막(83-3)응 질산화막(83-2)과 반도체층(84)간의 계면특성을 향상시키기 위한 것이다.
상기 에치 스톱퍼(85)의 상면이 노출되도록 상기 반도체층(84)과 게이트 절연막(83)상에 걸쳐 소오스/드레인 전극(87, 88)이 형성되며, 반도체층(84)과 소오스/드레인 전극(87, 88)사이에는 도핑된 비정실 실리콘층등으로 된 오믹층(86)이 형성되는데, 드레인 전극(86)은 상기 데이터 라인(70)으로부터 연장 형성된다.
또한, 박막 트랜지스터(80)가 형성된 기판 상부에는 콘택(C1)을 구비한 저유전상수를 갖는 절연막(90)이 형성되고, 절연막(90)상에 상기 콘택(C1)을 통해 상기 소오스 전극(87)과 콘택되는 화소전극(95)이 형성된다.
여기서, 유전상수를 갖는 절연막(90)으로 유전상수가 2.5 내지 3.6인 감광성 보호막이 사용되며, 감광성 보호막은 1-3μm 두께를 갖는다.
도 6은 도 4의 4B-4B' 선에 따른 단면구조를 도시한 것으로서, 스토리지 캐패시터(100)의 단면 구조를 도시한 것이다.
도 6을 참조하면, 상기 절연기판(200)상에 절인막(81)이 형성되고, 그위에는 게이트 전극(82)과 동일한 물질로 된 하부전극(82a)이 형성되며, 상기 하부전극(82a)을 포함한 상기 절연막(81)상에는 산화막(83-1)과 질산화막(83-2)으로된 이층의 게이트 절연막(83)이 형성되고, 하부전극(82a) 상부의 게이트 절연막(83)상에는 소오스/드레인 금속과 동일한 물질로 된 메탈라인(87a)이 형성된다.
또한, 게이트 절연막(83)상에는 상기 메탈라인(87a)과 떨어져 데이터 라인(70)이 형성되며, 이때 데이터 라인하부의 적층된 막들은 각각 질산화막(83-3), 반드체층인 비정질 실리콘막(84) 및 오믹층인 비정질 실리콘막(85)이다.
그리고, 기판(200)상부에는 저유전상수를 갖는 감광성 보호막(90)이 스토리지 캐패시터(100)의 유전체막으로 형성되며, 유전체막(90)상에는 콘택(C2)을 통해 상기 메탈라인(87a)과 콘택되는 화소전극(95)이 형성되어 있다. 이때, 데이터 라인(70)양측의 서로 이웃하는 화소전극(95), (95')은 도 4의 평면도에서 보는 바와같이 데이터라인(70)과 오버랩되어 형성되어짐을 알 수 있다.
상기한 바와같은 구조를 갖는 본 발명의 액정표시소자는 화소전극(95)이 데이터 라인(70)과 오버랩되게 형성되어 개구율을 향상시킴과 동시에 그 하부의 유전체막으로 저유전상수를 갖는 감광성 물질을 사용함으로써 오버랩시 발생되는 크로스토크를 방지할 수 있게 된다.
또한, 회소전극(95)이 소오스/드레인 금속과 동일한 물질로 된 메탈라인(87a)과 콘택되어 스토리지 캐패시터(100)의 상부전극으로 작용하므로, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 축적용량 감소문제를 해결할 수 있다. 따라서, 스토리기 캐패시터의 축적용량을 감소시킴 없이 고개구율을 얻을 수 있다.
상기한 바와같은 구조를 갖는 액정표시소자의 제고방법을 설명하면 다음과 같다.
먼저, 상부에 절연막(81)이 형성된 투명한 절연기판(200)상에 게이트 금속물질을 증착하고 패터닝하여 게이트 라인(60)과, 박막 트랜지스터(80)의 게이트(82) 및 스토리지 캐패시터(100)의 하부전극인 스토리지전극(81a)을 형성한다. 이어서, 기판전면에 상대적으로 고유전율을 갖는 물질로된 이층의 게이트 절연막(83)을 형성한다. 이때, 이층의 게이트 절연막(83)으로 산화막(83-1)과 질산화막(83-2)이 사용된다.
이어서, 통상의 방법으로 게이트 절연막(83)상에 질화막(83-1)과 비정질 실리콘막등으로 된 반도체층(84), 에치 스톱퍼(85) 및 도핑된 비정질 실리콘막으로 된 오믹층(86)을 형성한다. 여기서, 게이트 절연막(83)과 반도체층(84)과의 계면에 형성된 질화막(83-3)은 게이트 절연막(83)중 질산화막(83-2)과 반도체층인 비정질 실리콘막(84)과의 계면특성을 향상시키기 위하여 형성된다.
다음, 소오스/드레인 전극용 금속을 증착한 후 패터닝하여 소오스/드레인 전극(87, 88)을 형성함과 동시에 스토리지 캐패시터(100)의 하부전극(82a)과 나란하게 배열되도록 메탈라인(87a)을 형성한다.
기판전면에 2.5 내지 3.6의 저유전상수를 갖는 감광성 보호막으로된 유전체막(91)을 1-3μm 두께로 스핀코팅하고, 상기 소오스 전극(87)이 노출되도록 패터닝하여 제 1콘택(C1)을 형성함과 동시에 상기 메탈라인(87a)이 노출되도록 패터닝하여 제 2콘택(C2)을 형성한다.
이어서, 기판전면에 ITO 막을 증착한 다음 패터닝하여 제 1콘택(C1)을 통해 박막 트랜지스터(80)의 소오스전극(87)과 콘택됨과 동시에 제 2콘택(C2)을 통해 스토리지 캐패시터(100)의 메탈라인(87a)과 콘택되고 상기 데이터라인(70) 및 게이트 라인(60)과 오버랩되는 화소전극(95)을 형성한다. 이로써, 고개구율을 갖는 액정표시소자가 얻어진다.
상기한 바와같은 본 발명에 따르면, 화소전극을 데이터 라인 및 게이트 라인과 오버랩되도록 힝성하여 줌으로써, 고개구율의 액정표시소자를 얻을 수 있다.
또한, 스토리지 캐패시터의 유전체막으로 저유전상수를 갖는 감광성 보호막을 이용함으로써 데이터 라인과 화소전극의 오버랩형성에 따른 크로스 토크의 발생을 방지할 수 있다.
그리고, 스토리지 캐패시터의 상부전극으로 작용하는 화소전극을 소오스/드레인 전극과 동일물질의 메탈라인에 연결시켜 줌으로써, 저유전상수를 갖는 유전체막의 사용에 따른 스토리지 캐패시터의 축적용량의 저하를 방지할 수 있다.
따라서, 고화질의 초고개구율을 갖는 액정표시소자를 제공할 수 있다.

Claims (23)

  1. 스토리지 캐패시터를 구비한 액정표시소자에 있어서,
    투명한 절연기판과;
    상기 절연기판상에 크로스되어 형성되는 게이트리인 및 데이터 라인과;
    상기 게이트 라인과 데이터 라인이 교차하는 부분에 헝성된 박막 트랜지스터와;
    상기 게이트 라인과 데이터 라인에 의해 형성된 화소영역에 상기 데이터 라인 및 게이트라인과 오버랩되어 형성되고, 제1콘택을 동해 박막 트랜지스터와 연결되는 화소전극과;
    상기 화소영역에 상기 게이트 라인과 나란하게 배열되는 스토리지 캐패시터의 스토리지 전극과;
    상기 스토리기 전극상부에 제 2콘택을 통해 상기 화소전극과 콘택되어 상기 게이트라인과 나란하게 배열되는 메탈라인을 포함하는 것을 특징으로 하는 초고개구율 액정표시소자.
  2. 제 1 항에 있어서, 제 2콘택을 통해 서로 콘택되는 메탈라인과 화소전극은 스토리지 캐패시터의 상부전극으로 작용하는 것을 특징으로 하는 초고개구율 액정표시소자.
  3. 제 1 항에 있어서, 화소선극은 ITO 막으로 이루어지는 것을 특정으로 하는 초고개구율 액정표시소자.
  4. 제 1 항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로하는 초개구율 액정표시소자.
  5. 제 1 항에 있어서, 상기 스토리지 전극과 게이트 라인은 동일한 물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  6. 투명한 절연기판과;
    상기 투명한 절연기판상에 형성된 개이트전극과;
    상기 게이트 전극을 포함한 상기 절연기판상에 형성된 게이트 절연막과;
    상기 게이트 전극에 대응하는 게이트 절연막상에 형성된 반도체층과;
    상기 게이트 전극에 대응하는 반도체층상에 형성된 에치 스톱퍼와;
    상기 에치 스톱퍼의 상면이 노출되도록 상기 반도체층 및 게이트 절연막 상부에 걸쳐 형성된 소오스/드레인 전극과;
    기판 전면에 걸쳐 형성된 콘택을 구비한 절연막과;
    상기 콘택을 통해 상기 소오스/드레인 전극중 하나에 콘택을 통해 접촉되는 상기 절연막상에 상기 데이터 라인 및 게이트 라인과 오버랩되어 형성된 화소전극을 포함하는 것을 특징으로 하는 초고개구율 액정표시소자.
  7. 제 6 항에 있어서, 상기 화소전극은 ITO 막으로 이루어지는 것을 특징으로하는 초고개구을 액정표시소자.
  8. 제 6 항에 있어서, 상기 절연막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질인 것을 특징으로 하는 초고개구율 액정표시소자.
  9. 제 8 항에 있어서, 상기 절연막은 감광성 보호막으로서, 그의 두께가 1-3μm인 것을 특징으로 하는 초고개구율 액정표시소자.
  10. 제 6 항에 있이서, 상기 절연기판은 그의 상면에 절연막이 힝성된 유리기판인 것을 특징으로 하는 초고개구율 액정표시소자.
  11. 제 6 항에 있어서, 게이트 절연막은 산화막과 질산화막의 2층구조로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  12. 제 11 항에 있어서, 게이트 절연막인 질산화막과 반도체층사이에 이들의 계면특성을 향상시키기 위한 질화막을 더 구비하는 것을 특징으로 하는 초고개구율 액정표시소자.
  13. 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 게이트라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서,
    상기 절연기판상에 형성된 스토리지 캐패시터의 하부전극인 스토리지 전극과;
    상기 스토리지 전극을 포함한 기판상에 형성된 제 1절연막과;
    상기 스토리지 전극 상부의 제 1절연막상에 형성된 메탈라인과;
    기판 전면에 걸쳐 형성된 콘택을 구비한 제 2절연막과;
    상기 제 2절연막상에 상기 콘택을 통해 메탈라인에 콘택되며, 상기 데이타 라인 및 게이트 라인과 오버랩되어 형성된 화소전극을 포함하는 것을 특징으로 하는 초고개율 액정표시소자.
  14. 제 13 항에 있어서, 상기 게이트 라인과 스토리지 전극은 동일물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자.
  15. 제 14 항에 있어서, 상기 제 1절연막은 산화막과 질산화막의 2층구조로 형성되는 것을 특징으로 하는 초고개구율 액정표시소자.
  16. 제 15 항에 있어서, 상기 제 2절연막을 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질인 것을 특징으로 하는 초고개구율 액정표시소자.
  17. 제 16 항에 있어서, 상기 제 2절연막은 감광성 보호막으로서, 1 내지 3μm 의 두께를 갖는 것은특징으로 하는 초개구율 액정표시소자.
  18. 제 13 항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로 하는 액정표시소자.
  19. 절연기판상에 서로 교차하여 배열된 데이터 라인 및 게이트라인과, 상기 데이터 라인 및 게이트라인이 교차하는 부분에 배열된 박막트랜지스터와, 상기 게이트라인과 나란하게 배열된 스토리지 캐패시터를 구비한 액정표시소자에 있어서,
    상기 절연기판상에 게이트라인, 박막 트랜지스터의 게이트 전극과 스토리지 캐패시터의 하부전극을 형성하는 공정과;
    기판 전면에 걸쳐 제1절연막을 형성하는 공정과;
    상기 게이트전극에 대응하는 제 1절연막상에 박막 트랜지스터의 반도체층, 에치스톱퍼, 오믹층을 형성하는 공정과;
    상기 에치스톱퍼의 상면이 노출되도록 상기 오믹층 및 제 1절연막상에 걸쳐 소오스/드레인 전극을 형성함과 동시에 상기 데이터 라인 그리고 메탈라인을 형성하는 공정과;
    기판 전면에 걸쳐 제 2절연막을 형성하는 공정과;
    상기 소오스/드레인전극중 어느 하나의 상부 그리고 메탈라인상부의 제 2절연막을 식각하여 제 1 및 제 2콘택을 형성하는 공정과;
    상기 제 1콘택을 통해 소오스/드레인 전극중 하나와 접촉되고 상기 제 2콘택을통해 메탈라인과 접촉되며, 상기 데이터 라인 및 게이트 라인과 오버랩되는 화소전극을 제 2절연막상에 형성하는 공정을 포함하는 것을 특빙으로 하는 초고개구율 액정표시소자의 제조방법.
  20. 제 19 항에 있어서, 상기 제 2절연막은 유전상수가 2.5 내지 3.6인 저유전상수를 갖는 물질로 이루어지는 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  21. 제 19 항에 있어서, 상기 절연막은 감광상 보호막을 스핀코팅하여 1-3μm의 두께로 형성하는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
  22. 제 19 항에 있어서, 상기 절연기판은 그의 상면에 절연막이 형성된 유리기판인 것을 특징으로 하는 초고개구율 액정표시소자의 제조방법.
  23. 제 19 항에 있어서, 상기 제 1게이트 절연막을 형성한 다음 게이트 절연막과 상기 반도체층을 계면특성을 항상시키기 위한 질화막을 형성하는 공정이 더 추가되는 것을 특징으로 하는 초개구율 액정표시소자의 제조방법.
KR1019970027644A 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법 KR100272309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027644A KR100272309B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027644A KR100272309B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19990003714A true KR19990003714A (ko) 1999-01-15
KR100272309B1 KR100272309B1 (ko) 2000-11-15

Family

ID=19511403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027644A KR100272309B1 (ko) 1997-06-26 1997-06-26 초고개구율 액정 표시 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100272309B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442510B1 (ko) * 2000-06-02 2004-07-30 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN113686809A (zh) * 2021-07-30 2021-11-23 北京航空航天大学青岛研究院 像素单元及形成方法、显示器及太赫兹成像系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951349B1 (ko) * 2003-03-14 2010-04-08 삼성전자주식회사 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178634A (ja) * 1990-11-14 1992-06-25 Nec Corp 液晶ディスプレイ用ｔｆｔ基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442510B1 (ko) * 2000-06-02 2004-07-30 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN113686809A (zh) * 2021-07-30 2021-11-23 北京航空航天大学青岛研究院 像素单元及形成方法、显示器及太赫兹成像系统

Also Published As

Publication number Publication date
KR100272309B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JP3475268B2 (ja) 超高開口率液晶表示素子とその製造方法
US5737049A (en) Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
KR100299381B1 (ko) 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
US6970209B2 (en) Thin film transistor array substrate for a liquid crystal display and method for fabricating the same
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
US7023501B2 (en) Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole
JP3084981B2 (ja) 液晶表示装置及びその製造方法
KR100262404B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100265573B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100232682B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100272309B1 (ko) 초고개구율 액정 표시 소자 및 그의 제조방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR100213966B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
JPH11326941A (ja) アクティブマトリクス表示装置
KR100499280B1 (ko) 액정표시소자 및 그의 제조방법
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
JP4075220B2 (ja) 表示パネル及びその製造方法
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 17

EXPY Expiration of term