JP2004271824A - 表示装置およびその製造方法 - Google Patents
表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004271824A JP2004271824A JP2003061440A JP2003061440A JP2004271824A JP 2004271824 A JP2004271824 A JP 2004271824A JP 2003061440 A JP2003061440 A JP 2003061440A JP 2003061440 A JP2003061440 A JP 2003061440A JP 2004271824 A JP2004271824 A JP 2004271824A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- insulating film
- data line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【解決手段】画素電極5とデータライン3との間に補助容量電極6を配置することにより、画素電極5とデータライン3との間に結合容量が発生するのを防止する。この場合、製造工程数が増加しないようにするために、ゲート電極15、ソース電極17およびドレイン電極18は島状となっている。そして、例えば、ドレイン電極18の一端部はコンタクトホール20を介してポリシリコン薄膜13の一方のn型不純物高濃度領域13dに接続され、他端部はコンタクトホール21を介してデータライン3に接続されている。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は液晶表示装置等の表示装置およびその製造方法に関する。
【0002】
【従来の技術】
例えばアクティブマトリクス型の液晶表示装置には、ガラス基板上に走査ラインおよびデータラインがマトリクス状に設けられ、その各交点近傍にスイッチング素子としての薄膜トランジスタが両ラインに接続されて設けられ、それらの上に絶縁膜が設けられ、その上に画素電極が絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに接続されて設けられたものがある(例えば、特許文献1参照)。この場合、高開口率化を図るために、画素電極の縁部は両ラインと重ね合わされている。
【0003】
【特許文献1】
特開平1−156725号公報(第1図、第4図)
【0004】
【発明が解決しようとする課題】
しかしながら、上記構成の液晶表示装置では、画素電極の縁部をデータラインに重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図22(A)に示すように、1画素81の背景が灰色でその中に正方形の黒表示82を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図22(B)において符号83で示すように、黒表示82の上下の背景の色がやや濃くなり、黒表示17が上下方向に尾引き、表示特性が劣化してしまう。
そこで、この発明は、垂直クロストークが発生しないようにすることができる表示装置およびその製造方法を提供することを目的とする。
また、この発明は、製造工程数が増加しないようにすることができる表示装置の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置において、前記補助容量電極の一部は前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、前記薄膜トランジスタのゲート電極、ソース電極およびドレイン電極は島状であり、前記ゲート電極は絶縁膜を介して前記走査ラインに接続され、前記ソース電極は絶縁膜を介して前記画素電極に接続され、前記ドレイン電極は絶縁膜を介して前記データラインに接続されていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記データラインおよび前記ゲート電極は同一の平面上に設けられ、その上に第1の絶縁膜を介して前記走査ライン、前記ソース電極、前記ドレイン電極および前記補助容量電極が設けられ、その上に第2の絶縁膜を介して前記画素電極が設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記ゲート電極は前記走査ライン下に設けられていることを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記ゲート電極の幅はその上に設けられた前記走査ラインの幅よりも広くなっていることを特徴とするものである。
請求項6に記載の発明は、請求項3に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第3の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記第1および第3の絶縁膜に設けられたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域領域に接続されていることを特徴とするものである。
請求項7に記載の発明は、請求項3に記載の発明において、前記薄膜トランジスタは前記第2の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記アモルファスシリコン薄膜上にコンタクト層を介して設けられていることを特徴とするものである。
請求項8に記載の発明は、請求項6または7に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記画素電極と重ね合わされて設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項6または7に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ソース電極と重ね合わされて設けられていることを特徴とするものである。
請求項10に記載の発明は、請求項6に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされて設けられていることを特徴とするものである。
請求項11に記載の発明は、請求項8〜10のいずれかに記載の発明において、前記第2の絶縁膜は平坦化膜であることを特徴とするものである。
請求項12に記載の発明は、マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置の製造方法において、同一の平面上に同一の材料によって前記データラインを形成するとともに前記薄膜トランジスタのゲート電極を島状に形成し、その上に第1の絶縁膜を介して同一の材料によって前記走査ラインおよび前記補助容量電極を形成するとともに、前記薄膜トランジスタのソース電極およびドレイン電極を島状に形成し、且つ、前記走査ラインを前記第1の絶縁膜に形成されたコンタクトホールを介して前記ゲート電極に接続し、前記ドレイン電極を前記第1の絶縁膜に形成されたコンタクトホールを介して前記データラインに接続し、前記補助容量電極の前記画素電極と重ね合わされる部分の一部を前記データライン上に配置し、その上に第2の絶縁膜を介して前記画素電極を前記第2の絶縁膜に形成されたコンタクトホールを介して前記ソース電極に接続させて形成することを特徴とするものである。
請求項13に記載の発明は、請求項12に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第3の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記第1および第3の絶縁膜に形成されたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続することを特徴とするものである。
請求項14に記載の発明は、請求項12に記載の発明において、前記薄膜トランジスタは前記第2の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記アモルファスシリコン薄膜上にコンタクト層を介して形成することを特徴とするものである。
請求項15に記載の発明は、請求項13または14に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記画素電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項16に記載の発明は、請求項13または14に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ソース電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項17に記載の発明は、請求項13に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とするものである。
請求項19に記載の発明は、請求項15〜17のいずれかに記載の発明において、前記第2の絶縁膜は平坦化膜であることを特徴とするものである。
そして、この発明によれば、補助容量電極の一部を画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量電極の一部により、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
また、この発明によれば、薄膜トランジスタのゲート電極、ソース電極およびドレイン電極を島状としても、ゲート電極をデータラインと同一の材料によって同時に形成し、ソース電極およびドレイン電極を走査ラインおよび補助容量電極と同一の材料によって同時に形成しているので、製造工程数が増加しないようにすることができる。
【0006】
【発明の実施の形態】
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板1を備えている。ガラス基板1の上面側には走査ライン2およびデータライン3がマトリクス状に設けられ、その各交点近傍にはダブルゲート構造の薄膜トランジスタ4、画素電極5および補助容量電極6が設けられている。ここで、図1を明確にする目的で、各画素電極5の縁部に斜めの短い実線のハッチングが記入されている。
【0007】
この場合、画素電極5の左右両側の縁部は、その左右両側に配置されたデータライン3の縁部と平面的に見て同じ位置に配置されているが、データライン3に重ね合わせるようにしてもよい。これにより、画素電極5のうち、その左右両側のデータライン3形成領域および薄膜トランジスタ4形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【0008】
ただし、この場合、薄膜トランジスタパネル上に対向配置される対向パネル(図示せず)には、薄膜トランジスタ4への外光の入射を防止するために、少なくとも薄膜トランジスタ4に対応する部分にブラックマスクが設けられている。
【0009】
補助容量電極6は、図1において、走査ライン2と平行に配置された直線状の電極部6aと、左側のデータライン3と平行に配置された短冊形状の電極部6bと、右側のデータライン3と平行に配置された短冊形状の電極部6cとを備えている。この場合、電極部6aは、画素電極5の下辺部と重ね合わされている。電極部6b、6cは、左右方向に隣接する画素電極5の相対向する辺部およびその間に配置されたデータライン3と重ね合わされている。
【0010】
また、後で説明するが、電極部6b、6cは、厚さ方向において、すなわち、図1における紙面垂直方向において、画素電極5とデータライン3との間に配置されている。そして、電極部6b、6cの幅(走査ライン2と平行な方向の長さ)はデータライン3の幅よりもある程度大きくなっており、これにより、走査ライン2と平行方向の位置ずれがあっても、データライン3が直接画素電極5と対向しないようにデータライン3を確実に覆っている。
【0011】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図2は図1のII−II線に沿う断面図を示したものである。ガラス基板1の上面には第1および第2の下地絶縁膜11、12が設けられている。第2の下地絶縁膜12の上面の所定の箇所にはポリシリコン薄膜13が設けられている。ポリシリコン薄膜13は、図3(A)にも示すように、ほぼ直線状であり、ほぼ中央部をn型不純物低濃度領域13aとされ、その両側を真性領域からなるチャネル領域13bとされ、その両側をn型不純物低濃度領域13cとされ、その両側をn型不純物高濃度領域13dとされている。
【0012】
ポリシリコン薄膜13を含む第2の下地絶縁膜12の上面にはゲート絶縁膜14が設けられている。ポリシリコン薄膜13の2つのチャネル領域13b上におけるゲート絶縁膜14の上面の各所定の箇所には、図3(B)にも示すように、ゲート電極15が設けられている。この場合、ゲート電極15は2つに分岐された部分とこれらを接続する共通接続部15aとを有するほぼコ字型の島状に形成されている。ここで、島状とは他の要素とは物理的および電気的に分離されているという意味合いであり、以下において、同様の定義で用いられる。ゲート絶縁膜14の上面の所定の箇所には、図3(B)にも示すように、データライン3が設けられている。データライン3の所定の箇所には幅広の接続部3aが設けられている。
【0013】
ゲート電極15およびデータライン3を含むゲート絶縁膜14の上面には層間絶縁膜16が設けられている。層間絶縁膜16の上面の各所定の箇所には、図3(C)にも示すように、ソース電極17およびドレイン電極18が島状に設けられている。ソース電極17は、層間絶縁膜16およびゲート絶縁膜14に設けられたコンタクトホール19を介してポリシリコン薄膜13の一方のn型不純物高濃度領域13dに接続されている。
【0014】
ドレイン電極18の一端部は、層間絶縁膜16およびゲート絶縁膜14に設けられたコンタクトホール20を介してポリシリコン薄膜13の他方のn型不純物高濃度領域13dに接続されている。ドレイン電極18の他端部は、層間絶縁膜16に設けられたコンタクトホール21を介してデータライン3の接続部3aに接続されている。
【0015】
図3(C)に示すように、層間絶縁膜16の上面の所定の箇所には走査ライン2が設けられている。走査ライン2の所定の箇所に設けられた接続部2aは、層間絶縁膜16に設けられたコンタクトホール22を介してゲート電極15の共通接続部15aに接続されている。図2および図3(C)に示すように、層間絶縁膜16の上面の所定の箇所には補助容量電極6が設けられている。この場合、補助容量電極6の電極部6b、6cは、データライン3上における層間絶縁膜16上に設けられている。
【0016】
ソース電極17等を含む層間絶縁膜16の上面にはオーバーコート膜23が設けられている。オーバーコート膜23の上面の所定の箇所には画素電極5が設けられている。画素電極5は、オーバーコート膜23に設けられたコンタクトホール24を介してソース電極17に接続されている。
【0017】
ゲート絶縁膜14上に形成されたゲート電極の分岐された部分は、それぞれ、ポリシリコン薄膜13上を覆い、2つのチャネル領域13bに対応して配置される。このように、ポリシリコン薄膜13、ゲート絶縁膜14、ゲート電極15、ソース電極17およびドレイン電極18により、ダブルゲート構造の薄膜トランジスタ4が構成されている。
【0018】
次に、上記構成の薄膜トランジスタパネルの製造方法の一例について説明する。まず、図4に示すように、ガラス基板1の上面にプラズマCVD法により窒化シリコンからなる第1の下地絶縁膜11、酸化シリコンからなる第2の下地絶縁膜12およびアモルファスシリコン薄膜31を連続して成膜する。次に、エキシマレーザを照射することにより、アモルファスシリコン薄膜31を多結晶化し、ポリシリコン薄膜32とする。
【0019】
次に、図5に示すように、ポリシリコン薄膜32の上面に、図2に示すポリシリコン薄膜13のn型不純物高濃度領域13d形成領域に対応する部分に開口部33aを有するレジストパターン33を形成する。次に、レジストパターン33をマスクとしてn型不純物を高濃度で注入する。この後、レジストパターン34を剥離する。
【0020】
次に、ポリシリコン薄膜32をパターニングすることにより、図6に示すように、第2の下地絶縁膜12の上面の所定の箇所にポリシリコン薄膜13を形成する。次に、ポリシリコン薄膜13を含む第2の下地絶縁膜12の上面にプラズマCVD法により酸化シリコンからなるゲート絶縁膜14を成膜する。次に、ゲート絶縁膜14の上面の各所定の箇所に、スパッタ法により成膜されたAl等からなる金属膜をパターニングすることにより、図3(B)に示す共通接続部15aを有するゲート電極15および接続部3aを有するデータライン3を形成する。
【0021】
次に、図7に示すように、2つのゲート電極15をマスクとしてn型不純物を低濃度で注入する。すると、ポリシリコン薄膜13の2つのゲート電極15間の領域はn型不純物低濃度領域13aとなり、2つのゲート電極11、12下の領域は真性領域からなるチャネル領域13bとなり、その両側はn型不純物低濃度領域13cとなり、その両側はn型不純物高濃度領域13dとなる。次に、窒素ガス雰囲気中において500℃程度の温度で1時間程度のアニール処理を行ない、注入不純物の活性化を行なう。
【0022】
次に、図8に示すように、ゲート電極15およびデータライン3を含むゲート絶縁膜14の上面にプラズマCVD法により窒化シリコンからなる層間絶縁膜16を成膜する。次に、ポリシリコン薄膜13のn型不純物高濃度領域13d上における層間絶縁膜16およびゲート絶縁膜14に開口部19、20を形成する。また、データライン3の接続部3a上における層間絶縁膜16に開口部21を形成する。さらに、図3(B)および(C)に示すように、2つのゲート電極15の共通接続部15a上における層間絶縁膜16に開口部22を形成する。次に、各開口部19、20、21、22内を含む層間絶縁膜16の上面に、スパッタ法によりAl膜およびITOコンタクト用のCr膜(またはMo膜)を連続して成膜することにより、金属膜34を形成する。
【0023】
次に、金属膜34をパターニングすることにより、図2および図3に示すように、層間絶縁膜16の上面の各所定の箇所にソース電極17、ドレイン電極18、接続部2aを有する走査ライン2および補助容量電極6を形成する。この状態では、ソース電極17は、コンタクトホール19を介してポリシリコン薄膜13の一方のn型不純物高濃度領域13dに接続されている。ドレイン電極18の一端部は、コンタクトホール20を介してポリシリコン薄膜13の他方のn型不純物高濃度領域13dに接続されている。ドレイン電極18の他端部は、コンタクトホール21を介してデータライン3の接続部3aに接続されている。走査ライン2の接続部2aは、コンタクトホール22を介して2つのゲート電極15の共通接続部15aに接続されている。
【0024】
次に、ソース電極17等を含む層間絶縁膜16の上面にプラズマCVD法により窒化シリコンからなるオーバーコート膜23を成膜する。次に、ソース電極17上におけるオーバーコート膜23の所定の箇所にコンタクトホール24を形成する。次に、オーバーコート膜23の上面の所定の箇所に、スパッタ法により成膜されたITO膜をパターニングすることにより、画素電極2をコンタクトホール24を介してソース電極17に接続させて形成する。かくして、図1〜図3に示す薄膜トランジスタパネルが得られる。
【0025】
このようにして得られた薄膜トランジスタパネルを備えた液晶表示装置では、画素電極5の縁部とデータライン3との間に、データライン3の幅よりも広い補助容量電極6の電極部6b、6cを設けているので、この電極部6b、6cにより、画素電極5の縁部とデータライン3との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【0026】
また、上記製造方法では、ゲート絶縁膜14上にデータライン3および島状のゲート電極15を形成する第1の工程、層間絶縁膜16およびゲート絶縁膜14を貫通するコンタクトホール19、20を形成する第2の工程、層間絶縁膜16上に走査ライン2、補助容量電極6、島状のソース電極17およびドレイン電極18を形成する第3の工程、オーバーコート膜23にコンタクトホール24を形成する第4の工程、オーバーコート膜23上に画素電極5を形成する第5の工程を含んでいる。。一方、例えば、上記特許文献1の第1図および第4図に示された表示装置の場合も、ゲート絶縁膜上にゲート電極を含む走査ラインを形成する第1の工程、層間絶縁膜およびゲート絶縁膜に一方のソース・ドレイン領域まで貫通するコンタクトホールを形成する第2の工程、層間絶縁膜上にデータラインを形成する第3の工程、オーバーコート膜、層間絶縁膜およびゲート絶縁膜に他方のソース・ドレイン領域まで貫通するコンタクトホールを形成する第4の工程、オーバーコート膜上に画素電極を形成する第5の工程を含んでいる。したがって、上記製造方法では、ゲート電極15、ソース電極17およびドレイン電極18を島状に形成しても、製造工程数が増加することはない。
【0027】
(第2実施形態)
図9はこの発明の第2実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示したものである。この場合も、図9を明確にする目的で、各画素電極5の縁部に斜めの短い実線のハッチングが記入されている。この薄膜トランジスタパネルにおいて、図1〜図3に示す場合と大きく異なる点は、ダブルゲート構造の薄膜トランジスタの構造に関する点であり詳細は、以下に説明するが、概念として、ポリシリコン薄膜の平面形状をコ字状にし、このコ字状のポリシリコン薄膜の相対向する部分を橋渡しするようにゲート電極を直線状となしたものである。第1実施形態と同様、ゲート電極と走査ラインとは層間絶縁膜に形成したコンタクトホールを介して接続されるが、この場合、走査ラインの幅をゲート電極の幅と同一若しくはそれ以下にすることが可能であり、ゲート電極のコ字状に分岐された部分が走査ラインから突き出されるダブルゲート構造に比して開口率を向上することができる。
【0028】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図10は図9のX−X線に沿う断面図を示し、図11は図9のXI−XI線に沿う断面図を示し、図12は図9のXII−XII線に沿う断面図を示したものである。ガラス基板1の上面には第1および第2の下地絶縁膜11、12が設けられている。第2の下地絶縁膜12の上面の所定の箇所にはポリシリコン薄膜13が設けられている。ポリシリコン薄膜13は、図13(A)にも示すように、ほぼコ字状で左右対称であり、両ほぼ中央部を真性領域からなるチャネル領域13bとされ、その両側をn型不純物低濃度領域13cとされ、その両側をn型不純物高濃度領域13dとされている。
【0029】
ポリシリコン薄膜13を含む第2の下地絶縁膜12の上面にはゲート絶縁膜14が設けられている。ポリシリコン薄膜13の2つのチャネル領域13b上におけるゲート絶縁膜14の上面の所定の箇所には、図13(B)にも示すように、直線状の1つのゲート電極15が島状に設けられている。この場合、1つのゲート電極15の両端部は接続部15bとなっている。ゲート絶縁膜14の上面の所定の箇所には、図13(B)にも示すように、データライン3が設けられている。データライン3の所定の箇所には幅広の接続部3aが設けられている。
【0030】
ゲート電極15およびデータライン3を含むゲート絶縁膜14の上面には層間絶縁膜16が設けられている。層間絶縁膜16の上面の各所定の箇所には、図13(C)にも示すように、ソース電極17およびドレイン電極18が島状に設けられている。ソース電極17は、層間絶縁膜16およびゲート絶縁膜14に設けられたコンタクトホール19を介してポリシリコン薄膜13の一方のn型不純物高濃度領域13dに接続されている。
【0031】
ドレイン電極18の一端部は、層間絶縁膜16およびゲート絶縁膜14に設けられたコンタクトホール20を介してポリシリコン薄膜13の他方のn型不純物高濃度領域13dに接続されている。ドレイン電極18の他端部は、層間絶縁膜16に設けられたコンタクトホール21を介してデータライン3の接続部3aに接続されている。
【0032】
層間絶縁膜16の上面の所定の箇所には、図13(C)にも示すように、走査ライン2が設けられている。この場合、接続部15bを除くゲート電極15に対応する部分における走査ライン2は、ゲート電極15の幅よりも狭い幅狭部2bとなっている。これは、走査ライン2が下層のゲート電極15から幅方向にはみ出してチャネル領域に電界が作用するのを確実に防止するためである。走査ライン2の幅狭部2bの両側における部分は、層間絶縁膜16に設けられたコンタクトホール22を介してゲート電極15の両端部の接続部15bに接続されている。したがって、上述したゲート電極15の幅狭部2bは無くてもよい。層間絶縁膜16の上面の所定の箇所には、上記第1実施形態の場合とほぼ同様の補助容量電極6が設けられている。
【0033】
ソース電極17等を含む層間絶縁膜16の上面にはオーバーコート膜23が設けられている。オーバーコート膜23の上面の所定の箇所には画素電極5が設けられている。画素電極5は、オーバーコート膜23に設けられたコンタクトホール24を介してソース電極17に接続されている。
【0034】
そして、2つのチャネル領域13bを有するポリシリコン薄膜13、ゲート絶縁膜14、ゲート電極15、ソース電極17およびドレイン電極18により、ダブルゲート構造の薄膜トランジスタ4が構成されている。
【0035】
なお、この第2実施形態の薄膜トランジスタパネルの製造方法は、上記第1実施形態の場合とほぼ同じであるので、その説明を省略する。上述した如く、この第2実施形態の薄膜トランジスタパネルでは、ゲート絶縁膜14上に設けられた直線状で島状のゲート電極15と層間絶縁膜16上に設けられた走査ライン2とを重ね合わせているので、ゲート電極15の走査ライン2と直交する方向の平面的な配置スペースを小さくすることができる。この結果、開口率のさらなる向上を図ることが可能となる。
【0036】
(第3実施形態)
図14はこの発明の第3実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図を示し、図15は図14のXV−XV線に沿う断面図を示したものである。この薄膜トランジスタパネルにおいて、図1および図2に示す場合と異なる点は、画素電極5の下辺部の所定の箇所の下側における層間絶縁膜16の上面に補助容量電極6の電極部6aの所定の箇所から電極部6b、6cの引き出し方向とは反対側に引き出された電極部6dを設け、この電極部6dとソース電極17との下側におけるゲート絶縁膜14の上面に島状の電極部6eを設け、電極部6dを層間絶縁膜16の所定の箇所に設けられたコンタクトホール25を介して電極部6eに接続した点である。
【0037】
このようにした場合には、補助容量として、電極部6dとその上側の画素電極5との間の補助容量Cs1、電極部6eとその上側の画素電極5との間の補助容量Cs2、電極部6dとその上側のソース電極17との間の補助容量Cs3、電極部6eとその下側のn型不純物高濃度領域13dとの間の補助容量Cs4がさらに形成されることになる。したがって、より多くの補助容量を確保することができる。
【0038】
(第4実施形態)
図16はこの発明の第4実施形態液晶表示装置における薄膜トランジスタパネルの図15同様の断面図を示したものである。この薄膜トランジスタパネルにおいて、図15に示す場合と異なる点は、窒化シリコンからなるオーバーコート膜23の代わりに、ポリイミド系樹脂やエポキシ系樹脂等からなる比較的厚めの平坦化膜26を用いた点である。このようにした場合には、平坦化膜26が比較的厚めであるため、図1に示す補助容量電極6と画素電極5との間の通常の補助容量Cs0が小さくなるが、上述の如く、そのほかに、補助容量Cs1、Cs2、Cs3、Cs4を確保することができるため、必要な補助容量を十分に確保することができる。
【0039】
(第5実施形態)
上記各実施形態では、この発明をポリシリコン薄膜トランジスタを備えた薄膜トランジスタパネルに適用した場合について説明したが、これに限らず、アモルファスシリコン薄膜トランジスタを備えた薄膜トランジスタパネルにも適用することができる。
【0040】
すなわち、図17はこの発明の第5実施形態としての液晶表示装置におけるアモルファスシリコン薄膜トランジスタを備えた薄膜トランジスタパネルの要部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板41を備えている。ガラス基板41の上面側には走査ライン42およびデータライン43がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ44、画素電極45および補助容量電極46が設けられている。ここで、図17を明確にする目的で、各画素電極45の縁部に斜めの短い実線のハッチングが記入されている。
【0041】
この場合も、画素電極45の左右両側の縁部は、その左右両側に配置されたデータライン43の縁部と平面的に見て同じ位置に配置されているが、データライン43に重ね合わせるようにしてもよい。これにより、画素電極45のうち、その左右両側のデータライン43形成領域および薄膜トランジスタ44形成領域を除く領域が実質的な画素領域となり、開口率を大きくすることができる。
【0042】
ただし、この場合も、薄膜トランジスタパネル上に対向配置される対向パネル(図示せず)には、薄膜トランジスタ44への外光の入射を防止するために、少なくとも薄膜トランジスタ44に対応する部分にブラックマスクが設けられている。
【0043】
補助容量電極46は、図17において、走査ライン42と平行に配置された直線状の電極部46aと、左側のデータライン43と平行に配置された短冊形状の電極部46bと、右側のデータライン43と平行に配置された短冊形状の電極部46cとを備えている。この場合、電極部46aは、画素電極45の上辺部と重ね合わされている。電極部46b、46cは、左右方向に隣接する画素電極45の相対向する辺部およびその間に配置されたデータライン43と重ね合わされている。
【0044】
また、後で説明するが、電極部46b、46cは、図17において紙面垂直方向に見て、画素電極45とデータライン43との間に配置されている。そして、電極部46b、46cの幅(走査ライン42と平行な方向の長さ)はデータライン43の幅よりもある程度大きくなっており、これにより、走査ライン42と平行方向の位置ずれがあっても、データライン43が直接画素電極45と対向しないようにデータライン43を確実に覆っている。
【0045】
次に、この薄膜トランジスタパネルの具体的な構造について説明する。図18は図17のXVIII−XVIIIに沿う断面図を示し、図19は図17のXIX−XIXに沿う断面図を示したものである。ガラス基板41の上面の所定の箇所には島状のゲート電極51が設けられている。ゲート電極51は接続部51aに接続されている。ガラス基板41の上面の所定の箇所にはデータライン43が設けられている。データライン43の所定の箇所には接続部43aが設けられている。
【0046】
ゲート電極51およびデータライン43を含むガラス基板41の上面にはゲート絶縁膜52が設けられている。ゲート電極51上におけるゲート絶縁膜52の上面の所定の箇所には真性アモルファスシリコン薄膜53が設けられている。ゲート電極51上における真性アモルファスシリコン薄膜53の上面の所定の箇所にはチャネル保護膜54が設けられている。
【0047】
チャネル保護膜54の上面両側およびその両側における真性アモルファスシリコン薄膜53の上面にはn型アモルファスシリコンからなるコンタクト層55、56が設けられている。コンタクト層55、56の上面にはソース電極57およびドレイン電極58が設けられている。この場合、ドレイン電極58は、コンタクト層56、真性アモルファスシリコン薄膜53およびゲート絶縁膜52に設けられたコンタクトホール59を介してデータライン43の接続部43aに接続されている。
【0048】
そして、ゲート電極51、ゲート絶縁膜52、真性アモルファスシリコン薄膜53、チャネル保護膜54、コンタクト層55、56、ソース電極57およびドレイン電極58により、アモルファスシリコン薄膜トランジス44が構成されている。
【0049】
ゲート絶縁膜52の上面の所定の箇所には走査ライン42が設けられている。この場合、走査ライン42は、真性アモルファスシリコン層42a、nアモルファスシリコン層42bおよび金属層43cの3層構造となっている。このうちの金属層42cの所定の部分は、nアモルファスシリコン層42b、真性アモルファスシリコン層42aおよびゲート絶縁膜52に設けられたコンタクトホール60を介してゲート電極51の接続部51aに接続されている。ゲート絶縁膜52の上面の所定の箇所には補助容量電極46が設けられている。この場合、補助容量電極46は、真性アモルファスシリコン層46d、nアモルファスシリコン層46eおよび金属層46fの3層構造となっている。
【0050】
薄膜トランジスタ54、走査ライン42および補助容量電極46を含むゲート絶縁膜52の上面には層間絶縁膜61が設けられている。層間絶縁膜61の上面の所定の箇所には画素電極55が設けられている。画素電極55は、層間絶縁膜61に設けられたコンタクトホール62を介してソース電極57に接続されている。
【0051】
次に、上記構成の薄膜トランジスタパネルの製造方法一例について説明する。まず、図20に示すように、ガラス基板41の上面の各所定の箇所に、スパッタ法により成膜されたCr等からなる金属膜をパターニングすることにより、接続部51aを有するゲート電極51および接続部43aを有するデータライン43を形成する。
【0052】
次に、ゲート電極51およびデータライン43を含むガラス基板41の上面にプラズマCVD法により窒化シリコンからなるゲート絶縁膜52、真性アモルファスシリコン膜71および窒化シリコン膜を連続して成膜し、窒化シリコン膜をパターニングすることにより、チャネル保護膜54を形成する。次に、その上面にプラズマCVD法によりn型アモルファスシリコン膜72を成膜する。
【0053】
次に、図21に示すように、データライン43の接続部43a上におけるn型アモルファスシリコン膜72、真性アモルファスシリコン膜71およびゲート絶縁膜52にコンタクトホール59を形成する。また、図19を参照して説明すると、ゲート電極51の接続部51a上におけるn型アモルファスシリコン膜72、真性アモルファスシリコン膜71およびゲート絶縁膜52にコンタクトホール60を形成する。次に、その上面にスパッタ法によりCr等からなる金属膜73を成膜する。
【0054】
次に、金属膜73、n型アモルファスシリコン膜72および真性アモルファスシリコン膜71を連続してパターニングすることにより、図18に示すように、薄膜トランジスタ44形成領域に、ソース電極57、ドレイン電極58、コンタクト層55、56および真性アモルファスシリコン薄膜53を形成する。この状態では、ドレイン電極59は、コンタクトホール59を介してデータライン43の接続部43aに接続されている。また、データライン46形成領域に、下から順に、真性アモルファスシリコン層46d、nアモルファスシリコン層46eおよび金属膜46fからなる3層構造の補助容量電極46を形成する。
【0055】
さらに、図19に示すように、走査ライン42形成領域に、下から順に、真性アモルファスシリコン層42a、nアモルファスシリコン層42bおよび金属膜42cからなる3層構造の走査ライン42を形成する。この状態では、金属膜42cの所定の部分は、コンタクトホール60を介してゲート電極51の接続部51aに接続されている。
【0056】
次に、図18に示すように、その上面にプラズマCVD法により窒化シリコンからなる層間絶縁膜61を成膜する。次に、ソース電極57上における層間絶縁膜61の所定の箇所にコンタクトホール62を形成する。次に、次に、層間絶縁膜61の上面の所定の箇所に、スパッタ法により成膜されたITO膜をパターニングすることにより、画素電極45をコンタクトホール62を介してソース電極57に接続させて形成する。かくして、図17〜図19に示す薄膜トランジスタパネルが得られる。
【0057】
【発明の効果】
以上説明したように、この発明によれば、補助容量電極の一部を画素電極とデータラインとの間にそれぞれ絶縁膜を介して設けているので、この補助容量電極の一部により、画素電極とデータラインとの間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができる。
また、この発明によれば、薄膜トランジスタのゲート電極、ソース電極およびドレイン電極を島状としても、ゲート電極をデータラインと同一の材料によって同時に形成し、ソース電極およびドレイン電極を走査ラインおよび補助容量電極と同一の材料によって同時に形成しているので、製造工程数が増加しないようにすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図2】図1のII−II線に沿う断面図。
【図3】(A)〜(C)は図1に示す薄膜トランジスタの部分を説明するために示す平面図。
【図4】図1および図2に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】この発明の第2実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図10】図9のX−X線に沿う断面図。
【図11】図9のXI−XI線に沿う断面図。
【図12】図9のXII−XII線に沿う断面図。
【図13】(A)〜(C)は図9に示す薄膜トランジスタの部分を説明するために示す平面図。
【図14】この発明の第3実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図15】図9のXV−XV線に沿う断面図。
【図16】この発明の第4実施形態としての液晶表示装置における薄膜トランジスタパネルの図15同様の断面図。
【図17】この発明の第5実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の透過平面図。
【図18】図17のXVIII−XVIII線に沿う断面図。
【図19】図17のXIX−XIX線に沿う断面図。
【図20】図17〜図19に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。
【図21】図に続く工程の断面図。
【図22】(A)および(B)は従来の液晶表示装置の問題点を説明するために示す図。
【符号の説明】
1 ガラス基板
2 走査ライン
3 データライン
4 薄膜トランジスタ
5 画素電極
6 補助容量電極
11 第1の下地絶縁膜
12 第2の下地絶縁膜
17 ポリシリコン薄膜
14 ゲート絶縁膜
15 ゲート電極
16 層間絶縁膜
17 ソース電極
18 ドレイン電極
23 オーバーコート膜
Claims (18)
- マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置において、前記補助容量電極の一部は前記画素電極と前記データラインとの間にそれぞれ絶縁膜を介して設けられ、前記薄膜トランジスタのゲート電極、ソース電極およびドレイン電極は島状であり、前記ゲート電極は絶縁膜を介して前記走査ラインに接続され、前記ソース電極は絶縁膜を介して前記画素電極に接続され、前記ドレイン電極は絶縁膜を介して前記データラインに接続されていることを特徴とする表示装置。
- 請求項1に記載の発明において、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とする表示装置。
- 請求項1に記載の発明において、前記データラインおよび前記ゲート電極は同一の平面上に設けられ、その上に第1の絶縁膜を介して前記走査ライン、前記ソース電極、前記ドレイン電極および前記補助容量電極が設けられ、その上に第2の絶縁膜を介して前記画素電極が設けられていることを特徴とする表示装置。
- 請求項3に記載の発明において、前記ゲート電極は前記走査ライン下に設けられていることを特徴とする表示装置。
- 請求項4に記載の発明において、前記ゲート電極の幅はその上に設けられた前記走査ラインの幅よりも広くなっていることを特徴とする表示装置。
- 請求項3に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第3の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記第1および第3の絶縁膜に設けられたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続されていることを特徴とする表示装置。
- 請求項3に記載の発明において、前記薄膜トランジスタは前記第2の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極は前記アモルファスシリコン薄膜上にコンタクト層を介して設けられていることを特徴とする表示装置。
- 請求項6または7に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記画素電極と重ね合わされて設けられていることを特徴とする表示装置。
- 請求項6または7に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ソース電極と重ね合わされて設けられていることを特徴とする表示装置。
- 請求項6に記載の発明において、前記データラインおよび前記ゲート電極が設けられた平面上に別の補助容量電極が前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされて設けられていることを特徴とする表示装置。
- 請求項8〜10のいずれかに記載の発明において、前記第2の絶縁膜は平坦化膜であることを特徴とする表示装置。
- マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に前記両ラインに接続されて設けられた薄膜トランジスタと、前記薄膜トランジスタに接続されて設けられた画素電極と、前記画素電極と重ね合わされて設けられ、前記画素電極と重ね合わされた部分により補助容量部を形成する補助容量電極とを備えた表示装置の製造方法において、同一の平面上に同一の材料によって前記データラインを形成するとともに前記薄膜トランジスタのゲート電極を島状に形成し、その上に第1の絶縁膜を介して同一の材料によって前記走査ラインおよび前記補助容量電極を形成するとともに、前記薄膜トランジスタのソース電極およびドレイン電極を島状に形成し、且つ、前記走査ラインを前記第1の絶縁膜に形成されたコンタクトホールを介して前記ゲート電極に接続し、前記ドレイン電極を前記第1の絶縁膜に形成されたコンタクトホールを介して前記データラインに接続し、前記補助容量電極の前記画素電極と重ね合わされる部分の一部を前記データライン上に配置し、その上に第2の絶縁膜を介して前記画素電極を前記第2の絶縁膜に形成されたコンタクトホールを介して前記ソース電極に接続させて形成することを特徴とする表示装置の製造方法。
- 請求項12に記載の発明において、前記薄膜トランジスタは前記ゲート電極下に第3の絶縁膜を介して設けられたポリシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記第1および第3の絶縁膜に形成されたコンタクトホールを介して前記ポリシリコン薄膜の不純物高濃度領域に接続することを特徴とする表示装置の製造方法。
- 請求項12に記載の発明において、前記薄膜トランジスタは前記第2の絶縁膜上に設けられたアモルファスシリコン薄膜を有し、前記ソース電極および前記ドレイン電極を前記アモルファスシリコン薄膜上にコンタクト層を介して形成することを特徴とする表示装置の製造方法。
- 請求項13または14に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記画素電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
- 請求項13または14に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ソース電極と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
- 請求項13に記載の発明において、前記データラインおよび前記ゲート電極を形成する平面上の前記ポリシリコン薄膜の一方の不純物高濃度領域と重ね合わされる領域に別の補助容量電極をそれらと同一の材料によって同時に形成することを特徴とする表示装置の製造方法。
- 請求項15〜17のいずれかに記載の発明において、前記第2の絶縁膜は平坦化膜であることを特徴とする表示装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061440A JP4182779B2 (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその製造方法 |
US10/794,276 US20040174483A1 (en) | 2003-03-07 | 2004-03-04 | Liquid crystal display device having auxiliary capacitive electrode |
TW093105792A TWI238370B (en) | 2003-03-07 | 2004-03-05 | Liquid crystal display device |
KR1020040015250A KR100679975B1 (ko) | 2003-03-07 | 2004-03-06 | 액정표시장치 |
CNB2004100282112A CN100351690C (zh) | 2003-03-07 | 2004-03-08 | 液晶显示装置 |
US11/410,752 US7545449B2 (en) | 2003-03-07 | 2006-04-25 | Liquid crystal display device having auxiliary capacitive electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061440A JP4182779B2 (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004271824A true JP2004271824A (ja) | 2004-09-30 |
JP4182779B2 JP4182779B2 (ja) | 2008-11-19 |
Family
ID=33123661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061440A Expired - Fee Related JP4182779B2 (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4182779B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007133365A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
JP2007133364A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
JP2009157364A (ja) * | 2007-12-25 | 2009-07-16 | Toppoly Optoelectronics Corp | アクティブマトリクスディスプレイの画素設計 |
CN102683355A (zh) * | 2007-12-05 | 2012-09-19 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
JP2013190820A (ja) * | 2008-03-31 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2014056246A (ja) * | 2006-04-06 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2022068148A (ja) * | 2009-07-10 | 2022-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2003
- 2003-03-07 JP JP2003061440A patent/JP4182779B2/ja not_active Expired - Fee Related
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8462281B2 (en) | 2005-11-09 | 2013-06-11 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device with storage electrodes on the semiconductor layer and method of fabricating the same |
JP2007133364A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
JP2007133365A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
JP4567635B2 (ja) * | 2005-11-09 | 2010-10-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用アレイ基板及びその製造方法 |
JP4567634B2 (ja) * | 2005-11-09 | 2010-10-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置用アレイ基板とその製造方法 |
JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
JP4553318B2 (ja) * | 2006-03-28 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | 液晶ディスプレイ |
US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
JP2014056246A (ja) * | 2006-04-06 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
US8878184B2 (en) | 2007-12-05 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2013080228A (ja) * | 2007-12-05 | 2013-05-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
CN102683355A (zh) * | 2007-12-05 | 2012-09-19 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
JP2009157364A (ja) * | 2007-12-25 | 2009-07-16 | Toppoly Optoelectronics Corp | アクティブマトリクスディスプレイの画素設計 |
TWI499848B (zh) * | 2008-03-31 | 2015-09-11 | Semiconductor Energy Lab | 顯示裝置及製造顯示裝置之方法 |
JP2015111278A (ja) * | 2008-03-31 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2013190820A (ja) * | 2008-03-31 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2022068148A (ja) * | 2009-07-10 | 2022-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7274618B2 (ja) | 2009-07-10 | 2023-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4182779B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3654474B2 (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
JP4570278B2 (ja) | アクティブマトリクス基板 | |
KR101055011B1 (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
US7545449B2 (en) | Liquid crystal display device having auxiliary capacitive electrode | |
US7838882B2 (en) | Thin film transistor substrate and liquid crystal display | |
KR100234892B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
TWI460840B (zh) | 畫素陣列基板 | |
JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
KR100637318B1 (ko) | 액티브매트릭스패널 | |
US8279389B2 (en) | Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material | |
CN110908199A (zh) | 阵列基板及液晶显示面板 | |
TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
JP4182779B2 (ja) | 表示装置およびその製造方法 | |
JP4114409B2 (ja) | 表示装置 | |
JP4367566B2 (ja) | アクティブマトリクスパネル | |
JP4048711B2 (ja) | 薄膜トランジスタパネル | |
KR100903791B1 (ko) | 표시 장치와 그 제조 방법 | |
JP4789915B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP4134253B2 (ja) | アクティブマトリクス基板及びその製造方法ならびに表示装置 | |
KR100247271B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
JP4075220B2 (ja) | 表示パネル及びその製造方法 | |
JP4670263B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080402 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4182779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |