JP2022068148A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022068148A
JP2022068148A JP2022005617A JP2022005617A JP2022068148A JP 2022068148 A JP2022068148 A JP 2022068148A JP 2022005617 A JP2022005617 A JP 2022005617A JP 2022005617 A JP2022005617 A JP 2022005617A JP 2022068148 A JP2022068148 A JP 2022068148A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
transistor
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022005617A
Other languages
English (en)
Other versions
JP7274618B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
宏樹 大原
Hiroki Ohara
淳一郎 坂田
Junichiro Sakata
俊成 佐々木
Toshinari Sasaki
みゆき 細羽
Miyuki Hosohane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022068148A publication Critical patent/JP2022068148A/ja
Priority to JP2023075378A priority Critical patent/JP2023101513A/ja
Application granted granted Critical
Publication of JP7274618B2 publication Critical patent/JP7274618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成した後に、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行って、ソース電極層、ドレイン電極層、ゲート絶縁層中、及び酸化物半導体膜中に加え、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。また、金属酸化物の一例である酸化インジウムは、
液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがある。このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物ともいう。）として知られ
ている（非特許文献２乃至４）。
また、上記のようなＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物で構成される酸化物半導体を薄膜トラ
ンジスタのチャネル層に適用可能であることが確認されている（特許文献５、非特許文献
５及び６）。
特開昭６０－１９８８６１号公報 特開平８－２６４７９４号公報 特表平１１－５０５３７７号公報 特開２０００－１５０９００号公報 特開２００４－１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ－Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０－３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８－３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ－Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３－ＺｎＧａ２Ｏ４－ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０－１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７－３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９－１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８－４９２
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製す
ることを課題の一とする。
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導
体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減
する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜
内だけでなく、ソース電極層、ドレイン電極層及びゲート絶縁層内に存在する水分などの
不純物を加熱処理によって低減し、酸化物半導体膜とその上下に接して設けられる膜の界
面に存在する水分などの不純物を加熱処理によって低減する。
酸化物半導体層を形成し、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成した
後に、脱水化または脱水素化のための加熱処理を行う。加熱処理は、窒素、酸素または希
ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上
７００℃以下、好ましくは３５０℃以上基板の歪み点未満の加熱処理を行い、ソース電極
層、ドレイン電極層、ゲート絶縁層及び酸化物半導体膜の含有水分等を低減する。また、
この加熱処理を行うことにより、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形
成する際に酸化物半導体層が受けるプラズマダメージを回復させることができる。また、
この加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減するこ
とができる。
加熱処理によって膜中の含有水分等を低減させ、プラズマダメージを回復させた酸化物半
導体層を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の
両方を備えた薄膜トランジスタを実現する。
本明細書では、窒素、酸素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲
気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明
細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んで
いるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上
呼ぶこととする。
なお、酸化物半導体層に接して保護膜となる酸化物絶縁膜は、水分や、水素イオンや、Ｏ
Ｈ－などの不純物をブロックする無機絶縁膜を用いる。代表的には酸化珪素膜、窒化酸化
珪素膜、酸化アルミニウム膜または酸化窒化アルミニウム膜を用いる。また、酸化物絶縁
膜の上に窒化珪素膜または窒化アルミニウム膜を積層してもよい。
本明細書で開示する本発明の一態様は、耐熱性導電性材料を含むゲート電極層を形成し、
ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸
化物半導体層上に、耐熱性導電性材料を含む、ソース電極層及びドレイン電極層を形成し
、接続電極層をゲート電極層または、ソース電極層及びドレイン電極層と同じ工程で形成
し、ゲート絶縁層、酸化物半導体層、接続電極層、ソース電極層及びドレイン電極層上に
酸化物半導体層の一部と接する酸化物絶縁膜を形成し、酸化物絶縁膜を形成した後、酸化
物半導体層を脱水化または脱水素化することを特徴とする半導体装置の作製方法である。
上記構成は、上記課題の少なくとも一つを解決する。
また、本発明の他の一態様は、絶縁表面を有する基板上に、耐熱性導電性材料を含むゲー
ト電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半
導体層を形成し、酸化物半導体層上に、耐熱性導電性材料を含む、ソース電極層及びドレ
イン電極層を形成し、接続電極層をゲート電極層または、ソース電極層及びドレイン電極
層と同じ工程で形成し、ゲート絶縁層、酸化物半導体層、接続電極層、ソース電極層及び
ドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁膜を形成し、酸化物絶縁膜
を形成した後、酸化物半導体層を脱水化または脱水素化し、酸化物絶縁膜の一部を除去し
て、ソース電極層に達する第１のコンタクトホールと、接続電極層の両端部に達する第３
のコンタクトホール及び第４のコンタクトホールとを形成し、酸化物絶縁膜及びゲート絶
縁層の一部を除去して、ゲート電極層に達する第２のコンタクトホールを形成し、酸化物
絶縁膜上に、第１のコンタクトホールを介してソース電極層と接続するソース配線と、第
２のコンタクトホールを介してゲート電極層と接続し、第３のコンタクトホールを介して
接続電極層と接続する第１のゲート配線と、第４のコンタクトホールを介して接続電極層
と接続する第２のゲート配線とを形成することを特徴とする半導体装置の作製方法である
。
また、本発明の他の一態様は、絶縁表面を有する基板上に、耐熱性導電性材料を含むゲー
ト電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半
導体層を形成し、酸化物半導体層上に、耐熱性導電性材料を含む、ソース電極層及びドレ
イン電極層を形成し、接続電極層をゲート電極層または、ソース電極層及びドレイン電極
層と同じ工程で形成し、ゲート絶縁層、酸化物半導体層、接続電極層、ソース電極層及び
ドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁膜を形成し、酸化物絶縁膜
を形成した後、酸化物半導体層を脱水化または脱水素化し、酸化物絶縁膜の一部を除去し
て、ソース電極層に達する第１のコンタクトホールと、接続電極層の両端部に達する第３
のコンタクトホール及び第４のコンタクトホールとを形成し、酸化物絶縁膜及びゲート絶
縁層の一部を除去して、ゲート電極層に達する第２のコンタクトホールを形成し、酸化物
絶縁膜上に、第１のコンタクトホールを介してソース電極層と接続し、第３のコンタクト
ホールを介して接続電極層と接続する第１のソース配線と、第４のコンタクトホールを介
して接続電極層と接続する第２のソース配線と、第２のコンタクトホールを介してゲート
電極層と接続するゲート配線とを形成することを特徴とする半導体装置の作製方法である
。
上記作製方法の構成において、脱水化または脱水素化は窒素雰囲気、酸素雰囲気、または
希ガス雰囲気、或いは減圧下の加熱であることが好ましく、酸化物半導体層を、３５０℃
以上基板の歪み点未満の温度で加熱することがさらに好ましい。加熱後は徐冷することが
好ましい。
また、耐熱性導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム
、ネオジム、スカンジウムから選ばれた元素、または元素を成分とする合金、または元素
を成分とする窒化物のいずれかを単層または積層で用いることが好ましい。また、ソース
配線及びゲート配線を、ソース電極層及びドレイン電極層より抵抗率の低い低抵抗導電性
材料を用いて形成することが好ましい。また、低抵抗導電性材料として、アルミニウムま
たは銅を用いることが好ましい。
また、本発明の他の一態様は、絶縁表面を有する基板上に、第１のマスクを用いて形成さ
れたゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第２のマスク
を用いて形成された酸化物半導体層と、酸化物半導体層上に、第３のマスクを用いて形成
されたソース電極層及びドレイン電極層と、ゲート電極層、またはソース電極層及びドレ
イン電極層と同じ層に形成された接続電極層と、ゲート絶縁層、酸化物半導体層、ソース
電極層及びドレイン電極層を覆い、且つ、酸化物半導体層の一部と接する酸化物絶縁膜と
、酸化物絶縁膜上に第４のマスクを用いて形成されたゲート配線、第１のソース配線及び
第２のソース配線とを有し、第１のソース配線は、ソース電極層と電気的に接続し、ゲー
ト配線は、ゲート電極層と電気的に接続し、第１のソース配線及び第２のソース配線は、
接続電極層と電気的に接続し、接続電極層は、酸化物絶縁膜を介してゲート配線と重なる
半導体装置である。ここでマスクとは、フォトマスクのことを指す。
また、本発明の他の一態様は、絶縁表面を有する基板上に、第１のマスクを用いて形成さ
れたゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第２のマスク
を用いて形成された酸化物半導体層と、酸化物半導体層上に、第３のマスクを用いて形成
されたソース電極層及びドレイン電極層と、ゲート電極層、またはソース電極層及びドレ
イン電極層と同じ層に形成された接続電極層と、ゲート絶縁層、酸化物半導体層、ソース
電極層及びドレイン電極層を覆い、且つ、酸化物半導体層の一部と接する酸化物絶縁膜と
、酸化物絶縁膜上に第４のマスクを用いて形成されたゲート配線、第１のソース配線及び
第２のソース配線とを有し、第１のソース配線は、ソース電極層と電気的に接続し、ゲー
ト配線は、ゲート電極層と電気的に接続し、第１のソース配線及び第２のソース配線は、
接続電極層と電気的に接続し、接続電極層は、酸化物絶縁膜を介してゲート配線と重なる
半導体装置である。ここでマスクとは、フォトマスクのことを指す。
上記半導体装置の構成において、ゲート電極層、接続電極層、ソース電極層及びドレイン
電極層は、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素、または元素を成分とする合金、または元素を成分とする窒化物の
いずれかを単層または積層で用いることが好ましい。また、ソース配線及びゲート配線は
、ソース電極層及びドレイン電極層より抵抗率の低い低抵抗導電性材料であることが好ま
しく、アルミニウムまたは銅であることがさらに好ましい。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。ただ
し、ｍは必ずしも整数にはならない。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから
選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合がある
ことの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合が
ある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素
としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているもの
がある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸
化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－
Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓ
ｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ
－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（
ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成
後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半
導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
また、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質
な状態から微結晶状態または多結晶状態となる場合もある。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート配線またはソー
ス配線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護
回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連
続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触
れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハ
イドロカーボンなどの、大気成分や大気中に浮遊する不純物に汚染されることなく各積層
界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することがで
きる。
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタリング法で行う第１の処理工程か
らＰＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被
処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中また
は不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連
続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜など
の処理を行うことができる。
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
安定した電気特性を有する薄膜トランジスタを作製することができる。また、電気特性が
良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
本発明の一態様を示す作製工程の断面図である。 本発明の一態様を示す作製工程の平面図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す作製工程の断面図である。 本発明の一態様を示す作製工程の平面図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置の作製方法を説明する断面図。 本発明の一態様を示す半導体装置の作製方法を説明する断面図。 本発明の一態様を示す半導体装置の作製方法を説明する断面図。 本発明の一態様を示す半導体装置の作製方法を説明する平面図。 本発明の一態様を示す半導体装置の作製方法を説明する平面図。 本発明の一態様を示す半導体装置の作製方法を説明する平面図。 本発明の一態様を示す半導体装置の作製方法を説明する平面図。 本発明の一態様を示す半導体装置を説明する図。 電気炉の断面図を示す図である。 電気炉の断面図を示す図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの等価回路を示す図及び該シフトレジスタの動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型のコンピュータおよび携帯電話機の一例を示す外観図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
図３（Ａ）は半導体装置の有する薄膜トランジスタ４６１の平面図であり、図３（Ｂ）は
図３（Ａ）の線Ｃ１－Ｃ２における断面図である。薄膜トランジスタ４６１は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上にゲート電極層４
０１が設けられ、ゲート電極層４０１の上にゲート絶縁層４０２が設けられ、ゲート絶縁
層４０２の上に酸化物半導体層４０３が設けられ、酸化物半導体層４０３の上にソース電
極層またはドレイン電極層４０５ａ、４０５ｂが設けられている。また、ゲート絶縁層４
０２、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂを覆い
、酸化物半導体層４０３の一部と接する酸化物絶縁膜４０７が設けられている。
また、酸化物絶縁膜４０７には、ソース電極層４０５ａに達する第１のコンタクトホール
４２１と、ゲート電極層４０１に達する第２のコンタクトホール４２２と、接続電極層４
２０の両端部に達する第３のコンタクトホール４２３及び第４のコンタクトホール４２４
が設けられている。ここで、本実施の形態では、ソース配線及びゲート配線を同じ層に形
成するので、第１のゲート配線４２６と第２のゲート配線４２７は、ソース配線４２５を
挟むように形成される。第１のゲート配線４２６と第２のゲート配線４２７は、ソース配
線４２５と重なるように形成された接続電極層４２０を介して電気的に接続される。ここ
で、ソース配線４２５は、第１のコンタクトホール４２１を介してソース電極層４０５ａ
と電気的に接続される。また、第１のゲート配線４２６は、第２のコンタクトホール４２
２を介してゲート電極層４０１と電気的に接続される。また、第１のゲート配線４２６及
び第２のゲート配線４２７は、第３のコンタクトホール４２３及び第４のコンタクトホー
ル４２４を介して接続電極層４２０と電気的に接続される。また、ソース配線４２５、第
１のゲート配線４２６及び第２のゲート配線４２７は酸化物半導体層４０３の外周部より
外側に延在している。
酸化物半導体層４０３は、酸化物半導体層４０３に接して保護膜として機能する酸化物絶
縁膜４０７の形成後に不純物である水分などを低減する加熱処理（脱水化または脱水素化
のための加熱処理）が行われる。
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２、ソース電極層４０５ａ
及びドレイン電極層４０５ｂ内、及び酸化物半導体層４０３とその上下に接して設けられ
る膜との界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、及び酸化
物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水分などの不純物を低減する。
加熱処理によって酸化物半導体層４０３内の含有水分等を低減させることで、薄膜トラン
ジスタの電気特性を向上させることができる。
また、この加熱処理により酸化物半導体層４０３において、酸化物絶縁膜４０７を形成す
る際に酸化物半導体層４０３が受けるプラズマダメージが回復されている。
ゲート電極層４０１、接続電極層４２０、ソース電極層またはドレイン電極層４０５ａ、
４０５ｂは、耐熱性導電性材料を含むことが好ましい。耐熱性導電性材料としては、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た元素、または元素を成分とする合金、または元素を成分とする窒化物のいずれかを用い
ることができる。また、ゲート電極層４０１、接続電極層４２０、ソース電極層またはド
レイン電極層４０５ａ、４０５ｂは、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素、または元素を成分とする合金、または
元素を成分とする窒化物のいずれかの積層構造としてもよい。例えば、第１層目に窒化タ
ングステン、第２層目にタングステンという組み合わせや、第１層目に窒化モリブデン、
第２層目にタングステンという組み合わせや、第１層目に窒化チタン、第２層目にチタン
という組み合わせにすればよい。
また、接続電極層４２０、ソース電極層またはドレイン電極層４０５ａ、４０５ｂに用い
る耐熱性導電性材料としては、インジウム、スズまたは亜鉛のいずれかを含む透明導電性
酸化物を用いてもよい。例えば、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化ス
ズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）を用いるのが好ましい。また、透明
導電性酸化物に酸化シリコンのような絶縁性酸化物を加えた物を用いてもよい。
透明導電性酸化物に酸化シリコンのような絶縁性酸化物を含ませることにより、該透明導
電性酸化物の結晶化を抑制し、非晶質構造とすることができる。透明導電性酸化物の結晶
化を抑制し、非晶質構造とすることにより、加熱処理を行っても、透明導電性酸化物の結
晶化又は微結晶粒の生成を防ぐことができる。
ゲート電極層４０１、接続電極層４２０、ソース電極層またはドレイン電極層４０５ａ、
４０５ｂに上記のような耐熱性導電材料を含ませることにより、ゲート電極層４０１、接
続電極層４２０、ソース電極層またはドレイン電極層４０５ａ、４０５ｂは、酸化物絶縁
膜４０７形成後に行う加熱処理に耐えることができる。
ソース配線４２５、第１のゲート配線４２６及び第２のゲート配線４２７は、ソース電極
層４０５ａ及びドレイン電極層４０５ｂより抵抗率の低い低抵抗導電性材料であることが
好ましく、特にアルミニウムまたは銅が好ましい。ソース配線４２５、第１のゲート配線
４２６及び第２のゲート配線４２７として低抵抗導電性材料を用いることによって、配線
抵抗の低減等を図ることができる。
アルミニウムまたは銅などの低抵抗導電性材料は、耐熱性が低いが、上記のように、酸化
物絶縁膜形成後の加熱処理の後にソース配線４２５、第１のゲート配線４２６及び第２の
ゲート配線４２７を設けることにより、ソース配線４２５、第１のゲート配線４２６及び
第２のゲート配線４２７に上記のような低抵抗導電性材料を使用することができる。
チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料
を用いればよく、代表的には、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶を用いる。
また、図３（Ｃ）に示すように、第１のソース配線４２８と第２のソース配線４２９が、
ゲート配線４３０を挟むように形成され、ゲート配線４３０と重なるように形成された接
続電極層４２０を介して電気的に接続されるようにしても良い。ここで、第１のソース配
線４２８は、第１のコンタクトホール４２１を介してソース電極層４０５ａと電気的に接
続される。また、ゲート配線４３０は、第２のコンタクトホール４２２を介してゲート電
極層４０１と電気的に接続される。また、第１のソース配線４２８及び第２のソース配線
４２９は、接続電極層４２０の両端部に達する第３のコンタクトホール４２３及び第４の
コンタクトホール４２４を介して接続電極層４２０と電気的に接続される。他の部分に関
しては、上述した図３（Ａ）及び図３（Ｂ）に示す薄膜トランジスタと同様である。
また、図３（Ｄ）に示すように、ソース電極層４０５ａがゲート配線４３０と重なるよう
に形成され、第１のソース配線４２８と第２のソース配線４２９が、ソース電極層４０５
ａを介して電気的に接続されるようにしても良い。ここで、第１のソース配線４２８は、
第１のコンタクトホール４２１を介してソース電極層４０５ａと電気的に接続される。第
２のソース配線４２９は、ソース電極層４０５ａ上に設けられた第３のコンタクトホール
４９０を介してソース電極層４０５ａと電気的に接続される。他の部分に関しては、上述
した図３（Ｃ）に示す薄膜トランジスタと同様である。
図３（Ａ）及び図３（Ｂ）に示す薄膜トランジスタ４６１の作製工程の断面図を図１（Ａ
）乃至図１（Ｅ）に、作製工程の平面図を図２（Ａ）乃至図２（Ｄ）に示す。
まず、絶縁表面を有する基板である基板４００上に、フォトマスクを用いてフォトリソグ
ラフィ工程によりゲート電極層４０１を設ける。
使用することができるガラス基板に大きな制限はないが、少なくとも、後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。透光性を有する基板４００にはバリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができ
る。
また、基板４００としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、基板４００には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。な
お、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱
ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが
好ましい。
なお、上記の基板４００に代えて、セラミック基板、石英ガラス基板、石英基板、サファ
イア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いるこ
とができる。
下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒
化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構造によ
り形成することができる。
後の工程で加熱処理を行うため、ゲート電極層４０１の材料は、耐熱性導電性材料を含む
ことが好ましい。耐熱性導電性材料としては、チタン、タンタル、タングステン、モリブ
デン、クロム、ネオジム、スカンジウムから選ばれた元素、または元素を成分とする合金
、または元素を成分とする窒化物のいずれかを用いることができる。また、ゲート電極層
４０１は、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素、または元素を成分とする合金、または元素を成分とする窒化物の
いずれかの単層または積層構造としてもよい。例えば、第１層目に窒化タングステン、第
２層目にタングステンという組み合わせや、第１層目に窒化モリブデン、第２層目にタン
グステンという組み合わせや、第１層目に窒化チタン、第２層目にチタンという組み合わ
せにしてもよい。ただし、ゲート電極層４０１の材料は、少なくとも、後の加熱処理に耐
えうる程度の耐熱性を有していることが好ましい。
また、このとき、ゲート電極層４０１と同時に、後の工程でソース電極層４０５ａ及びド
レイン電極層４０５ｂと同時に形成する接続電極層４２０を形成してもよい。その場合、
ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する際に接続電極層４２０を形
成しなくてもよい。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素層、窒
化珪素層、酸化窒化珪素層または窒化酸化珪素層を単層でまたは積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している成膜
時に発生する粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆ス
パッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラ
ズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウ
ムなどを用いてもよい。
酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタリ
ング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気
下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパ
ッタリング法により形成することができる。
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成して
もよい。大気に触れさせることなく成膜することで、界面が、水やハイドロカーボンなど
の、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成する
ことができるので、薄膜トランジスタ特性のばらつきを低減することができる。
フォトマスクを用いてフォトリソグラフィ工程により、酸化物半導体膜を島状の酸化物半
導体層に加工する。
次いで、ゲート絶縁層４０２、及び酸化物半導体層上に第１の導電膜を形成する。
後の工程で加熱処理を行うため、第１の導電膜の材料は、耐熱性導電性材料を含むことが
好ましい。耐熱性導電性材料としては、チタン、タンタル、タングステン、モリブデン、
クロム、ネオジム、スカンジウムから選ばれた元素、または元素を成分とする合金、また
は元素を成分とする窒化物のいずれかを用いることができる。また、第１の導電膜は、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた元素、または元素を成分とする合金、または元素を成分とする窒化物のいずれかの単
層または積層構造としてもよい。例えば、第１層目に窒化タングステン、第２層目にタン
グステンという組み合わせや、第１層目に窒化モリブデン、第２層目にタングステンとい
う組み合わせや、第１層目に窒化チタン、第２層目にチタンという組み合わせにしてもよ
い。ただし、第１の導電膜の材料は、少なくとも、後の加熱処理に耐えうる程度の耐熱性
を有していることが好ましい。
また、第１の導電膜に用いる耐熱性導電性材料としては、インジウム、スズまたは亜鉛の
いずれかを含む透明導電性酸化物を用いてもよい。例えば、酸化インジウム（Ｉｎ２Ｏ３
）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）を用いる
のが好ましい。また、透明導電性酸化物に酸化シリコンのような絶縁性酸化物を加えた物
を用いてもよい。
透明導電性酸化物に酸化シリコンのような絶縁性酸化物を含ませることにより、該透明導
電性酸化物の結晶化を抑制し、非晶質構造とすることができる。透明導電性酸化物の結晶
化を抑制し、非晶質構造とすることにより、加熱処理を行っても、透明導電性酸化物の結
晶化又は微結晶粒の生成を防ぐことができる。
フォトマスクを用いたフォトリソグラフィ工程により、酸化物半導体層及び第１の導電膜
を、酸化物半導体層４３２、ソース電極層またはドレイン電極層４０５ａ、４０５ｂ、及
び接続電極層４２０を形成する（図１（Ａ）及び図２（Ａ）参照。）。なお、酸化物半導
体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層４３２となる。
また、ゲート電極層４０１と同時に接続電極層４２０を形成した場合、接続電極層４２０
を形成しなくてもよい。また、図３（Ｄ）に示すような構造とする場合も、接続電極層４
２０を形成しなくてもよい。
ゲート絶縁層４０２、酸化物半導体層４３２、ソース電極層４０５ａ及びドレイン電極層
４０５ｂを覆い、酸化物半導体層４３２の一部と接する酸化物絶縁膜４０７を形成する（
図１（Ｂ）参照。）。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ
法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方
法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリン
グ法を用いて形成する。酸化物半導体層４３２の一部と接して形成される酸化物絶縁膜４
０７は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化
アルミニウム膜又は酸化窒化アルミニウム膜を用いる。また、酸化物絶縁膜４０７の上に
接して窒化珪素膜又は窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素
イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入することをブロックする
。
また、後で行う加熱処理後に酸素雰囲気下で徐冷することによって酸化物半導体層の表面
近傍に酸素を高濃度に含む領域を形成でき、酸化物半導体層を十分に高抵抗化できる場合
には、酸化物絶縁膜４０７に代えて窒化珪素膜を形成してもよい。例えば、基板の温度が
加熱時の最高温度から少なくとも５０℃～１００℃程度低くなるまで徐冷すれば良い。
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲
気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行
うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用
いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッ
タリング法により酸化珪素膜を形成することができる。
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、酸化物
絶縁膜４０７及び酸化物半導体層４３２に酸素ガス雰囲気下、不活性ガス雰囲気（窒素、
またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行って、酸化
物半導体層４０３を形成する。（図１（Ｃ）及び図２（Ｂ）参照。）。加熱処理の温度は
、２００℃以上７００℃以下、好ましくは３５０℃以上基板４００の歪み点未満とする。
ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、酸化物絶縁膜４
０７及び酸化物半導体層４０３を上記雰囲気下で加熱処理することで、ソース電極層４０
５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、酸化物半導体層４０３及び酸化物
半導体層４０３とその上下に接して設けられる膜との界面に含まれる水素及び水などの不
純物を除去することができる。加熱処理の条件、または酸化物半導体層の材料によっては
、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。
酸化物半導体層４３２に接して保護膜となる酸化物絶縁膜４０７を形成する際に、酸化物
半導体層４３２がプラズマダメージを受ける危険性があるが、この加熱処理を行うことに
より、酸化物半導体層４３２が受けたプラズマダメージを回復させることができる。
また、この熱処理によって、酸化物絶縁膜４０７中の酸素が固相拡散によって、酸化物半
導体層４０３に供給される。よって、酸化物半導体層４０３が高抵抗化されるので、電気
特性が良好で信頼性のよい薄膜トランジスタを作製することができる。
また、この加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減
することができる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、または
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。また、加熱処理後は、酸素雰囲気下で徐冷す
ることが好ましい。例えば、基板の温度が加熱時の最高温度から少なくとも５０℃～１０
０℃程度低くなるまで徐冷すれば良い。
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。
ここで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、酸化物
絶縁膜４０７及び酸化物半導体層４３２の加熱処理の一形態として、電気炉６０１を用い
た加熱方法について、図１５を用いて説明する。
図１５は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が
設けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６
０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を
搬入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０
７が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。
また、排気手段６０７により、チャンバー６０２内を排気する、またはチャンバー６０２
内を減圧にする。なお、電気炉６０１の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ
以下とすることが好ましい。また、電気炉６０１の降温特性を０．１℃／ｍｉｎ以上１５
℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段６０６は、ガス供給源６１１ａ、ガス供給源６１１ｂ、圧力調整弁６１２ａ
、圧力調整弁６１２ｂ、精製器６１３ａ、精製器６１３ｂ、マスフローコントローラ６１
４ａ、マスフローコントローラ６１４ｂ、ストップバルブ６１５ａ、ストップバルブ６１
５ｂを有する。本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂとチャンバ
ー６０２の間に精製器６１３ａ、精製器６１３ｂを設けることが好ましい。精製器６１３
ａ、精製器６１３ｂを設けることで、ガス供給源６１１ａ、ガス供給源６１１ｂからチャ
ンバー６０２内に導入されるガスの、水、水素などの不純物を、当該精製器６１３ａ、精
製器６１３ｂによって除去することで、チャンバー６０２内への水、水素などの侵入を低
減することができる。
本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂから、窒素または希ガスを
チャンバー６０２に導入し、チャンバー内を酸素、窒素または希ガス雰囲気とし、２００
℃以上７００℃以下、好ましくは３５０℃以上基板４００の歪み点未満に加熱されたチャ
ンバー６０２において、基板４００上に形成された酸化物半導体層４３２を加熱すること
で、酸化物半導体層４３２の脱水化または脱水素化を行うことができる。
または、排気手段によって減圧下で、２００℃以上７００℃以下、好ましくは３５０℃以
上基板４００の歪み点未満に加熱されたチャンバー６０２において、基板４００上に形成
された酸化物半導体層４３２を加熱することで、酸化物半導体層４３２の脱水化または脱
水素化を行うことができる。
次に、ガス供給源６１１ａから、窒素または希ガスをチャンバー６０２への導入を止める
と共に、ヒーターをオフ状態にする。次に、ガス供給源６１１ｂから酸素をチャンバー６
０２内に導入し、加熱装置のチャンバー６０２を徐々に冷却する。即ち、チャンバー６０
２内を酸素雰囲気とし、基板６０４を徐々に冷却する。ここでは、ガス供給源６１１ｂか
らチャンバー６０２内に導入する酸素に、水、水素などの不純物が含まれないことが好ま
しい。または、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素の純度を６Ｎ
（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち、酸素
中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で加熱処理を行った場合は、加熱処理後にチャンバー６０２に酸素を流して
圧力を大気圧に戻して冷却すればよい。
また、ガス供給源６１１ｂから酸素をチャンバー６０２に導入すると同時に、ヘリウム、
ネオン、アルゴンなどの希ガスまたは窒素の一方または両方をチャンバー６０２内に導入
してもよい。
また、加熱装置のチャンバー６０２内の基板６０４を３００℃まで冷却した後、基板６０
４を室温の雰囲気に移動してもよい。この結果、基板６０４の冷却時間を短縮することが
できる。
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行
うことができる。代表的には、酸素、窒素または希ガスが充填され、且つ２００℃以上７
００℃以下、好ましくは３５０℃以上基板４００の歪み点未満に加熱された第１のチャン
バーにおいて、基板上の酸化物半導体層を加熱する。次に、窒素または希ガスが導入され
た搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャ
ンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スル
ープットを向上させることができる。
また、不活性ガス雰囲気下或いは減圧下の加熱処理後の酸化物半導体層４３２の状態は、
非晶質な状態であることが好ましいが、一部結晶化してもよい。
以上のように、酸化物半導体層に接して保護膜となる酸化物絶縁膜形成後の加熱処理を行
うことによってソース電極層、ドレイン電極層、ゲート絶縁層、酸化物絶縁膜及び酸化物
半導体層内に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減することができる。また、
上記加熱処理を行うことにより、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形
成する際に酸化物半導体層が受けるプラズマダメージを回復させることができる。また、
上記加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減するこ
とができる。以上より、薄膜トランジスタ４６１の電気特性及び信頼性を向上することが
できる。
次に、酸化物絶縁膜４０７に第１のコンタクトホール４２１、第２のコンタクトホール４
２２、第３のコンタクトホール４２３および第４のコンタクトホール４２４を形成する（
図１（Ｄ）及び図２（Ｃ）参照。）。まず、エッチングによって酸化物絶縁膜４０７の一
部を除去することにより、ソース電極層４０５ａに達する第１のコンタクトホール４２１
と、ゲート電極層４０１に達する第２のコンタクトホール４２２の一部と、接続電極層４
２０の両端部に達する第３のコンタクトホール４２３及び第４のコンタクトホール４２４
とを形成する。さらに、エッチングによってゲート絶縁層４０２の一部を除去することに
より、ゲート電極層４０１に達する第２のコンタクトホール４２２を形成する。
次に、酸化物絶縁膜４０７上に第２の導電膜を成膜する。ここで、第２の導電膜は、第１
のコンタクトホール４２１、第２のコンタクトホール４２２、第３のコンタクトホール４
２３および第４のコンタクトホール４２４を介して、ソース電極層４０５ａ、ゲート電極
層４０１及び接続電極層４２０と接続される。
第２の導電膜は、ソース電極層４０５ａ及びドレイン電極層４０５ｂより抵抗率の低い低
抵抗導電性材料であることが好ましく、特にアルミニウムまたは銅が好ましい。第２の導
電膜として低抵抗導電性材料を用いることによって、配線抵抗の低減等を図ることができ
る。
アルミニウムまたは銅などの低抵抗導電性材料は、耐熱性が低いが、第２の導電膜は加熱
処理後に設けることができるため、アルミニウムまたは銅などの低抵抗導電性材料を用い
ることができる。
次に、フォトマスクを用いてフォトリソグラフィ工程により、第２の導電膜を加工し、酸
化物絶縁膜４０７上にソース配線４２５、第１のゲート配線４２６及び第２のゲート配線
４２７を形成する（図１（Ｅ）及び図２（Ｄ）参照。）。ソース配線４２５は接続電極層
４２０と重なり、第１のコンタクトホール４２１を介してソース電極層４０５ａと接続す
るように形成される。ソース配線４２５を挟むように第１のゲート配線４２６と第２のゲ
ート配線４２７が形成される。ここで、第１のゲート配線４２６は、第２のコンタクトホ
ール４２２を介してゲート電極層４０１と接続され、第３のコンタクトホール４２３を介
して接続電極層４２０と接続されるように形成される。また、第２のゲート配線４２７は
、第４のコンタクトホール４２４を介して接続電極層４２０と接続されるように形成され
る。よって、第１のゲート配線４２６と第２のゲート配線４２７は、接続電極層４２０を
介して電気的に接続される。
以上の工程より、薄膜トランジスタ４６１を形成することができる。また、図３（Ｃ）及
び図３（Ｄ）に示す構造についても同様の工程で作製することができる。
上述のように、酸化物半導体層に接して保護膜となる酸化物絶縁膜形成後の加熱処理を行
うことによってソース電極層、ドレイン電極層、ゲート絶縁層及び酸化物半導体層内に含
まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減することができる。また、上述の加熱処理
を行うことにより、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成する際に酸
化物半導体層が受けるプラズマダメージを回復させることができる。また、上述の加熱処
理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減することができる
。よって、薄膜トランジスタ４６１の信頼性を向上することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
半導体装置及び半導体装置の作製方法を図４乃至図６を用いて説明する。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
図６（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図６（Ｂ）は
図６（Ａ）の線Ｄ１－Ｄ２における断面図である。薄膜トランジスタ４６０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上にゲート電極層４
５１が設けられ、ゲート電極層４５１の上にゲート絶縁層４５２が設けられ、ゲート絶縁
層４５２の上にソース電極層またはドレイン電極層４５５ａ、４５５ｂが設けられ、ソー
ス電極層またはドレイン電極層４５５ａ、４５５ｂ及びゲート絶縁層４５２の上に酸化物
半導体層４５３が設けられている。また、ゲート絶縁層４５２、酸化物半導体層４５３、
ソース電極層４５５ａ及びドレイン電極層４５５ｂを覆い、酸化物半導体層４５３と接す
る酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ－Ｇａ－Ｚｎ－
Ｏ系非単結晶を用いる。
また、酸化物絶縁膜４５７には、ソース電極層４５５ａに達する第１のコンタクトホール
４７１と、ゲート電極層４５１に達する第２のコンタクトホール４７２と、接続電極層４
７０の両端部に達する第３のコンタクトホール４７３及び第４のコンタクトホール４７４
が設けられている。ここで、本実施の形態では、ソース配線及びドレイン配線を同じ層に
形成するので、第１のゲート配線４７６と第２のゲート配線４７７は、ソース配線４７５
を挟むように形成される。第１のゲート配線４７６と第２のゲート配線４７７は、ソース
配線４７５と重なるように形成された接続電極層４７０を介して電気的に接続される。こ
こで、ソース配線４７５は、第１のコンタクトホール４７１を介してソース電極層４５５
ａと電気的に接続される。また、第１のゲート配線４７６は、第２のコンタクトホール４
７２を介してゲート電極層４５１と電気的に接続される。また、第１のゲート配線４７６
及び第２のゲート配線４７７は、第３のコンタクトホール４７３及び第４のコンタクトホ
ール４７４を介して接続電極層４７０と電気的に接続される。また、ソース配線４７５、
第１のゲート配線４７６及び第２のゲート配線４７７は酸化物半導体層４５３の外周部よ
り外側に延在している。
酸化物半導体層４５３は、酸化物半導体層４５３に接して保護膜として機能する酸化物絶
縁膜４５７の形成後に不純物である水分などを低減する加熱処理（脱水化または脱水素化
のための加熱処理）が行われる。
また、酸化物半導体層４５３内だけでなく、ゲート絶縁層４５２、ソース電極層４５５ａ
及びドレイン電極層４５５ｂ内、及び上下に接して設けられる膜と酸化物半導体層４５３
の界面、具体的にはゲート絶縁層４５２と酸化物半導体層４５３の界面、及び酸化物絶縁
膜４５７と酸化物半導体層４５３の界面に存在する水分などの不純物を低減する。加熱処
理によって酸化物半導体層４５３内の含有水分等を低減させることで、薄膜トランジスタ
の電気特性を向上させることができる。
また、この加熱処理により酸化物半導体層４５３において、酸化物絶縁膜４５７を形成す
る際に酸化物半導体層４５３が受けるプラズマダメージが回復されている。
ゲート電極層４５１、接続電極層４７０、ソース電極層またはドレイン電極層４５５ａ、
４５５ｂは、耐熱性導電性材料を含むことが好ましい。耐熱性導電性材料としては、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た元素、または元素を成分とする合金、または元素を成分とする窒化物のいずれかを用い
ることができる。また、ゲート電極層４５１、接続電極層４７０、ソース電極層またはド
レイン電極層４５５ａ、４５５ｂは、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素、または元素を成分とする合金、または
元素を成分とする窒化物のいずれかの積層構造としてもよい。例えば、第１層目に窒化タ
ングステン、第２層目にタングステンという組み合わせや、第１層目に窒化モリブデン、
第２層目にタングステンという組み合わせや、第１層目に窒化チタン、第２層目にチタン
という組み合わせにすればよい。
また、接続電極層４７０、ソース電極層またはドレイン電極層４５５ａ、４５５ｂに用い
る耐熱性導電性材料としては、インジウム、スズまたは亜鉛のいずれかを含む透明導電性
酸化物を用いてもよい。例えば、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化ス
ズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）を用いるのが好ましい。また、透明
導電性酸化物に酸化シリコンのような絶縁性酸化物を加えた物を用いてもよい。
透明導電性酸化物に酸化シリコンのような絶縁性酸化物を含ませることにより、該透明導
電性酸化物の結晶化を抑制し、非晶質構造とすることができる。透明導電性酸化物の結晶
化を抑制し、非晶質構造とすることにより、加熱処理を行っても、透明導電性酸化物の結
晶化又は微結晶粒の生成を防ぐことができる。
ゲート電極層４５１、接続電極層４７０、ソース電極層またはドレイン電極層４５５ａ、
４５５ｂに上記のような耐熱性導電材料を含ませることにより、ゲート電極層４５１、接
続電極層４７０、ソース電極層またはドレイン電極層４５５ａ、４５５ｂは酸化物絶縁膜
４５７形成後に行う加熱処理に耐えることができる。
ソース配線４７５、第１のゲート配線４７６及び第２のゲート配線４７７は、ソース電極
層４５５ａ及びドレイン電極層４５５ｂより抵抗率の低い低抵抗導電性材料であることが
好ましく、特にアルミニウムまたは銅が好ましい。ソース配線４７５、第１のゲート配線
４７６及び第２のゲート配線４７７として低抵抗導電性材料を用いることによって、配線
抵抗の低減等を図ることができる。
アルミニウムまたは銅などの低抵抗導電性材料は、耐熱性が低いが、上記のように、ソー
ス配線４７５、第１のゲート配線４７６及び第２のゲート配線４７７を設けることにより
、酸化物絶縁膜形成後の加熱処理の後でソース配線４７５、第１のゲート配線４７６及び
第２のゲート配線４７７を形成することができる。よって、ソース配線４７５、第１のゲ
ート配線４７６及び第２のゲート配線４７７として、アルミニウムまたは銅などの低抵抗
導電性材料を用いることができる。
チャネル形成領域を含む酸化物半導体層４５３としては、半導体特性を有する酸化物材料
を用いればよく、代表的には、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶を用いる。
また、図６（Ｃ）に示すように、第１のソース配線４７８と第２のソース配線４７９が、
ゲート配線４８０を挟むように形成され、ゲート配線４８０と重なるように形成された接
続電極層４７０を介して電気的に接続されるようにしても良い。ここで、第１のソース配
線４７８は、第１のコンタクトホール４７１を介してソース電極層４５５ａと電気的に接
続される。また、ゲート配線４８０は、第２のコンタクトホール４７２を介してゲート電
極層４５１と電気的に接続される。また、第１のソース配線４７８及び第２のソース配線
４７９は、接続電極層４７０の両端部に達する第３のコンタクトホール４７３及び第４の
コンタクトホール４７４を介して接続電極層４７０と電気的に接続される。他の部分に関
しては、上述した図６（Ａ）及び図６（Ｂ）に示す薄膜トランジスタと同様である。
また、図６（Ｄ）に示すように、ソース電極層４５５ａがゲート配線４８０と重なるよう
に形成され、第１のソース配線４７８と第２のソース配線４７９が、ソース電極層４５５
ａを介して電気的に接続されるようにしても良い。ここで、第１のソース配線４７８は、
第１のコンタクトホール４７１を介してソース電極層４５５ａと電気的に接続される。第
２のソース配線４７９は、ソース電極層４５５ａ上に設けられた第３のコンタクトホール
４９１を介してソース電極層４５５ａと電気的に接続される。他の部分に関しては、上述
した図６（Ｃ）に示す薄膜トランジスタと同様である。
図６（Ａ）及び図６（Ｂ）に示す薄膜トランジスタ４６０の作製工程の断面図を図４（Ａ
）乃至図４（Ｅ）に、作製工程の平面図を図５（Ａ）乃至図５（Ｄ）に示す。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。なお、下地膜
となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。ゲート電極層４５
１の材料は、実施の形態１に示すゲート電極層４０１と同様に形成することができる。
また、実施の形態１と同様に、ゲート電極層４５１と同時に、後の工程でソース電極層４
５５ａ及びドレイン電極層４５５ｂと同時に形成する接続電極層４７０を形成してもよい
。その場合、ソース電極層４５５ａ及びドレイン電極層４５５ｂを形成する際に接続電極
層４７０を形成しなくてもよい。
ゲート電極層４５１上にゲート絶縁層４５２を形成する。ゲート絶縁層４５２は、実施の
形態１に示すゲート絶縁層４０２と同様に形成することができる。
ゲート絶縁層４５２上に、第１の導電膜を形成し、フォトリソグラフィ工程により島状の
ソース電極層またはドレイン電極層４５５ａ、４５５ｂ及び接続電極層４７０に加工する
。第１の導電膜の材料は、実施の形態１に示す第１の導電膜の材料と同様のものを用いる
ことができる。ソース電極層またはドレイン電極層４５５ａ、４５５ｂは、実施の形態１
に示すソース電極層またはドレイン電極層４０５ａ、４０５ｂと同様に形成することがで
きる。
また、ゲート電極層４５１と同時に接続電極層４７０を形成した場合、ここで接続電極層
４７０を形成しなくてもよい。また、図６（Ｄ）に示すような構造とする場合も、接続電
極層４７０を形成しなくてもよい。
次に、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ
上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８
２に加工する（図４（Ａ）及び図５（Ａ）参照。）。
酸化物半導体層４８２は、チャネル形成領域となるため、実施の形態１の酸化物半導体層
４３２と同様に形成する。
なお、酸化物半導体層４８２をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着してい
る成膜時に発生する粉状物質（パーティクル、ごみともいう）を除去することが好ましい
。
次いで、スパッタリング法またはＰＣＶＤ法により、ゲート絶縁層４５２、酸化物半導体
層４８２、ソース電極層４５５ａ及びドレイン電極層４５５ｂを覆い、酸化物半導体層４
８２の一部と接する酸化物絶縁膜４５７を形成する（図４（Ｂ）参照。）。酸化物絶縁膜
４５７も実施の形態１で示す酸化物絶縁膜４０７と同様に形成することができる。本実施
の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時
の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
次いで、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、ゲート絶縁層４５２、酸化物
絶縁膜４５７及び酸化物半導体層４８２に酸素ガス雰囲気下、不活性ガス雰囲気（窒素、
またはヘリウム、ネオン、アルゴン等）下或いは減圧下において加熱処理を行って、酸化
物半導体層４５３を形成する。（図４（Ｃ）及び図５（Ｂ）参照。）。加熱処理の温度は
、２００℃以上７００℃以下、好ましくは３５０℃以上基板４５０の歪み点未満とする。
ソース電極層４５５ａ、ドレイン電極層４５５ｂ、ゲート絶縁層４５２、酸化物絶縁膜４
５７及び酸化物半導体層４５３を上記雰囲気下で加熱処理することで、ソース電極層４５
５ａ、ドレイン電極層４５５ｂ、ゲート絶縁層４５２、酸化物半導体層４５３、酸化物絶
縁膜４５７及び酸化物半導体層４５３とその上下に接して設けられる膜との界面に含まれ
る水素及び水などの不純物を除去することができる。加熱処理の条件、または酸化物半導
体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合
もある。
酸化物半導体層４８２に接して保護膜となる酸化物絶縁膜４５７を形成する際に、酸化物
半導体層４８２がプラズマダメージを受ける危険性があるが、この加熱処理を行うことに
より、酸化物半導体層４８２が受けたプラズマダメージを回復させることができる。
また、この熱処理によって、酸化物絶縁膜４０７中の酸素が固相拡散によって、酸化物半
導体層４０３に供給される。よって、酸化物半導体層４０３が高抵抗化されるので、電気
特性が良好で信頼性のよい薄膜トランジスタを作製することができる。
また、この加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減
することができる。
なお、脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオ
ン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処
理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃
度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、加熱処
理後は、酸素雰囲気下で徐冷することが好ましい。例えば、基板の温度が加熱時の最高温
度から少なくとも５０℃～１００℃程度低くなるまで徐冷すれば良い。
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。
ここで、酸化物半導体層４８２の加熱処理の一形態として、電気炉１６０１を用いた加熱
方法について、図１６を用いて説明する。
図１６は、電気炉１６０１の概略図である。チャンバー１６０２の外側にはヒーター１６
０３が設けられており、チャンバー１６０２を加熱する。また、チャンバー１６０２内に
は、基板１６０４を搭載するサセプター１６０５が設けられており、チャンバー１６０２
内に基板１６０４を搬入または搬出する。また、チャンバー１６０２にはガス供給手段１
６０６及び排気手段１６０７が設けられている。ガス供給手段１６０６により、チャンバ
ー１６０２にガスを導入する。また、排気手段１６０７により、チャンバー６０２内を排
気する、またはチャンバー１６０２内を減圧にする。なお、電気炉１６０１の昇温特性を
０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉１６０１
の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段１６０６は、ガス供給源１６１１、圧力調整弁１６１２、精製器１６１３、
マスフローコントローラ１６１４、ストップバルブ１６１５を有する。本実施の形態では
、ガス供給源１６１１とチャンバー１６０２の間に精製器１６１３を設けることが好まし
い。精製器１６１３を設けることで、ガス供給源１６１１からチャンバー１６０２内に導
入されるガスの、水、水素などの不純物を、当該精製器１６１３によって除去することが
可能であり、チャンバー１６０２内への水、水素などの侵入を低減することができる。
本実施の形態では、ガス供給源１６１１から、酸素、窒素または希ガスをチャンバー１６
０２に導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上７００℃以下
、好ましくは３５０℃以上基板４５０の歪み点未満に加熱されたチャンバー１６０２にお
いて、基板４５０上に形成された酸化物半導体層を加熱することで、酸化物半導体層の脱
水化または脱水素化を行うことができる。
または、排気手段によって減圧下で、２００℃以上７００℃以下、好ましくは３５０℃以
上基板４５０の歪み点未満に加熱されたチャンバー１６０２において、基板４５０上に形
成された酸化物半導体層を加熱することで、酸化物半導体層の脱水化または脱水素化を行
うことができる。
次に、ヒーターをオフ状態にし、加熱装置のチャンバー１６０２を徐々に冷却する。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で加熱処理を行った場合は、加熱後に不活性ガスを流して大気圧に戻して冷
却すればよい。
また、加熱装置のチャンバー１６０２内の基板１６０４を３００℃まで冷却した後、基板
１６０４を室温の雰囲気に移動してもよい。この結果、基板１６０４の冷却時間を短縮す
ることができる。
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行
うことができる。代表的には、酸素、窒素または希ガスが充填され、且つ２００℃以上７
００℃以下、好ましくは３５０℃以上基板４５０の歪み点未満に加熱された第１のチャン
バーにおいて、基板上の酸化物半導体層を加熱する。次に、窒素または希ガスが導入され
た搬送室を経て、窒素または希ガスが充填され、且つ１００℃以下、好ましくは室温であ
る第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程
により、スループットを向上させることができる
また、不活性ガス雰囲気下或いは減圧下の加熱処理後の酸化物半導体層４８２の状態は、
非晶質な状態であることが好ましいが、一部結晶化してもよい。
以上のように、酸化物半導体層に接して保護膜となる酸化物絶縁膜形成後の加熱処理を行
うことによってソース電極層、ドレイン電極層、ゲート絶縁層、酸化物絶縁膜及び酸化物
半導体層内に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減することができる。また、
上記加熱処理を行うことにより、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形
成する際に酸化物半導体層が受けるプラズマダメージを回復させることができる。また、
上記加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減するこ
とができる。よって、薄膜トランジスタ４６０の電気特性及び信頼性を向上することがで
きる。
次に、酸化物絶縁膜４５７に第１のコンタクトホール４７１、第２のコンタクトホール４
７２、第３のコンタクトホール４７３および第４のコンタクトホール４７４を形成する（
図４（Ｄ）及び図５（Ｃ）参照。）。まず、エッチングによって酸化物絶縁膜４５７の一
部を除去することにより、ソース電極層４５５ａに達する第１のコンタクトホール４７１
と、ゲート電極層４５１に達する第２のコンタクトホール４７２の一部と、接続電極層４
７０の両端部に達する第３のコンタクトホール４７３及び第４のコンタクトホール４７４
とを形成する。さらに、エッチングによってゲート絶縁層４５２の一部を除去することに
より、ゲート電極層４５１に達する第２のコンタクトホールを形成する。
次に、酸化物絶縁膜４５７上に第２の導電膜を成膜する。ここで、第２の導電膜は、第１
のコンタクトホール４７１、第２のコンタクトホール４７２、第３のコンタクトホール４
７３および第４のコンタクトホール４７４を介して、ソース電極層４５５ａ、ゲート電極
層４５１及び接続電極層４７０と接続される。
第２の導電膜は、ソース電極層４５５ａ及びドレイン電極層４５５ｂより抵抗率の低い低
抵抗導電性材料であることが好ましく、特にアルミニウムまたは銅が好ましい。第２の導
電膜として低抵抗導電性材料を用いることによって、配線抵抗の低減等を図ることができ
る。
アルミニウムまたは銅などの低抵抗導電性材料は、耐熱性が低いが、第２の導電膜は加熱
処理後に設けることができるため、アルミニウムまたは銅などの低抵抗導電性材料を用い
ることができる。
次に、第２の導電膜をエッチング工程によりエッチングし、酸化物絶縁膜４５７上にソー
ス配線４７５、第１のゲート配線４７６及び第２のゲート配線４７７を形成する（図４（
Ｅ）及び図５（Ｄ）参照。）。ソース配線４７５は接続電極層４７０と重なり、第１のコ
ンタクトホール４７１を介してソース電極層４５５ａと接続するように形成される。ソー
ス配線４７５を挟むように第１のゲート配線４７６と第２のゲート配線４７７が形成され
る。ここで、第１のゲート配線４７６は、第２のコンタクトホール４７２を介してゲート
電極層４５１と接続され、第３のコンタクトホール４７３を介して接続電極層４７０と接
続されるように形成される。また、第２のゲート配線４７７は、第４のコンタクトホール
４７４を介して接続電極層４７０と接続されるように形成される。よって、第１のゲート
配線４７６と第２のゲート配線４７７は、接続電極層４７０を介して電気的に接続される
。
以上の工程より、薄膜トランジスタ４６０を形成することができる。また、図６（Ｃ）及
び図６（Ｄ）に示す構造についても同様の工程で作製することができる。
上述のように、酸化物半導体層に接して保護膜となる酸化物絶縁膜形成後の加熱処理を行
うことによってソース電極層、ドレイン電極層、ゲート絶縁層及び酸化物半導体層内に含
まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減することができる。また、上述の加熱処理
を行うことにより、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成する際に酸
化物半導体層が受けるプラズマダメージを回復させることができる。また、上述の加熱処
理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減することができる
。よって、薄膜トランジスタ４６０の信頼性を向上することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図７乃至図１３を用いて説明す
る。図７乃至図９は作製工程の断面図を、図１０乃至図１３は作製工程の平面図を示す。
図７（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。なお、上記の基板１００に
代えて、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でな
る基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極層１０１、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくと
もゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。
ゲート電極層１０１、容量配線１０８、端子部の第１の端子１２１は、実施の形態１に示
すゲート電極層４０１に示す材料を適宜用いることができる。ゲート電極層１０１、容量
配線１０８、端子部の第１の端子１２１は、後の工程の加熱処理に耐えられるように、耐
熱性導電性材料で形成するのが好ましく、チタン（Ｔｉ）、タンタル（Ｔａ）、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（
Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み
合わせた合金膜、または上述した元素を成分とする窒化物を用いて単層または積層で形成
する。
また、このとき、ゲート電極層１０１と同時に、後の工程でソース電極層１０５ａ及びド
レイン電極層１０５ｂと同時に形成する接続電極層２２０を形成してもよい。その場合、
ソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する際に接続電極層２２０を形
成しなくてもよい。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタリング法、ＰＣＶＤ法などを用い、膜厚を５０～２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタリング法により酸化珪素膜を用い、１００ｎ
ｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化珪素膜に限定されるも
のでなく、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム膜、酸化タンタル膜などの他
の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜）
を成膜する。プラズマ処理後、大気に曝すことなくＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を
成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用で
ある。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：１））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気
下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も
均一となるために好ましい。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜の膜厚は、５ｎｍ～２０
０ｎｍとする。酸化物半導体膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲット
を用いてスパッタリング法により膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成
膜する。
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法
と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッ
タリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元ス
パッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャン
バーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥ
ＣＲスパッタリング法を用いるスパッタリング装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリ
ングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリ
ング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜
をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングに
より、不要な部分を除去して酸化物半導体層１３３を形成する（図７（Ａ）及び図１０参
照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチング
を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、ドライエッチングに用いるエッチングガスとして、フッ素を含むガス（フッ素系ガ
ス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリ
フルオロメタン（ＣＨＦ３）など）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）や
アルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法などを用いることができる。所望の加工形状にエッチング
できるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印
加される電力量、基板側の電極温度等）を適宜調節する。
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
なお、所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッ
チング液、エッチング時間、温度等）を適宜調節する。
次に、酸化物半導体層１３３上に金属材料からなる第１の導電膜１３２をスパッタリング
法や真空蒸着法で形成する（図７（Ｂ）参照。）。
第１の導電膜１３２の材料としては、実施の形態１に示すソース電極層またはドレイン電
極層４０５ａ、４０５ｂと同様の材料を適宜用いることができる。第１の導電膜１３２は
、後の工程の加熱処理に耐えられるように、耐熱性導電性材料で形成するのが好ましく、
チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した
元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成
分とする窒化物を用いて単層または積層で形成する。
また、第１の導電膜１３２に用いる耐熱性導電性材料としては、インジウム、スズまたは
亜鉛のいずれかを含む透明導電性酸化物を用いてもよい。例えば、酸化インジウム（Ｉｎ
２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）を
用いるのが好ましい。また、透明導電性酸化物に酸化シリコンのような絶縁性酸化物を加
えた物を用いてもよい。
透明導電性酸化物に酸化シリコンのような絶縁性酸化物を含ませることにより、該透明導
電性酸化物の結晶化を抑制し、非晶質構造とすることができる。透明導電性酸化物の結晶
化を抑制し、非晶質構造とすることにより、加熱処理を行っても、透明導電性酸化物の結
晶化又は微結晶粒の生成を防ぐことができる。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してソース電極層またはドレイン電極層１０５ａ、１０５ｂ、接続電
極層２２０及び第２の端子１２２を形成する（図７（Ｃ）及び図１１参照。）。この際の
エッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、ア
ンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチング
により、第１の導電膜１３２をエッチングしてソース電極層またはドレイン電極層１０５
ａ、１０５ｂを形成してもよい。このエッチング工程において、酸化物半導体層１３３の
露出領域も一部エッチングされ、酸化物半導体層１３５となる。よってソース電極層また
はドレイン電極層１０５ａ、１０５ｂの間の酸化物半導体層１３５は膜厚の薄い領域とな
る。膜厚の薄い領域の厚さは約３０ｎｍとなり、さらに結晶化しにくい膜厚となるため、
チャネルとなる部分を非晶質状態に保ちたい場合には有用である。図７（Ｃ）においては
、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ、酸化物半導体層１３５のエッ
チングをドライエッチングによって一度に行うため、ソース電極層またはドレイン電極層
１０５ａ、１０５ｂ及び酸化物半導体層１３５の端部は一致し、連続的な構造となってい
る。
また、この第３のフォトリソグラフィ工程において、ソース電極層またはドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２は後の工程で形成されるソース配線と電気的に接続される。
また、ゲート電極層４０１と同時に接続電極層４２０を形成した場合、ここで接続電極層
４２０を形成しなくてもよい。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１３５、ソース電
極層またはドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０７を形成する（図７
（Ｄ）参照。）。保護絶縁層１０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、ス
パッタリング法など、保護絶縁層１０７に水、水素等の不純物を混入させない方法を適宜
用いて形成することができる。ここでは、保護絶縁層１０７は、スパッタリング法を用い
て形成する。酸化物半導体層１３５の一部と接して形成される保護絶縁層１０７は、水分
や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム
膜または酸化窒化アルミニウム膜を用いる。また、保護絶縁層１０７の上に接して窒化珪
素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、
ＯＨ－などの不純物を含まず、これらが外部から侵入することをブロックする。
また、酸化物半導体層１３５に接してスパッタリング法またはＰＣＶＤ法などにより保護
絶縁層１０７を形成すると、酸化物半導体層１３５において少なくとも保護絶縁層１０７
と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満
）し、高抵抗化酸化物半導体領域とすることもできる。
次いで、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ゲート絶縁層１０２及び酸化
物半導体層１３５に酸素ガス雰囲気下、不活性ガス雰囲気（窒素、またはヘリウム、ネオ
ン、アルゴン等）下或いは減圧下において加熱処理を行って、酸化物半導体層１０３を形
成する。（図８（Ａ）参照。）。加熱処理の温度は、２００℃以上７００℃以下、好まし
くは３５０℃以上基板１００の歪み点未満とする。ソース電極層１０５ａ、ドレイン電極
層１０５ｂ、ゲート絶縁層１０２及び酸化物半導体層１０３を上記雰囲気下で加熱処理す
ることで、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、ゲート絶縁層１０２、酸化
物半導体層１０３及び上下に接して設けられる膜と酸化物半導体層１０３の界面に含まれ
る水素及び水などの不純物を除去することができる。加熱処理の条件、または酸化物半導
体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合
もある。
また、酸化物半導体層１３３に接して保護膜となる保護絶縁層１０７を形成する際に、酸
化物半導体層１３３がプラズマダメージを受ける危険性があるが、この加熱処理を行うこ
とにより、酸化物半導体層１３３が受けたプラズマダメージを回復させることができる。
また、この熱処理によって、保護絶縁層１０７中の酸素が固相拡散によって、酸化物半導
体層１０３に供給される。よって、酸化物半導体層１０３が高抵抗化されるので、電気特
性が良好で信頼性のよい薄膜トランジスタを作製することができる。
また、この加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減
することができる。また、加熱処理後は、酸素雰囲気下で徐冷することが好ましい。例え
ば、基板の温度が加熱時の最高温度から少なくとも５０℃～１００℃程度低くなるまで徐
冷すれば良い。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７及びゲート絶縁層１０２のエッチングによりに第１のコンタクトホール２２１、第２の
コンタクトホール２２２、第３のコンタクトホール２２３および第４のコンタクトホール
２２４を形成する（図８（Ｂ）及び図１２参照。）。まず、エッチングによって保護絶縁
層１０７の一部を除去することにより、ソース電極層１０５ａに達する第１のコンタクト
ホール２２１と、ゲート電極層１０１に達する第２のコンタクトホール２２２の一部と、
接続電極層２２０の両端部に達する第３のコンタクトホール２２３及び第４のコンタクト
ホール２２４とを形成する。さらに、エッチングによってゲート絶縁層１０２の一部を除
去することにより、ゲート電極層１０１に達する第２のコンタクトホール２２２を形成す
る。
また、反射型の表示装置を作製する場合、ここで、ドレイン電極層１０５ｂに達するコン
タクトホールを形成し、ソース配線及びゲート配線を形成するときに同時に画素電極層１
１０を形成するような構成としてもよい。
次に、保護絶縁層１０７上に金属材料からなる第２の導電膜をスパッタリング法や真空蒸
着法で成膜する。ここで、第２の導電膜は、第１のコンタクトホール２２１、第２のコン
タクトホール２２２、第３のコンタクトホール２２３および第４のコンタクトホール２２
４を介して、ソース電極層１０５ａ、ゲート電極層１０１及び接続電極層２２０と接続さ
れる。
第２の導電膜の材料としては、実施の形態１に示す第２の導電膜と同様の材料を適宜用い
ることができる。ソース電極層１０５ａ及びドレイン電極層１０５ｂより抵抗率の低い低
抵抗導電性材料であることが好ましく、特にアルミニウムまたは銅が好ましい。第２の導
電膜として低抵抗導電性材料を用いることによって、配線抵抗の低減等を図ることができ
る。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、第２の導電膜の
エッチングにより、保護絶縁層１０７上にソース配線２２５、第１のゲート配線２２６及
び第２のゲート配線２２７を形成する（図８（Ｃ）及び図１２参照。）。ソース配線２２
５は接続電極層２２０と重なり、第１のコンタクトホール２２１を介してソース電極層１
０５ａと接続するように形成される。ソース配線２２５を挟むように第１のゲート配線２
２６と第２のゲート配線２２７が形成される。ここで、第１のゲート配線２２６は、第２
のコンタクトホール２２２を介してゲート電極層１０１と接続され、第３のコンタクトホ
ール２２３を介して接続電極層２２０と接続されるように形成される。また、第２のゲー
ト配線２２７は、第４のコンタクトホール２２４を介して接続電極層２２０と接続される
ように形成される。よって、第１のゲート配線２２６と第２のゲート配線４２７は、接続
電極層２２０を介して電気的に接続される。
以上の工程で薄膜トランジスタ１７０を作製することができる。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成す
る。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７
、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を
図９（Ａ）に示す。なお、コンタクトホール１２５、コンタクトホール１２６およびコン
タクトホール１２７の形成は、上述した第４のフォトリソグラフィ工程において同時に行
うこともできる。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチ
ングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化
亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるた
めの加熱処理を行う場合、酸化物半導体層１０３を高抵抗化させてトランジスタの電気特
性の向上および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
次に、第７のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
また、この第７のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量
が形成される。
また、この第７のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明
導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子
１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用
の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の
入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図９（Ｂ）に示す。なお、この
段階での平面図が図１３に相当する。
また、図１４（Ａ１）、図１４（Ａ２）は、この段階でのゲート配線端子部の平面図及び
断面図をそれぞれ図示している。図１４（Ａ１）は図１４（Ａ２）中のＥ１－Ｅ２線に沿
った断面図に相当する。図１４（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１４（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり
、透明導電膜１５５で導通させている。なお、図９（Ｂ）に図示した透明導電膜１２８と
第１の端子１２１とが接触している部分が、図１４（Ａ１）の透明導電膜１５５と第１の
端子１５１が接触している部分に対応している。
また、図１４（Ｂ１）、及び図１４（Ｂ２）は、図９（Ｂ）に示すソース配線端子部とは
異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１４（Ｂ
１）は図１４（Ｂ２）中のＦ１－Ｆ２線に沿った断面図に相当する。図１４（Ｂ１）にお
いて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接
続用の端子電極である。また、図１４（Ｂ１）において、端子部では、ゲート配線と同じ
材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の
下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的
に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティン
グ、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための
容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透
明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして７回のフォトリソグラフィ工程により、７枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート
絶縁層を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善す
る、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
また、発光表示装置を作製する際、各有機発光素子の間に有機樹脂層を用いた隔壁を設け
る場合がある。その場合には、有機樹脂層を加熱処理するため、酸化物半導体層１０３を
高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する熱
処理と兼ねることができる。
加熱処理によって、不純物である水分などを低減して酸化物半導体膜の純度を高めること
ができるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超高純度の酸化物
半導体ターゲットを用いなくとも、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製することができる。
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気
特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好
で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
半導体装置及び半導体装置の作製方法を、図１７を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１７に示す薄膜トランジスタ４６２は、ゲート電極層４０１及び酸化物半導体層４０３
のチャネル領域に重なるように酸化物絶縁膜４０７を介してソース配線４２５と同じ層に
導電層４０９を設ける例である。
図１７は半導体装置の有する薄膜トランジスタ４６２の断面図である。薄膜トランジスタ
４６２はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電
極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、ソース配線４２５
及び導電層４０９を含む。導電層４０９は、ゲート電極層４０１と重なるように、酸化物
絶縁膜４０７上に設けられている。なお、図１７には示していないが、実施の形態１と同
様にゲート配線、接続電極層も設けられている。
導電層４０９は、実施の形態１に示すソース配線４２５と同様な材料、方法を用いて形成
することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用いて
形成してもよい。本実施の形態では、導電層４０９としてアルミニウムまたは銅などの低
抵抗導電性材料を用いる。
導電層４０９は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第
２のゲート電極層として機能させることもできる。また、導電層４０９がフローティング
状態であってもよい。
導電層４０９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ試験という）におい
て、ＢＴ試験前後における薄膜トランジスタ４６２のしきい値電圧の変化量を低減するこ
とができる。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を－２
０Ｖとする－ＢＴ試験において、しきい値電圧の変動を抑えることができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態５）
半導体装置及び半導体装置の作製方法を、図１８を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１８に示す薄膜トランジスタ４６３は、ゲート電極層４０１及び酸化物半導体層４０３
のチャネル領域に重なるように、酸化物絶縁膜４０７及び絶縁層４１０を介して導電層４
１９が設けられる形態である。
図１８は、半導体装置が有する薄膜トランジスタ４６３の断面図である。薄膜トランジス
タ４６３はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板
４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース
領域またはドレイン領域４０４ａ、４０４ｂ、ソース電極層またはドレイン電極層４０５
ａ、４０５ｂ、酸化物絶縁膜４０７、絶縁層４１０、ソース配線４２５及び導電層４１９
を含む。導電層４１９は、ゲート電極層４０１と重なるように、絶縁層４１０上に設けら
れている。なお、図１８には示していないが、実施の形態１と同様にゲート配線、接続電
極層も設けられている。
本実施の形態では、ゲート絶縁層４０２上に酸化物半導体層を形成した後、酸化物半導体
層上にソース領域及びドレイン領域４０４ａ、４０４ｂを形成する。それからソース電極
層４０５ａ、４０５ｂを形成し、酸化物絶縁膜４０７を形成する。実施の形態１と同様に
、酸化物絶縁膜４０７形成後に、脱水化または脱水素化の加熱処理を行って酸化物半導体
層４０３を形成する。加熱処理は、酸素ガス雰囲気下または不活性ガス雰囲気（窒素、ま
たはヘリウム、ネオン、アルゴン等）下或いは減圧下において２００℃以上７００℃以下
、好ましくは３５０℃以上基板４００の歪み点未満とする。加熱処理を行った後、不活性
雰囲気下または酸素雰囲気下において徐冷を行うのが好ましい。また、この加熱処理によ
り、酸化物絶縁膜４０７形成時のプラズマダメージを回復することができる。それから、
酸化物絶縁膜４０７にコンタクトホールを形成し、ソース電極層４０５ａと接続されるソ
ース配線４２５を形成する。
本実施の形態では、ソース領域及びドレイン領域４０４ａ、４０４ｂは、Ｚｎ－Ｏ系多結
晶膜またはＺｎ系微結晶膜であり、酸化物半導体層４０３の成膜条件とは異なる成膜条件
で形成され、酸化物半導体層より低抵抗な膜である。また、本実施の形態では、ソース領
域及びドレイン領域４０４ａ、４０４ｂは、多結晶状態または微結晶状態であり、酸化物
半導体層４０３も多結晶状態または微結晶状態である。酸化物半導体層４０３は第２の加
熱処理によって結晶化させて多結晶状態または微結晶状態とすることができる。
本実施の形態で示す薄膜トランジスタは、酸化物絶縁膜４０７上に平坦化膜として機能す
る絶縁層４１０を積層し、酸化物絶縁膜４０７及び絶縁層４１０にソース電極層またはド
レイン電極層４０５ｂに達する開口を有する酸化物絶縁膜４０７及び絶縁層４１０に形成
された開口に導電膜を形成し、所望の形状にエッチングして導電層４１９及び画素電極層
４１１を形成する。このように画素電極層４１１を形成する工程で、導電層４１９を形成
することができる。本実施の形態では、画素電極層４１１、導電層４１９として酸化珪素
を含む酸化インジウム酸化スズ合金（酸化珪素を含むＩｎ－Ｓｎ－Ｏ系酸化物）を用いる
。
また、導電層４１９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５
ａ、４０５ｂ、ソース配線４２５と同様な材料及び作製方法を用いて形成してもよい。
導電層４１９は、電位がゲート電極層４０１と同じでもよい。または、異なっていても良
い。導電層４１９は、第２のゲート電極層として機能させることもできる。また、導電層
４１９がフローティング状態であってもよい。
導電層４１９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタ４６３のしきい値電圧の制御を行うことができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図１
９（Ａ）、図１９（Ｂ）及び図１９（Ｃ）を用いて説明する。また、図１９（Ｃ）は薄膜
トランジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１９（
Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まな
い酸化物半導体材料を用いる形態を示す。
図１９（Ａ）において、基板１４００上にゲート電極層１４０１を形成する。ここで、ゲ
ート電極層は、後の工程で行う加熱処理に耐えることができるように、実施の形態１に示
すような耐熱性導電性材料を用いるのが好ましい。次いで、ゲート電極層１４０１を覆う
ゲート絶縁層１４０２を形成する。次いで、ゲート絶縁層１４０２上に、酸化物半導体層
１４０３を形成する。
本実施の形態では、酸化物半導体層１４０３としてスパッタリング法を用いたＳｎ－Ｚｎ
－Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価
格の高いターゲットを用いずに形成することが可能であるため、コストを低減できる。
次いで、酸化物半導体層１４０３に接して、チャネル保護層１４１８を形成する。酸化物
半導体層１４０３上にチャネル保護層１４１８を形成することによって、後のソース領域
及びドレイン領域１４０６ａ、１４０６ｂ形成工程時におけるダメージ（エッチング時の
プラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジス
タ１４３０の信頼性を向上させることができる。
また、酸化物半導体層１４０３の形成後、大気に触れることなく連続的にチャネル保護層
１４１８を形成することもできる。大気に触れさせることなく連続的に処理することで、
界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染さ
れることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつき
を低減することができる。
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化
酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法
などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は
成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化シリコン膜
を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル
保護層１４１８を形成する。
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース領域及びドレイ
ン領域１４０６ａ、１４０６ｂを形成する。本実施の形態では、ソース領域及びドレイン
領域１４０６ａ、１４０６ｂは、Ｚｎ－Ｏ系微結晶膜またはＺｎ－Ｏ系多結晶膜であり、
酸化物半導体層１４０３の成膜条件とは異なる成膜条件で形成され、より低抵抗な膜であ
る。
次いで、ソース領域１４０６ａ上にソース電極層１４０５ａ、ドレイン領域１４０６ｂ上
にドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（
図１９（Ｂ）参照）。ソース電極層１４０５ａ及びドレイン電極層１４０５ｂは、実施の
形態１に示すソース電極層４０５ａ及びドレイン電極層４０５ｂと同様に形成することが
でき、耐熱性導電性材料を用いるのが好ましい。また、このとき同時にゲート配線を接続
するための接続電極層１４２０を形成する。
ソース領域及びドレイン領域１４０６ａ、１４０６ｂを酸化物半導体層１４０３と、ソー
ス電極層１４０５ａ及びドレイン電極層１４０５ｂとの間に設けることにより、金属層で
あるソース電極層１４０５ａ、ドレイン電極層１４０５ｂと、酸化物半導体層１４０３と
の間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定な動
作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することがで
きる。
また、上述したソース領域及びドレイン領域１４０６ａ、１４０６ｂを有する構造に限定
されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
次に、ソース電極層１４０５ａ及びドレイン電極層１４０５ｂ及びチャネル保護層１４１
８を覆うように、酸化物絶縁膜１４０７を形成する。酸化物絶縁膜１４０７は、少なくと
も１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜１４０７に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁膜
１４０７は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵
入することをブロックする無機絶縁膜を用いる。代表的には酸化珪素膜、窒化酸化珪素膜
、酸化アルミニウム膜または酸化窒化アルミニウム膜を用いる。また、酸化物絶縁膜１４
０７の上に接して窒化珪素膜または窒化アルミニウム膜を積層してもよい。
次に、脱水化または脱水素化するため、酸素ガス雰囲気下、不活性ガス雰囲気（窒素、ま
たはヘリウム、ネオン、アルゴン等）下、或いは減圧下において加熱処理を行う。加熱処
理は、２００℃以上７００℃以下、好ましくは３５０℃以上基板１４００の歪み点未満と
する。また、加熱処理後は、酸素雰囲気下で徐冷することが好ましい。例えば、基板の温
度が加熱時の最高温度から少なくとも５０℃～１００℃程度低くなるまで徐冷すれば良い
。本実施の形態では酸化物半導体層１４０３は、微結晶状態または多結晶状態とする。ま
た、この加熱処理を行うことにより、薄膜トランジスタの電気的特性のばらつきを軽減す
ることができる。
次に、酸化物絶縁膜１４０７に第１のコンタクトホール、第２のコンタクトホール、第３
のコンタクトホールおよび第４のコンタクトホールを形成する。まず、エッチングによっ
て酸化物絶縁膜１４０７の一部を除去することにより、ソース電極層１４０５ａに達する
第１のコンタクトホールと、ゲート電極層１４０１に達する第２のコンタクトホールの一
部と、接続電極層１４２０の両端部に達する第３のコンタクトホール及び第４のコンタク
トホールとを形成する。さらに、エッチングによってゲート絶縁層１４０２の一部を除去
することにより、ゲート電極層１４０１に達する第２のコンタクトホールを形成する。
次に、酸化物絶縁膜１４０７上に第２の導電膜を成膜し、酸化物絶縁膜１４０７上にソー
ス配線１４２５、第１のゲート配線１４２６及び第２のゲート配線１４２７を形成する（
図１９（Ｃ）参照。）。第２の導電膜は、実施の形態１に示す第２の導電膜と同様の材料
で形成するのが好ましく、アルミニウムまたは銅などの低抵抗導電性材料を用いることが
好ましい。ソース配線１４２５は接続電極層１４２０と重なり、第１のコンタクトホール
を介してソース電極層１４０５ａと接続するように形成される。ソース配線１４２５を挟
むように第１のゲート配線１４２６と第２のゲート配線１４２７が形成される。ここで、
第１のゲート配線１４２６は、第２のコンタクトホールを介してゲート電極層１４０１と
接続され、第３のコンタクトホールを介して接続電極層１４２０と接続されるように形成
される。また、第２のゲート配線１４２７は、第４のコンタクトホールを介して接続電極
層１４２０と接続されるように形成される。よって、第１のゲート配線１４２６と第２の
ゲート配線１４２７は、接続電極層１４２０を介して電気的に接続される。
以上の工程より、薄膜トランジスタ１４３０を形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
半導体装置及び半導体装置の作製方法を、図２０（Ａ）及び図２０（Ｂ）を用いて説明す
る。実施の形態６と同一部分または同様な機能を有する部分、及び工程は、実施の形態６
と同様に行うことができ、繰り返しの説明は省略する。
図２０（Ａ）に示す薄膜トランジスタ１４３１はゲート電極層１４０１及び酸化物半導体
層１４０３のチャネル領域に重なるようにチャネル保護層１４１８及び酸化物絶縁膜１４
０７を介して導電層１４０９を設ける例である。
図２０（Ａ）は半導体装置の有する薄膜トランジスタ１４３１の断面図である。薄膜トラ
ンジスタ１４３１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板で
ある基板１４００上に、ゲート電極層１４０１、ゲート絶縁層１４０２、酸化物半導体層
１４０３、ソース領域またはドレイン領域１４０６ａ、１４０６ｂ、及びソース電極層ま
たはドレイン電極層１４０５ａ、１４０５ｂ、酸化物絶縁膜１４０７、ソース配線１４２
５、導電層１４０９を含む。導電層１４０９は、ゲート電極層１４０１と重なるように、
酸化物絶縁膜１４０７上に設けられている。なお、図２０（Ａ）には示していないが、実
施の形態１と同様にゲート配線、接続電極層も設けられている。
実施の形態６と同様に、酸化物絶縁膜１４０７を形成した後、加熱処理を行って脱水化ま
たは脱水素化した酸化物半導体層１４０３を形成する。
本実施の形態において、酸化物半導体層上に形成されるソース領域及びドレイン領域１４
０６ａ、１４０６ｂは、Ｚｎ－Ｏ系微結晶膜またはＺｎ－Ｏ系多結晶膜であり、酸化物半
導体層１４０３の成膜条件とは異なる成膜条件で形成され、酸化物半導体層１４０３より
低抵抗な酸化物半導体層である。また、酸化物半導体層１４０３は非晶質状態である。
導電層１４０９は、実施の形態１に示すソース配線１４２５と同様な材料、方法を用いて
形成することができる。画素電極層を設ける場合は、画素電極層と同様な材料、方法を用
いて形成してもよい。本実施の形態では、導電層１４０９としてアルミニウムまたは銅な
どの低抵抗導電性材料を用いる。
導電層１４０９は、電位がゲート電極層１４０１と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層１４０９がフローテ
ィング状態であってもよい。
導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トラ
ンジスタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ試験という）に
おいて、ＢＴ試験前後における薄膜トランジスタ１４３１のしきい値電圧の変化量を低減
することができる。
また、図２０（Ｂ）に図２０（Ａ）と一部異なる例を示す。図２０（Ａ）と同一部分また
は同様な機能を有する部分、及び工程は、図２０（Ａ）と同様に行うことができ、繰り返
しの説明は省略する。
図２０（Ｂ）に示す薄膜トランジスタ１４３２はゲート電極層１４０１及び酸化物半導体
層１４０３のチャネル領域に重なるようにチャネル保護層１４１８、酸化物絶縁膜１４０
７及び絶縁層１４０８を介して導電層１４０９を設ける例である。
薄膜トランジスタ１４３２は、実施の形態１と同様に、酸化物絶縁膜１４０７形成後に、
脱水化または脱水素化の加熱処理を行って酸化物半導体層１４０３を形成する。加熱処理
は、酸素ガス雰囲気下、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等
）下或いは減圧下において２００℃以上７００℃以下、好ましくは３５０℃以上基板１４
００の歪み点未満とする。加熱処理を行った後、不活性雰囲気下または酸素雰囲気下にお
いて徐冷を行うのが好ましい。それから、酸化物絶縁膜１４０７にコンタクトホールを形
成し、ソース電極層１４０５ａと接続されるソース配線１４２５を形成する。
図２０（Ｂ）では、酸化物絶縁膜１４０７上に平坦化膜として機能する絶縁層１４０８を
積層する。
また、図２０（Ｂ）では、ソース領域またはドレイン領域を設けず、酸化物半導体層１４
０３とソース電極層またはドレイン電極層１４０５ａ、１４０５ｂが直接接する構造とな
っている。
図２０（Ｂ）の構造においても、導電層１４０９を酸化物半導体層１４０３と重なる位置
に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、Ｂ
Ｔ試験前後における薄膜トランジスタ１４３２のしきい値電圧の変化量を低減することが
できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態では、実施の形態１と構造が一部異なる例を図２１に示す。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
本実施の形態では、第１の酸化物半導体層形成後、第１の酸化物半導体層上に、薄膜トラ
ンジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）として用いる第
２の酸化物半導体膜を形成した後、導電膜を形成する。
次いで、第１の酸化物半導体層、及び第２の酸化物半導体膜、導電膜をエッチング工程に
より選択的にエッチングし、酸化物半導体層４０３、及びソース領域またはドレイン領域
４０４ａ、４０４ｂ、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成
する。なお、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する
。
次いで、酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法による酸化珪
素膜を酸化物絶縁膜４０７として形成する。低抵抗化した酸化物半導体層に接して形成す
る酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、具体的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜または酸化窒化アルミニウム膜を用いる。さらに酸化物
絶縁膜４０７上に窒化珪素膜または窒化アルミニウム膜を積層してもよい。
実施の形態１と同様に、酸化物絶縁膜４０７形成後に、脱水化または脱水素化の加熱処理
を行って酸化物半導体層４０３を形成する。加熱処理は、酸素ガス雰囲気下または不活性
ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において２０
０℃以上７００℃以下、好ましくは３５０℃以上基板４００の歪み点未満以上とする。加
熱処理を行った後、不活性雰囲気下または酸素雰囲気下において徐冷を行うのが好ましい
。また、この加熱処理により、酸化物絶縁膜４０７形成時のプラズマダメージを回復する
ことができる。それから、酸化物絶縁膜４０７にコンタクトホールを形成し、ソース電極
層４０５ａと接続されるソース配線４２５を形成する。このようにして薄膜トランジスタ
４６４を作製することができる（図２１参照。）。
図２１における構造において、ソース領域またはドレイン領域４０４ａ、４０４ｂとして
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶を用いる。また、ソース領域及びドレイン領域４０４ａ
、４０４ｂは、Ａｌ－Ｚｎ－Ｏ系非晶質膜を用いることができる。また、ソース領域及び
ドレイン領域４０４ａ、４０４ｂは、窒素を含ませたＡｌ－Ｚｎ－Ｏ系非晶質膜、即ちＡ
ｌ－Ｚｎ－Ｏ－Ｎ系非晶質膜（ＡＺＯＮ膜とも呼ぶ）を用いてもよい。
また、酸化物半導体層４０３とソース電極層の間にソース領域を、酸化物半導体層とドレ
イン電極層との間にドレイン領域を有する。
また、薄膜トランジスタ４６４のソース領域またはドレイン領域４０４ａ、４０４ｂとし
て用いる第２の酸化物半導体層は、チャネル形成領域として用いる第１の酸化物半導体層
４０３の膜厚よりも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導体層４０３は非晶質構造を有し、ソ
ース領域及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒
（ナノクリスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第
２の酸化物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ～１０ｎｍ、代表的には
２ｎｍ～４ｎｍ程度である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態８に従って形成する
。また、実施の形態１乃至実施の形態８に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図２２（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
図２２（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
図２２（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
また、実施の形態１乃至実施の形態８に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図２３（Ａ）、図２３（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１～５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１
～５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第２端子
は、各々、信号線Ｓ１～Ｓｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋ
と信号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋ
の電位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１～５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図２３（Ａ）の信号線駆動回路の動作について、図２３（Ｂ）のタイミングチャー
トを参照して説明する。図２３（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信
号線Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、
Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ（ＤＡＴ
Ａ）が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることがで
き、ビデオ信号用データ（ＤＡＴＡ）の書き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態８に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又
はＰチャネル型のいずれかの極性のみで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図２４及び図２５を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成さ
れる。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給され
る。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そし
て、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ
は大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図２４（Ａ）参照）。図２４（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ－１）という）（ｎは２以上の自然数）が入力される
。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３か
らの信号、または２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋
２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）
が入力される。また各段のパルス出力回路からは、前段及び／または後段のパルス出力回
路に入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）、別の配線等に入力される第２
の出力信号ＯＵＴ（１）が出力される。なお、図２４（Ａ）に示すように、シフトレジス
タの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例として
は、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する
構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
～第４の配線１４のいずれかと電気的に接続されている。例えば、図２４（Ａ）において
、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、
第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の
配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続され
ている。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図２４（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、図２４（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図２４
（Ｃ）で説明する。
図２４（Ｃ）に示したパルス出力回路は、第１のトランジスタ３１～第１３のトランジス
タ４３を有している。また、上述した第１の入力端子２１～第５の入力端子２５、及び第
１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電
源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給さ
れる電源線５３から、第１のトランジスタ３１～第１３のトランジスタ４３に信号、また
は電源電位が供給される。ここで図２４（Ｃ）の各電源線の電源電位の大小関係は、第１
の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３
の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）～第４の
クロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、
ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤ
Ｄを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、
トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのし
きい値のシフトを低減し、劣化を抑制することができる。
図２４（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５１に電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子
が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲー
ト電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極に電気的に接続されている。
図２４（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする。
図２５（Ａ）に、図２４（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
なお図２４（Ｃ）、図２５（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図２５（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図２５（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図２５（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図２５（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することが利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する
電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によっ
て供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図２５（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態と順次変化することによって、ノードＢの電位の低下は、第２の入
力端子２２の電位が低下することで第７のトランジスタ３７のゲート電極に印加される電
位の低下及び第３の入力端子２３の電位が低下することで第８のトランジスタ３８のゲー
ト電極に印加される電位の低下に起因して、２回生じることとなる。一方、図２５（Ａ）
に示すシフトレジスタを図２５（Ｂ）に示された期間のように、第７のトランジスタ３７
及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第
８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のト
ランジスタ３８がオフの状態と順次変化することによって、第２の入力端子２２及び第３
の入力端子２３の電位が低下することで生じるノードＢの電位の低下は、第８のトランジ
スタ３８のゲート電極に印加される電位の低下による１回に低減することができる。その
ため、第７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号が供
給され、第８のトランジスタの３８のゲート電極に第２の入力端子２２からクロック信号
が供給される結線関係とすることが好適である。なぜならば、ノードＢの電位の変動回数
を低減され、ノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２６を用いて
説明する。図２６（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態１
乃至実施の形態８で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０
、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５に
よって封止した、パネルの平面図であり、図２６（Ｂ）は、図２６（Ａ１）（Ａ２）のＭ
－Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２６（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２６（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２６（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至実施の形態８で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態に
おいて、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリ
クスとして機能する遮光膜を設けてもよい。
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向
上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜とし
て機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、
保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐため
のものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、
酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよ
い。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すれば
よい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、窒素雰囲気下、又は大気雰囲気下で加熱処理（３００℃以
下）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２７は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図２７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
半導体装置として電子ペーパーの例を示す。
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ば
れており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とする
ことが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板は必要ない。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
８に示す薄膜トランジスタによって得られるアクティブマトリクス基板を用いることがで
きる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図２８は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態８で示
す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジ
スタである。
図２８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソ
ース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する
開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成され
た第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに
液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒
子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電
極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜ト
ランジスタ５８１と同一基板５８０上に設けられる共通電位線と電気的に接続される。共
通接続部を用いて、基板５８０と基板５９６の間に配置される導電性粒子を介して第２の
電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２９は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２９と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和
領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すこと
ができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６
４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
なお、図２９に示す画素構成は、これに限定されない。例えば、図２９に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図３０を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図３０（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１乃至実施の形態８で示す画素に配置される薄膜トランジスタ
と同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図３０（Ａ）を用いて説明する。
図３０（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図３０（Ａ
）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１
が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層
されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい
。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料
を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い
。
また、陰極７００３の一部を覆って隔壁７００９を設ける。隔壁７００９は、ポリイミド
、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサ
ンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、隔壁７００９の側
面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁
７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略す
ることができる。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図３０（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図３０（Ｂ）を用いて説明する。発光素子駆動用
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図３０（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電
気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３
が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されてい
る。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図３０（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例
えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる
。そして発光層７０１４は、図３０（Ａ）と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する
必要はないが、図３０（Ａ）と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、導電膜７０１７の一部を覆って隔壁７０１９を設ける。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の
側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔
壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略
することができる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図３０（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図３０（Ｃ）を用いて説明する。図３０（Ｃ）
では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２
７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７
０２４、陽極７０２５が順に積層されている。陰極７０２３は、図３０（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２
３として用いることができる。そして発光層７０２４は、図３０（Ａ）と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極７０２５は、図３０（Ａ）と同様に、光を透過する透光性を有する導電性材料を用い
て形成することができる。
また、導電膜７０２７の一部を覆って隔壁７０２９を設ける。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の
側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔
壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略
することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図３０（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお半導体装置は、図３０に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図３１を用いて説明する。図３１は、第１の基板上に形成された薄膜トラ
ンジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面
図であり、図３１（Ｂ）は、図３１（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図３１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態８で示した酸化物
半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。薄膜トランジス
タ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する、第２の基板４５０６は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材４５０７として窒
素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図３１の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１３）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図３２に示す。
図３２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図３２では表示部２７０５）に文章を表示し、左側の表示部
（図３２では表示部２７０７）に画像を表示することができる。
また、図３２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図３３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図３３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図３４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
３４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図３４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図３４（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図３４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図３５（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図３５（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図３５（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図３５（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調
節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されて
いる。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
３５（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図３５（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図３５（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図３５（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図３５（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 端子
２２ 端子
２３ 端子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 保護絶縁層
１０８ 容量配線
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電膜
１２９ 透明導電膜
１３２ 導電膜
１３３ 酸化物半導体層
１３５ 酸化物半導体層
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極層
１５４ 保護絶縁膜
１５５ 透明導電膜
１５６ 電極層
１７０ 薄膜トランジスタ
２２０ 接続電極層
２２１ 第１のコンタクトホール
２２２ 第２のコンタクトホール
２２３ 第３のコンタクトホール
２２４ 第４のコンタクトホール
２２５ ソース配線
２２６ 第１のゲート配線
２２７ 第２のゲート配線
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ａ ソース領域
４０４ｂ ドレイン領域
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁膜
４０９ 導電層
４１０ 絶縁層
４１１ 画素電極層
４１９ 導電層
４２０ 接続電極層
４２１ 第１のコンタクトホール
４２２ 第２のコンタクトホール
４２３ 第３のコンタクトホール
４２４ 第４のコンタクトホール
４２５ ソース配線
４２６ 第１のゲート配線
４２７ 第２のゲート配線
４２８ 第１のソース配線
４２９ 第２のソース配線
４３０ ゲート配線
４３２ 酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ 酸化物絶縁膜
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
４６２ 薄膜トランジスタ
４６３ 薄膜トランジスタ
４６４ 薄膜トランジスタ
４７０ 接続電極層
４７１ 第１のコンタクトホール
４７２ 第２のコンタクトホール
４７３ 第３のコンタクトホール
４７４ 第４のコンタクトホール
４７５ ソース配線
４７６ 第１のゲート配線
４７７ 第２のゲート配線
４７８ 第１のソース配線
４７９ 第２のソース配線
４８０ ゲート配線
４８２ 酸化物半導体層
４９０ 第３のコンタクトホール
４９１ 第３のコンタクトホール
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
６０１ 電気炉
６０２ チャンバー
６０３ ヒーター
６０４ 基板
６０５ サセプター
６０６ ガス供給手段
６０７ 排気手段
６１１ａ ガス供給源
６１１ｂ ガス供給源
６１２ａ 圧力調整弁
６１２ｂ 圧力調整弁
６１３ａ 精製器
６１３ｂ 精製器
６１４ａ マスフローコントローラ
６１４ｂ マスフローコントローラ
６１５ａ ストップバルブ
６１５ｂ ストップバルブ
１４００ 基板
１４０１ ゲート電極層
１４０２ ゲート絶縁層
１４０３ 酸化物半導体層
１４０５ａ ソース電極層
１４０５ｂ ドレイン電極層
１４０６ａ ソース領域
１４０６ｂ ドレイン領域
１４０７ 酸化物絶縁膜
１４０８ 絶縁層
１４０９ 導電層
１４１８ チャネル保護層
１４２０ 接続電極層
１４２５ ソース配線
１４２６ 第１のゲート配線
１４２７ 第２のゲート配線
１４３０ 薄膜トランジスタ
１４３１ 薄膜トランジスタ
１４３２ 薄膜トランジスタ
１６０１ 電気炉
１６０２ チャンバー
１６０３ ヒーター
１６０４ 基板
１６０５ サセプター
１６０６ ガス供給手段
１６０７ 排気手段
１６１１ ガス供給源
１６１２ 圧力調整弁
１６１３ 精製器
１６１４ マスフローコントローラ
１６１５ ストップバルブ
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０４ バンド部
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (4)

  1. トランジスタのチャネル形成領域を有する半導体層と、
    第１の絶縁層を介して前記半導体層と重なる領域を有し、前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    第２の絶縁層の上面と接する領域と、前記第２の絶縁層の第１の開口部を介して前記第１の導電層の上面と接する領域と、を有する第２の導電層と、
    前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第２の開口部を介して前記第２の導電層と接する領域と、を有する第３の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層を介して前記第３の導電層との重なりを有する第４の導電層と、
    前記半導体層の上方に重なり且つ前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第３の開口部を介して前記第４の導電層と接する領域と、を有する第５の導電層と、
    前記第２の導電層の上面と接する領域と、前記第４の導電層の上面と接する領域と、を有する第３の絶縁層と、
    前記第３の絶縁層の上方に位置し、前記トランジスタと電気的に接続された画素電極と、を有し、
    前記第４の導電層は、前記トランジスタのチャネル長方向と交差する方向に延在する領域を有し、
    前記第５の導電層は、前記第１の導電層との重なりを有し、
    前記第１の開口部、前記第２の開口部及び前記第３の開口部は、前記半導体層との重なりを有さない半導体装置。
  2. トランジスタのチャネル形成領域を有する半導体層と、
    第１の絶縁層を介して前記半導体層と重なる領域を有し、前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    第２の絶縁層の上面と接する領域と、前記第２の絶縁層の第１の開口部を介して前記第１の導電層の上面と接する領域と、を有する第２の導電層と、
    前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第２の開口部を介して前記第２の導電層と接する領域と、を有する第３の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層を介して前記第３の導電層との重なりを有する第４の導電層と、
    前記半導体層の上方に重なり且つ前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第３の開口部を介して前記第４の導電層と接する領域と、を有する第５の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層の第４の開口部を介して前記第３の導電層と電気的に接続された第６の導電層と、
    前記第２の導電層の上面と接する領域と、前記第４の導電層の上面と接する領域と、前記第６の導電層の上面と接する領域と、を有する第３の絶縁層と、
    前記第３の絶縁層の上方に位置し、前記トランジスタと電気的に接続された画素電極と、を有し、
    前記第４の導電層は、前記トランジスタのチャネル長方向と交差する方向に延在する領域を有し、
    前記第５の導電層は、前記第１の導電層との重なりを有し、
    前記第１の開口部、前記第２の開口部及び前記第３の開口部は、前記半導体層との重なりを有さない半導体装置。
  3. トランジスタのチャネル形成領域を有する半導体層と、
    第１の絶縁層を介して前記半導体層と重なる領域を有し、前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    第２の絶縁層の上面と接する領域と、前記第２の絶縁層の第１の開口部を介して前記第１の導電層の上面と接する領域と、を有する第２の導電層と、
    前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第２の開口部を介して前記第２の導電層と接する領域と、を有する第３の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層を介して前記第３の導電層との重なりを有する第４の導電層と、
    前記第２の絶縁層の下面と接し且つ前記半導体層の上方に重なりを有する領域と、前記第２の絶縁層の第３の開口部を介して前記第４の導電層と接する領域と、を有する第５の導電層と、
    前記第２の絶縁層の下面と接し且つ前記半導体層の上方に重なりを有する領域を有する第７の導電層と、
    前記第２の導電層の上面と接する領域と、前記第４の導電層の上面と接する領域と、を有する第３の絶縁層と、
    前記第３の絶縁層の上方に位置し、前記トランジスタと電気的に接続された画素電極と、を有し、
    前記第４の導電層は、前記トランジスタのチャネル長方向と交差する方向に延在する領域を有し、
    前記第５の導電層は、前記第１の導電層との重なりを有し、
    前記第１の開口部、前記第２の開口部及び前記第３の開口部は、前記半導体層との重なりを有さない半導体装置。
  4. トランジスタのチャネル形成領域を有する半導体層と、
    第１の絶縁層を介して前記半導体層と重なる領域を有し、前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    第２の絶縁層の上面と接する領域と、前記第２の絶縁層の第１の開口部を介して前記第１の導電層の上面と接する領域と、を有する第２の導電層と、
    前記第２の絶縁層の下面と接する領域と、前記第２の絶縁層の第２の開口部を介して前記第２の導電層と接する領域と、を有する第３の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層を介して前記第３の導電層との重なりを有する第４の導電層と、
    前記第２の絶縁層の下面と接し且つ前記半導体層のソース領域及びドレイン領域の一方の上方に重なりを有する領域と、前記第２の絶縁層の第３の開口部を介して前記第４の導電層と接する領域と、を有する第５の導電層と、
    前記第２の絶縁層の上面と接する領域を有し、前記第２の絶縁層の第４の開口部を介して前記第３の導電層と電気的に接続された第６の導電層と、
    前記第２の絶縁層の下面と接し且つ前記半導体層のソース領域及びドレイン領域の他方の上方に重なりを有する領域を有する第７の導電層と、
    前記第２の導電層の上面と接する領域と、前記第４の導電層の上面と接する領域と、前記第６の導電層の上面と接する領域と、を有する第３の絶縁層と、
    前記第３の絶縁層の上方に位置し、前記トランジスタと電気的に接続された画素電極と、を有し、
    前記第４の導電層は、前記トランジスタのチャネル長方向と交差する方向に延在する領域を有し、
    前記第５の導電層は、前記第１の導電層との重なりを有し、
    前記第１の開口部、前記第２の開口部及び前記第３の開口部は、前記半導体層との重なりを有さない半導体装置。
JP2022005617A 2009-07-10 2022-01-18 半導体装置 Active JP7274618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023075378A JP2023101513A (ja) 2009-07-10 2023-05-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009164197 2009-07-10
JP2009164197 2009-07-10
JP2020115322A JP7012787B2 (ja) 2009-07-10 2020-07-03 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020115322A Division JP7012787B2 (ja) 2009-07-10 2020-07-03 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023075378A Division JP2023101513A (ja) 2009-07-10 2023-05-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2022068148A true JP2022068148A (ja) 2022-05-09
JP7274618B2 JP7274618B2 (ja) 2023-05-16

Family

ID=43426797

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2010154476A Withdrawn JP2011035387A (ja) 2009-07-10 2010-07-07 半導体装置およびその作製方法
JP2015022063A Active JP5913658B2 (ja) 2009-07-10 2015-02-06 半導体装置の作製方法
JP2016063111A Active JP6126264B2 (ja) 2009-07-10 2016-03-28 半導体装置の作製方法
JP2017075641A Expired - Fee Related JP6417440B2 (ja) 2009-07-10 2017-04-06 半導体装置の作製方法
JP2018189667A Active JP6695398B2 (ja) 2009-07-10 2018-10-05 半導体装置
JP2019181793A Active JP6731103B2 (ja) 2009-07-10 2019-10-02 半導体装置
JP2020115322A Active JP7012787B2 (ja) 2009-07-10 2020-07-03 表示装置
JP2022005617A Active JP7274618B2 (ja) 2009-07-10 2022-01-18 半導体装置
JP2023075378A Pending JP2023101513A (ja) 2009-07-10 2023-05-01 半導体装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2010154476A Withdrawn JP2011035387A (ja) 2009-07-10 2010-07-07 半導体装置およびその作製方法
JP2015022063A Active JP5913658B2 (ja) 2009-07-10 2015-02-06 半導体装置の作製方法
JP2016063111A Active JP6126264B2 (ja) 2009-07-10 2016-03-28 半導体装置の作製方法
JP2017075641A Expired - Fee Related JP6417440B2 (ja) 2009-07-10 2017-04-06 半導体装置の作製方法
JP2018189667A Active JP6695398B2 (ja) 2009-07-10 2018-10-05 半導体装置
JP2019181793A Active JP6731103B2 (ja) 2009-07-10 2019-10-02 半導体装置
JP2020115322A Active JP7012787B2 (ja) 2009-07-10 2020-07-03 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023075378A Pending JP2023101513A (ja) 2009-07-10 2023-05-01 半導体装置

Country Status (5)

Country Link
US (6) US8294147B2 (ja)
JP (9) JP2011035387A (ja)
KR (3) KR101791370B1 (ja)
TW (2) TWI580054B (ja)
WO (1) WO2011004723A1 (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN105070761B (zh) 2009-07-31 2019-08-20 株式会社半导体能源研究所 显示装置
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559409B (zh) 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
CN103197785B (zh) * 2012-01-06 2016-07-06 宸鸿科技(厦门)有限公司 触控面板及其制作方法
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
TW201340181A (zh) * 2012-03-30 2013-10-01 Chunghwa Picture Tubes Ltd 觸控面板及其觸碰感應層的製造方法
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN103700354B (zh) * 2013-12-18 2017-02-08 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
US9257290B2 (en) * 2013-12-25 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon thin film transistor and manufacturing method thereof
KR102257978B1 (ko) 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102587185B1 (ko) * 2017-01-16 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN111615744A (zh) 2018-01-19 2020-09-01 株式会社半导体能源研究所 半导体装置的制造方法
CN108982600B (zh) * 2018-05-30 2021-07-09 杨丽娜 基于氧化镓/镓酸锌异质结纳米阵列的柔性气敏传感器及其制备方法
US20230024248A1 (en) * 2021-07-26 2023-01-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128486A (ja) * 1983-12-16 1985-07-09 株式会社日本自動車部品総合研究所 表示装置
JP2003045966A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
JP2004271824A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 表示装置およびその製造方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0426825Y2 (ja) 1986-01-16 1992-06-26
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2628928B2 (ja) * 1990-05-22 1997-07-09 株式会社フロンテック 薄膜トランジスタアレイおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4115654B2 (ja) * 1999-04-30 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
TW472384B (en) * 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001168344A (ja) * 1999-12-13 2001-06-22 Sony Corp 薄膜トランジスタ及びその製造方法と加熱装置並びに表示装置
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP2001264810A (ja) * 2000-03-21 2001-09-26 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
US7804552B2 (en) 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003330388A (ja) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
WO2004057411A2 (en) * 2002-12-21 2004-07-08 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311965A (ja) 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100624428B1 (ko) * 2003-12-30 2006-09-19 삼성전자주식회사 다결정 실리콘 반도체소자 및 그 제조방법
US7414264B2 (en) 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006189667A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 転写装置及びこれを備えた画像形成装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7608308B2 (en) 2006-04-17 2009-10-27 Imra America, Inc. P-type semiconductor zinc oxide films process for preparation thereof, and pulsed laser deposition method using transparent substrates
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5102535B2 (ja) * 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP5068149B2 (ja) * 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5190275B2 (ja) * 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2010032838A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20220110330A (ko) * 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101761108B1 (ko) * 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102618171B1 (ko) * 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
TWI438539B (zh) * 2010-12-16 2014-05-21 Innolux Corp 陣列基板的形成方法
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128486A (ja) * 1983-12-16 1985-07-09 株式会社日本自動車部品総合研究所 表示装置
JP2003045966A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
JP2004271824A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
JP6695398B2 (ja) 2020-05-20
US20120319106A1 (en) 2012-12-20
JP2017130689A (ja) 2017-07-27
JP2011035387A (ja) 2011-02-17
TWI580054B (zh) 2017-04-21
JP2020178130A (ja) 2020-10-29
JP7012787B2 (ja) 2022-01-28
US20150228667A1 (en) 2015-08-13
KR101460868B1 (ko) 2014-11-11
JP6126264B2 (ja) 2017-05-10
TW201130137A (en) 2011-09-01
WO2011004723A1 (en) 2011-01-13
JP2015133497A (ja) 2015-07-23
US8294147B2 (en) 2012-10-23
JP2023101513A (ja) 2023-07-21
TW201717410A (zh) 2017-05-16
US20160307925A1 (en) 2016-10-20
KR20120049873A (ko) 2012-05-17
KR20140059306A (ko) 2014-05-15
JP6731103B2 (ja) 2020-07-29
TWI608625B (zh) 2017-12-11
KR101791370B1 (ko) 2017-10-27
JP2016157957A (ja) 2016-09-01
US8513053B2 (en) 2013-08-20
US9269794B2 (en) 2016-02-23
JP2020017750A (ja) 2020-01-30
KR20160087916A (ko) 2016-07-22
JP7274618B2 (ja) 2023-05-16
KR101642620B1 (ko) 2016-07-25
US8395153B2 (en) 2013-03-12
US20140048798A1 (en) 2014-02-20
JP5913658B2 (ja) 2016-04-27
US20130149813A1 (en) 2013-06-13
JP2019016810A (ja) 2019-01-31
US9379141B2 (en) 2016-06-28
US20110006301A1 (en) 2011-01-13
JP6417440B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
JP7012787B2 (ja) 表示装置
JP6847296B2 (ja) 半導体装置
JP7030223B2 (ja) 表示装置
JP6905020B2 (ja) 半導体装置の作製方法
JP6345840B2 (ja) 半導体装置の作製方法
JP6397083B2 (ja) 液晶表示装置の作製方法
JP2022063270A (ja) 半導体装置
JP2020115565A (ja) 半導体装置の作製方法
JP2020170849A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150