JPS60128486A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60128486A JPS60128486A JP58236096A JP23609683A JPS60128486A JP S60128486 A JPS60128486 A JP S60128486A JP 58236096 A JP58236096 A JP 58236096A JP 23609683 A JP23609683 A JP 23609683A JP S60128486 A JPS60128486 A JP S60128486A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- bus
- electrode
- layer
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は表示装置、特に薄膜トランジスタアレイによる
アクティブマトリックス方式表示装置に係る。
アクティブマトリックス方式表示装置に係る。
従来技術
液晶表示装置などにおいて精細な画像を表示するために
、スイッチ素子をマトリックス状に配列したアレイを用
いて、液晶等を直接にスイッチ駆動する方法が最近注目
されるようになっている。
、スイッチ素子をマトリックス状に配列したアレイを用
いて、液晶等を直接にスイッチ駆動する方法が最近注目
されるようになっている。
そのスイッチ素子として薄膜卜２ンジスタ（ＴＰＴ）を
用いるとき、特に透過方式の場合、表示特性を向上させ
る為に画素電極はもとよりゲートバス。
用いるとき、特に透過方式の場合、表示特性を向上させ
る為に画素電極はもとよりゲートバス。
データバスも導電性透明電極とすることは公知である。
一方、半導体部の光導電特性によるＴＰＴのオフ（ＯＦ
Ｆ ）抵抗の低下を防ぐためには、ゲート部を不透明
電極とし、ライトシールドとすることが有効であること
も公知である。
Ｆ ）抵抗の低下を防ぐためには、ゲート部を不透明
電極とし、ライトシールドとすることが有効であること
も公知である。
そこで、これら両方の要求を同時に満足させるためには
、ゲートラインを２種類の材料で構成し、半導体と重な
るゲート電極部には不透明材料を用い、ゲートパス部は
透明材料とし、そしてその上に絶縁層を介して半導体層
および透明導電層（画素電極、ソース、ドレイン、ドレ
インバス）を形成すればよい。しかし、この場合、ゲー
トラインの形成において工程数が１工程増加する。また
、ゲートラインを構成する２種類の材料を連続してパタ
ーニングする際、両材料のエツチング特性を考慮する必
要がある（例えば、金属によるゲート電極をパターニン
グした後、酸化錫等の透明導電層をパターニングするた
めにエツチング液として酸を用いると、ゲート電極もエ
ツチングされてしまう）などの問題がある。
、ゲートラインを２種類の材料で構成し、半導体と重な
るゲート電極部には不透明材料を用い、ゲートパス部は
透明材料とし、そしてその上に絶縁層を介して半導体層
および透明導電層（画素電極、ソース、ドレイン、ドレ
インバス）を形成すればよい。しかし、この場合、ゲー
トラインの形成において工程数が１工程増加する。また
、ゲートラインを構成する２種類の材料を連続してパタ
ーニングする際、両材料のエツチング特性を考慮する必
要がある（例えば、金属によるゲート電極をパターニン
グした後、酸化錫等の透明導電層をパターニングするた
めにエツチング液として酸を用いると、ゲート電極もエ
ツチングされてしまう）などの問題がある。
発明の目的
本発明は、上記の如き事情に鑑み、工程を複雑にするこ
となく、透過特性の向上とライトシールド効果の２つの
要求を満足する、ＴＰＴをスイッチ素子とするアクティ
ブマトリックス方式表示装置の新しい構成を提供するこ
とを目的とする。
となく、透過特性の向上とライトシールド効果の２つの
要求を満足する、ＴＰＴをスイッチ素子とするアクティ
ブマトリックス方式表示装置の新しい構成を提供するこ
とを目的とする。
発明の構成
上記目的を達成する本発明による薄膜トランジスタをス
イッチ素子とするアクティブマトリックス方式表示装置
は、画素電極、ゲートバスおよびドレインバスな透明導
電層で構成し、トランジスタのチャンネル部を該透明導
電層に接続した半導体層で構成し、該透明導電層と該半
導体層からなる積層体を透明絶縁層で挾持し、該透明絶
縁層の外１にコンタクトホールな介して該ゲートバスと
接続した不透明ゲート電極を形成し、かつ、該ゲートバ
スと該ドレインバスの間の電気的絶ｋを達成するために
、該ゲートバスと該ドレインバスのいずれか一方をそれ
らの交差部において該透明絶縁層の外側に形成した不透
明ブリッジ電極を介して接続したことを特徴とする。
イッチ素子とするアクティブマトリックス方式表示装置
は、画素電極、ゲートバスおよびドレインバスな透明導
電層で構成し、トランジスタのチャンネル部を該透明導
電層に接続した半導体層で構成し、該透明導電層と該半
導体層からなる積層体を透明絶縁層で挾持し、該透明絶
縁層の外１にコンタクトホールな介して該ゲートバスと
接続した不透明ゲート電極を形成し、かつ、該ゲートバ
スと該ドレインバスの間の電気的絶ｋを達成するために
、該ゲートバスと該ドレインバスのいずれか一方をそれ
らの交差部において該透明絶縁層の外側に形成した不透
明ブリッジ電極を介して接続したことを特徴とする。
この構成によシ、透明導電膜の加工が１度で済み、工程
が簡単化され、また、２ｓ類のゲートラインのエツチン
グも透明絶縁層が介在、しているのでエツチングが容易
になる０ 発明の実施例 第１図〜第４図は、本発明による表示装置の１画素周辺
の工程順の平面図および断面図である。
が簡単化され、また、２ｓ類のゲートラインのエツチン
グも透明絶縁層が介在、しているのでエツチングが容易
になる０ 発明の実施例 第１図〜第４図は、本発明による表示装置の１画素周辺
の工程順の平面図および断面図である。
第１ｂ 、２ｂ 、３ｂ図および第１ｃ、２ｃ、３ａ図
は、それぞれ、第１ａ、２ａ、３ａ図の線分Ｂ−Ｂおよ
びＣ−Ｃに沿う断面図である０第１ａ、ｌｂ、ｌｃ図を
参照すると、コーニング７０５９ （コーニング社の引
上げ法による板ガラスの商品名）等のガラス基板１上に
ニクロム等の導電性不透明材料を厚さ１００〜２００
ｎｍ程度に蒸着し、周知のフォトリングラフィ技術等に
より、パターニングし、ゲート電極２およびブリッジ電
極３を形成する。第２ａ、２ｂ、２ａ図を参照すると、
その上に窒化珪素（Ｓｉ２Ｈ４） 、酸化珪素（Ｓｉ０
２）等の透明な電気絶縁性薄膜４をＣＶＤ法等によシ全
面に厚さ１００〜１５０ｎｍ程度被着する。次いで、ア
モルファス（あるいはポリ）シリコン半導体をＣＶＤ法
等によシ全面に厚さ３００ｎｍ程度に被着し、パターニ
ングすることによシスイツチング・トランジスタのチャ
ンネル領域となる半導体層８を形成する。この透明絶縁
膜４にはゲート電極用６およびブリッジ電極用７のコン
タクトホールな形成する。
は、それぞれ、第１ａ、２ａ、３ａ図の線分Ｂ−Ｂおよ
びＣ−Ｃに沿う断面図である０第１ａ、ｌｂ、ｌｃ図を
参照すると、コーニング７０５９ （コーニング社の引
上げ法による板ガラスの商品名）等のガラス基板１上に
ニクロム等の導電性不透明材料を厚さ１００〜２００
ｎｍ程度に蒸着し、周知のフォトリングラフィ技術等に
より、パターニングし、ゲート電極２およびブリッジ電
極３を形成する。第２ａ、２ｂ、２ａ図を参照すると、
その上に窒化珪素（Ｓｉ２Ｈ４） 、酸化珪素（Ｓｉ０
２）等の透明な電気絶縁性薄膜４をＣＶＤ法等によシ全
面に厚さ１００〜１５０ｎｍ程度被着する。次いで、ア
モルファス（あるいはポリ）シリコン半導体をＣＶＤ法
等によシ全面に厚さ３００ｎｍ程度に被着し、パターニ
ングすることによシスイツチング・トランジスタのチャ
ンネル領域となる半導体層８を形成する。この透明絶縁
膜４にはゲート電極用６およびブリッジ電極用７のコン
タクトホールな形成する。
第３ａ、３ｂ、３ａ図を参照すると、ＩＴＯ（Ｉｎｄｉ
ｕｍ Ｔｉｎ ０ｘｉｄｅ）、ｒＲ化錫等の透明導電材
料を厚さ２００ｎｍ程度にスノ（ツタリング被着し、バ
ターニングシ、ゲートバス９．ドレインノ（ス１０、画
素電極１１を形成する（ソース、ドレイン電極部を含む
）。このエツチングでは、透明導電材料の下側に透明絶
縁層４が存在するので、透明導電材料と不透明導電性拐
料層（ゲ−）１極２およびブリッジ電極３）とのエツチ
ング特性を考慮する必要がなく、パターニングが容易で
ある。
ｕｍ Ｔｉｎ ０ｘｉｄｅ）、ｒＲ化錫等の透明導電材
料を厚さ２００ｎｍ程度にスノ（ツタリング被着し、バ
ターニングシ、ゲートバス９．ドレインノ（ス１０、画
素電極１１を形成する（ソース、ドレイン電極部を含む
）。このエツチングでは、透明導電材料の下側に透明絶
縁層４が存在するので、透明導電材料と不透明導電性拐
料層（ゲ−）１極２およびブリッジ電極３）とのエツチ
ング特性を考慮する必要がなく、パターニングが容易で
ある。
ゲートバス９はコンタクトホール６を介してゲート電極
２と接続される。また、ゲートノ（ス９はドレインバス
１０と透明導電性材料の層では交差することなく、シか
もゲートバス自体の導通を保つために、ゲートバス９の
透明導電性材料層はドレインバス１０と交差する位虹で
切断され、コンタクトホール７を介し、そしてブリッジ
電極３を介。
２と接続される。また、ゲートノ（ス９はドレインバス
１０と透明導電性材料の層では交差することなく、シか
もゲートバス自体の導通を保つために、ゲートバス９の
透明導電性材料層はドレインバス１０と交差する位虹で
切断され、コンタクトホール７を介し、そしてブリッジ
電極３を介。
して導通するようになっている。
こうして作成されるＴＰＴの構成はガラス基板１上にマ
トリックス状に配列されている。第４ａ図および第４ｂ
図は上記めＴＦＴを液晶）（ネルに組込んだ場合の第１
ａ図の線分Ｂ−ＢおよびＣ−Ｃに沿った断面図である。
トリックス状に配列されている。第４ａ図および第４ｂ
図は上記めＴＦＴを液晶）（ネルに組込んだ場合の第１
ａ図の線分Ｂ−ＢおよびＣ−Ｃに沿った断面図である。
上記ＴＰＴの透明導電性層料層９，１０，１１のパター
ニングの後、再び５ｉ０２笠の透明電気絶縁性薄膜１２
を全面に厚さ１００〜３００ｎｍ 程度に被着する。次
いで、ゲート部をニクロムあるいはアルミニウム等の不
透明膜で覆い、オプティカルシールド１３とする。
ニングの後、再び５ｉ０２笠の透明電気絶縁性薄膜１２
を全面に厚さ１００〜３００ｎｍ 程度に被着する。次
いで、ゲート部をニクロムあるいはアルミニウム等の不
透明膜で覆い、オプティカルシールド１３とする。
このオプティカルシールド１３は導電性材料である必要
はなく、塗料、カーボンブラック等を塗布してもよい。
はなく、塗料、カーボンブラック等を塗布してもよい。
このように半導体層８はゲート電極２およびオプティカ
ルシールド１３によって上下両方からオプティカルシー
ルドされているので、透過光９及射元とも遮断される。
ルシールド１３によって上下両方からオプティカルシー
ルドされているので、透過光９及射元とも遮断される。
オプティカルシールド１３および透明絶縁膜１２の上は
液晶を配向させるためのポリマ配向膜１４で全面に覆わ
れている。液晶層１５をはさんで対向側は、ガラス基板
１６の内面に全面の透明導電膜よりなる対向電極１７と
、更に内面に全面のポリマ配向膜１８が形成されている
０こうして、両方の基板の間に液晶が封入されている。
液晶を配向させるためのポリマ配向膜１４で全面に覆わ
れている。液晶層１５をはさんで対向側は、ガラス基板
１６の内面に全面の透明導電膜よりなる対向電極１７と
、更に内面に全面のポリマ配向膜１８が形成されている
０こうして、両方の基板の間に液晶が封入されている。
液晶表示装置の基本的動作は、周知のように、ゲートお
よびドレインのバイアス変化に伴うＴＰＴの０Ｎ−ＯＦ
Ｆに対応して、画素電極１１と対向電極（共通電極）１
７の間の電圧が変化し、液晶の配向が変化するものであ
る。ここで、ゲート部のアモルファスシリコン等の半導
体層はその電気伝導度が元の照射によっである程度変化
する性質があるので、元の存在でＴＰＴのＯＦＦ抵抗が
減少するという問題があり、その対策としてゲート部の
半導体層をオプティカルシールドすることを検討してき
たわけである。
よびドレインのバイアス変化に伴うＴＰＴの０Ｎ−ＯＦ
Ｆに対応して、画素電極１１と対向電極（共通電極）１
７の間の電圧が変化し、液晶の配向が変化するものであ
る。ここで、ゲート部のアモルファスシリコン等の半導
体層はその電気伝導度が元の照射によっである程度変化
する性質があるので、元の存在でＴＰＴのＯＦＦ抵抗が
減少するという問題があり、その対策としてゲート部の
半導体層をオプティカルシールドすることを検討してき
たわけである。
そして、従来、ゲート部の半導体層をオプティカルシー
ルドし、かつゲートバスおよびドレインバスを透明材料
で構成するためには、例えば、（１）不透明ゲート電極
、（２）透明ゲ−）Ａス、（３）透明絶縁膜、（４）半
導体層、（５）透明な画素電極お↓びドレインバスの層
の５層構成が少なくとも必要であったものが、本発明に
よシ、（１）不透明なゲート電極およびブリッジ電極の
層、（２）透明絶縁膜、（３）半導体層、（４）透明な
画素電極之ゲートバスおよびドレインバスの層の４層に
よる構成が可能になる。すなわち、工程数が１工程以上
少なくできる。
ルドし、かつゲートバスおよびドレインバスを透明材料
で構成するためには、例えば、（１）不透明ゲート電極
、（２）透明ゲ−）Ａス、（３）透明絶縁膜、（４）半
導体層、（５）透明な画素電極お↓びドレインバスの層
の５層構成が少なくとも必要であったものが、本発明に
よシ、（１）不透明なゲート電極およびブリッジ電極の
層、（２）透明絶縁膜、（３）半導体層、（４）透明な
画素電極之ゲートバスおよびドレインバスの層の４層に
よる構成が可能になる。すなわち、工程数が１工程以上
少なくできる。
＠５図は本発明の別の実施例を示す。この実施例は前記
実施例のゲート電極とブリッジ電極とを一体に構成しく
図の２１）、ゲートバス２２との導通なコンタクトホー
ル７および２３を介して取るものである。その他は前記
実施例と同様であり、図中の参照数字も同じ部分は同じ
数字で示した。
実施例のゲート電極とブリッジ電極とを一体に構成しく
図の２１）、ゲートバス２２との導通なコンタクトホー
ル７および２３を介して取るものである。その他は前記
実施例と同様であり、図中の参照数字も同じ部分は同じ
数字で示した。
この実施例は、ゲート電極とブリッジ電極が分離されて
いる必要がないことを示すものである。
いる必要がないことを示すものである。
＠５図はもう１つの実施例を示し、第６図は第５図の線
分ＶＩＢ −ＶＩＢに沿った断面図である。この実施例
は最初の実施例の上部オプティカルシールド１３を形成
するニクロム層をゲート電極およびブリッジ電極として
利用するものである。最初の実施例と同様の部分は同じ
参照数字で示すと、ガラス基板１の上にゲート部のみに
下方オプティカルシールド３１を例えばニクロム等不透
明材料で形成する。次いで、５ｉｎ２等の透明絶縁膜４
を全面に被着し、その上に透明導電性層をパターニング
して画素電極１１．ゲートバス３２およびドレインバス
３３を形成し、更にその上にアモルファスシリコン等の
半導体層８を形成する。第２の透明絶縁膜（Ｓｉ２０等
）１２を全面に被着し１、コンタクトホール３４，３５
を開口した後、ニクロム等の不透明導電性膜をパターニ
ングしてゲート電極３６およびブリッジ電極３７を形成
する。その上にポリマ配向膜１４を全面に形成し、以下
最初の実施例と同様にする。こうすることによって、最
初の実施例と等価な構成が得られる。すなわち、ゲート
電極およびブリッジ電極は透明導電性膜の下方でも上方
でもよく、さらにそれらは上下両方に分離して臨−成さ
れてもよいのである（但し、上下両方に分離すると、ラ
イトシールド層はゲート電極とブリッジ電極を形成する
ために両方とも必ず導電性である必要があり、かつそれ
らとコンタクトをとるために上下両方の透明絶縁膜にコ
ンタクトホールな形成する必要が生じる）。
分ＶＩＢ −ＶＩＢに沿った断面図である。この実施例
は最初の実施例の上部オプティカルシールド１３を形成
するニクロム層をゲート電極およびブリッジ電極として
利用するものである。最初の実施例と同様の部分は同じ
参照数字で示すと、ガラス基板１の上にゲート部のみに
下方オプティカルシールド３１を例えばニクロム等不透
明材料で形成する。次いで、５ｉｎ２等の透明絶縁膜４
を全面に被着し、その上に透明導電性層をパターニング
して画素電極１１．ゲートバス３２およびドレインバス
３３を形成し、更にその上にアモルファスシリコン等の
半導体層８を形成する。第２の透明絶縁膜（Ｓｉ２０等
）１２を全面に被着し１、コンタクトホール３４，３５
を開口した後、ニクロム等の不透明導電性膜をパターニ
ングしてゲート電極３６およびブリッジ電極３７を形成
する。その上にポリマ配向膜１４を全面に形成し、以下
最初の実施例と同様にする。こうすることによって、最
初の実施例と等価な構成が得られる。すなわち、ゲート
電極およびブリッジ電極は透明導電性膜の下方でも上方
でもよく、さらにそれらは上下両方に分離して臨−成さ
れてもよいのである（但し、上下両方に分離すると、ラ
イトシールド層はゲート電極とブリッジ電極を形成する
ために両方とも必ず導電性である必要があり、かつそれ
らとコンタクトをとるために上下両方の透明絶縁膜にコ
ンタクトホールな形成する必要が生じる）。
さらに、この実施例ではゲートバス３２ではなくドレイ
ンバス３３をブリッジ電極３７を介して導通させている
。ゲートバスとドレインバスの某差部でそれらのうちい
ずれをブリッジ電極を介して導通させるかは、どの実施
例においても任意であり、更に同一装置のマトリックス
の位置によって変えてもよい。
ンバス３３をブリッジ電極３７を介して導通させている
。ゲートバスとドレインバスの某差部でそれらのうちい
ずれをブリッジ電極を介して導通させるかは、どの実施
例においても任意であり、更に同一装置のマトリックス
の位置によって変えてもよい。
また、オプティカルシールドは上下両方に形成すること
が一般的に好ましく、特に透過型ではそうであるが、反
射型では上方だけにオプティカルシールドを形成しても
よい。
が一般的に好ましく、特に透過型ではそうであるが、反
射型では上方だけにオプティカルシールドを形成しても
よい。
以上の実施例では、本発明によるマ） ＩＪソックスス
イッチ素子（ＴＰＴ）を液晶表示パネル（ＬＣＤパネル
）に紹み込んだ例を示したが、エレクトロルミネッセン
トパネル（ＥＬパネル）等への応用も可能であり、本発
明は元の照射があるマトリックス状駆動回路一般に適用
できるものである。
イッチ素子（ＴＰＴ）を液晶表示パネル（ＬＣＤパネル
）に紹み込んだ例を示したが、エレクトロルミネッセン
トパネル（ＥＬパネル）等への応用も可能であり、本発
明は元の照射があるマトリックス状駆動回路一般に適用
できるものである。
発明の効果
以上の説明から明らかなように、本発明により、ＴＰＴ
をスイッチ索子とするアクティブマトリックス表示装置
において、オプティカルシールドによ、ｊ） Ｔ Ｆ’
ＴのＯＦＦ抵抗の低下を防止しかつゲートバスおよび
ドレインバスを透明材料にして表示特性を旨め、しかも
その製造工程を簡単にすることが可能になる。
をスイッチ索子とするアクティブマトリックス表示装置
において、オプティカルシールドによ、ｊ） Ｔ Ｆ’
ＴのＯＦＦ抵抗の低下を防止しかつゲートバスおよび
ドレインバスを透明材料にして表示特性を旨め、しかも
その製造工程を簡単にすることが可能になる。
第１ａ、２ａ、３ａ図は本発明の実施例の表示装置の工
８順の平面図、第１ｂ 、 ２ｂ 、 ３ｂ 。 ４ａ図はその線分Ｂ−ＢＫ治った断面図、第１ｃ。 ２ｃ 、３ｃ 、４ｂ図はその想分Ｃ−ＣＫ沿った断面
図、第５図は第２の実施例の平面図、第６ａ図は第３の
実施例の平面図、第６ｂ図はその線分■Ｂ−■Ｂに７１
）りた断面図でおる。 ｌ、１６・・・・・・ガラス基板、２・・・・・・ゲー
ト電極（不透明）、３・・・・・・ブリッジ電極（不透
明）、４．１２・・・・・・透明絶縁膜、Ｊ３ 、７・
・・・・・コンタクトホール、８・・・・・・坐導体層
、９・・・・・・ゲートバス、１０・・・・・・ドレイ
ンバス、１１・・・・・・画素電極、１３・・・・・・
ライトシールド（不透明）、１４，１８・・・・・・ポ
リマ配向膜（透明）、１５・・・・・・成品、１７・・
・・・・対向電極（透明）０ 第１Ｑ図 第１ｂ図 第１Ｃ図 第２ｑ図 第２ｂ図 第２０図 第３Ｑ図 第３ｂ図 ！ｇ３ｃ図 第４ｑ図 第４ｂ図 １ＬＪ６Ｚ （ｌ
８順の平面図、第１ｂ 、 ２ｂ 、 ３ｂ 。 ４ａ図はその線分Ｂ−ＢＫ治った断面図、第１ｃ。 ２ｃ 、３ｃ 、４ｂ図はその想分Ｃ−ＣＫ沿った断面
図、第５図は第２の実施例の平面図、第６ａ図は第３の
実施例の平面図、第６ｂ図はその線分■Ｂ−■Ｂに７１
）りた断面図でおる。 ｌ、１６・・・・・・ガラス基板、２・・・・・・ゲー
ト電極（不透明）、３・・・・・・ブリッジ電極（不透
明）、４．１２・・・・・・透明絶縁膜、Ｊ３ 、７・
・・・・・コンタクトホール、８・・・・・・坐導体層
、９・・・・・・ゲートバス、１０・・・・・・ドレイ
ンバス、１１・・・・・・画素電極、１３・・・・・・
ライトシールド（不透明）、１４，１８・・・・・・ポ
リマ配向膜（透明）、１５・・・・・・成品、１７・・
・・・・対向電極（透明）０ 第１Ｑ図 第１ｂ図 第１Ｃ図 第２ｑ図 第２ｂ図 第２０図 第３Ｑ図 第３ｂ図 ！ｇ３ｃ図 第４ｑ図 第４ｂ図 １ＬＪ６Ｚ （ｌ
Claims (1)
- 薄膜トランジスタをスイッチ素子とするアクティブマト
リックス方式表示装置において、画素電極、ゲートバス
およびドレインバスな透明導電層で構成し、トランジス
タのチャンネル部を該透明導電層に接続した半導体層で
構成し、該透明導電層と該半導体層からなる積層体を透
明絶縁層で挾持し、該透明絶縁層の外側にコンタクトホ
ールを介して該ゲートバスと接続した不透明ゲート電極
を形成し、かつ、該ゲートバスと該ドレインバスの間の
電気的絶縁を達成するために、該ゲートバスと該ドレイ
ンバスのいずれか一方をそれらの交差部において該透明
絶縁層の外側に形成した不透明ブリッジ電極を介して導
通させたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236096A JPS60128486A (ja) | 1983-12-16 | 1983-12-16 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236096A JPS60128486A (ja) | 1983-12-16 | 1983-12-16 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128486A true JPS60128486A (ja) | 1985-07-09 |
Family
ID=16995665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236096A Pending JPS60128486A (ja) | 1983-12-16 | 1983-12-16 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128486A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09265113A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
| WO2001018774A1 (en) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Electric circuit board, tft array substrate using the same, and liquid crystal display |
| EP1447786A1 (en) * | 2001-11-21 | 2004-08-18 | Seiko Epson Corporation | Active matrix substrate, electro-optical apparatus, and electronic device |
| US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2022068148A (ja) * | 2009-07-10 | 2022-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1983
- 1983-12-16 JP JP58236096A patent/JPS60128486A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09265113A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | アクティブマトリクス型液晶表示装置およびその製造方 法 |
| US5867233A (en) * | 1996-03-28 | 1999-02-02 | Nec Corporation | Active matrix liquid crystal display substrate with island structure covering break in signal bus line and method of producing same |
| WO2001018774A1 (en) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Electric circuit board, tft array substrate using the same, and liquid crystal display |
| US6885110B1 (en) | 1999-09-08 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same |
| EP1447786A1 (en) * | 2001-11-21 | 2004-08-18 | Seiko Epson Corporation | Active matrix substrate, electro-optical apparatus, and electronic device |
| EP1447786A4 (en) * | 2001-11-21 | 2008-04-02 | Seiko Epson Corp | ACTIVE MATRIX SUBSTRATE, ELECTROOPTICAL DEVICE AND ELECTRONIC EQUIPMENT |
| US7483001B2 (en) | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US7982692B2 (en) | 2001-11-21 | 2011-07-19 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US8294637B2 (en) | 2001-11-21 | 2012-10-23 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US8525760B2 (en) | 2001-11-21 | 2013-09-03 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US7582903B2 (en) | 2002-11-14 | 2009-09-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2022068148A (ja) * | 2009-07-10 | 2022-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| KR100746140B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100691319B1 (ko) | 유기 박막 트랜지스터 및 그의 제조 방법 | |
| KR19980027502A (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| JP2002229060A (ja) | 反射型表示装置及びその製造方法 | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| US7838879B2 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| JPS60128486A (ja) | 表示装置 | |
| KR20060028536A (ko) | 색필터 표시판 및 그를 포함하는 액정 표시 장치 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| KR100488936B1 (ko) | 액정표시소자 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 |