JP4115654B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4115654B2 JP4115654B2 JP2000130958A JP2000130958A JP4115654B2 JP 4115654 B2 JP4115654 B2 JP 4115654B2 JP 2000130958 A JP2000130958 A JP 2000130958A JP 2000130958 A JP2000130958 A JP 2000130958A JP 4115654 B2 JP4115654 B2 JP 4115654B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- gate electrode
- semiconductor device
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で形成された回路又は素子を有する半導体装置およびその作製方法に関する。特に本発明は、画素部とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器も半導体装置に含む。
【０００２】
【従来の技術】
絶縁表面を有する基板上にＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、ＥＬ表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜（典型的にはポリシリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの集積回路が一枚の基板上に形成される。また、密着型イメージセンサでは、サンプルホールド回路、シフトレジスタ回路、マルチプレクサ回路などの画素部を制御するための駆動回路がＴＦＴを用いて形成されている。
【０００４】
これらの駆動回路（周辺駆動回路ともいう）はそれぞれにおいて動作条件が必ずしも同一でないので、当然ＴＦＴに要求される特性も少なからず異なっている。画素部においては、スイッチ素子として機能する画素ＴＦＴと補助の保持容量を設けた構成であり、液晶に電圧を印加して駆動させるものである。ここで、液晶は交流で駆動させる必要があり、フレーム反転駆動と呼ばれる方式が多く採用されている。従って、要求されるＴＦＴの特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流値）を十分低くさせておく必要があった。また、バッファ回路は高い駆動電圧が印加されるため、高電圧がかかっても壊れない程度にまで耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流値）を十分確保する必要があった。
【０００５】
しかし、ポリシリコンＴＦＴのオフ電流値は高くなりやすいといった問題点がある。また、ＩＣなどで使われるＭＯＳトランジスタと同様にポリシリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によって発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物が添加されるソース領域またはドレイン領域との間に低濃度の不純物領域を設けたものであり、この低濃度不純物領域はＬＤＤ領域と呼ばれている。
【０００７】
また、ホットキャリア注入によるオン電流値の劣化を防ぐための構造として、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。この構造は、ＬＤＤ領域がゲート絶縁膜を介してゲート配線と重なるように配置されているため、ドレイン近傍のホットキャリア注入を防ぎ、信頼性を向上させるのに有効である。例えば、「Mutsuko Hatano,Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウォールによるＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００８】
また、アクティブマトリクス型液晶表示装置の画素部には、数十から数百万個の各画素にＴＦＴが配置され、そのＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００９】
ところが、このコンデンサはオフ電流値等に起因するリーク電流により次第にその蓄積容量が減少するため、透過光量が変化して画像表示のコントラストを低下させる原因となっていた。そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（保持容量）を並列に設け、液晶を誘電体とするコンデンサが損失する容量を補っていた。
【００１０】
【発明が解決しようとする課題】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいては、ゲート配線に大きな逆バイアス（ｎチャネル型ＴＦＴであればマイナス）電圧が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス電圧が印加されて動作されることはない。また、前者の動作速度は後者ほど高いものでなくても良い。
【００１１】
また、ＧＯＬＤ構造は確かにオン電流値の劣化を防ぐ効果は高いが、反面、通常のＬＤＤ構造に比べてオフ電流値が大きくなってしまう問題があった。従って、特に画素ＴＦＴにとっては好ましい構造とは言えなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ホットキャリア注入には弱いことが知られていた。
【００１２】
このように、アクティブマトリクス型液晶表示装置のような複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。
【００１３】
本発明はこのような課題を解決するための技術であり、半導体装置の回路又は素子に配置されるＴＦＴの構造を、その機能に応じて適切なものとすることにより、半導体装置の動作性能および信頼性を向上させることを課題とする。また、そのような半導体装置を実現するための作製方法を提供する。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本願発明では、例えば液晶表示装置の如き半導体装置に形成される回路又は素子が求める機能を鑑みて、最適な構造のＴＦＴを割り当てることを主旨としている。即ち、同一基板上に異なる構造のＴＦＴが存在することになる。
【００１５】
具体的には、オフ電流値を十分に低くさせることを最重要課題とする素子（スイッチング用素子など）は、動作速度よりもオフ電流値を低減させることに重点を置いたＴＦＴ構造が望ましい。また、高速駆動を最重要課題とする素子（駆動回路用素子など）は、オフ電流値を低減させることよりも、動作速度を高めること及びそれと同時に顕著な問題となるホットキャリア注入による劣化を抑制することに重点を置いたＴＦＴ構造が望ましい。
【００１６】
本願発明は、同一基板上で上記のようなＴＦＴの使い分けを行うことによって、半導体装置の動作性能の向上と信頼性の向上とを可能とする。
【００１７】
また、前記ホットキャリア注入による劣化を抑制するための手段として、さらにｎチャネル型ＴＦＴのＬＤＤ領域の構成にも工夫を加えている。即ち、ＬＤＤ領域内において、チャネル形成領域とドレイン領域との間に、ドレイン領域に近づくにつれて徐々にｎ型不純物元素の濃度が高くなるような濃度勾配をもたせる点に特徴がある。この構成はより高い電界緩和効果を狙ったものである。
【００１８】
また、上述のように濃度勾配を持たせた場合、ｎチャネル型ＴＦＴのチャネル形成領域とＬＤＤ領域との境界近傍に含まれるｎ型不純物元素の濃度は、該ＬＤＤ領域とドレイン領域との境界近傍に含まれる濃度より低くなる。同様により高い電界緩和効果が得られる。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例でもって詳細な説明を行うこととする。
【００２０】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００２１】
図１（Ａ）において、基板１００には、ガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【００２２】
そして、基板１００のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明細書中では酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の総称を指す）からなる下地膜１０１をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成する。
【００２３】
なお、本明細書中において窒化酸化シリコン膜とはＳｉＯxＮyで表される絶縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。本実施例では、下地膜１０１として、窒素を２０〜５０atomic％（典型的には２０〜３０atomic％）で含む１００ｎｍ厚の窒化酸化シリコン膜と、窒素を１〜２０atomic％（典型的には５〜１０atomic％）で含む２００ｎｍ厚の窒化酸化シリコン膜との積層膜を用いる。なお、厚さはこの値に限定する必要はない。また、窒化酸化シリコン膜に含まれる窒素と酸素の含有比（atomic％比）は３：１〜１：３（典型的には１：１）とすればよい。また、窒化酸化シリコン膜は、ＳｉＨ4とＮ2ＯとＮＨ3を原料ガスとして作製すればよい。
【００２４】
なお、この下地膜１０１は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。
【００２５】
次に下地膜１０１の上に３０〜１２０ｎｍ（好ましくは５０〜７０ｎｍ）の厚さの、非晶質構造を含む半導体膜（本実施例では非晶質シリコン膜（図示せず））を公知の成膜法で形成する。なお、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。また、上記膜厚で形成しておけば、最終的にＴＦＴが完成した時点の活性層の膜厚は１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）となる。
【００２６】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って、結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０２を形成する。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル）を用いる結晶化手段である。
【００２７】
具体的には、非晶質シリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いても良い。なお、結晶質シリコン膜には、いわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。（図１（Ａ））
【００２８】
非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００２９】
ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００３０】
次に、結晶質シリコン膜１０２に対してレーザー光源から発する光（レーザー光）を照射（以下、レーザーアニールという）して結晶性の改善された結晶質シリコン膜１０３を形成する。レーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。（図１（Ｂ））
【００３１】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。勿論、電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできるし、組み合わせて併用することもできる。
【００３２】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とする。
【００３３】
上記条件で行われたレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。
【００３４】
次に、結晶質シリコン膜１０３上に後の不純物添加時のために保護膜１０４を形成する。保護膜１０４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いた。この保護膜１０４は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００３５】
そして、その上にレジストマスク１０５を形成し、保護膜１０４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００３６】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１０６を形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、意図的にｎ型を付与する不純物元素が添加された領域を除く）をｐ型不純物領域（ｂ）と定義する。（図１（Ｃ））
【００３７】
なお、ここではｎチャネル型ＴＦＴとなる領域のみにｐ型不純物元素を添加しているが、ｐチャネル型ＴＦＴとなる領域を含めた全面に添加しても良い。また、全面にｐ型不純物元素を添加した後若しくは前に、ｐチャネル型ＴＦＴのみに１５族に属する元素を添加しても良い。
【００３８】
次に、レジストマスク１０５、保護膜１０４を除去し、再びレーザー光の照射工程を行う。ここでもレーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。但し、添加された不純物元素の活性化が目的であるので、結晶質シリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０４をつけたままレーザーアニール工程を行うことも可能である。（図１（Ｄ））
【００３９】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＫｒＦガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を１００〜３００mJ/cm2（代表的には１５０〜２５０mJ/cm2）とする。
【００４０】
上記条件で行われた光アニール工程は、添加されたｎ型またはｐ型を付与する不純物元素を活性化すると共に、不純物元素の添加時に非晶質化した半導体膜を再結晶化する効果を有する。なお、上記条件は半導体膜を溶融させることなく原子配列の整合性をとり、且つ、不純物元素を活性化することが好ましい。
【００４１】
なお、このレーザー光による不純物元素の活性化はファーネスアニールによっても良いし、両者を併用しても構わない。ファーネスアニールによる活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度で行えば良い。
【００４２】
次に、結晶質シリコン膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）１０７〜１１０を形成する。（図１（Ｅ））
【００４３】
次に、図２（Ａ）に示すように、活性層１０７〜１１０を覆ってゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を１１５ｎｍの厚さに形成する。
【００４４】
次に、ゲート電極となる導電膜１１２を形成する。なお、この導電膜１１２は単層で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。
【００４５】
導電膜１１２としては如何なる導電膜を用いても良いが、テーパー形状を形成しやすい膜であることが望ましい。代表的には、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）、導電性を有するシリコン（Ｓｉ）から選ばれた元素を含む金属膜、または前記元素を主成分とする金属化合物膜（代表的には窒化タンタル膜、窒化タングステン膜）、または前記元素を含む合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜）、若しくはそれらの薄膜を積層した積層膜を用いることができる。本実施例では、５０ｎｍ厚の窒化タンタル膜と３５０ｎｍ厚のタンタル膜とを積層して用いる。
【００４６】
また、この導電膜１１２の膜厚は５０〜５００ｎｍ（好ましくは２００〜４００ｎｍ、さらに好ましくは３００〜３５０ｎｍ）とすれば良い。この膜厚はゲート電極のテーパー部分の長さに影響するので重要である。
【００４７】
次に、ゲート電極を形成するためのレジストマスク１１３a〜１１３eを形成する。こうして図２（Ａ）の状態となる。
【００４８】
次に、導電膜１１２を一括でエッチングして４００ｎｍ厚のゲート電極１１４〜１１８を形成する。このとき、ゲート電極１１４〜１１８の端部にテーパー部が形成されるような条件でエッチングを行う。（図２（Ｂ））
【００４９】
テーパー部の角度（θ）は図６に示される部分の角度をいう。本願発明ではこの角度θが３〜４０°（好ましくは５〜３５°より好ましくは７〜２０°）となるようにエッチング条件を設定する。この角度θは、後にＬＤＤ領域内の濃度勾配に大きく影響する。この点については後述する。
【００５０】
なお、テーパー角度θは、テーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎθ＝ＨＧ／ＷＧで表される。
【００５１】
次に、ゲート電極１１４〜１１８の形成に用いたレジストマスク１１３a〜１１３eを残したまま、新たにレジストマスク１１９a、１１９b、１１９ｃを形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１２０〜１２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図２（Ｃ））
【００５２】
この低濃度不純物領域１２０〜１２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００５３】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、保護膜１０７を介して結晶質シリコン膜にリンを添加する。
【００５４】
本願発明の場合、ｎ型不純物領域（ｂ）１２０〜１２２はゲート絶縁膜１１１を介してゲート電極１１５、１１６の一部に重なるように形成される。即ち、イオンドープ工程の加速電圧を高める（典型的には８０〜１６０ＫｅＶ）ことによって、ゲート電極のテーパー部を通して不純物元素を添加する。
【００５５】
こうすることでｎ型不純物領域（ｂ）１２０〜１２２のうち、ゲート電極１１５、１１６に重なった部分に含まれるリンの濃度勾配は、ゲート電極１１５、１１６のテーパー部の膜厚変化を反映する。即ち、ｎ型不純物領域（ｂ）１２０〜１２２へ添加されるリンの濃度は、テーパー部に重なる領域において、ｐ型不純物領域（ｂ）１２３、１２４から遠ざかるにつれて徐々に増加する。
【００５６】
これはテーパー部の膜厚の差によってリンの深さ方向の添加濃度が変化するためである。即ち、リンの深さ方向の濃度分布において任意の濃度で添加された深さ（例えば深さ方向に平均化した濃度）に注目したとき、その深さは半導体膜中の断面方向においてゲート電極のテーパー部の傾斜に沿った形で変化する。
【００５７】
ここでテーパー形状を有した電極を用いてリンを添加した場合を想定して行ったシミュレーション結果について図１６を用いて説明する。なお、ここではＩＳＥ（Integrated system engineering AG）半導体デバイスシミュレータ総合パッケージを用いた。
【００５８】
図１６はゲート電極端部におけるリンの濃度分布を示している。ここではゲート電極の膜厚を３００ｎｍ、テーパー角θを１０．５°として計算した。また、加速電圧は１１０ＫｅＶとし、プラズマドーピング法（イオンドーピング法）により１×１０15ions/cm2のドーズ量でリンを添加した場合について計算した。なお、ゲート絶縁膜の膜厚は１１５ｎｍ、半導体膜の膜厚は５０ｎｍ、下地膜（酸化シリコン膜）の膜厚は３００ｎｍとした。
【００５９】
図１６を見ると明らかなように、半導体膜（Si Layerと表記）のうち、ゲート電極のデーパー部直下にあたる領域では、リンの濃度がチャネル長方向（断面方向）に沿って変化していることが判る。即ち、チャネル形成領域から遠ざかるにつれて（ドレイン領域に近づくにつれて）、リンの濃度が高くなっていく勾配の様子が示されている。
【００６０】
ここでは加速電圧を１１０ＫｅＶとしているが、加速電圧をさらに高くすればリンの濃度はさらにゲート電極の内側で高くなると予想できる。また、イオンインプランテーション法を用いてもやはり同様の結果が得られるであろうことが予想できる。
【００６１】
なお、図２（Ａ）ではｎ型不純物領域（ｂ）１２０〜１２２の端部を斜めに図示しているが、これはリンの添加された領域を示しているわけではなく、上述のような断面方向のリンの濃度変化が、ゲート電極１１５、１１６のテーパー部の形状に沿って変化していることを示している。
【００６２】
この点について、図６を用いて説明する。図６に示すのは、図２（Ｃ）のｎ型不純物領域（ｂ）１２０の拡大図である。図６に示すように、ｎ型不純物領域（ｂ）１２０はテーパー部６０１の下にも形成される。このとき、テーパー部６０１におけるリンの濃度分布は６０２の曲線で示されるように、ｐ型不純物領域１２３から遠ざかるにつれて増加する。
【００６３】
この増加の割合は、イオンドーピング条件、テーパー部６０１の膜厚変化によって異なってくる。また、テーパー部６０１の膜厚変化は、テーパー角θとゲート電極１１５の膜厚によって決まる。
【００６４】
このように、ゲート電極の端部をテーパー形状にし、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体膜中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。本願発明はこのような不純物領域をＬＤＤ領域として積極的に活用する。
【００６５】
元来、ＬＤＤ領域はチャネル形成領域とドレイン領域との間の急激な濃度変化を緩和するために設けられており、そういう意味では、上記の構成は最も好ましいＬＤＤ領域の形態であると言える。
【００６６】
以上のようにして、内部に濃度勾配を有するｎ型不純物領域１２０〜１２２を形成したら、次に、レジストマスク１１９a、１１９b、１１９ｃ、１１３a〜１１３eを除去し、ゲート電極１１４〜１１８をマスクとして自己整合的にゲート絶縁膜１１１をエッチングして除去する。こうしてゲート電極１１４〜１１８の下に残存したゲート絶縁膜１２５〜１２９が形成される。（図２（Ｄ））
【００６７】
このように活性層を露呈させることによって、次に不純物元素の添加工程を行う際に加速電圧を低くすることができる。そのため、また必要なドーズ量が少なくて済むのでスループットが向上する。勿論、ゲート絶縁膜をエッチングしないで残し、スルードーピングによって不純物領域を形成しても良い。
【００６８】
次に、ゲート電極を覆う形でレジストマスク１３０a〜１３０dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３１〜１３９を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）とする。（図３（Ａ））
【００６９】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３１〜１３９が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１３１〜１３９はｎ型不純物領域（ａ）と言い換えても構わない。
【００７０】
次に、レジストマスク１３０a〜１３０dを除去し、新たにレジストマスク１４０を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１４１、１４２を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図３（Ｂ））
【００７１】
なお、不純物領域１４１、１４２の一部（前述のｎ型不純物領域（ａ）１３１、１３２）には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。従って、本明細書中では不純物領域１４１、１４２をｐ型不純物領域（ａ）と言い換えても構わない。
【００７２】
次に、レジストマスク１４０を除去し、ゲート電極１１４〜１１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４３〜１４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図３（Ｃ））
【００７３】
なお、この工程ではゲート配線で隠された部分を除いて全てのｎ型不純物領域（ｂ）にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されるが特に問題とはならない。また、ｎ型不純物領域（ｃ）１４３〜１４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７４】
但し、厳密にはｎ型不純物領域（ｂ）１２１、１２２のうちゲート電極に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート電極に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００７５】
次に、２００ｎｍ厚の窒化酸化シリコン膜でなる保護膜１４７を設け、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例ではファーネスアニール法で活性化工程を行う。加熱処理は、窒素雰囲気中において３００〜６５０℃で３〜１２時間、典型的には４００〜５５０℃で４〜６時間、ここでは５５０℃、４時間の熱処理を行う。（図３（Ｄ））
【００７６】
この時、本実施例において非晶質シリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図３（Ａ）の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１４８〜１５２は前記触媒元素の濃度が１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となる。
【００７７】
また逆に、触媒元素のゲッタリングサイトとなった領域（図３（Ａ）の工程で不純物領域１３１〜１３９が形成された領域）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００７８】
次に、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜６時間（本実施例では３５０℃２時間）の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７９】
次に、５００ｎｍ〜１．５μm厚の第１層間絶縁膜１５４を形成する。本実施例では第１層間絶縁膜１５４として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。勿論、窒化シリコン膜と酸化シリコン膜との積層膜など珪素を含む絶縁膜を組み合わせて積層構造としても良い。
【００８０】
また、耐熱性が許せば第１層間絶縁膜１５４として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８１】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５５〜１５８と、ドレイン配線１５９〜１６２を形成する。なお、図示されていないがＣＭＯＳ回路を形成するためにドレイン配線１５９と１６０は電気的に接続されている。また、図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、シリコンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。（図４（Ｂ））
【００８２】
次に、パッシベーション膜１６３として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行うと良い。この前処理により励起された水素が第１層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１６３の膜質を改善するとともに、第１層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８３】
また、パッシベーション膜１６３を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１６３に開口部を形成しておいても良い。
【００８４】
その後、有機樹脂からなる第２層間絶縁膜１６４を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００８５】
また、第２層間絶縁膜１６４の一部の層として、顔料等で着色した樹脂膜を設け、カラーフィルターとして用いることも可能である。
【００８６】
次に、第２層間絶縁膜１６４上に３０ｎｍ厚の酸化シリコン膜（図示せず）を形成し、その後、画素部となる領域において、酸化シリコン膜上に遮蔽膜１６５を形成する。さらに、遮蔽膜１６５を形成する際に用いたレジストマスクを用いて、下地となっている酸化シリコン膜（図示せず）を除去する。
【００８７】
遮蔽膜１６５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００８８】
なお、第２層間絶縁膜１６４上に設けた酸化シリコン膜は、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成された第２層間絶縁膜１６４の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【００８９】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成しても良い。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第２層間絶縁膜１６４にコンタクトホールを形成しておく必要がある。
【００９０】
次に、遮蔽膜１６５の表面に公知の陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６６を形成する。本実施例では遮蔽膜１６５としてアルミニウムを主成分とする膜を用いるため、酸化物１６６として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９１】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００９２】
次に、第２層間絶縁膜１６４、パッシベーション膜１６３にドレイン配線１６２に達するコンタクトホールを形成し、画素電極１６７を形成する。なお、画素電極１６８は隣接する別の画素の画素電極である。画素電極１６７、１６８は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００９３】
また、この時、画素電極１６７と遮蔽膜１６５とが酸化物１６６を介して重なり、保持容量（キャパシタンス・ストレージ）１６９を形成する。なお、この場合、遮蔽膜１６５をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【００９４】
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成する。なお、図４（Ｂ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成される。
【００９５】
なお、本実施例の工程順序は適宜変更しても構わない。どのような順序としても、最終的に形成されるＴＦＴの構造が図４（Ｂ）のような構造であればアクティブマトリクス基板の基本的な機能は変化せず、本発明の効果を損なうものではない。
【００９６】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、実際にはソース領域またはドレイン領域の一部に１×１０20〜１×１０21atoms/cm3の濃度でリンを含む領域が存在する。また、その領域には図３（Ｄ）の工程でゲッタリングされた触媒元素が５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００９７】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域の片側（ドレイン領域側）に、ゲート絶縁膜を介してゲート電極と重なったＬＤＤ領域２０７が形成される。この時、ＬＤＤ領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート電極と全部重なるように形成される。
【００９８】
また、前述のように、ＬＤＤ領域２０７はゲート電極のテーパー部の形状を反映して内部に不純物元素（この場合はリン）の濃度勾配を有していると考えられる。即ち、ＬＤＤ領域２０７に隣接するドレイン領域２０６に近づくにつれて（チャネル形成領域２０４から遠ざかるにつれて）リンの濃度が高くなる。
【００９９】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域の両側にＬＤＤ領域２１１、２１２が形成される。なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート電極１１６と重なるように配置されたために、ゲート絶縁膜を介してゲート電極と重なった領域と、ゲート電極と重ならない領域が存在する。
【０１００】
ここで図７に示す断面図は図４（Ｂ）に示したｎチャネル型ＴＦＴ３０３を図３（Ｃ）の工程まで作製した状態を示す拡大図である。ここに示すように、ＬＤＤ領域２１１はさらにゲート電極１１６に重なったＬＤＤ領域２１１a、ゲート電極１１６に重ならないＬＤＤ領域２１１bに区別できる。また、前述のＬＤＤ領域２１１aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、ＬＤＤ領域２１１bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０１】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、ゲート電極に重ならないＬＤＤ領域２１７〜２２０、領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、ＬＤＤ領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１０２】
本実施例では、画素部および駆動回路が求める性能に応じて回路又は素子を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは求める性能に応じてＬＤＤ領域の配置を異ならせ、ゲート電極に重なったＬＤＤ領域またはゲート電極に重ならないＬＤＤ領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現しうる。
【０１０３】
さらに、ゲート電極にゲート絶縁膜を介して重なったＬＤＤ領域を形成する際、ＬＤＤ領域内に不純物元素（本実施例ではリン）の濃度勾配を形成することで、ＬＤＤ領域の電界緩和効果がより高まることが期待できる。
【０１０４】
アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ回路、分周波回路（信号分割回路）、レベルシフタ回路、バッファ回路などの駆動回路に適している。即ち、チャネル形成領域の片側（ドレイン領域側）のみにＬＤＤ領域２０７を配置することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。但し、必要に応じてチャネル形成領域の両側にゲート電極に重ならないＬＤＤ領域を配置することもできる。
【０１０５】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプル及びホールド回路）に適している。即ち、ゲート電極に重なったＬＤＤ領域２１１a、２１２aを配置することでホットキャリア対策とし、さらにゲート電極に重ならないＬＤＤ領域２１１b、２１２bを配置することで低オフ電流動作を実現した。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬＤＤ領域２１１b、２１２bを設けない構造とすることもありうる。
【０１０６】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素部、サンプリング回路に適している。即ち、オフ電流値を増加させる要因となりうるゲート電極に重なったＬＤＤ領域を配置せず、ゲート電極に重ならないＬＤＤ領域のみを配置することで低オフ電流動作を実現している。また、駆動回路に用いるＴＦＴのＬＤＤ領域よりも低い濃度のＬＤＤ領域を用いることで、多少オン電流値を犠牲にしても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１０７】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７の長さ（幅）は０．１〜３．０μｍ、代表的には０．２〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬＤＤ領域２１１a、２１２aの長さ（幅）は０．１〜３．０μｍ、代表的には０．２〜１．５μｍ、ＬＤＤ領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬＤＤ領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１０８】
また、ｐチャネル型ＴＦＴ３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ３０２〜３０４は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。
【０１０９】
また、本実施例のように保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いることで、必要な容量を形成するための保持容量の占有面積を少なくすることが可能である。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１１０】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特開平１１−１３３４６３号公報や特願平１０−２５４０９７号出願に記載された保持容量の構造を用いることもできる。
【０１１１】
[実施例２]
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図５に示すように、図４（Ｂ）の状態の基板に対し、配向膜４０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板４０２には、透明導電膜からなる対向電極４０３と、配向膜４０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１２】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材、スペーサ、パターニングによって設けられた樹脂膜（図示せず）などを介して貼りあわせる。その後、両基板の間に液晶４０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図５に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１３】
次に、このアクティブマトリクス型液晶表示装置の構成を、図８の斜視図を用いて説明する。尚、図８は、図１〜図４の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、基板１００上に形成された画素部７０１と、走査（ゲート）信号駆動回路７０２と、画像（ソース）信号駆動回路７０３で構成される。画素部の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路７０２と、画像信号駆動回路７０３はそれぞれゲート配線７０４とソース配線１５８で画素部７０１に接続されている。また、ＦＰＣ７０５が接続された外部入出力端子７０６からは、駆動回路の入出力端子まで入出力信号配線７０７が設けられている。
【０１１４】
［実施例３］
図９は、実施例２で示したアクティブマトリクス型液晶表示装置の回路構成の一例を示す。本実施例のアクティブマトリクス基板は、画像信号駆動回路８０１、走査信号駆動回路（Ａ）８０７、走査信号駆動回路（Ｂ）８１１、プリチャージ回路８１２、画素部８０６を有している。なお、本明細書中において、駆動回路とは画像信号処理回路８０１および走査信号駆動回路８０７を含めた総称である。
【０１１５】
画像信号駆動回路８０１は、シフトレジスタ回路８０２、レベルシフタ回路８０３、バッファ回路８０４、サンプリング回路８０５を備えている。また、走査信号駆動回路（Ａ）８０７は、シフトレジスタ回路８０８、レベルシフタ回路８０９、バッファ回路８１０を備えている。走査信号駆動回路（Ｂ）８１１も同様な構成である。
【０１１６】
ここでシフトレジスタ回路８０２、８０８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、回路を形成するＣＭＯＳ回路に使われるｎチャネル型ＴＦＴは図４（Ｂ）の３０２で示される構造が適している。
【０１１７】
また、レベルシフタ回路８０３、８０９、バッファ回路８０４、８１０は、駆動電圧は１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図４（Ｂ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【０１１８】
また、サンプリング回路８０５は駆動電圧が１４〜１６Ｖであるが、ソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図４（Ｂ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回路が適している。なお、図４（Ｂ）ではｎチャネル型ＴＦＴしか図示されていないが、実際にサンプリング回路を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせて形成することになる。
【０１１９】
また、画素部８０６は駆動電圧が１４〜１６Ｖであり、サンプリング回路８０５よりもさらにオフ電流値が低いことを要求するので、図４（Ｂ）のｎチャネル型ＴＦＴ３０４を画素ＴＦＴとして用いることが望ましい。
【０１２０】
なお、本実施例の構成は、実施例１に示した作製工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、実施例１の作製工程に従えば、その他にも分周波回路（信号分割回路）、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはメモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１２１】
このように本願発明は、同一基板上に画素部と該画素部を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路および画素部とを具備した半導体装置を実現しうる。
【０１２２】
［実施例４］
本実施例では、実施例２とは異なる構造の画素部を有するアクティブマトリクス型液晶表示装置について図１０を用いて説明する。なお、基本的な構造は図５と同じであるので異なる部分のみに注目して説明する。
【０１２３】
図１０の構造では画素部を形成する画素ＴＦＴ（ｎチャネル型ＴＦＴ）３０５の構造が実施例２と異なる。具体的には、本実施例の場合、チャネル形成領域５１、５２とｎ型不純物領域（ｃ）でなるＬＤＤ領域５３〜５６との間に、オフセット領域５７〜６０が形成されている点で異なる。
【０１２４】
なお、オフセット領域とは、５７〜６０で示されるようにチャネル形成領域と同一組成の半導体領域（含まれる不純物元素がチャネル形成領域と同一であるという意味）で、ゲート絶縁膜を介してゲート電極と重ならない領域を指す。このオフセット領域５７〜６０は単なる抵抗領域として機能し、オフ電流値を低減する上で非常に効果がある。
【０１２５】
このような構造を実現するには、例えば実施例１の図３（Ｃ）の工程においてｎ型不純物元素を添加する前に、厚さ２０〜２００ｎｍ（好ましくは２５〜１５０ｎｍ）の珪素を含む絶縁膜６１を、ゲート配線等を覆って形成しておけば良い。
【０１２６】
こうすることでゲート電極１１７、１１８の側壁に珪素を含む絶縁膜が形成された状態で不純物元素が添加されるので、その部分がマスクとなってオフセット領域が形成される。従って、こうして形成されるオフセット領域の長さは前記珪素を含む絶縁膜の膜厚にほぼ一致し、２０〜２００ｎｍ（好ましくは２５〜１５０ｎｍ）となる。
【０１２７】
なお、本実施例の構造は実施例１の工程の一部を変更することで実現可能であり、実施例２、３のいずれの構成とも自由に組み合わせることができる。
【０１２８】
［実施例５］
本実施例では、実施例２とは異なる構造のアクティブマトリクス型液晶表示装置を作製した場合について説明する。図１１は本実施例のアクティブマトリクス型液晶表示装置の断面構造である。なお、駆動回路及び画素部を形成するＴＦＴ構造は基本的に実施例１で説明した構造と変わらないため、変更点に注目して説明を行うこととする。また、必要に応じて図１〜図５で用いた符号を参照する。
【０１２９】
図１１に示すアクティブマトリクス型液晶表示装置において特徴的な点は、駆動回路ではゲート電極６５、６６とゲート配線６７とを異なる材料で形成する点である。具体的には、本実施例ではゲート電極６５、６６を窒化タンタル膜とタンタル膜とを積層した積層膜で形成し、ゲート配線６７をアルミニウム膜（アルミニウム合金膜を含む）で形成する。
【０１３０】
ここで図１１のＡ−Ａ’で示される断面図は、図１２（Ａ）の上面図をＡ−Ａ’で切ったときの断面を示している。また、図１２（Ａ）をＢ−Ｂ’で切った断面図が図１２（Ｂ）に相当する。
【０１３１】
本実施例の場合、図１２（Ａ）に示すように、ゲート電極６５、６６はさほど低い抵抗率である必要はないため、なるべくテーパー形状を形成しやすい材料を選択すればよい。本実施例ではそういった理由から窒化タンタル膜とタンタル膜でなる積層膜を用いている。しかし、ゲート配線６７は長い距離にわたって信号を伝達する必要があり、なるべく抵抗率の低い材料が望ましい。そういった理由から本実施例ではアルミニウム膜を用いている。
【０１３２】
なお、図１２（Ａ）、（Ｂ）に示すように、ゲート電極６５、６６の端部はゲート配線６７と直接接続される。このとき、層間絶縁膜を用いずに、直接的に電気的接続を実現しているため、層間絶縁膜を形成したり、コンタクトホールを開けたりといった工程を省略できる。勿論この場合、ゲート電極６５、６６の表面に絶縁膜が形成されていないことが前提となる。
【０１３３】
このような構造は画素部においても同様であり、ゲート電極６８、６９とゲート配線７０とを異なる材料で形成する。具体的には、ゲート電極６８、６９を窒化タンタル膜とタンタル膜とを積層した積層膜で形成し、ゲート配線７０をアルミニウム膜（アルミニウム合金膜を含む）で形成する。
【０１３４】
ここで図１１のＣ−Ｃ’で示される断面図は、図１３（Ａ）の上面図をＣ−Ｃ’で切ったときの断面を示している。また、図１３（Ａ）をＤ−Ｄ’で切った断面図が図１３（Ｂ）に相当する。この場合においても、図１３（Ａ）、（Ｂ）に示すように、ゲート電極６８、６９の端部はゲート配線７０と直接的に接続することができる。
【０１３５】
また、本実施例では画素部において実施例１とは異なる構造の保持容量３０５を形成している。ドレイン領域２１６と電気的に接続された半導体領域７１の上にはゲート絶縁膜と同時に形成された保持容量を形成するための絶縁膜（以下、容量絶縁膜という）７２を介して保持容量を形成するための電極（以下、容量電極という）７３が形成される。さらに、容量電極７３の上には容量電極に電気的に接続された容量配線７４が形成される。なお、７５はソース配線、７６はドレイン配線である。
【０１３６】
また、本実施例では遮蔽膜７７をアクティブマトリクス基板には設けず、対向基板側に設ける構造とする。
【０１３７】
以上のような構造を実現するには、実施例１の作製工程に多少の変更を加えれば良い。まず、図３（Ｃ）の工程まで終了したら、保護膜１５２を形成しないで、そのまま活性化工程を行う。条件は実施例１と同様とする。
【０１３８】
但し、本実施例の構造を実現するには、この熱処理工程において処理雰囲気中の酸素濃度に十分注意を払う必要がある。本実施例ではゲート電極の形成材料であるタンタル膜が露出した状態で熱処理を行うため、ゲート電極表面が酸化してしまうと、表面が絶縁膜で覆われてしまう上、抵抗率が大きく増加してしまう。後述するが、表面が絶縁膜で覆われてしまうと、後にゲート配線との接続が困難になってしまう。従って、本実施例では窒素雰囲気中に含まれる酸素濃度が１ppm以下（好ましくは０．１ppm以下）となるようにし、電熱炉への基板の投入及び基板の搬出は、炉内温度が１５０℃以下となった後で行うことが望ましい。
【０１３９】
このような条件で活性化工程（本実施例ではファーネスアニール工程）を行うと、ゲート電極の表面は窒化されて窒化物が形成されると考えられる。しかし、絶縁膜が形成されるわけではないため、導電性を有する表面が露呈している。
【０１４０】
そして、活性化工程が終了したら、アルミニウム膜でなるゲート配線６７、７０を形成する。なお、このとき、ゲート配線６７、７０以外にも駆動回路に外部からの信号を伝達するための入出力信号配線（図示せず）を形成しても良い。なお、本明細書中において入出力信号配線とは、ＦＰＣ（フレキシブルプリントサーキット）等の外部入出力端子から半導体装置の駆動回路に伝達される制御信号（スタートパルス信号、クロック信号など）や画像情報を含む信号など、半導体回路に各種信号を伝達する入力信号配線又は出力信号配線の総称である。
【０１４１】
本実施例では、入出力信号配線（図８の７０７で示される配線）やゲート配線６７、６８の形成材料としてアルミニウム、銅、若しくは銀でなる導電膜（合金を含む）を用いることによって、０．１〜１０μΩｃｍという抵抗率の低い配線を実現している。特に、アルミニウムは加熱するとヒロックを発生するなどの問題があるが、本実施例ではアルミニウム膜にヒロックが発生するような条件の加熱処理を全て終えた後で配線を形成しているので問題とはならない。
【０１４２】
なお、上述のような低抵抗な配線は入出力信号配線やゲート配線の一部といった特定の部分に用いることが多い。特にアルミニウム膜は線幅２μm以下の微細加工が困難であるため、微細加工を要するゲート電極や高密度に集積化された駆動回路内部の接続配線としては不適当である。駆動回路内部においてＴＦＴ同士を接続する短い配線やゲート電極などは配線抵抗をさほど気にしなくて良いので、タンタル膜等でも十分に機能させることができる。
【０１４３】
なお、本実施例の構成は、実施例２〜４のいずれの構成とも自由に組み合わせることが可能である。
【０１４４】
［実施例６］
実施例５に示した構成において、ゲート配線としていかなる低抵抗材料を用いても良い。具体的には、実施例５に示したアルミニウム膜以外に、銅または銅を主成分とする膜、銀または銀を主成分とする膜、或いはそれらを組み合わせた積層膜を用いることが可能である。
【０１４５】
さらに、上記アルミニウム、銅または銀でなる薄膜に対して、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、モリブデン、ニオブ等の材料で形成された膜を積層しても良い。積層する順序は上でも下でも良く、ゲート配線は上記低抵抗材料を挟む３層構造としても良い。これらの膜は特にゲート配線としてアルミニウム膜を用いる場合に有効であり、ヒロック等の発生を防止することができる。
【０１４６】
また、上記アルミニウム、銅または銀でなる薄膜は非常に酸化されやすく絶縁不良の起こしやすい材料である。そのため、上記チタン等の薄膜をゲート配線の上表面に積層しておくことで、他の配線との電気的接触を確保しやすくすることができる。
【０１４７】
なお、本実施例の構成は実施例２〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１４８】
［実施例７］
実施例１では、結晶構造を含む半導体膜の形成方法として、結晶化を助長する触媒元素を用いる例を示したが、本実施例では、そのような触媒元素を用いずに熱結晶化またはレーザー結晶化によって結晶構造を含む半導体膜を形成する場合を示す。
【０１４９】
熱結晶化による場合、非晶質構造を含む半導体膜を形成した後、６００〜６５０℃の温度で１５〜２４時間の熱処理工程を行えば良い。即ち、６００℃を超える温度で熱処理を行うことにより自然核が発生し、結晶化が進行する。
【０１５０】
また、レーザー結晶化による場合、非晶質構造を含む半導体膜を形成した後、実施例１に示した第１アニール条件でレーザーアニール工程を行えば良い。これにより短時間で結晶構造を含む半導体膜を形成することができる。勿論、レーザーアニールの代わりにランプアニールを行っても良い。
【０１５１】
以上のように、本発明に用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例の構成は実施例１〜６の構成と自由に組み合わせることが可能である。
【０１５２】
［実施例８］
本実施例では、実施例１とは異なる作製工程でアクティブマトリクス基板を作製する場合について説明する。
【０１５３】
実施例１では、特開平７−１３０６５２号公報に記載された技術を用いて結晶化工程を行い、ソース領域及びドレイン領域の活性化と同時に、結晶化に用いた触媒元素をソース領域及びドレイン領域中へゲッタリングする技術を用いる。
【０１５４】
しかし他の方法として、結晶化工程からゲッタリング工程までの工程を特開平１０−２７０３６３号公報（米国出願番号０９／０５０，１８２に対応）を用いることも可能である。同公報に記載の技術の場合、触媒元素を用いて結晶化工程を行った後に、１５族に属する元素（代表的にはリン）を含む領域を選択的に形成してそこに触媒元素をゲッタリングする。
【０１５５】
また、他の方法として、結晶化工程からゲッタリング工程までの工程を特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）を用いることも可能である。
【０１５６】
以上のように、本発明に用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例の構成は実施例１〜７の構成と自由に組み合わせることが可能である。
【０１５７】
［実施例９］
本発明の構成は、従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際にも実施することが可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１５８】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせることが可能である。
【０１５９】
［実施例１０］
本願発明の構成はＥＬ表示装置に適用することも可能である。本実施例ではＥＬ表示装置（特にアクティブマトリクス型ＥＬディスプレイ）の画素部に本願発明を実施した場合について図１４を用いて説明する。
【０１６０】
ここでは画素内に二つのＴＦＴを形成している。９１はスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）、９２はＥＬ素子へ流す電流量を制御するＴＦＴ（以下、電流制御用ＴＦＴという）であり、９１はｎチャネル型ＴＦＴ、９２はｐチャネル型ＴＦＴで形成されている。ここでは、電流制御用ＴＦＴとしてはｐチャネル型ＴＦＴを用いているが、ｎチャネル型ＴＦＴを用いることも可能である。
【０１６１】
スイッチング用ＴＦＴ９１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース配線２１並びにドレイン配線２２を有して形成される。なお、ゲート電極１９a、１９bは電気的に接続されたダブルゲート構造となっている。
【０１６２】
また、スイッチング用ＴＦＴ９１には保持容量（ストレージキャパシタ）９３が接続されている。保持容量９３は、ドレイン領域１４と電気的に接続された容量形成用半導体領域２３とゲート絶縁膜１８（保持容量９３を形成する領域では容量形成用の誘電体として機能する）と容量形成用電極２４とで形成される。なお、接続配線２５は、容量形成用電極２４に固定電位（ここでは接地電位）を与えるための配線であり、ソース配線２１やドレイン配線２２と同時に形成される。
【０１６３】
この時、スイッチング用ＴＦＴ９１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を介してゲート電極１９a、１９bと重ならないように設ける。スイッチング用ＴＦＴ９１は、選択時にビデオ信号（画像情報を含む信号）に対応する電荷を保持容量９３へと蓄積する。そして非選択時は常にその電荷を保持しなければならないので、オフ電流値による電荷漏れは極力防がなければならない。そういった意味で、スイッチング用ＴＦＴ９１はオフ電流値を低減することを最重要課題として設計しなければならない。
【０１６４】
次に、電流制御用ＴＦＴ９２は、ソース領域２６、ドレイン領域２７、及びチャネル形成領域２９を含む活性層、ゲート絶縁膜１８、ゲート電極３０、第１層間絶縁膜２０、ソース配線３１並びにドレイン配線３２を有して形成される。なお、ゲート電極３０はシングルゲート構造となっているが、ダブルゲート構造等であっても良い。
【０１６５】
ゲート電極３０はスイッチング用ＴＦＴ９１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。また、ソース配線３１は接続配線２５と一体化して共通の電源供給線に接続している。
【０１６６】
電流制御用ＴＦＴ９２は、ＥＬ素子９４を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。
【０１６７】
以上のように、画素内には機能に応じて異なる構造のＴＦＴが二つ配置されている。なお、ここで示した例では、スイッチング用ＴＦＴ９１はｎチャネル型ＴＦＴ、電流制御用ＴＦＴ９２はｐチャネル型ＴＦＴでそれぞれ形成されている。ここでは、電流制御用ＴＦＴとしてはｐチャネル型ＴＦＴを用いているが、ｎチャネル型ＴＦＴで形成することも可能である。
【０１６８】
また、３３はパッシベーション膜であり、窒化珪素膜若しくは窒化酸化珪素膜を用いる。３４はカラーフィルター、３５は蛍光体（蛍光色素層ともいう）である。どちらも同色の組み合わせで、赤（Ｒ）、緑（Ｇ）若しくは青（Ｂ）の色素を含む。カラーフィルター３４は色純度を向上させるために設け、蛍光体３５は色変換を行うために設けられる。
【０１６９】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、ＲＧＢに対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式、がある。
【０１７０】
本実施例の構造は青色発光のＥＬ素子と蛍光体とを組み合わせた方式を用いた場合の例である。ここではＥＬ素子９４として青色発光の発光層を用いて紫外光を含む青色領域の波長をもつ光を形成し、その光によって蛍光体３５を励起して赤、緑若しくは青の光を発生させる。そしてカラーフィルター３４で色純度を上げて出力する。
【０１７１】
但し、本実施例は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本実施例に用いることができる。
【０１７２】
また、カラーフィルター３４、蛍光体３５を形成した後で、第２層間絶縁膜３６で平坦化を行う。第２層間絶縁膜３６としては、有機樹脂膜が好ましく、ポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【０１７３】
３７は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜３６及びパッシベーション膜３３にコンタクトホールを開けた後、電流制御用ＴＦＴ９２のドレイン配線３２に接続されるように形成される。
【０１７４】
画素電極３７の上には、順次ＥＬ層（有機材料が好ましい）３８、陰極３９、保護電極４０が形成される。ＥＬ層３８は単層又は積層構造で用いられるが、積層構造で用いられる場合が多い。発光層以外に電子輸送層や正孔輸送層を組み合わせて様々な積層構造が提案されているが、本願発明はいずれの構造であっても良い。
【０１７５】
また、陰極３９としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ電極を用いれば良い。また、保護電極４０は陰極３９を外部の湿気から保護膜するために設けられる電極であり、アルミニウム（Ａｌ）若しくは銀（Ａｇ）を含む材料が用いられる。
【０１７６】
なお、ＥＬ層３８及び陰極３９は大気解放せずに連続形成することが望ましい。即ち、ＥＬ層や陰極がどのような積層構造であっても全て連続形成することが望ましい。これはＥＬ層として有機材料を用いる場合、水分に非常に弱いため、大気解放した時の吸湿を避けるためである。さらに、ＥＬ層３８及び陰極３９だけでなく、その上の保護電極４０まで連続形成するとさらに良い。
【０１７７】
本実施例のＥＬ表示装置は以上のような構造の画素からなる画素部を有し、画素内において機能に応じて構造の異なるＴＦＴが配置されている。これによりオフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとが同じ画素内に形成でき、高い信頼性を有し、良好な画像表示が可能なＥＬ表示装置が形成できる。
【０１７８】
また、本願発明の構成は駆動回路部と画素部とを同一基板上に形成したアクティブマトリクス型ＥＬ表示装置についても同様のことが言える。即ち、駆動回路部と画素部とに関わらず、回路若しくは素子が求める機能に応じて異なる構造のＴＦＴを配置する点が本願発明の主旨に他ならない。
【０１７９】
なお、本実施例の型ＥＬ表示装置に対して、実施例１、３〜８のいずれの構成を組み合わせても良い。
【０１８０】
［実施例１１］
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物（反強誘電性混合液晶）が挙げられる。
【０１８１】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号に開示された材料を用いることができる。
【０１８２】
特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。そのため、画素部用の電源電圧が５〜８Ｖ程度で済む場合があり、駆動回路と画素部を同じ電源電圧で動作させる可能性が示唆されている。即ち、液晶表示装置全体の低消費電力化を図ることができる。
【０１８３】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。本発明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０１８４】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例１の図４（Ｂ）で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。
【０１８５】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０１８６】
また、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１８７】
［実施例１２］
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器（電子デバイス若しくは電子製品）全てに本発明を実施できる。
【０１８８】
その様な電子機器としては、液晶ディスプレイ、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図１５に示す。
【０１８９】
図１５（Ａ）はパーソナルコンピュータであり、本体２００１、受像部２００２、表示部２００３、キーボード２００４等で構成される。本願発明は表示部２００３に用いることができる。
【０１９０】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等で構成される。本願発明を表示部２１０２に用いることができる。
【０１９１】
図１５（Ｃ）はゴーグル型ディスプレイであり、本体２２０１、表示部２２０２、アーム部２２０３等で構成される。本発明は表示部２２０２に用いることができる。
【０１９２】
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等で構成される。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１９３】
図１５（Ｅ）はフロント型プロジェクターであり、本体２４０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２等で構成され、スクリーン２４０３に画像を表示することができる。本発明は光学エンジン２４０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１９４】
図１５（Ｆ）はリア型プロジェクターであり、本体２５０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２、光源２５０２、リフレクター２５０３、２５０４、スクリーン２５０５等で構成される。本発明は光学エンジン２５０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１９５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせからなる構成を用いても実現することができる。
【０１９６】
［実施例１３］
本実施例は、実施例１に示した電極および配線、即ち断面がテーパー形状を有するゲート電極及びゲート電極の形成方法の一例を説明する。
【０１９７】
まず、窒化酸化シリコン膜からなるゲート絶縁膜を形成し、その上にスパッタ法により金属積層膜を形成した。本実施例では純度が６Ｎ以上のタングステンターゲットを用いた。また、スパッタガスとしてはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）等の単体ガスまたはそれらの混合ガスを用いればよい。なお、スパッタパワー、ガスの圧力、基板温度等の成膜条件は適宜実施者が制御すればよい。なお、上記金属積層膜は下層にＷＮｘ（但し、０＜ｘ＜１）で示される窒化タングステン膜を有し、上層にタングステン膜を有している。
【０１９８】
こうして得られた金属積層膜は、不純物元素がほとんど含まれておらず、特に酸素の含有量は３０ｐｐｍ以下とすることができ、電気抵抗率は２０μΩ・ｃｍ以下、代表的には、６μ〜１５μΩ・ｃｍとすることができる。また、膜の応力は、−５×１０9〜５×１０9ｄｙｎ／ｃｍ2とすることができる。
【０１９９】
次いで、所望のゲート配線パターンを得るためのレジストマスクパターン（膜厚：１．５μｍ）を形成する。
【０２００】
次いで、本実施例では、上記金属積層膜のパターニングに高密度プラズマを使用するＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用してエッチングを行ない、断面がテーパー形状を有するゲート電極及びゲート電極を形成した。
【０２０１】
ここで、ＩＣＰドライエッチング装置プラズマ生成機構について図１７を用いて詳細に説明する。
【０２０２】
図１７にエッチングチャンバーの簡略構造図を示す。チャンバー上部の石英板１上にアンテナコイル２を配置し、マッチングボックス３を介してＲＦ電源４に接続されている。また、対向に配置された基板側の下部電極５にもマッチングボックス６を介してＲＦ電源７が接続されている。
【０２０３】
基板上方のアンテナコイル２にＲＦ電流が印加されると、アンテナコイル２にＲＦ電流Ｊがα方向に流れ、Ｚ方向に磁界Ｂが発生する。
【０２０４】
【数１】
【０２０５】
ファラデーの電磁誘導の法則に従い、α方向に誘導電界Ｅが生じる。
【０２０６】
【数２】
【０２０７】
この誘導電界Ｅで電子がα方向に加速されガス分子と衝突し、プラズマが生成される。誘導電界の方向がα方向なので、荷電粒子がエッチングチャンバー壁や、基板に衝突して電荷を消失する確率が低くなる。従って、１Ｐａ程度の低圧力でも高密度のプラズマを発生させることができる。また、下流へは、磁界Ｂがほとんどないので、シート状に広がった高密度プラズマ領域となる。
【０２０８】
アンテナコイル２（ＩＣＰパワーが印加される）と基板側の下部電極５（バイアスパワーが印加される）のそれぞれに印加するＲＦパワーを調節することによってプラズマ密度と自己バイアス電圧を独立に制御することが可能である。また、被エッチング膜に応じて異なる周波数のＲＦパワーを印加できる。
【０２０９】
ＩＣＰエッチング装置で高密度プラズマを得るためには、アンテナコイル２に流れるＲＦ電流Ｊを低損失で流す必要があり、大面積化するためには、アンテナコイル２のインダクタンスを低下させなければならない。そのために図１８に示したようにアンテナを分割したマルチスパイラルコイル８２のＩＣＰエッチング装置が開発された。図１８中の８１は石英板、８３、８６はマッチングボックス、８４、８７はＲＦ電源である。また、チャンバーの底部には、基板８８を保持する下部電極８５が絶縁体８９を介して設けられている。
【０２１０】
本実施例は、様々なＩＣＰエッチング装置の中でも特に、マルチスパイラルコイル方式のＩＣＰエッチング装置を用いることで所望のテーパー角θを有する配線を形成した。
【０２１１】
所望のテーパー角θを得るため、本実施例では、ＩＣＰエッチング装置のバイアスパワー密度を調節する。図１９は、テーパー角θのバイアスパワー依存性を示した図である。図１９に示したように、バイアスパワー密度に応じてテーパー角θを制御することができる。
【０２１２】
また、エッチングガス（ＣＦ4とＣｌ2の混合ガス）のＣＦ4の流量比を調節してもよい。図２０はテーパー角θとＣＦ4の流量比依存性を示した図である。ＣＦ4の流量比を大きくすればタングステンとレジストとの選択比が大きくなり、配線のテーパー角θを大きくすることができる。
【０２１３】
また、テーパー角θはタングステンとレジストの選択比に依存していると考えられる。図２１にタングステンとレジストの選択比とテーパー角θとの依存性を示した。
【０２１４】
このようにＩＣＰエッチング装置を用いて、バイアスパワー密度や反応ガス流量比を適宜決定することで、極めて容易に所望のテーパー角θ＝３〜４０°（好ましくは５〜３５°より好ましくは７〜２０°）を有するゲート電極および配線を形成することができた。
【０２１５】
ここでは、Ｗ膜を一例として示したが、一般に知られている耐熱性導電性材料（Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ等）についてＩＣＰエッチング装置を用いると、容易にパターンの端部をテーパー形状として加工することができる。
【０２１６】
また、上記ドライエッチングに用いるエッチングガスとしてＣＦ4（四フッ化炭素ガス）とＣｌ2ガスとの混合ガスを用いたが、特に限定されず、例えば、Ｃ2Ｆ6、またはＣ4Ｆ8から選ばれたフッ素を含む反応ガスとＣｌ2、ＳｉＣｌ4、またはＢＣｌ3から選ばれた塩素を含むガスとの混合ガスを用いることも可能である。
【０２１７】
以降の工程は、実施例１に従えば、半導体装置が完成する。
【０２１８】
なお、本実施例の構成は、実施例１〜１２のいずれの構成とも自由に組み合わせることが可能である。
【０２１９】
【発明の効果】
本願発明を用いることで同一基板上に、回路又は素子が求める性能に応じて適切な構造のＴＦＴを配置することが可能となり、半導体装置の動作性能や信頼性を大幅に向上させることができる。
【０２２０】
また、上記構成に加えて、本願発明で用いられるｎチャネル型ＴＦＴのＬＤＤ領域には、隣接するドレイン領域に近づくにつれてｎ型不純物元素の濃度が高くなるような濃度勾配を有する領域が存在する。そして、このような濃度勾配を有する領域が電界緩和の効果をさらに高めることが期待できる。
【０２２１】
そして最終的に、以上のような電気光学装置を表示媒体として有する電子機器の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【図１】 画素部と駆動回路の作製工程を示す図。
【図２】 画素部と駆動回路の作製工程を示す図。
【図３】 画素部と駆動回路の作製工程を示す図。
【図４】 画素部と駆動回路の作製工程を示す図。
【図５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図６】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図７】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図８】 アクティブマトリクス型液晶表示装置の斜視図。
【図９】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図１０】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１１】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１２】 ＣＭＯＳ回路の構造を示す図。
【図１３】 画素部の構造を示す図。
【図１４】 ＥＬ表示装置の構成を示す図。
【図１５】 電子機器の一例を示す図。
【図１６】 ＬＤＤ領域を形成した際のシミュレーション結果を示す図。
【図１７】 ＩＣＰエッチング装置のプラズマ生成機構を示す図。
【図１８】 マルチスパイラルコイル方式のＩＣＰエッチング装置を示す図。
【図１９】 テーパー角θのバイアスパワー依存性を示す図。
【図２０】 テーパー角θとＣＦ4の流量比依存性を示す図。
【図２１】 テーパー角θと（Ｗ／レジスト）選択比依存性を示す図。
【符号の説明】
１００ 基板
１０１ 下地膜
１０２ 結晶質半導体膜
１０３ 結晶質半導体膜
１０４ 保護膜
１０５ レジストマスク
１０６ ｐ型不純物領域（ｂ）
１０７〜１１０ 活性層
１１１ ゲート絶縁膜
１１２ 導電膜
１１３a〜１１３e レジストマスク
１１４〜１１８ ゲート電極
１１９a、１１９b、１１９ｃ レジストマスク
１２０〜１２２ ｎ型不純物領域（ｂ）
１２３，１２４ ｐ型不純物領域（ｂ）
１２５〜１２９ ゲート絶縁膜
１３０a〜１３０d レジストマスク
１３１〜１３９ ｎ型不純物領域（ａ）
１４０ レジストマスク
１４１、１４２ ｐ型不純物領域（ａ）
１４３〜１４６ ｎ型不純物領域（ｃ）
１４７ 保護膜
１４８〜１５２ チャネル形成領域
１５４ 第１層間絶縁膜
１５５〜１５８ ソース配線
１５９〜１６２ ドレイン配線
１６３ パッシベーション膜
１６４ 第２層間絶縁膜
１６５ 遮蔽膜
１６６ 酸化物
１６７、１６８ 画素電極
１６９ 保持容量
２０１、２０４、２０８、２１３、２１４ チャネル形成領域
２０２、２０５、２０９、２１５ ソース領域
２０３、２０６、２１０、２１６ ドレイン領域
２０７、２１１a、２１２a ゲート電極に重なったＬＤＤ領域
２１１b、２１２b、２１７〜２２０ ゲート電極に重ならないＬＤＤ領域
２２１ ｎ型不純物領域（ａ）
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で形成された回路又は素子を有する半導体装置およびその作製方法に関する。特に本発明は、画素部とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器も半導体装置に含む。
【０００２】
【従来の技術】
絶縁表面を有する基板上にＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、ＥＬ表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜（典型的にはポリシリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの集積回路が一枚の基板上に形成される。また、密着型イメージセンサでは、サンプルホールド回路、シフトレジスタ回路、マルチプレクサ回路などの画素部を制御するための駆動回路がＴＦＴを用いて形成されている。
【０００４】
これらの駆動回路（周辺駆動回路ともいう）はそれぞれにおいて動作条件が必ずしも同一でないので、当然ＴＦＴに要求される特性も少なからず異なっている。画素部においては、スイッチ素子として機能する画素ＴＦＴと補助の保持容量を設けた構成であり、液晶に電圧を印加して駆動させるものである。ここで、液晶は交流で駆動させる必要があり、フレーム反転駆動と呼ばれる方式が多く採用されている。従って、要求されるＴＦＴの特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流値）を十分低くさせておく必要があった。また、バッファ回路は高い駆動電圧が印加されるため、高電圧がかかっても壊れない程度にまで耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流値）を十分確保する必要があった。
【０００５】
しかし、ポリシリコンＴＦＴのオフ電流値は高くなりやすいといった問題点がある。また、ＩＣなどで使われるＭＯＳトランジスタと同様にポリシリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によって発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物が添加されるソース領域またはドレイン領域との間に低濃度の不純物領域を設けたものであり、この低濃度不純物領域はＬＤＤ領域と呼ばれている。
【０００７】
また、ホットキャリア注入によるオン電流値の劣化を防ぐための構造として、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。この構造は、ＬＤＤ領域がゲート絶縁膜を介してゲート配線と重なるように配置されているため、ドレイン近傍のホットキャリア注入を防ぎ、信頼性を向上させるのに有効である。例えば、「Mutsuko Hatano,Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウォールによるＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００８】
また、アクティブマトリクス型液晶表示装置の画素部には、数十から数百万個の各画素にＴＦＴが配置され、そのＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
【０００９】
ところが、このコンデンサはオフ電流値等に起因するリーク電流により次第にその蓄積容量が減少するため、透過光量が変化して画像表示のコントラストを低下させる原因となっていた。そこで、従来では容量配線を設けて、液晶を誘電体とするコンデンサとは別のコンデンサ（保持容量）を並列に設け、液晶を誘電体とするコンデンサが損失する容量を補っていた。
【００１０】
【発明が解決しようとする課題】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいては、ゲート配線に大きな逆バイアス（ｎチャネル型ＴＦＴであればマイナス）電圧が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス電圧が印加されて動作されることはない。また、前者の動作速度は後者ほど高いものでなくても良い。
【００１１】
また、ＧＯＬＤ構造は確かにオン電流値の劣化を防ぐ効果は高いが、反面、通常のＬＤＤ構造に比べてオフ電流値が大きくなってしまう問題があった。従って、特に画素ＴＦＴにとっては好ましい構造とは言えなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ホットキャリア注入には弱いことが知られていた。
【００１２】
このように、アクティブマトリクス型液晶表示装置のような複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。
【００１３】
本発明はこのような課題を解決するための技術であり、半導体装置の回路又は素子に配置されるＴＦＴの構造を、その機能に応じて適切なものとすることにより、半導体装置の動作性能および信頼性を向上させることを課題とする。また、そのような半導体装置を実現するための作製方法を提供する。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本願発明では、例えば液晶表示装置の如き半導体装置に形成される回路又は素子が求める機能を鑑みて、最適な構造のＴＦＴを割り当てることを主旨としている。即ち、同一基板上に異なる構造のＴＦＴが存在することになる。
【００１５】
具体的には、オフ電流値を十分に低くさせることを最重要課題とする素子（スイッチング用素子など）は、動作速度よりもオフ電流値を低減させることに重点を置いたＴＦＴ構造が望ましい。また、高速駆動を最重要課題とする素子（駆動回路用素子など）は、オフ電流値を低減させることよりも、動作速度を高めること及びそれと同時に顕著な問題となるホットキャリア注入による劣化を抑制することに重点を置いたＴＦＴ構造が望ましい。
【００１６】
本願発明は、同一基板上で上記のようなＴＦＴの使い分けを行うことによって、半導体装置の動作性能の向上と信頼性の向上とを可能とする。
【００１７】
また、前記ホットキャリア注入による劣化を抑制するための手段として、さらにｎチャネル型ＴＦＴのＬＤＤ領域の構成にも工夫を加えている。即ち、ＬＤＤ領域内において、チャネル形成領域とドレイン領域との間に、ドレイン領域に近づくにつれて徐々にｎ型不純物元素の濃度が高くなるような濃度勾配をもたせる点に特徴がある。この構成はより高い電界緩和効果を狙ったものである。
【００１８】
また、上述のように濃度勾配を持たせた場合、ｎチャネル型ＴＦＴのチャネル形成領域とＬＤＤ領域との境界近傍に含まれるｎ型不純物元素の濃度は、該ＬＤＤ領域とドレイン領域との境界近傍に含まれる濃度より低くなる。同様により高い電界緩和効果が得られる。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例でもって詳細な説明を行うこととする。
【００２０】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００２１】
図１（Ａ）において、基板１００には、ガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【００２２】
そして、基板１００のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明細書中では酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の総称を指す）からなる下地膜１０１をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成する。
【００２３】
なお、本明細書中において窒化酸化シリコン膜とはＳｉＯxＮyで表される絶縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。本実施例では、下地膜１０１として、窒素を２０〜５０atomic％（典型的には２０〜３０atomic％）で含む１００ｎｍ厚の窒化酸化シリコン膜と、窒素を１〜２０atomic％（典型的には５〜１０atomic％）で含む２００ｎｍ厚の窒化酸化シリコン膜との積層膜を用いる。なお、厚さはこの値に限定する必要はない。また、窒化酸化シリコン膜に含まれる窒素と酸素の含有比（atomic％比）は３：１〜１：３（典型的には１：１）とすればよい。また、窒化酸化シリコン膜は、ＳｉＨ4とＮ2ＯとＮＨ3を原料ガスとして作製すればよい。
【００２４】
なお、この下地膜１０１は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。
【００２５】
次に下地膜１０１の上に３０〜１２０ｎｍ（好ましくは５０〜７０ｎｍ）の厚さの、非晶質構造を含む半導体膜（本実施例では非晶質シリコン膜（図示せず））を公知の成膜法で形成する。なお、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。また、上記膜厚で形成しておけば、最終的にＴＦＴが完成した時点の活性層の膜厚は１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）となる。
【００２６】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って、結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０２を形成する。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル）を用いる結晶化手段である。
【００２７】
具体的には、非晶質シリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いても良い。なお、結晶質シリコン膜には、いわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。（図１（Ａ））
【００２８】
非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００２９】
ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００３０】
次に、結晶質シリコン膜１０２に対してレーザー光源から発する光（レーザー光）を照射（以下、レーザーアニールという）して結晶性の改善された結晶質シリコン膜１０３を形成する。レーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。（図１（Ｂ））
【００３１】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。勿論、電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできるし、組み合わせて併用することもできる。
【００３２】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とする。
【００３３】
上記条件で行われたレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。
【００３４】
次に、結晶質シリコン膜１０３上に後の不純物添加時のために保護膜１０４を形成する。保護膜１０４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いた。この保護膜１０４は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００３５】
そして、その上にレジストマスク１０５を形成し、保護膜１０４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００３６】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１０６を形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、意図的にｎ型を付与する不純物元素が添加された領域を除く）をｐ型不純物領域（ｂ）と定義する。（図１（Ｃ））
【００３７】
なお、ここではｎチャネル型ＴＦＴとなる領域のみにｐ型不純物元素を添加しているが、ｐチャネル型ＴＦＴとなる領域を含めた全面に添加しても良い。また、全面にｐ型不純物元素を添加した後若しくは前に、ｐチャネル型ＴＦＴのみに１５族に属する元素を添加しても良い。
【００３８】
次に、レジストマスク１０５、保護膜１０４を除去し、再びレーザー光の照射工程を行う。ここでもレーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。但し、添加された不純物元素の活性化が目的であるので、結晶質シリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０４をつけたままレーザーアニール工程を行うことも可能である。（図１（Ｄ））
【００３９】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＫｒＦガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を１００〜３００mJ/cm2（代表的には１５０〜２５０mJ/cm2）とする。
【００４０】
上記条件で行われた光アニール工程は、添加されたｎ型またはｐ型を付与する不純物元素を活性化すると共に、不純物元素の添加時に非晶質化した半導体膜を再結晶化する効果を有する。なお、上記条件は半導体膜を溶融させることなく原子配列の整合性をとり、且つ、不純物元素を活性化することが好ましい。
【００４１】
なお、このレーザー光による不純物元素の活性化はファーネスアニールによっても良いし、両者を併用しても構わない。ファーネスアニールによる活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度で行えば良い。
【００４２】
次に、結晶質シリコン膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）１０７〜１１０を形成する。（図１（Ｅ））
【００４３】
次に、図２（Ａ）に示すように、活性層１０７〜１１０を覆ってゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を１１５ｎｍの厚さに形成する。
【００４４】
次に、ゲート電極となる導電膜１１２を形成する。なお、この導電膜１１２は単層で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。
【００４５】
導電膜１１２としては如何なる導電膜を用いても良いが、テーパー形状を形成しやすい膜であることが望ましい。代表的には、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）、導電性を有するシリコン（Ｓｉ）から選ばれた元素を含む金属膜、または前記元素を主成分とする金属化合物膜（代表的には窒化タンタル膜、窒化タングステン膜）、または前記元素を含む合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜）、若しくはそれらの薄膜を積層した積層膜を用いることができる。本実施例では、５０ｎｍ厚の窒化タンタル膜と３５０ｎｍ厚のタンタル膜とを積層して用いる。
【００４６】
また、この導電膜１１２の膜厚は５０〜５００ｎｍ（好ましくは２００〜４００ｎｍ、さらに好ましくは３００〜３５０ｎｍ）とすれば良い。この膜厚はゲート電極のテーパー部分の長さに影響するので重要である。
【００４７】
次に、ゲート電極を形成するためのレジストマスク１１３a〜１１３eを形成する。こうして図２（Ａ）の状態となる。
【００４８】
次に、導電膜１１２を一括でエッチングして４００ｎｍ厚のゲート電極１１４〜１１８を形成する。このとき、ゲート電極１１４〜１１８の端部にテーパー部が形成されるような条件でエッチングを行う。（図２（Ｂ））
【００４９】
テーパー部の角度（θ）は図６に示される部分の角度をいう。本願発明ではこの角度θが３〜４０°（好ましくは５〜３５°より好ましくは７〜２０°）となるようにエッチング条件を設定する。この角度θは、後にＬＤＤ領域内の濃度勾配に大きく影響する。この点については後述する。
【００５０】
なお、テーパー角度θは、テーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎθ＝ＨＧ／ＷＧで表される。
【００５１】
次に、ゲート電極１１４〜１１８の形成に用いたレジストマスク１１３a〜１１３eを残したまま、新たにレジストマスク１１９a、１１９b、１１９ｃを形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１２０〜１２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図２（Ｃ））
【００５２】
この低濃度不純物領域１２０〜１２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００５３】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、保護膜１０７を介して結晶質シリコン膜にリンを添加する。
【００５４】
本願発明の場合、ｎ型不純物領域（ｂ）１２０〜１２２はゲート絶縁膜１１１を介してゲート電極１１５、１１６の一部に重なるように形成される。即ち、イオンドープ工程の加速電圧を高める（典型的には８０〜１６０ＫｅＶ）ことによって、ゲート電極のテーパー部を通して不純物元素を添加する。
【００５５】
こうすることでｎ型不純物領域（ｂ）１２０〜１２２のうち、ゲート電極１１５、１１６に重なった部分に含まれるリンの濃度勾配は、ゲート電極１１５、１１６のテーパー部の膜厚変化を反映する。即ち、ｎ型不純物領域（ｂ）１２０〜１２２へ添加されるリンの濃度は、テーパー部に重なる領域において、ｐ型不純物領域（ｂ）１２３、１２４から遠ざかるにつれて徐々に増加する。
【００５６】
これはテーパー部の膜厚の差によってリンの深さ方向の添加濃度が変化するためである。即ち、リンの深さ方向の濃度分布において任意の濃度で添加された深さ（例えば深さ方向に平均化した濃度）に注目したとき、その深さは半導体膜中の断面方向においてゲート電極のテーパー部の傾斜に沿った形で変化する。
【００５７】
ここでテーパー形状を有した電極を用いてリンを添加した場合を想定して行ったシミュレーション結果について図１６を用いて説明する。なお、ここではＩＳＥ（Integrated system engineering AG）半導体デバイスシミュレータ総合パッケージを用いた。
【００５８】
図１６はゲート電極端部におけるリンの濃度分布を示している。ここではゲート電極の膜厚を３００ｎｍ、テーパー角θを１０．５°として計算した。また、加速電圧は１１０ＫｅＶとし、プラズマドーピング法（イオンドーピング法）により１×１０15ions/cm2のドーズ量でリンを添加した場合について計算した。なお、ゲート絶縁膜の膜厚は１１５ｎｍ、半導体膜の膜厚は５０ｎｍ、下地膜（酸化シリコン膜）の膜厚は３００ｎｍとした。
【００５９】
図１６を見ると明らかなように、半導体膜（Si Layerと表記）のうち、ゲート電極のデーパー部直下にあたる領域では、リンの濃度がチャネル長方向（断面方向）に沿って変化していることが判る。即ち、チャネル形成領域から遠ざかるにつれて（ドレイン領域に近づくにつれて）、リンの濃度が高くなっていく勾配の様子が示されている。
【００６０】
ここでは加速電圧を１１０ＫｅＶとしているが、加速電圧をさらに高くすればリンの濃度はさらにゲート電極の内側で高くなると予想できる。また、イオンインプランテーション法を用いてもやはり同様の結果が得られるであろうことが予想できる。
【００６１】
なお、図２（Ａ）ではｎ型不純物領域（ｂ）１２０〜１２２の端部を斜めに図示しているが、これはリンの添加された領域を示しているわけではなく、上述のような断面方向のリンの濃度変化が、ゲート電極１１５、１１６のテーパー部の形状に沿って変化していることを示している。
【００６２】
この点について、図６を用いて説明する。図６に示すのは、図２（Ｃ）のｎ型不純物領域（ｂ）１２０の拡大図である。図６に示すように、ｎ型不純物領域（ｂ）１２０はテーパー部６０１の下にも形成される。このとき、テーパー部６０１におけるリンの濃度分布は６０２の曲線で示されるように、ｐ型不純物領域１２３から遠ざかるにつれて増加する。
【００６３】
この増加の割合は、イオンドーピング条件、テーパー部６０１の膜厚変化によって異なってくる。また、テーパー部６０１の膜厚変化は、テーパー角θとゲート電極１１５の膜厚によって決まる。
【００６４】
このように、ゲート電極の端部をテーパー形状にし、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体膜中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。本願発明はこのような不純物領域をＬＤＤ領域として積極的に活用する。
【００６５】
元来、ＬＤＤ領域はチャネル形成領域とドレイン領域との間の急激な濃度変化を緩和するために設けられており、そういう意味では、上記の構成は最も好ましいＬＤＤ領域の形態であると言える。
【００６６】
以上のようにして、内部に濃度勾配を有するｎ型不純物領域１２０〜１２２を形成したら、次に、レジストマスク１１９a、１１９b、１１９ｃ、１１３a〜１１３eを除去し、ゲート電極１１４〜１１８をマスクとして自己整合的にゲート絶縁膜１１１をエッチングして除去する。こうしてゲート電極１１４〜１１８の下に残存したゲート絶縁膜１２５〜１２９が形成される。（図２（Ｄ））
【００６７】
このように活性層を露呈させることによって、次に不純物元素の添加工程を行う際に加速電圧を低くすることができる。そのため、また必要なドーズ量が少なくて済むのでスループットが向上する。勿論、ゲート絶縁膜をエッチングしないで残し、スルードーピングによって不純物領域を形成しても良い。
【００６８】
次に、ゲート電極を覆う形でレジストマスク１３０a〜１３０dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３１〜１３９を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）とする。（図３（Ａ））
【００６９】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３１〜１３９が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１３１〜１３９はｎ型不純物領域（ａ）と言い換えても構わない。
【００７０】
次に、レジストマスク１３０a〜１３０dを除去し、新たにレジストマスク１４０を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１４１、１４２を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図３（Ｂ））
【００７１】
なお、不純物領域１４１、１４２の一部（前述のｎ型不純物領域（ａ）１３１、１３２）には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。従って、本明細書中では不純物領域１４１、１４２をｐ型不純物領域（ａ）と言い換えても構わない。
【００７２】
次に、レジストマスク１４０を除去し、ゲート電極１１４〜１１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４３〜１４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図３（Ｃ））
【００７３】
なお、この工程ではゲート配線で隠された部分を除いて全てのｎ型不純物領域（ｂ）にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されるが特に問題とはならない。また、ｎ型不純物領域（ｃ）１４３〜１４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７４】
但し、厳密にはｎ型不純物領域（ｂ）１２１、１２２のうちゲート電極に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート電極に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００７５】
次に、２００ｎｍ厚の窒化酸化シリコン膜でなる保護膜１４７を設け、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例ではファーネスアニール法で活性化工程を行う。加熱処理は、窒素雰囲気中において３００〜６５０℃で３〜１２時間、典型的には４００〜５５０℃で４〜６時間、ここでは５５０℃、４時間の熱処理を行う。（図３（Ｄ））
【００７６】
この時、本実施例において非晶質シリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図３（Ａ）の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１４８〜１５２は前記触媒元素の濃度が１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となる。
【００７７】
また逆に、触媒元素のゲッタリングサイトとなった領域（図３（Ａ）の工程で不純物領域１３１〜１３９が形成された領域）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００７８】
次に、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜６時間（本実施例では３５０℃２時間）の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７９】
次に、５００ｎｍ〜１．５μm厚の第１層間絶縁膜１５４を形成する。本実施例では第１層間絶縁膜１５４として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。勿論、窒化シリコン膜と酸化シリコン膜との積層膜など珪素を含む絶縁膜を組み合わせて積層構造としても良い。
【００８０】
また、耐熱性が許せば第１層間絶縁膜１５４として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８１】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５５〜１５８と、ドレイン配線１５９〜１６２を形成する。なお、図示されていないがＣＭＯＳ回路を形成するためにドレイン配線１５９と１６０は電気的に接続されている。また、図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、シリコンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。（図４（Ｂ））
【００８２】
次に、パッシベーション膜１６３として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行うと良い。この前処理により励起された水素が第１層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１６３の膜質を改善するとともに、第１層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８３】
また、パッシベーション膜１６３を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１６３に開口部を形成しておいても良い。
【００８４】
その後、有機樹脂からなる第２層間絶縁膜１６４を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００８５】
また、第２層間絶縁膜１６４の一部の層として、顔料等で着色した樹脂膜を設け、カラーフィルターとして用いることも可能である。
【００８６】
次に、第２層間絶縁膜１６４上に３０ｎｍ厚の酸化シリコン膜（図示せず）を形成し、その後、画素部となる領域において、酸化シリコン膜上に遮蔽膜１６５を形成する。さらに、遮蔽膜１６５を形成する際に用いたレジストマスクを用いて、下地となっている酸化シリコン膜（図示せず）を除去する。
【００８７】
遮蔽膜１６５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、タングステン（Ｗ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００８８】
なお、第２層間絶縁膜１６４上に設けた酸化シリコン膜は、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成された第２層間絶縁膜１６４の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【００８９】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成しても良い。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第２層間絶縁膜１６４にコンタクトホールを形成しておく必要がある。
【００９０】
次に、遮蔽膜１６５の表面に公知の陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６６を形成する。本実施例では遮蔽膜１６５としてアルミニウムを主成分とする膜を用いるため、酸化物１６６として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９１】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００９２】
次に、第２層間絶縁膜１６４、パッシベーション膜１６３にドレイン配線１６２に達するコンタクトホールを形成し、画素電極１６７を形成する。なお、画素電極１６８は隣接する別の画素の画素電極である。画素電極１６７、１６８は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００９３】
また、この時、画素電極１６７と遮蔽膜１６５とが酸化物１６６を介して重なり、保持容量（キャパシタンス・ストレージ）１６９を形成する。なお、この場合、遮蔽膜１６５をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【００９４】
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成する。なお、図４（Ｂ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成される。
【００９５】
なお、本実施例の工程順序は適宜変更しても構わない。どのような順序としても、最終的に形成されるＴＦＴの構造が図４（Ｂ）のような構造であればアクティブマトリクス基板の基本的な機能は変化せず、本発明の効果を損なうものではない。
【００９６】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、実際にはソース領域またはドレイン領域の一部に１×１０20〜１×１０21atoms/cm3の濃度でリンを含む領域が存在する。また、その領域には図３（Ｄ）の工程でゲッタリングされた触媒元素が５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【００９７】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域の片側（ドレイン領域側）に、ゲート絶縁膜を介してゲート電極と重なったＬＤＤ領域２０７が形成される。この時、ＬＤＤ領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート電極と全部重なるように形成される。
【００９８】
また、前述のように、ＬＤＤ領域２０７はゲート電極のテーパー部の形状を反映して内部に不純物元素（この場合はリン）の濃度勾配を有していると考えられる。即ち、ＬＤＤ領域２０７に隣接するドレイン領域２０６に近づくにつれて（チャネル形成領域２０４から遠ざかるにつれて）リンの濃度が高くなる。
【００９９】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域の両側にＬＤＤ領域２１１、２１２が形成される。なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート電極１１６と重なるように配置されたために、ゲート絶縁膜を介してゲート電極と重なった領域と、ゲート電極と重ならない領域が存在する。
【０１００】
ここで図７に示す断面図は図４（Ｂ）に示したｎチャネル型ＴＦＴ３０３を図３（Ｃ）の工程まで作製した状態を示す拡大図である。ここに示すように、ＬＤＤ領域２１１はさらにゲート電極１１６に重なったＬＤＤ領域２１１a、ゲート電極１１６に重ならないＬＤＤ領域２１１bに区別できる。また、前述のＬＤＤ領域２１１aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、ＬＤＤ領域２１１bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０１】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、ゲート電極に重ならないＬＤＤ領域２１７〜２２０、領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、ＬＤＤ領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１０２】
本実施例では、画素部および駆動回路が求める性能に応じて回路又は素子を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは求める性能に応じてＬＤＤ領域の配置を異ならせ、ゲート電極に重なったＬＤＤ領域またはゲート電極に重ならないＬＤＤ領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現しうる。
【０１０３】
さらに、ゲート電極にゲート絶縁膜を介して重なったＬＤＤ領域を形成する際、ＬＤＤ領域内に不純物元素（本実施例ではリン）の濃度勾配を形成することで、ＬＤＤ領域の電界緩和効果がより高まることが期待できる。
【０１０４】
アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ回路、分周波回路（信号分割回路）、レベルシフタ回路、バッファ回路などの駆動回路に適している。即ち、チャネル形成領域の片側（ドレイン領域側）のみにＬＤＤ領域２０７を配置することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。但し、必要に応じてチャネル形成領域の両側にゲート電極に重ならないＬＤＤ領域を配置することもできる。
【０１０５】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプル及びホールド回路）に適している。即ち、ゲート電極に重なったＬＤＤ領域２１１a、２１２aを配置することでホットキャリア対策とし、さらにゲート電極に重ならないＬＤＤ領域２１１b、２１２bを配置することで低オフ電流動作を実現した。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬＤＤ領域２１１b、２１２bを設けない構造とすることもありうる。
【０１０６】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素部、サンプリング回路に適している。即ち、オフ電流値を増加させる要因となりうるゲート電極に重なったＬＤＤ領域を配置せず、ゲート電極に重ならないＬＤＤ領域のみを配置することで低オフ電流動作を実現している。また、駆動回路に用いるＴＦＴのＬＤＤ領域よりも低い濃度のＬＤＤ領域を用いることで、多少オン電流値を犠牲にしても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１０７】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬＤＤ領域２０７の長さ（幅）は０．１〜３．０μｍ、代表的には０．２〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬＤＤ領域２１１a、２１２aの長さ（幅）は０．１〜３．０μｍ、代表的には０．２〜１．５μｍ、ＬＤＤ領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬＤＤ領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１０８】
また、ｐチャネル型ＴＦＴ３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ３０２〜３０４は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。
【０１０９】
また、本実施例のように保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いることで、必要な容量を形成するための保持容量の占有面積を少なくすることが可能である。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１１０】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特開平１１−１３３４６３号公報や特願平１０−２５４０９７号出願に記載された保持容量の構造を用いることもできる。
【０１１１】
[実施例２]
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図５に示すように、図４（Ｂ）の状態の基板に対し、配向膜４０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板４０２には、透明導電膜からなる対向電極４０３と、配向膜４０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１２】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材、スペーサ、パターニングによって設けられた樹脂膜（図示せず）などを介して貼りあわせる。その後、両基板の間に液晶４０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図５に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１３】
次に、このアクティブマトリクス型液晶表示装置の構成を、図８の斜視図を用いて説明する。尚、図８は、図１〜図４の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、基板１００上に形成された画素部７０１と、走査（ゲート）信号駆動回路７０２と、画像（ソース）信号駆動回路７０３で構成される。画素部の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路７０２と、画像信号駆動回路７０３はそれぞれゲート配線７０４とソース配線１５８で画素部７０１に接続されている。また、ＦＰＣ７０５が接続された外部入出力端子７０６からは、駆動回路の入出力端子まで入出力信号配線７０７が設けられている。
【０１１４】
［実施例３］
図９は、実施例２で示したアクティブマトリクス型液晶表示装置の回路構成の一例を示す。本実施例のアクティブマトリクス基板は、画像信号駆動回路８０１、走査信号駆動回路（Ａ）８０７、走査信号駆動回路（Ｂ）８１１、プリチャージ回路８１２、画素部８０６を有している。なお、本明細書中において、駆動回路とは画像信号処理回路８０１および走査信号駆動回路８０７を含めた総称である。
【０１１５】
画像信号駆動回路８０１は、シフトレジスタ回路８０２、レベルシフタ回路８０３、バッファ回路８０４、サンプリング回路８０５を備えている。また、走査信号駆動回路（Ａ）８０７は、シフトレジスタ回路８０８、レベルシフタ回路８０９、バッファ回路８１０を備えている。走査信号駆動回路（Ｂ）８１１も同様な構成である。
【０１１６】
ここでシフトレジスタ回路８０２、８０８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、回路を形成するＣＭＯＳ回路に使われるｎチャネル型ＴＦＴは図４（Ｂ）の３０２で示される構造が適している。
【０１１７】
また、レベルシフタ回路８０３、８０９、バッファ回路８０４、８１０は、駆動電圧は１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図４（Ｂ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【０１１８】
また、サンプリング回路８０５は駆動電圧が１４〜１６Ｖであるが、ソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図４（Ｂ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回路が適している。なお、図４（Ｂ）ではｎチャネル型ＴＦＴしか図示されていないが、実際にサンプリング回路を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせて形成することになる。
【０１１９】
また、画素部８０６は駆動電圧が１４〜１６Ｖであり、サンプリング回路８０５よりもさらにオフ電流値が低いことを要求するので、図４（Ｂ）のｎチャネル型ＴＦＴ３０４を画素ＴＦＴとして用いることが望ましい。
【０１２０】
なお、本実施例の構成は、実施例１に示した作製工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、実施例１の作製工程に従えば、その他にも分周波回路（信号分割回路）、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはメモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１２１】
このように本願発明は、同一基板上に画素部と該画素部を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路および画素部とを具備した半導体装置を実現しうる。
【０１２２】
［実施例４］
本実施例では、実施例２とは異なる構造の画素部を有するアクティブマトリクス型液晶表示装置について図１０を用いて説明する。なお、基本的な構造は図５と同じであるので異なる部分のみに注目して説明する。
【０１２３】
図１０の構造では画素部を形成する画素ＴＦＴ（ｎチャネル型ＴＦＴ）３０５の構造が実施例２と異なる。具体的には、本実施例の場合、チャネル形成領域５１、５２とｎ型不純物領域（ｃ）でなるＬＤＤ領域５３〜５６との間に、オフセット領域５７〜６０が形成されている点で異なる。
【０１２４】
なお、オフセット領域とは、５７〜６０で示されるようにチャネル形成領域と同一組成の半導体領域（含まれる不純物元素がチャネル形成領域と同一であるという意味）で、ゲート絶縁膜を介してゲート電極と重ならない領域を指す。このオフセット領域５７〜６０は単なる抵抗領域として機能し、オフ電流値を低減する上で非常に効果がある。
【０１２５】
このような構造を実現するには、例えば実施例１の図３（Ｃ）の工程においてｎ型不純物元素を添加する前に、厚さ２０〜２００ｎｍ（好ましくは２５〜１５０ｎｍ）の珪素を含む絶縁膜６１を、ゲート配線等を覆って形成しておけば良い。
【０１２６】
こうすることでゲート電極１１７、１１８の側壁に珪素を含む絶縁膜が形成された状態で不純物元素が添加されるので、その部分がマスクとなってオフセット領域が形成される。従って、こうして形成されるオフセット領域の長さは前記珪素を含む絶縁膜の膜厚にほぼ一致し、２０〜２００ｎｍ（好ましくは２５〜１５０ｎｍ）となる。
【０１２７】
なお、本実施例の構造は実施例１の工程の一部を変更することで実現可能であり、実施例２、３のいずれの構成とも自由に組み合わせることができる。
【０１２８】
［実施例５］
本実施例では、実施例２とは異なる構造のアクティブマトリクス型液晶表示装置を作製した場合について説明する。図１１は本実施例のアクティブマトリクス型液晶表示装置の断面構造である。なお、駆動回路及び画素部を形成するＴＦＴ構造は基本的に実施例１で説明した構造と変わらないため、変更点に注目して説明を行うこととする。また、必要に応じて図１〜図５で用いた符号を参照する。
【０１２９】
図１１に示すアクティブマトリクス型液晶表示装置において特徴的な点は、駆動回路ではゲート電極６５、６６とゲート配線６７とを異なる材料で形成する点である。具体的には、本実施例ではゲート電極６５、６６を窒化タンタル膜とタンタル膜とを積層した積層膜で形成し、ゲート配線６７をアルミニウム膜（アルミニウム合金膜を含む）で形成する。
【０１３０】
ここで図１１のＡ−Ａ’で示される断面図は、図１２（Ａ）の上面図をＡ−Ａ’で切ったときの断面を示している。また、図１２（Ａ）をＢ−Ｂ’で切った断面図が図１２（Ｂ）に相当する。
【０１３１】
本実施例の場合、図１２（Ａ）に示すように、ゲート電極６５、６６はさほど低い抵抗率である必要はないため、なるべくテーパー形状を形成しやすい材料を選択すればよい。本実施例ではそういった理由から窒化タンタル膜とタンタル膜でなる積層膜を用いている。しかし、ゲート配線６７は長い距離にわたって信号を伝達する必要があり、なるべく抵抗率の低い材料が望ましい。そういった理由から本実施例ではアルミニウム膜を用いている。
【０１３２】
なお、図１２（Ａ）、（Ｂ）に示すように、ゲート電極６５、６６の端部はゲート配線６７と直接接続される。このとき、層間絶縁膜を用いずに、直接的に電気的接続を実現しているため、層間絶縁膜を形成したり、コンタクトホールを開けたりといった工程を省略できる。勿論この場合、ゲート電極６５、６６の表面に絶縁膜が形成されていないことが前提となる。
【０１３３】
このような構造は画素部においても同様であり、ゲート電極６８、６９とゲート配線７０とを異なる材料で形成する。具体的には、ゲート電極６８、６９を窒化タンタル膜とタンタル膜とを積層した積層膜で形成し、ゲート配線７０をアルミニウム膜（アルミニウム合金膜を含む）で形成する。
【０１３４】
ここで図１１のＣ−Ｃ’で示される断面図は、図１３（Ａ）の上面図をＣ−Ｃ’で切ったときの断面を示している。また、図１３（Ａ）をＤ−Ｄ’で切った断面図が図１３（Ｂ）に相当する。この場合においても、図１３（Ａ）、（Ｂ）に示すように、ゲート電極６８、６９の端部はゲート配線７０と直接的に接続することができる。
【０１３５】
また、本実施例では画素部において実施例１とは異なる構造の保持容量３０５を形成している。ドレイン領域２１６と電気的に接続された半導体領域７１の上にはゲート絶縁膜と同時に形成された保持容量を形成するための絶縁膜（以下、容量絶縁膜という）７２を介して保持容量を形成するための電極（以下、容量電極という）７３が形成される。さらに、容量電極７３の上には容量電極に電気的に接続された容量配線７４が形成される。なお、７５はソース配線、７６はドレイン配線である。
【０１３６】
また、本実施例では遮蔽膜７７をアクティブマトリクス基板には設けず、対向基板側に設ける構造とする。
【０１３７】
以上のような構造を実現するには、実施例１の作製工程に多少の変更を加えれば良い。まず、図３（Ｃ）の工程まで終了したら、保護膜１５２を形成しないで、そのまま活性化工程を行う。条件は実施例１と同様とする。
【０１３８】
但し、本実施例の構造を実現するには、この熱処理工程において処理雰囲気中の酸素濃度に十分注意を払う必要がある。本実施例ではゲート電極の形成材料であるタンタル膜が露出した状態で熱処理を行うため、ゲート電極表面が酸化してしまうと、表面が絶縁膜で覆われてしまう上、抵抗率が大きく増加してしまう。後述するが、表面が絶縁膜で覆われてしまうと、後にゲート配線との接続が困難になってしまう。従って、本実施例では窒素雰囲気中に含まれる酸素濃度が１ppm以下（好ましくは０．１ppm以下）となるようにし、電熱炉への基板の投入及び基板の搬出は、炉内温度が１５０℃以下となった後で行うことが望ましい。
【０１３９】
このような条件で活性化工程（本実施例ではファーネスアニール工程）を行うと、ゲート電極の表面は窒化されて窒化物が形成されると考えられる。しかし、絶縁膜が形成されるわけではないため、導電性を有する表面が露呈している。
【０１４０】
そして、活性化工程が終了したら、アルミニウム膜でなるゲート配線６７、７０を形成する。なお、このとき、ゲート配線６７、７０以外にも駆動回路に外部からの信号を伝達するための入出力信号配線（図示せず）を形成しても良い。なお、本明細書中において入出力信号配線とは、ＦＰＣ（フレキシブルプリントサーキット）等の外部入出力端子から半導体装置の駆動回路に伝達される制御信号（スタートパルス信号、クロック信号など）や画像情報を含む信号など、半導体回路に各種信号を伝達する入力信号配線又は出力信号配線の総称である。
【０１４１】
本実施例では、入出力信号配線（図８の７０７で示される配線）やゲート配線６７、６８の形成材料としてアルミニウム、銅、若しくは銀でなる導電膜（合金を含む）を用いることによって、０．１〜１０μΩｃｍという抵抗率の低い配線を実現している。特に、アルミニウムは加熱するとヒロックを発生するなどの問題があるが、本実施例ではアルミニウム膜にヒロックが発生するような条件の加熱処理を全て終えた後で配線を形成しているので問題とはならない。
【０１４２】
なお、上述のような低抵抗な配線は入出力信号配線やゲート配線の一部といった特定の部分に用いることが多い。特にアルミニウム膜は線幅２μm以下の微細加工が困難であるため、微細加工を要するゲート電極や高密度に集積化された駆動回路内部の接続配線としては不適当である。駆動回路内部においてＴＦＴ同士を接続する短い配線やゲート電極などは配線抵抗をさほど気にしなくて良いので、タンタル膜等でも十分に機能させることができる。
【０１４３】
なお、本実施例の構成は、実施例２〜４のいずれの構成とも自由に組み合わせることが可能である。
【０１４４】
［実施例６］
実施例５に示した構成において、ゲート配線としていかなる低抵抗材料を用いても良い。具体的には、実施例５に示したアルミニウム膜以外に、銅または銅を主成分とする膜、銀または銀を主成分とする膜、或いはそれらを組み合わせた積層膜を用いることが可能である。
【０１４５】
さらに、上記アルミニウム、銅または銀でなる薄膜に対して、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、窒化タングステン、モリブデン、ニオブ等の材料で形成された膜を積層しても良い。積層する順序は上でも下でも良く、ゲート配線は上記低抵抗材料を挟む３層構造としても良い。これらの膜は特にゲート配線としてアルミニウム膜を用いる場合に有効であり、ヒロック等の発生を防止することができる。
【０１４６】
また、上記アルミニウム、銅または銀でなる薄膜は非常に酸化されやすく絶縁不良の起こしやすい材料である。そのため、上記チタン等の薄膜をゲート配線の上表面に積層しておくことで、他の配線との電気的接触を確保しやすくすることができる。
【０１４７】
なお、本実施例の構成は実施例２〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１４８】
［実施例７］
実施例１では、結晶構造を含む半導体膜の形成方法として、結晶化を助長する触媒元素を用いる例を示したが、本実施例では、そのような触媒元素を用いずに熱結晶化またはレーザー結晶化によって結晶構造を含む半導体膜を形成する場合を示す。
【０１４９】
熱結晶化による場合、非晶質構造を含む半導体膜を形成した後、６００〜６５０℃の温度で１５〜２４時間の熱処理工程を行えば良い。即ち、６００℃を超える温度で熱処理を行うことにより自然核が発生し、結晶化が進行する。
【０１５０】
また、レーザー結晶化による場合、非晶質構造を含む半導体膜を形成した後、実施例１に示した第１アニール条件でレーザーアニール工程を行えば良い。これにより短時間で結晶構造を含む半導体膜を形成することができる。勿論、レーザーアニールの代わりにランプアニールを行っても良い。
【０１５１】
以上のように、本発明に用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例の構成は実施例１〜６の構成と自由に組み合わせることが可能である。
【０１５２】
［実施例８］
本実施例では、実施例１とは異なる作製工程でアクティブマトリクス基板を作製する場合について説明する。
【０１５３】
実施例１では、特開平７−１３０６５２号公報に記載された技術を用いて結晶化工程を行い、ソース領域及びドレイン領域の活性化と同時に、結晶化に用いた触媒元素をソース領域及びドレイン領域中へゲッタリングする技術を用いる。
【０１５４】
しかし他の方法として、結晶化工程からゲッタリング工程までの工程を特開平１０−２７０３６３号公報（米国出願番号０９／０５０，１８２に対応）を用いることも可能である。同公報に記載の技術の場合、触媒元素を用いて結晶化工程を行った後に、１５族に属する元素（代表的にはリン）を含む領域を選択的に形成してそこに触媒元素をゲッタリングする。
【０１５５】
また、他の方法として、結晶化工程からゲッタリング工程までの工程を特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）を用いることも可能である。
【０１５６】
以上のように、本発明に用いる結晶構造を含む半導体膜は、公知のあらゆる手段を用いて形成することができる。なお、本実施例の構成は実施例１〜７の構成と自由に組み合わせることが可能である。
【０１５７】
［実施例９］
本発明の構成は、従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際にも実施することが可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１５８】
なお、本実施例の構成は、実施例１〜８のいずれの構成とも自由に組み合わせることが可能である。
【０１５９】
［実施例１０］
本願発明の構成はＥＬ表示装置に適用することも可能である。本実施例ではＥＬ表示装置（特にアクティブマトリクス型ＥＬディスプレイ）の画素部に本願発明を実施した場合について図１４を用いて説明する。
【０１６０】
ここでは画素内に二つのＴＦＴを形成している。９１はスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）、９２はＥＬ素子へ流す電流量を制御するＴＦＴ（以下、電流制御用ＴＦＴという）であり、９１はｎチャネル型ＴＦＴ、９２はｐチャネル型ＴＦＴで形成されている。ここでは、電流制御用ＴＦＴとしてはｐチャネル型ＴＦＴを用いているが、ｎチャネル型ＴＦＴを用いることも可能である。
【０１６１】
スイッチング用ＴＦＴ９１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース配線２１並びにドレイン配線２２を有して形成される。なお、ゲート電極１９a、１９bは電気的に接続されたダブルゲート構造となっている。
【０１６２】
また、スイッチング用ＴＦＴ９１には保持容量（ストレージキャパシタ）９３が接続されている。保持容量９３は、ドレイン領域１４と電気的に接続された容量形成用半導体領域２３とゲート絶縁膜１８（保持容量９３を形成する領域では容量形成用の誘電体として機能する）と容量形成用電極２４とで形成される。なお、接続配線２５は、容量形成用電極２４に固定電位（ここでは接地電位）を与えるための配線であり、ソース配線２１やドレイン配線２２と同時に形成される。
【０１６３】
この時、スイッチング用ＴＦＴ９１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を介してゲート電極１９a、１９bと重ならないように設ける。スイッチング用ＴＦＴ９１は、選択時にビデオ信号（画像情報を含む信号）に対応する電荷を保持容量９３へと蓄積する。そして非選択時は常にその電荷を保持しなければならないので、オフ電流値による電荷漏れは極力防がなければならない。そういった意味で、スイッチング用ＴＦＴ９１はオフ電流値を低減することを最重要課題として設計しなければならない。
【０１６４】
次に、電流制御用ＴＦＴ９２は、ソース領域２６、ドレイン領域２７、及びチャネル形成領域２９を含む活性層、ゲート絶縁膜１８、ゲート電極３０、第１層間絶縁膜２０、ソース配線３１並びにドレイン配線３２を有して形成される。なお、ゲート電極３０はシングルゲート構造となっているが、ダブルゲート構造等であっても良い。
【０１６５】
ゲート電極３０はスイッチング用ＴＦＴ９１のドレイン領域１４とドレイン配線（接続配線とも言える）２２を介して電気的に接続されている。また、ソース配線３１は接続配線２５と一体化して共通の電源供給線に接続している。
【０１６６】
電流制御用ＴＦＴ９２は、ＥＬ素子９４を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。
【０１６７】
以上のように、画素内には機能に応じて異なる構造のＴＦＴが二つ配置されている。なお、ここで示した例では、スイッチング用ＴＦＴ９１はｎチャネル型ＴＦＴ、電流制御用ＴＦＴ９２はｐチャネル型ＴＦＴでそれぞれ形成されている。ここでは、電流制御用ＴＦＴとしてはｐチャネル型ＴＦＴを用いているが、ｎチャネル型ＴＦＴで形成することも可能である。
【０１６８】
また、３３はパッシベーション膜であり、窒化珪素膜若しくは窒化酸化珪素膜を用いる。３４はカラーフィルター、３５は蛍光体（蛍光色素層ともいう）である。どちらも同色の組み合わせで、赤（Ｒ）、緑（Ｇ）若しくは青（Ｂ）の色素を含む。カラーフィルター３４は色純度を向上させるために設け、蛍光体３５は色変換を行うために設けられる。
【０１６９】
なお、ＥＬ表示装置には大きく分けて四つのカラー化表示方式があり、ＲＧＢに対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応したＥＬ素子を重ねる方式、がある。
【０１７０】
本実施例の構造は青色発光のＥＬ素子と蛍光体とを組み合わせた方式を用いた場合の例である。ここではＥＬ素子９４として青色発光の発光層を用いて紫外光を含む青色領域の波長をもつ光を形成し、その光によって蛍光体３５を励起して赤、緑若しくは青の光を発生させる。そしてカラーフィルター３４で色純度を上げて出力する。
【０１７１】
但し、本実施例は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本実施例に用いることができる。
【０１７２】
また、カラーフィルター３４、蛍光体３５を形成した後で、第２層間絶縁膜３６で平坦化を行う。第２層間絶縁膜３６としては、有機樹脂膜が好ましく、ポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【０１７３】
３７は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜３６及びパッシベーション膜３３にコンタクトホールを開けた後、電流制御用ＴＦＴ９２のドレイン配線３２に接続されるように形成される。
【０１７４】
画素電極３７の上には、順次ＥＬ層（有機材料が好ましい）３８、陰極３９、保護電極４０が形成される。ＥＬ層３８は単層又は積層構造で用いられるが、積層構造で用いられる場合が多い。発光層以外に電子輸送層や正孔輸送層を組み合わせて様々な積層構造が提案されているが、本願発明はいずれの構造であっても良い。
【０１７５】
また、陰極３９としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ電極を用いれば良い。また、保護電極４０は陰極３９を外部の湿気から保護膜するために設けられる電極であり、アルミニウム（Ａｌ）若しくは銀（Ａｇ）を含む材料が用いられる。
【０１７６】
なお、ＥＬ層３８及び陰極３９は大気解放せずに連続形成することが望ましい。即ち、ＥＬ層や陰極がどのような積層構造であっても全て連続形成することが望ましい。これはＥＬ層として有機材料を用いる場合、水分に非常に弱いため、大気解放した時の吸湿を避けるためである。さらに、ＥＬ層３８及び陰極３９だけでなく、その上の保護電極４０まで連続形成するとさらに良い。
【０１７７】
本実施例のＥＬ表示装置は以上のような構造の画素からなる画素部を有し、画素内において機能に応じて構造の異なるＴＦＴが配置されている。これによりオフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとが同じ画素内に形成でき、高い信頼性を有し、良好な画像表示が可能なＥＬ表示装置が形成できる。
【０１７８】
また、本願発明の構成は駆動回路部と画素部とを同一基板上に形成したアクティブマトリクス型ＥＬ表示装置についても同様のことが言える。即ち、駆動回路部と画素部とに関わらず、回路若しくは素子が求める機能に応じて異なる構造のＴＦＴを配置する点が本願発明の主旨に他ならない。
【０１７９】
なお、本実施例の型ＥＬ表示装置に対して、実施例１、３〜８のいずれの構成を組み合わせても良い。
【０１８０】
［実施例１１］
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物（反強誘電性混合液晶）が挙げられる。
【０１８１】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号に開示された材料を用いることができる。
【０１８２】
特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。そのため、画素部用の電源電圧が５〜８Ｖ程度で済む場合があり、駆動回路と画素部を同じ電源電圧で動作させる可能性が示唆されている。即ち、液晶表示装置全体の低消費電力化を図ることができる。
【０１８３】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。本発明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０１８４】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例１の図４（Ｂ）で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。
【０１８５】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０１８６】
また、本実施例の構成は、実施例１〜９のいずれの構成とも自由に組み合わせることが可能である。
【０１８７】
［実施例１２］
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器（電子デバイス若しくは電子製品）全てに本発明を実施できる。
【０１８８】
その様な電子機器としては、液晶ディスプレイ、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図１５に示す。
【０１８９】
図１５（Ａ）はパーソナルコンピュータであり、本体２００１、受像部２００２、表示部２００３、キーボード２００４等で構成される。本願発明は表示部２００３に用いることができる。
【０１９０】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等で構成される。本願発明を表示部２１０２に用いることができる。
【０１９１】
図１５（Ｃ）はゴーグル型ディスプレイであり、本体２２０１、表示部２２０２、アーム部２２０３等で構成される。本発明は表示部２２０２に用いることができる。
【０１９２】
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等で構成される。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１９３】
図１５（Ｅ）はフロント型プロジェクターであり、本体２４０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２等で構成され、スクリーン２４０３に画像を表示することができる。本発明は光学エンジン２４０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１９４】
図１５（Ｆ）はリア型プロジェクターであり、本体２５０１、光源、光学系レンズ及び表示装置を含む光学エンジン２４０２、光源２５０２、リフレクター２５０３、２５０４、スクリーン２５０５等で構成される。本発明は光学エンジン２５０２に内蔵される表示装置（図示せず）に用いることができる。なお、表示装置は３枚用いる方式でも１枚用いる方式でも良く、透過型表示装置であっても反射型表示装置であっても良い。
【０１９５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせからなる構成を用いても実現することができる。
【０１９６】
［実施例１３］
本実施例は、実施例１に示した電極および配線、即ち断面がテーパー形状を有するゲート電極及びゲート電極の形成方法の一例を説明する。
【０１９７】
まず、窒化酸化シリコン膜からなるゲート絶縁膜を形成し、その上にスパッタ法により金属積層膜を形成した。本実施例では純度が６Ｎ以上のタングステンターゲットを用いた。また、スパッタガスとしてはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）等の単体ガスまたはそれらの混合ガスを用いればよい。なお、スパッタパワー、ガスの圧力、基板温度等の成膜条件は適宜実施者が制御すればよい。なお、上記金属積層膜は下層にＷＮｘ（但し、０＜ｘ＜１）で示される窒化タングステン膜を有し、上層にタングステン膜を有している。
【０１９８】
こうして得られた金属積層膜は、不純物元素がほとんど含まれておらず、特に酸素の含有量は３０ｐｐｍ以下とすることができ、電気抵抗率は２０μΩ・ｃｍ以下、代表的には、６μ〜１５μΩ・ｃｍとすることができる。また、膜の応力は、−５×１０9〜５×１０9ｄｙｎ／ｃｍ2とすることができる。
【０１９９】
次いで、所望のゲート配線パターンを得るためのレジストマスクパターン（膜厚：１．５μｍ）を形成する。
【０２００】
次いで、本実施例では、上記金属積層膜のパターニングに高密度プラズマを使用するＩＣＰ（Inductively Coupled Plasma）エッチング装置を使用してエッチングを行ない、断面がテーパー形状を有するゲート電極及びゲート電極を形成した。
【０２０１】
ここで、ＩＣＰドライエッチング装置プラズマ生成機構について図１７を用いて詳細に説明する。
【０２０２】
図１７にエッチングチャンバーの簡略構造図を示す。チャンバー上部の石英板１上にアンテナコイル２を配置し、マッチングボックス３を介してＲＦ電源４に接続されている。また、対向に配置された基板側の下部電極５にもマッチングボックス６を介してＲＦ電源７が接続されている。
【０２０３】
基板上方のアンテナコイル２にＲＦ電流が印加されると、アンテナコイル２にＲＦ電流Ｊがα方向に流れ、Ｚ方向に磁界Ｂが発生する。
【０２０４】
【数１】
ファラデーの電磁誘導の法則に従い、α方向に誘導電界Ｅが生じる。
【０２０６】
【数２】
この誘導電界Ｅで電子がα方向に加速されガス分子と衝突し、プラズマが生成される。誘導電界の方向がα方向なので、荷電粒子がエッチングチャンバー壁や、基板に衝突して電荷を消失する確率が低くなる。従って、１Ｐａ程度の低圧力でも高密度のプラズマを発生させることができる。また、下流へは、磁界Ｂがほとんどないので、シート状に広がった高密度プラズマ領域となる。
【０２０８】
アンテナコイル２（ＩＣＰパワーが印加される）と基板側の下部電極５（バイアスパワーが印加される）のそれぞれに印加するＲＦパワーを調節することによってプラズマ密度と自己バイアス電圧を独立に制御することが可能である。また、被エッチング膜に応じて異なる周波数のＲＦパワーを印加できる。
【０２０９】
ＩＣＰエッチング装置で高密度プラズマを得るためには、アンテナコイル２に流れるＲＦ電流Ｊを低損失で流す必要があり、大面積化するためには、アンテナコイル２のインダクタンスを低下させなければならない。そのために図１８に示したようにアンテナを分割したマルチスパイラルコイル８２のＩＣＰエッチング装置が開発された。図１８中の８１は石英板、８３、８６はマッチングボックス、８４、８７はＲＦ電源である。また、チャンバーの底部には、基板８８を保持する下部電極８５が絶縁体８９を介して設けられている。
【０２１０】
本実施例は、様々なＩＣＰエッチング装置の中でも特に、マルチスパイラルコイル方式のＩＣＰエッチング装置を用いることで所望のテーパー角θを有する配線を形成した。
【０２１１】
所望のテーパー角θを得るため、本実施例では、ＩＣＰエッチング装置のバイアスパワー密度を調節する。図１９は、テーパー角θのバイアスパワー依存性を示した図である。図１９に示したように、バイアスパワー密度に応じてテーパー角θを制御することができる。
【０２１２】
また、エッチングガス（ＣＦ4とＣｌ2の混合ガス）のＣＦ4の流量比を調節してもよい。図２０はテーパー角θとＣＦ4の流量比依存性を示した図である。ＣＦ4の流量比を大きくすればタングステンとレジストとの選択比が大きくなり、配線のテーパー角θを大きくすることができる。
【０２１３】
また、テーパー角θはタングステンとレジストの選択比に依存していると考えられる。図２１にタングステンとレジストの選択比とテーパー角θとの依存性を示した。
【０２１４】
このようにＩＣＰエッチング装置を用いて、バイアスパワー密度や反応ガス流量比を適宜決定することで、極めて容易に所望のテーパー角θ＝３〜４０°（好ましくは５〜３５°より好ましくは７〜２０°）を有するゲート電極および配線を形成することができた。
【０２１５】
ここでは、Ｗ膜を一例として示したが、一般に知られている耐熱性導電性材料（Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ等）についてＩＣＰエッチング装置を用いると、容易にパターンの端部をテーパー形状として加工することができる。
【０２１６】
また、上記ドライエッチングに用いるエッチングガスとしてＣＦ4（四フッ化炭素ガス）とＣｌ2ガスとの混合ガスを用いたが、特に限定されず、例えば、Ｃ2Ｆ6、またはＣ4Ｆ8から選ばれたフッ素を含む反応ガスとＣｌ2、ＳｉＣｌ4、またはＢＣｌ3から選ばれた塩素を含むガスとの混合ガスを用いることも可能である。
【０２１７】
以降の工程は、実施例１に従えば、半導体装置が完成する。
【０２１８】
なお、本実施例の構成は、実施例１〜１２のいずれの構成とも自由に組み合わせることが可能である。
【０２１９】
【発明の効果】
本願発明を用いることで同一基板上に、回路又は素子が求める性能に応じて適切な構造のＴＦＴを配置することが可能となり、半導体装置の動作性能や信頼性を大幅に向上させることができる。
【０２２０】
また、上記構成に加えて、本願発明で用いられるｎチャネル型ＴＦＴのＬＤＤ領域には、隣接するドレイン領域に近づくにつれてｎ型不純物元素の濃度が高くなるような濃度勾配を有する領域が存在する。そして、このような濃度勾配を有する領域が電界緩和の効果をさらに高めることが期待できる。
【０２２１】
そして最終的に、以上のような電気光学装置を表示媒体として有する電子機器の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【図１】 画素部と駆動回路の作製工程を示す図。
【図２】 画素部と駆動回路の作製工程を示す図。
【図３】 画素部と駆動回路の作製工程を示す図。
【図４】 画素部と駆動回路の作製工程を示す図。
【図５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図６】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図７】 ｎチャネル型ＴＦＴのＬＤＤ構造を示す図。
【図８】 アクティブマトリクス型液晶表示装置の斜視図。
【図９】 アクティブマトリクス型液晶表示装置の回路ブロック図。
【図１０】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１１】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１２】 ＣＭＯＳ回路の構造を示す図。
【図１３】 画素部の構造を示す図。
【図１４】 ＥＬ表示装置の構成を示す図。
【図１５】 電子機器の一例を示す図。
【図１６】 ＬＤＤ領域を形成した際のシミュレーション結果を示す図。
【図１７】 ＩＣＰエッチング装置のプラズマ生成機構を示す図。
【図１８】 マルチスパイラルコイル方式のＩＣＰエッチング装置を示す図。
【図１９】 テーパー角θのバイアスパワー依存性を示す図。
【図２０】 テーパー角θとＣＦ4の流量比依存性を示す図。
【図２１】 テーパー角θと（Ｗ／レジスト）選択比依存性を示す図。
【符号の説明】
１００ 基板
１０１ 下地膜
１０２ 結晶質半導体膜
１０３ 結晶質半導体膜
１０４ 保護膜
１０５ レジストマスク
１０６ ｐ型不純物領域（ｂ）
１０７〜１１０ 活性層
１１１ ゲート絶縁膜
１１２ 導電膜
１１３a〜１１３e レジストマスク
１１４〜１１８ ゲート電極
１１９a、１１９b、１１９ｃ レジストマスク
１２０〜１２２ ｎ型不純物領域（ｂ）
１２３，１２４ ｐ型不純物領域（ｂ）
１２５〜１２９ ゲート絶縁膜
１３０a〜１３０d レジストマスク
１３１〜１３９ ｎ型不純物領域（ａ）
１４０ レジストマスク
１４１、１４２ ｐ型不純物領域（ａ）
１４３〜１４６ ｎ型不純物領域（ｃ）
１４７ 保護膜
１４８〜１５２ チャネル形成領域
１５４ 第１層間絶縁膜
１５５〜１５８ ソース配線
１５９〜１６２ ドレイン配線
１６３ パッシベーション膜
１６４ 第２層間絶縁膜
１６５ 遮蔽膜
１６６ 酸化物
１６７、１６８ 画素電極
１６９ 保持容量
２０１、２０４、２０８、２１３、２１４ チャネル形成領域
２０２、２０５、２０９、２１５ ソース領域
２０３、２０６、２１０、２１６ ドレイン領域
２０７、２１１a、２１２a ゲート電極に重なったＬＤＤ領域
２１１b、２１２b、２１７〜２２０ ゲート電極に重ならないＬＤＤ領域
２２１ ｎ型不純物領域（ａ）
Claims (10)
- 基板上に島状の半導体膜を形成し、
前記島状の半導体膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスクを形成した後、前記導電膜をエッチングして端部にテーパー部を有するゲート電極を形成し、
前記ゲート電極のテーパー部を通して前記島状の半導体膜にｎ型不純物元素を添加し、
前記第１のレジストマスクを除去し、
前記ゲート電極を覆うように第２のレジストマスクを形成した後、前記島状の半導体膜に前記ｎ型不純物元素を添加し、
前記第２のレジストマスクを除去し、
前記ゲート電極をマスクとして前記島状の半導体膜に前記ｎ型不純物元素を添加することにより、ソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域とチャネル形成領域との間にそれぞれ形成されたＬＤＤ領域とを形成し、
前記ＬＤＤ領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域と、前記ゲート電極と重ならない領域とを有することを特徴とする半導体装置の作製方法。 - 基板上に島状の半導体膜を形成し、
前記島状の半導体膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に導電膜を形成し、
前記導電膜上に第１のレジストマスクを形成した後、ＩＣＰエッチング装置を用いて前記導電膜をエッチングして端部にテーパー部を有するゲート電極を形成し、
前記ゲート電極のテーパー部を通して前記島状の半導体膜にｎ型不純物元素を添加し、
前記第１のレジストマスクを除去し、
前記ゲート電極を覆うように第２のレジストマスクを形成した後、前記島状の半導体膜に前記ｎ型不純物元素を添加し、
前記第２のレジストマスクを除去し、
前記ゲート電極をマスクとして前記島状の半導体膜に前記ｎ型不純物元素を添加することにより、ソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域とチャネル形成領域との間にそれぞれ形成されたＬＤＤ領域とを形成し、
前記ＬＤＤ領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域と、前記ゲート電極と重ならない領域とを有することを特徴とする半導体装置の作製方法。 - 請求項１または２において、前記ゲート絶縁膜に対する前記テーパー部の角度は、３〜４０°であることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記導電膜として、タンタル、クロム、タングステン、もしくは導電性を有するシリコンから選ばれた元素を含む金属膜、前記元素を主成分とする金属化合物膜、前記元素を含む合金膜、または当該膜を積層した積層膜を用いることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記導電膜として、窒化タンタル膜、窒化タングステン膜、Ｍｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜、チタン膜、またはモリブデン膜を用いることを特徴とする半導体装置の作製方法。
- 請求項１乃至５のいずれか一において、前記導電膜の膜厚は、５０〜５００ｎｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至６のいずれか一において、前記ゲート電極と重なる領域の長さは、０．１ 〜３．０μｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至７のいずれか一において、前記ゲート電極と重ならない領域の長さは、１．０〜３．５μｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至８のいずれか一において、前記基板として、ガラス基板、石英基板、またはＳＯＩ基板を用いることを特徴とする半導体装置の作製方法。
- 請求項１乃至９のいずれか一において、前記半導体装置は液晶表示装置またはＥＬ表示装置であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130958A JP4115654B2 (ja) | 1999-04-30 | 2000-04-28 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12492499 | 1999-04-30 | ||
| JP11-124924 | 1999-04-30 | ||
| JP20696199 | 1999-07-22 | ||
| JP11-206961 | 1999-07-22 | ||
| JP2000130958A JP4115654B2 (ja) | 1999-04-30 | 2000-04-28 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004233913A Division JP4244208B2 (ja) | 1999-04-30 | 2004-08-10 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001094115A JP2001094115A (ja) | 2001-04-06 |
| JP2001094115A5 JP2001094115A5 (ja) | 2007-06-14 |
| JP4115654B2 true JP4115654B2 (ja) | 2008-07-09 |
Family
ID=27315003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130958A Expired - Fee Related JP4115654B2 (ja) | 1999-04-30 | 2000-04-28 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115654B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534826B2 (en) | 1999-04-30 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4002410B2 (ja) | 2001-06-22 | 2007-10-31 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の製造方法 |
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP5352046B2 (ja) * | 2005-06-22 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101267499B1 (ko) * | 2005-08-18 | 2013-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 |
| JP5236903B2 (ja) * | 2006-06-29 | 2013-07-17 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の作製方法 |
| US7781768B2 (en) | 2006-06-29 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device having the same |
| KR101642620B1 (ko) * | 2009-07-10 | 2016-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR20230066115A (ko) | 2009-09-04 | 2023-05-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
| JP2012142571A (ja) * | 2011-12-26 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP5799132B2 (ja) * | 2014-05-02 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| JP6087970B2 (ja) * | 2015-03-26 | 2017-03-01 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| KR102351121B1 (ko) * | 2015-04-24 | 2022-01-17 | 삼성디스플레이 주식회사 | 플렉서블 기판 및 그의 제조방법, 플렉서블 기판을 구비한 플렉서블 표시장치 |
| JP2016054306A (ja) * | 2015-11-13 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
-
2000
- 2000-04-28 JP JP2000130958A patent/JP4115654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094115A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387443B2 (ja) | 半導体装置及び電子機器 | |
| US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
| JP4159712B2 (ja) | 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末 | |
| JP2001007343A (ja) | 半導体装置およびその作製方法 | |
| JP2010192936A (ja) | 透過型液晶表示装置、プロジェクター及びデジタルカメラ | |
| JP4578609B2 (ja) | 電気光学装置 | |
| JP4115654B2 (ja) | 半導体装置の作製方法 | |
| JP4641582B2 (ja) | 半導体装置の作製方法 | |
| JP4159713B2 (ja) | 半導体装置 | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP2001111060A (ja) | 半導体装置およびその作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP4260334B2 (ja) | 半導体装置の作製方法 | |
| JP2000243975A (ja) | 半導体装置およびその作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4244208B2 (ja) | 半導体装置 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4766724B2 (ja) | 半導体装置の作製方法 | |
| JP5057605B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP2003303833A (ja) | 半導体装置の作製方法 | |
| JP4160094B2 (ja) | 半導体装置及びその作製方法 | |
| JP4160029B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |