TW201717410A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201717410A
TW201717410A TW105141066A TW105141066A TW201717410A TW 201717410 A TW201717410 A TW 201717410A TW 105141066 A TW105141066 A TW 105141066A TW 105141066 A TW105141066 A TW 105141066A TW 201717410 A TW201717410 A TW 201717410A
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
gate
oxidized
wiring
Prior art date
Application number
TW105141066A
Other languages
English (en)
Other versions
TWI608625B (zh
Inventor
山崎舜平
大原宏樹
坂田淳一郎
佐佐木俊成
細羽美雪
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201717410A publication Critical patent/TW201717410A/zh
Application granted granted Critical
Publication of TWI608625B publication Critical patent/TWI608625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本發明之一目的在製造及提供一種極可靠之半導體裝置，其包括一具有穩定電氣特徵之薄膜電晶體。在一種用於製造一包括一薄膜電晶體在內之半導體裝置的方法中，一包括一通道形成區之半導體層使用作為一氧化半導體膜，用於減少雜質(例如水氣)之熱處理(用於脫水或脫氫之熱處理)是在一使用作為一保護膜之氧化絕緣膜形成與一氧化半導體層接觸後執行。此時，雜質(例如水氣)即減少，雜質不僅存在於一源極層、一汲極層、一閘極絕緣層、及氧化半導體層中，其亦存在於氧化半導體膜以及與氧化半導體層接觸之上、下薄膜之間之界面處。

Description

半導體裝置及其製造方法
本發明關於一種包括一氧化半導體在內之半導體裝置及其製造方法。
在本說明書中，一半導體裝置大體上係指一可以藉由使用半導體特徵而發揮功能之一裝置，且一電光裝置、一半導體電路、及一電子裝置等，其皆為半導體裝置。
近年來，一種用於形成一薄膜電晶體(TFT)之技術頗引人矚目，其係藉由使用一半導體薄膜(具有一大約數奈米至數百奈米之厚度)形成於一具有一絕緣表面之基板上。薄膜電晶體施加於廣範圍之電子裝置，例如ICs或電光裝置，並促成特別是被使用作為影像顯示裝置中之切換元件的薄膜電晶體迅速發展。氧化銦即金屬氧化物之一範例且其使用作為液晶顯示器及類似者所需之一透光性電極材料。
有些金屬氧化物具有半導體特徵。例如，具有半導體特徵之金屬氧化物包括氧化鎢、氧化錫、氧化銦、氧化 鋅、及類似者。使用此一具有半導體特徵之金屬氧化物而形成一通道形成區之薄膜電晶體已屬習知(請參閱專利文件1至4與非專利文件1)。
再者，不僅是單成分氧化物，多成分氧化物也是金屬氧化物。例如，一均質化合物InGaO3(ZnO) m (m為自然數)已知為一含有銦、鎵、及鋅之多成分氧化半導體(亦稱為銦-鎵-鋅-氧基氧化物)(請參閱非專利文件2至4)。
再者，可以確認的是一含有此一銦-鎵-鋅-氧基氧化物之氧化半導體係適用於一薄膜電晶體之一通道層。(請參閱專利文件5與非專利文件5及6)。
[參考文件]
[專利文件1]日本公告專利申請案S60-198861
[專利文件2]日本公告專利申請案H8-264794
[專利文件3]PCT國際申請案日譯H11-505377
[專利文件4]日本公告專利申請案2000-150900
[專利文件5]日本公告專利申請案2004-103957
[非專利文件1] M.W.Prins, K.O.Grosse-Holz, G.Muller, J.F.M.Cillessen, J.B.Giesbers, R.P.Weening, and R.M.Wolf, “A ferroelectric transparent thin-film transistor”, Appl.Phys.Lett., 17 June 1996, Vol.68 pp.3650-3652
[非專利文件2] M.Nakamura, N.Kimizuka, and T.Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J.Solid State Chem., 1991, Vol.93 pp.298-315
[非專利文件3] N.Kimizuka, M. Isobe, and M.Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO) m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System”, J.Solid State Chem., 1995, Vol.116 pp.170-178
[非專利文件4] M.Nakamura, N.Kimizuka, T.Mohri, and M.Isobe, “Homologous Series, Synthesis and Crystal Structure of InFeO3(ZnO) m (m:自然數) and its Isostructural Compound”, KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol.28, No.5, pp.317-327
[非專利文件5] K.Nomura, H.Ohta, K.Ueda, T.Kamiya, M.Hirano, and H.Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”, SCIENCE, 2003, Vol.300, pp.1269-1272
[非專利文件6] K.Nomura, H.Ohta, A.Takagi, T.Kamiya, M.Hirano, and H.Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, NATURE, 2004, Vol.432, pp.488-492
本發明之一目的在提供一種極可靠之半導體裝置，其 包括一具有穩定電氣特徵之薄膜電晶體。
在一種用於製造一包括一薄膜電晶體在內之半導體裝置的方法中，一包括一通道形成區之半導體層使用作為一氧化半導體膜，執行熱處理(用於脫水或脫氫之熱處理)以增加氧化半導體膜純度及減少雜質(例如水氣)。再者，不僅存在於氧化半導體膜中且亦存在於一源極層、一汲極層、及一閘極絕緣層中之雜質(例如水氣)係藉由執行熱處理而減少，及存在於氧化半導體膜以及與氧化半導體層接觸之上、下薄膜之間之界面處的雜質(例如水氣)也藉由執行熱處理而減少。
一氧化半導體層形成且一使用作為一保護膜之氧化絕緣膜形成接觸於氧化半導體層，及隨後執行用於脫水或脫氫之熱處理。熱處理係在一氮氣環境、一氧氣環境、或一稀有氣體之惰性氣體(氬、氦、或類似者)環境下、或在減壓下，以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於一基板之應變點，藉此使源極層、汲極層、閘極絕緣層、及氧化半導體膜中之水分或類似者減少。再者，熱處理可以修復當使用作為一保護膜之氧化絕緣膜形成與氧化半導體層接觸時，對氧化半導體層造成之電漿損害。熱處理可以減少一薄膜電晶體之電氣特徵變化。
當使用氧化半導體層且其中之水分或類似者係藉由熱處理減少及其電漿損害被修復時，一薄膜電晶體之電氣特徵即改善且一大量生產且高性能之薄膜電晶體亦可達成。
在本說明書中，在一氮氣環境、一氧氣環境、或一稀有氣體之惰性氣體(氬、氦、或類似者)環境下、或在減壓下之熱處理係指用於脫水或脫氫之熱處理。在本說明書中，「脫氫」並非指熱處理僅消除H2。為了方便起見，在本文中H、OH、及類似者之消除也稱為「脫水或脫氫」。
應該注意的是使用作為一保護膜且與氧化半導體層接觸之氧化絕緣膜係使用一無機絕緣膜形成，以阻制水氣、氫離子、及OH-等雜質。典型上，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、或一氧氮化鋁膜。此外，一氮化矽膜或一氮化鋁膜可堆疊於氧化絕緣膜上。
本說明書中所揭露之本發明之一實施例係一種用於製造一半導體裝置之方法，包含以下步驟：形成一包括一耐熱性導電性材料在內之閘極層於一具有一絕緣表面之基板上；形成一閘極絕緣層於該閘極層上；形成一氧化半導體層於該閘極絕緣層上；形成各包括一耐熱性導電性材料在內之一連接層、一源極層、及一汲極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極層、及該汲極層上形成一氧化絕緣膜，該氧化絕緣膜係與該氧化半導體層之一部分接觸；及形成該氧化絕緣膜之後，在該氧化半導體層上執行脫水或脫氫。
藉由上述結構，上述問題之至少一者可獲解決。
本發明之另一實施例係一種用於製造一半導體裝置之方法，包含以下步驟：形成一包括一耐熱性導電性材料在 內之閘極層於一具有一絕緣表面之基板上；形成一閘極絕緣層於該閘極層上；形成一氧化半導體層於該閘極絕緣層上；形成各包括一耐熱性導電性材料在內之一連接電極層、一源極層、及一汲極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接電極層、該源極層、及該汲極層上形成一氧化絕緣膜，該氧化絕緣膜係與該氧化半導體層之一部分接觸；形成該氧化絕緣膜之後，在該氧化半導體層上執行脫水或脫氫；移除該氧化絕緣膜之一部分，且形成一到達該源極層之第一接觸孔、及到達該連接電極層兩端部之一第三接觸孔與一第四接觸孔；移除該氧化絕緣膜之一部分與該閘極絕緣層之一部分，且形成一到達該閘極層之第二接觸孔；及在該氧化絕緣膜上形成一透過該第一接觸孔而與該源極層連接之源極佈線、一透過該第二接觸孔而與該閘極層連接且透過該第三接觸孔而與該連接電極層連接之第一閘極佈線、及一透過該第四接觸孔而與該連接電極層連接之第二閘極佈線。
本發明之另一實施例係一種用於製造一半導體裝置之方法，包含以下步驟：形成一包括一耐熱性導電性材料在內之閘極層於一具有一絕緣表面之基板上；形成一閘極絕緣層於該閘極層上；形成一氧化半導體層於該閘極絕緣層上；形成各包括一耐熱性導電性材料在內之一連接電極層、一源極層、及一汲極層於該氧化半導體層上；在該閘極絕緣層、該氧化半導體層、該連接電極層、該源極層、及該汲極層上形成一氧化絕緣膜，該氧化絕緣膜係與該氧 化半導體層之一部分接觸；形成該氧化絕緣膜之後，在該氧化半導體層上執行脫水或脫氫；移除該氧化絕緣膜之一部分，且形成一到達該源極層之第一接觸孔、及到達該連接電極層兩端部之一第三接觸孔與一第四接觸孔；移除該氧化絕緣膜之一部分與該閘極絕緣層之一部分，且形成一到達該閘極層之第二接觸孔；及在該氧化絕緣膜上形成一透過該第一接觸孔而與該源極層連接且透過該第三接觸孔而與該連接電極層連接之第一源極佈線、一透過該第四接觸孔而與該連接電極層連接之第二源極佈線、及一透過該第二接觸孔而與該閘極層連接之閘極佈線。
在製造方法之任一結構中，脫水或脫氫較佳在一氮氣環境、一氧氣環境、或一稀有氣體環境、或減壓下加熱，且氧化半導體層較佳在一較高於或等於350℃之溫度且較低於基板之一應變點下加熱。加熱後，較佳執行緩慢冷卻。
就耐熱性導電性材料而言，一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物較佳使用於一單層或一堆疊層。該源極佈線、該第一閘極佈線、及該第二閘極佈線較佳使用一低電阻之導電性材料形成，且其具有比該源極層與該汲極層者低之電阻率。鋁或銅較佳使用作為低電阻之導電性材料。
本發明之另一實施例係一種半導體裝置，包括：一閘極層，其使用一第一遮罩形成於一具有一絕緣表面之基板 上；一閘極絕緣層，其設於該閘極層上；一氧化半導體層，其使用一第二遮罩形成於該閘極絕緣層上；一連接電極層、一源極層、及一汲極層係使用一第三遮罩形成，其中該源極層與該汲極層位於該氧化半導體層上方；一氧化絕緣膜，其覆蓋該閘極絕緣層、該氧化半導體層、該源極層、及該汲極層，其中該氧化絕緣膜係與該氧化半導體層之一部分接觸；及一閘極佈線、一第一源極佈線、及一第二源極佈線，其使用一第四遮罩形成於該氧化絕緣膜上。該第一源極佈線係電氣連接於該源極層，該閘極佈線係電氣連接於該閘極層，該第一源極佈線及該第二源極佈線係電氣連接於該連接電極層，及該連接電極層重疊於該閘極佈線且令該氧化絕緣膜介置於其間。此處之第一至第四遮罩係指光罩。
本發明之另一實施例係一種半導體裝置，包括：一閘極層，其使用一第一遮罩形成於一具有一絕緣表面之基板上；一閘極絕緣層，其設於該閘極層上；一氧化半導體層，其使用一第二遮罩形成於該閘極絕緣層上；一連接電極層、一源極層、及一汲極層係使用一第三遮罩形成，其中該源極層與該汲極層位於該氧化半導體層上方；一氧化絕緣膜，其覆蓋該閘極絕緣層、該氧化半導體層、該源極層、及該汲極層，其中該氧化絕緣膜係與該氧化半導體層之一部分接觸；及一閘極佈線、一第一源極佈線、及一第二源極佈線，其使用一第四遮罩形成於該氧化絕緣膜上。該第一源極佈線係電氣連接於該源極層，該閘極佈線係電 氣連接於該閘極層，該第一源極佈線及該第二源極佈線係電氣連接於該連接電極層，及該連接電極層重疊於該閘極佈線且令該氧化絕緣膜介置於其間。此處之第一至第四遮罩係指光罩。
在半導體裝置之任一結構中，一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物的一單層或一堆疊層較佳使用於該閘極層、該連接電極層、該源極層、及該汲極層。該源極佈線與該閘極佈線較佳使用一低電阻之導電性材料形成，且其具有比該源極層與該汲極層者低之電阻率，並以使用鋁或銅為佳。
一使用在本說明書中之氧化半導體係形成一由InMO 3(ZnO) m (m>0)表示之薄膜，及一薄膜電晶體係使用此薄膜作為一氧化半導體層而形成。惟，m並非一定是整數。應該注意的是M表示一或多個選自鎵、鐵、鎳、錳、或鈷之金屬元素。例如，M可以是鎵或者其可以是鎵與鎵以外之上述其他元素，例如，M可以是鎵與鎳或鎵與鐵。再者，在某些情況下，除了一含有M之金屬元素外，在氧化半導體中可含有一過渡金屬以作為一雜質元素，例如鐵或鎳或者過渡金屬之一氧化物。在本說明書中，以InMO 3(ZnO) m (m>0)表示組成成分之氧化半導體層中，一包括至少鎵以作為M之氧化半導體係指一銦-鎵-鋅-氧基氧化半導體，且銦-鎵-鋅-氧基氧化半導體之一薄 膜係指一銦-鎵-鋅-氧基非單晶性薄膜。
針對使用於氧化半導體層之氧化半導體，除了上述者外之以下氧化半導體任一者皆可使用：一銦-錫-鋅-氧基氧化半導體、一銦-鋁-鋅-氧基氧化半導體、一錫-鎵-鋅-氧基氧化半導體、一鋁-鎵-鋅-氧基氧化半導體、一錫-鋁-鋅-氧基氧化半導體、一銦-鋅-氧基氧化半導體、一錫-鋅-氧基氧化半導體、一鋁-鋅-氧基氧化半導體、一銦-氧基氧化半導體、一錫-氧基氧化半導體、或一鋅-氧基氧化半導體。氧化矽可以包含在氧化半導體層中。再者，用於抑制結晶化之氧化矽(SiO x (x>0))包含在氧化半導體層中之情況下，當氧化半導體層在製造過程中形成後執行熱處理時，氧化半導體層之結晶化可受抑制。應該注意的是氧化半導體層較佳為非晶性且可以部分結晶。
在某些情況中，非晶性狀態之氧化半導體層變成一微晶性狀態或一多晶性狀態係由熱處理之條件或一用於形成氧化半導體層之材料決定。
由於一薄膜電晶體容易因靜電或類似者而導致破裂，因此一用於保護一驅動器電路之保護電路較佳與一閘極佈線或一源極佈線設於同一基板上。保護電路較佳由一包括一氧化半導體在內之非線性元件形成。
閘極絕緣層及氧化半導體膜可以依序進行處理(亦稱為連續處理、一現場製程、或連續薄膜形成)而不曝露於空氣。不曝露於空氣之連續處理可以取得閘極絕緣層與氧化半導體膜之間之一界面，其未受到環境成分或飄浮於空 氣中之雜質(例如水、氫、或類似者)污染。因此，薄膜電晶體之特徵變化可以減少。
應該注意的是本說明書中之「連續處理」一詞是指在從一利用PCVD法或濺鍍法之第一處理步驟至一利用PCVD法或濺鍍法之第二處理步驟的製程期間，供一待處理之基板放置的環境中保持控制為真空或一惰性氣體環境(一氮氣環境或一稀有氣體環境)，而不曝露於一污染環境(例如空氣)。藉由連續處理，諸如薄膜形成等處理即可執行，同時防止水氣或類似者再次接觸到乾淨的待處理基板。
在同一容室中從第一處理步驟執行製程至第二處理步驟係在本說明書中之連續處理範疇內。
此外，文後所述者亦在本說明書中之連續處理範疇內：在不同容室中從第一處理步驟執行製程至第二處理步驟、第一處理步驟後基板轉移至另一容室，而不曝露於空氣且進行第二處理步驟之情況。
應該注意的是第一處理步驟與第二處理步驟之間有一基板轉移步驟、一對準步驟、一緩慢冷卻步驟、一將基板加熱或冷卻以使基板溫度適用於第二處理步驟之步驟、或類似者，其亦在本說明書中之連續處理範疇內。
一使用到液體之步驟(例如清洗步驟、濕式蝕刻、或一抗蝕劑之形成)可設在第一處理步驟與第二處理步驟之間。此情況則不在本說明書中之連續處理範疇內。
本發明可提供一具有穩定電氣特徵之薄膜電晶體。再 者，可以提供一半導體裝置且其包括一具有良好電氣特徵之極可靠薄膜電晶體。
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧端點
22‧‧‧端點
23‧‧‧端點
24‧‧‧端點
25‧‧‧端點
26‧‧‧端點
27‧‧‧端點
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電力供給線
52‧‧‧電力供給線
53‧‧‧電力供給線
61‧‧‧週期
62‧‧‧週期
100‧‧‧基板
101‧‧‧閘極層
102‧‧‧閘極絕緣層
103‧‧‧氧化半導體層
105a‧‧‧源極層
105b‧‧‧汲極層
107‧‧‧保護絕緣層
108‧‧‧電容器佈線
110‧‧‧像素電極層
121‧‧‧端點
122‧‧‧端點
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
132‧‧‧導電膜
133‧‧‧氧化半導體層
135‧‧‧氧化半導體層
150‧‧‧端點
151‧‧‧端點
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣膜
155‧‧‧透明導電膜
156‧‧‧電極層
170‧‧‧薄膜電晶體
220‧‧‧連接電極層
221‧‧‧第一接觸孔
222‧‧‧第二接觸孔
223‧‧‧第三接觸孔
224‧‧‧第四接觸孔
225‧‧‧源極佈線
226‧‧‧第一閘極佈線
227‧‧‧第二閘極佈線
400‧‧‧基板
401‧‧‧閘極層
402‧‧‧閘極絕緣層
403‧‧‧氧化半導體層
404a‧‧‧源極區
404b‧‧‧汲極區
405a‧‧‧源極層
405b‧‧‧汲極層
407‧‧‧氧化絕緣膜
409‧‧‧導電層
410‧‧‧絕緣層
411‧‧‧像素電極層
419‧‧‧導電層
420‧‧‧連接電極層
421‧‧‧第一接觸孔
422‧‧‧第二接觸孔
423‧‧‧第三接觸孔
424‧‧‧第四接觸孔
425‧‧‧源極佈線
426‧‧‧第一閘極佈線
427‧‧‧第二閘極佈線
428‧‧‧第一源極佈線
429‧‧‧第二源極佈線
430‧‧‧閘極佈線
432‧‧‧氧化半導體層
450‧‧‧基板
451‧‧‧閘極層
452‧‧‧閘極絕緣層
453‧‧‧氧化半導體層
455a‧‧‧源極層
455b‧‧‧汲極層
457‧‧‧氧化絕緣膜
460‧‧‧薄膜電晶體
461‧‧‧薄膜電晶體
462‧‧‧薄膜電晶體
463‧‧‧薄膜電晶體
464‧‧‧薄膜電晶體
470‧‧‧連接電極層
471‧‧‧第一接觸孔
472‧‧‧第二接觸孔
473‧‧‧第三接觸孔
474‧‧‧第四接觸孔
475‧‧‧源極佈線
476‧‧‧第一閘極佈線
477‧‧‧第二閘極佈線
478‧‧‧第一源極佈線
479‧‧‧第二源極佈線
480‧‧‧閘極佈線
482‧‧‧氧化半導體層
490‧‧‧第三接觸孔
491‧‧‧第三接觸孔
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧孔穴
595‧‧‧填料
596‧‧‧基板
601‧‧‧電爐
602‧‧‧爐膛
603‧‧‧加熱器
604‧‧‧基板
605‧‧‧承載器
606‧‧‧氣體供給構件
607‧‧‧排氣構件
611a‧‧‧氣體供給源
611b‧‧‧氣體供給源
612a‧‧‧壓力調節閥
612b‧‧‧壓力調節閥
613a‧‧‧淨化器
613b‧‧‧淨化器
614a‧‧‧流量控制器
614b‧‧‧流量控制器
615a‧‧‧止動閥
615b‧‧‧止動閥
1400‧‧‧基板
1401‧‧‧閘極層
1402‧‧‧閘極絕緣層
1403‧‧‧氧化半導體層
1405a‧‧‧源極層
1405b‧‧‧汲極層
1406a‧‧‧源極區
1406b‧‧‧汲極區
1407‧‧‧絕緣層
1408‧‧‧絕緣層
1409‧‧‧導電層
1418‧‧‧通道保護層
1420‧‧‧連接電極層
1425‧‧‧源極佈線
1426‧‧‧第一閘極佈線
1427‧‧‧第二閘極佈線
1430‧‧‧薄膜電晶體
1431‧‧‧薄膜電晶體
1432‧‧‧薄膜電晶體
1601‧‧‧電爐
1602‧‧‧爐膛
1603‧‧‧加熱器
1604‧‧‧基板
1605‧‧‧承載器
1606‧‧‧氣體供給構件
1607‧‧‧排氣構件
1611‧‧‧氣體供給源
1612‧‧‧壓力調節閥
1613‧‧‧淨化器
1614‧‧‧流量控制器
1615‧‧‧止動閥
2600‧‧‧TFT基板
2601‧‧‧相對基板
2602‧‧‧密封膠
2603‧‧‧像素部分
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧佈線電路部分
2609‧‧‧撓性佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧擴散板
2700‧‧‧電子書閱讀器
2701‧‧‧殼體
2703‧‧‧殼體
2705‧‧‧顯示部分
2707‧‧‧顯示部分
2711‧‧‧鉸鏈葉
2721‧‧‧電力開關
2723‧‧‧操作鍵
2725‧‧‧喇叭
4001‧‧‧基板
4002‧‧‧像素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封膠
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端點電極
4016‧‧‧端點電極
4018‧‧‧FPC
4019‧‧‧異方性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔件
4501‧‧‧基板
4502‧‧‧像素部分
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封膠
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接端點電極
4516‧‧‧端點電極
4517‧‧‧電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧異方性導電膜
4520‧‧‧間隔壁
5300‧‧‧基板
5301‧‧‧像素部分
5302‧‧‧掃描線驅動器電路
5303‧‧‧掃描線驅動器電路
5304‧‧‧信號線驅動器電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電力供給線
6408‧‧‧共同電極
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7009‧‧‧間隔壁
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮光膜
7017‧‧‧導電膜
7019‧‧‧間隔壁
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
7029‧‧‧間隔壁
9201‧‧‧顯示部分
9202‧‧‧顯示鈕
9203‧‧‧操作開關
9204‧‧‧腕帶部分
9205‧‧‧調整部分
9206‧‧‧照相機部分
9207‧‧‧喇叭
9208‧‧‧麥克風
9301‧‧‧頂部殼體
9302‧‧‧底部殼體
9303‧‧‧顯示部分
9304‧‧‧鍵盤
9305‧‧‧外接埠
9306‧‧‧指示裝置
9307‧‧‧顯示部分
9600‧‧‧電視機組
9601‧‧‧殼體
9603‧‧‧顯示部分
9605‧‧‧架台
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧殼體
9703‧‧‧顯示部分
9881‧‧‧殼體
9882‧‧‧顯示部分
9883‧‧‧顯示部分
9884‧‧‧喇叭部分
9885‧‧‧輸入構件(操作鍵)
9886‧‧‧記錄媒體插入部分
9887‧‧‧連接終端
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧殼體
9893‧‧‧接頭部分
9900‧‧‧吃角子老虎
9901‧‧‧殼體
9903‧‧‧顯示部分
圖1A至1E係截面圖，揭示根據本發明之一實施例之一製造過程。
圖2A至2D係平面圖，揭示根據本發明之一實施例之一製造過程。
圖3A至3D係視圖，揭示根據本發明之一實施例之半導體裝置。
圖4A至4E係截面圖，揭示根據本發明之一實施例之一製造過程。
圖5A至5D係平面圖，揭示根據本發明之一實施例之一製造過程。
圖6A至6D係視圖，揭示根據本發明之一實施例之一半導體裝置。
圖7A至7D係截面圖，揭示根據本發明之一實施例之一用於製造半導體裝置的方法。
圖8A至8C係截面圖，揭示根據本發明之一實施例之用於製造半導體裝置的方法。
圖9A及9B係截面圖，揭示根據本發明之一實施例之用於製造半導體裝置的方法。
圖10係平面圖，揭示根據本發明之一實施例之一用於製造半導體裝置的方法。
圖11係平面圖，揭示根據本發明之一實施例之一用於製造半導體裝置的方法。
圖12係平面圖，揭示根據本發明之一實施例之一用於製造半導體裝置的方法。
圖13係平面圖，揭示根據本發明之一實施例之一用於製造半導體裝置的方法。
圖14A至14D係視圖，揭示根據本發明之一實施例之半導體裝置。
圖15係截面圖，揭示一電爐。
圖16係截面圖，揭示一電爐。
圖17係截面圖，揭示根據本發明之一實施例之一半導體裝置。
圖18係截面圖，揭示根據本發明之一實施例之一半導體裝置。
圖19A至19C係視圖，揭示根據本發明之一實施例之一半導體裝置。
圖20A及20B係截面圖，揭示根據本發明之一實施例之半導體裝置。
圖21係截面圖，揭示根據本發明之一實施例之一半導體裝置。
圖22A及22B係顯示裝置之方塊圖。
圖23A及23B分別係一視圖，揭示一信號線驅動器電路之結構，及其一時序圖。
圖24A至24C係電路圖，揭示一移位暫存器之結 構。
圖25A及25B分別係一視圖，揭示一移位暫存器之等效電路圖，及其一時序圖，揭示移位暫存器之操作情形。
圖26A至26C係視圖，揭示一半導體裝置。
圖27係視圖，揭示一半導體裝置。
圖28係視圖，揭示一半導體裝置。
圖29係視圖，揭示包括在一半導體裝置內之一像素之一等效電路。
圖30A至30C係視圖，揭示半導體裝置。
圖31A及31B係視圖，揭示一半導體裝置。
圖32係一電子書閱讀器範例之外觀圖。
圖33A係一電視機組範例之外觀圖，及圖33B係一數位相框範例之外觀圖。
圖34A及34B係一遊戲機範例之外觀圖。
圖35A係一可攜式電腦範例之外觀圖，及圖35B係一行動電話範例之外觀圖。
文後，本發明之實施例將參考附圖詳細說明。惟，本發明並不侷限於以下之說明，習於此技者很容易瞭解到本文內所揭露之模式及細節可用多種方式修改，而未脫離本發明之精神及範疇。此外，本發明不應被解釋為拘限於以下實施例之說明。
(實施例1)
圖3A係一包括在一半導體裝置內之薄膜電晶體461之平面圖，及圖3B係沿圖3A之線C1-C2所取之截面圖。薄膜電晶體461係一反向交錯型薄膜電晶體。一閘極層401設於一具有一絕緣表面之基板400上。一閘極絕緣層402設於閘極層401上。一氧化半導體層403設於閘極絕緣層402上。一源極層405a及一汲極層405b設於氧化半導體層403上。此外，亦設置一氧化絕緣膜407，其覆蓋閘極絕緣層402、氧化半導體層403、源極層405a及汲極層405b且其與部分之氧化半導體層403接觸。
氧化絕緣膜407備有一到達源極層405a之第一接觸孔421、一到達閘極層401之第二接觸孔422、及到達一連接電極層420之二端部的一第三接觸孔423與一第四接觸孔424。在此，在本實施例中，由於一源極佈線與一閘極佈線係由相同層形成，一第一閘極佈線426與一第二閘極佈線427即形成用於將一源極佈線425夾置於其間。第一閘極佈線426與第二閘極佈線427係透過連接電極層420而電氣連接於彼此，連接電極層則形成以利重疊於源極佈線425。在此，源極佈線425係通過第一接觸孔421而電氣連接於源極層405a。第一閘極佈線426通過第二接觸孔422而電氣連接於閘極層401。第一閘極佈線426與第二閘極佈線427通過第三接觸孔423與第四接觸孔424而電氣連接於連接電極層420。源極佈線425、第一 閘極佈線426、及第二閘極佈線427延伸至氧化半導體層403之周邊以外。
在使用作為一保護膜之氧化絕緣膜407形成與氧化半導體層403接觸後，用於減少雜質(例如水氣)之熱處理(用於脫水或脫氫之熱處理)即執行於氧化半導體層403上。
雜質(例如水氣)因而減少，其不僅存在於氧化半導體層403中，亦存在於閘極絕緣層402中、源極層405a中、汲極層405b中、及在氧化半導體層403及與氧化半導體層403接觸之上、下薄膜之間之界面處，特別是，在閘極絕緣層402與氧化半導體層403之間之一界面處或在氧化絕緣膜407與氧化半導體層403之間之一界面處。當氧化半導體層403中之水氣或類似內容物藉由熱處理減少時，薄膜電晶體之電氣特徵可獲改善。
藉由熱處理，當氧化絕緣膜407形成時，即可修復對氧化半導體層403造成之電漿損害。
閘極層401、連接電極層420、源極層405a、及汲極層405b較佳為各包括一耐熱之導電性材料。就耐熱之導電性材料而言，可以使用一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物。閘極層401、連接電極層420、源極層405a、及汲極層405b可具有一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或 一包括這些元素之任一者以作為一成分之氮化物的一堆疊結構。例如，可以使用用於一第一層之氮化鎢及用於一第二層之鎢之組合型態、用於第一層之氮化鉬及用於第二層之鎢之一組合型態、或用於第一層之氮化鈦及用於第二層之鈦之組合型態。
就使用於連接電極層420、源極層405a、及汲極層405b之耐熱性導電性材料而言，可以使用一含有銦、錫、或鋅任一者之透明導電性材料。例如，較佳使用氧化銦(In2O3)或一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金。另者，也可以使用一透明導電性氧化物以供一絕緣之氧化物添加至此。
藉由在透明導電性氧化物中含有絕緣之氧化物(例如氧化矽)，透明導電性氧化物之結晶化可獲抑制且透明之導電性氧化物可具有一非晶性結構。即使是當執行熱處理時，仍可抑制透明導電性氧化物之結晶化及形成一非晶性結構，使得透明導電性氧化物之結晶化或微結晶粒子之產生可以避免。
當此一耐熱性導電性材料包括在閘極層401、連接電極層420、源極層405a、及汲極層405b內時，閘極層401、連接電極層420、源極層405a、及汲極層405b可以承受在氧化絕緣膜407形成後所執行之熱處理。
源極佈線425、第一閘極佈線426、及第二閘極佈線427較佳使用一低電阻之導電性材料形成，其電阻率較低於源極層405a及汲極層405b者，且以鋁或銅尤佳。當低 電阻之導電性材料使用於源極佈線425、第一閘極佈線426、及第二閘極佈線427時，佈線電阻或類似者可以減小。
低電阻之導電性材料(例如鋁或銅)具有低耐熱性。惟，熱處理是在形成氧化絕緣膜之後才執行，且此時設置源極佈線425、第一閘極佈線426、及第二閘極佈線427，藉此使上述低電阻之導電性材料可以使用作為源極佈線425、第一閘極佈線426、及第二閘極佈線427。
就包括一通道形成區在內之氧化半導體層403而言，可以使用一具有半導體特徵之氧化物材料，且典型上使用銦-鎵-鋅-氧基非單晶體。
如圖3C中所示，一第一源極佈線428及一第二源極佈線429可形成用於將一閘極佈線430夾置於其間，及可以透過連接電極層420而電氣連接於彼此，連接電極層係形成用於與閘極佈線430重疊。在此，第一源極佈線428通過第一接觸孔421而電氣連接於源極層405a。閘極佈線430通過第二接觸孔422而電氣連接於閘極層401。第一源極佈線428及第二源極佈線429通過第三接觸孔423及第四接觸孔424而電氣連接於連接電極層420，第三及第四接觸孔係到達連接電極層420之兩端部。其他部分則相似於圖3A及3B中所示之薄膜電晶體者。
如圖3D中所示，源極層405a可形成用於與閘極佈線430重疊，且第一源極佈線428及第二源極佈線429可以透過源極層405a而電氣連接於彼此。在此，第一源極佈 線428通過第一接觸孔421而電氣連接於源極層405a。第二源極佈線429則通過一設於源極層405a上之第三接觸孔490而電氣連接於源極層405a。其他部分則相似於圖3C中所示之薄膜電晶體者。
圖1A至1E係圖3A及3B中所示之薄膜電晶體461之一製造過程之截面圖，及圖2A至2D係製造過程之平面圖。
首先，在具有一絕緣表面之基板400上，閘極層401使用一光罩而由一微影蝕刻製程製成。
儘管對於一可使用之玻璃基板並無特別限制，但是玻璃基板必須具有至少足以在稍後執行之熱處理時之耐熱性。就透光性基板400而言，其可使用一由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者構成之玻璃基板。
針對基板400，當稍後之熱處理之溫度高時，可以使用一具有較高於或等於730℃應變點之基板。再者，針對基板400之一材料，例如使用一玻璃材料，像是鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。應該注意的是藉由包含比硼酸量大之氧化鋇(BaO)，一玻璃基板即呈耐熱性且較為實用。因此，較佳使用一含有比B2O3量大之BaO之玻璃基板。
應該注意的是可使用一由絕緣體構成之基板(例如一陶瓷基板、一石英玻璃基板、一石英基板、或一藍寶石基板)，以替代玻璃基板400。另者，結晶化玻璃或類似者亦可使用。
一使用作為一底膜之絕緣膜可設於基板400與閘極層401之間。底膜具有一防止雜質元素從基板400擴散之功能，及可使用由一氮化矽膜、一氧化矽膜、一氮氧化矽膜、及一氧氮化矽膜之一或多者之一單層或一堆疊構成。
由於熱處理是在一稍後之步驟中執行，閘極層401之一材料較佳包括一耐熱之導電性材料。就耐熱之導電性材料而言，可以使用一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物。閘極層401可具有一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物的一單層或一堆疊結構。例如，可以使用用於一第一層之氮化鎢及用於一第二層之鎢之一組合型態、用於第一層之氮化鉬及用於第二層之鎢之一組合型態、或用於第一層之氮化鈦及用於第二層之鈦之一組合型態。惟，閘極層401之一材料較佳具有至少可承受後續熱處理之抵抗性。
此時，在一後續步驟中與源極層405a及汲極層405b同時形成之連接電極層420可以與閘極層401同時形成。在此情況下，連接電極層420並不需要在源極層405a及汲極層405b形成時形成。
接著，閘極絕緣層402形成於閘極層401上。
閘極絕緣層可使用一電漿增強之化學汽相沈積(CVD)法、一濺鍍法、或類似者，而以一氧化矽層、一 氮化矽層、一氧氮化矽層、及一氮氧化矽層之任一者之一單層或一堆疊形成。例如，一氧氮化矽層可使用一電漿增強之CVD法而以一含有SiH4、氧、及氮之沈積氣體形成。
接著，一氧化半導體膜形成於閘極絕緣層402上。
應該注意的是在使用一濺鍍法形成氧化半導體膜前，在薄膜形成時產生且附著於閘極絕緣層402之一表面上之粒狀物質較佳藉由執行逆濺鍍而去除，其中導送入一氬氣並產生電漿。逆濺鍍係指一方法，其中一射頻(RF)電源用於在一氬氣環境中施加電壓至一基板側，且電漿產生於基板周圍，以修改一表面。應該注意的是代替一氬氣環境，可以使用一氮氣環境、一氦氣環境、或類似者。
氧化半導體膜係使用一銦-鎵-鋅-氧基氧化半導體靶材，並以一濺鍍法形成。另者，氧化半導體膜可在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一含有稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。
閘極絕緣層402及氧化半導體膜可以依序形成且不曝露於空氣。依序之薄膜形成且不曝露於空氣可使其在堆疊層之間取得各界面，其未受到環境成分或漂浮於空氣中之雜質元素污染，例如水、氫、或類似者。因此，薄膜電晶體之特徵變化可以減少。
氧化半導體膜使用一光罩而由一微影蝕刻製程處理成一凸塊狀氧化半導體層。
接著，一第一導電膜形成於閘極絕緣層402及氧化半 導體層上。
用於第一導電膜之材料較佳包括一耐熱之導電性材料，以利於一稍後之製程中執行熱處理。就耐熱之導電性材料而言，可以使用一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物。第一導電膜可具有一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物的一單層或一堆疊結構。例如，可以使用用於一第一層之氮化鎢及用於一第二層之鎢之一組合型態、用於第一層之氮化鉬及用於第二層之鎢之一組合型態、或用於第一層之氮化鈦及用於第二層之鈦之一組合型態。惟，第一導電膜之一材料較佳具有至少可承受後續熱處理之抵抗性。
針對用於第一導電膜之耐熱性導電性材料而言，可以使用一含有銦、錫、或鋅任一者之透明導電性氧化物。例如，較佳使用氧化銦(In2O3)或一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金。另者，可以使用一供絕緣氧化物(例如氧化矽)添加之透明導電性氧化物。
藉由在透明導電性氧化物中含有絕緣之氧化物(例如氧化矽)，透明導電性氧化物之結晶化可獲抑制且透明之導電性氧化物可具有一非晶性結構。即使是當執行熱處理時，仍可抑制透明導電性氧化物之結晶化及形成一非晶性結構，使得透明導電性氧化物之結晶化或微結晶粒子之產 生可以避免。
氧化半導體膜使用一光罩而由一微影蝕刻製程處理成一氧化半導體層432、源極層405a、汲極層405b、及連接電極層420(參閱圖1A及圖2A)。應該注意的是僅部分氧化半導體層被蝕刻成具有一槽道(凹部)之氧化半導體層432。
當連接電極層420係與閘極層401同時形成時，連接電極層420不需要形成。同樣在具有圖3D所示結構之情況下，連接電極層420也不必形成。
形成氧化絕緣膜407，以覆蓋閘極絕緣層402、氧化半導體層432、源極層405a、及汲極層405b且與部分氧化半導體層432接觸(參閱圖1B)。氧化絕緣膜407可以藉由一方法形成一至少1奈米之厚度，藉此使得例如水與氫等雜質不致混合於氧化絕緣膜407，例如適當的有一CVD法或一濺鍍法。在此，氧化絕緣膜407使用一濺鍍法形成。與部分氧化半導體層432接觸的氧化絕緣膜407不含水氣、氫離子、及OH-等雜質且其使用一無機絕緣膜形成，以防止這些雜質從外部進入。更明確地說，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、或一氧氮化鋁膜。再者，一氮化矽膜或一氮化鋁膜可堆疊以形成於氧化絕緣膜407上且與之接觸。氮化矽膜不含水氣、氫離子、及OH-等雜質且其防止這些雜質從外部進入。
當緩慢冷卻是在稍後執行之熱處理後於一氧氣環境下執行時，可以在接近於氧化半導體層之一表面處形成一包 括高濃度氧在內之區域，且氧化半導體層可有足夠耐熱性，一氮化矽膜可形成以替代氧化絕緣膜407。例如，緩慢冷卻可執行而使基板溫度從最高加熱溫度下降至少約50℃至100℃。
在此實施例中，一具有300奈米厚度之氧化矽膜係形成作為氧化絕緣膜407。薄膜形成時之基板溫度可以較高於或等於室溫且較低於或等於300℃，且在此實施例中溫度設定於100℃。氧化矽膜可以在一稀有氣體(典型上為氬)環境、一氧氣環境、或是一含有稀有氣體(典型上為氬)與氧氣之環境中以一濺鍍法形成。此外，一氧化矽或一矽靶材可以使用作為一靶材。例如，氧化矽膜可以在一含有氧與氮之環境中使用一矽靶材並以一濺鍍法形成。
接著，熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，執行於源極層405a、汲極層405b、閘極絕緣層402、氧化絕緣膜407、及氧化半導體層432上，藉此形成氧化半導體層403(參考圖1C及圖2B)。熱處理是以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板400之應變點。當熱處理是在上述環境下，執行於源極層405a、汲極層405b、閘極絕緣層402、氧化絕緣膜407、及氧化半導體層403上時，包括在源極層405a、汲極層405b、閘極絕緣層402、氧化絕緣膜407、及氧化半導體層403內，以及在氧化半導體層403與接觸於氧化半導體層403的上、下薄 膜之間之界面處的雜質(例如氫及水)即可去除。在某些情況下，根據熱處理之條件或氧化半導體層之一材料，氧化半導體層係結晶及變成一微晶性膜或一多晶性膜。
當使用作為一保護膜之氧化絕緣膜407形成與氧化半導體層432接觸時，有可能氧化半導體層432會遭受到電漿損害。惟，藉由熱處理，對氧化半導體層432造成之電漿損害可以修復。
藉由此熱處理，氧化絕緣膜407中之氧係使用固態擴散法供給至氧化半導體層403。據此，由於氧化半導體層403之電阻增加，故可製成一具有良好電氣特徵之極可靠薄膜電晶體。
熱處理可以減少薄膜電晶體之電氣特徵之變異。
應該注意的是在熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入一熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)較佳具有6N(99.9999%)或更高之純度，最佳為7N(99.99999%)或更高(亦即，一雜質濃度設定為1ppm或更低，較佳為0.1ppm或更低)。在熱處理之後，緩慢冷卻較佳在一氧氣環境下執行。例如，緩慢冷卻可執行使得基板溫度從最高加熱溫度下降至少約50℃至100℃。
針對熱處理，可以使用一瞬間加熱法，例如一使用電爐之加熱法、一使用加熱氣體之氣體快速熱退火法(GRTA)、或一使用燈光之燈式快速熱退火法(LRTA)。
在此，針對源極層405a、汲極層405b、閘極絕緣層402、氧化絕緣膜407、及氧化半導體層432之熱處理之一實施例，一使用電爐601之加熱法將參考圖15說明於後。
圖15係電爐601之概略圖。加熱器603設於一爐膛602外側，以加熱爐膛602。在爐膛602內設有一供一基板604安裝之承載器605。基板604係轉移至/自爐膛602。此外，爐膛602備有一氣體供給構件606及一排氣構件607。藉由氣體供給構件606，氣體被送入爐膛602。排氣構件607將爐膛602排氣或減低爐膛602內之壓力。應該注意的是電爐601之溫升特徵較佳設定於0.1℃/分至20℃/分(含)。電爐601之溫降特徵則較佳設定於0.1℃/分至15℃/分(含)。
氣體供給構件606包括一氣體供給源611a、一氣體供給源611b、一壓力調節閥612a、一壓力調節閥612b、一淨化器613a、一淨化器613b、一流量控制器614a、一流量控制器614b、一止動閥615a、及一止動閥615b。在此實施例中，淨化器613a及淨化器613b較佳為分別設於氣體供給源611a與爐膛602之間及氣體供給源611b與爐膛602之間。淨化器613a及淨化器613b可以除去一從氣體供給源611a及氣體供給源611b導送入爐膛602之氣體中之雜質(例如水及氫)；因此，藉由設置淨化器613a及淨化器613b即可抑制水、氫、及類似者進入爐膛602。
在此實施例中，氮或一稀有氣體分別從氣體供給源611a或氣體供給源611b導送入爐膛602，使得爐膛內處於一氧氣環境、一氮氣環境、或一稀有氣體環境中。在以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板400之應變點溫度加熱的爐膛602中，形成於基板400上之氧化半導體層432被加熱，藉此使氧化半導體層432可進行脫水或脫氫。
另者，藉由排氣構件減壓之爐膛602係以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板400之應變點溫度加熱。在此一爐膛602中，形成於基板400上之氧化半導體層432被加熱，藉此使氧化半導體層432可進行脫水或脫氫。
接著，從氣體供給源611a導送入爐膛602之氮或一稀有氣體係停止，且加熱器切斷。此時，氧從氣體供給源611b導送入爐膛602，且一加熱設備之爐膛602逐漸冷卻。亦即，爐膛602具有一氧氣環境，且基板604逐漸冷卻。在此，雜質(例如水及氫)較佳為不包括在從氣體供給源611b被導送入爐膛602內之氧氣中。另者，從氣體供給源611b被導送入爐膛602內之氧氣之純度較佳為6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，一雜質濃度設定為1ppm或更低，較佳為0.1ppm或更低)。
結果，稍後形成之薄膜電晶體之可靠性即可改善。
應該注意的是當熱處理在減壓下執行時，氧可在熱處 理後才導送爐腔602內，壓力可以回到大氣壓力，及隨後可執行冷卻。
另者，氧從氣體供給源611b導送入爐膛602內，及同時，氮及一稀有氣體(例如氦、氖或氬)之其中一者或兩者可導送入爐膛602內。
在加熱設備之爐膛602中之基板604冷卻至300℃後，基板604可在室溫下轉移至一環境中。結果，基板604之冷卻時間得以縮短。
當加熱設備具有一多爐膛結構時，熱處理及冷卻處理可在彼此不同之爐膛內執行。典型上，在一基板上之一氧化半導體層係在一第一爐膛中加熱，第一爐膛係以氧氣、氮氣、或一稀有氣體填充，並以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板400之應變點溫度加熱。接著，已進行熱處理之基板轉移通過已導送氮氣或一稀有氣體於其中之轉移爐膛，而進入一第二爐膛中，第二爐膛係以氧氣填充，並以一較低於或等於100℃、較佳為室溫之溫度加熱，及隨後在其中執行冷卻處理。透過此製程，生產量即可增加。
儘管已在一惰性氣體環境或減壓下進行熱處理之氧化半導體層432較佳在一非晶性狀態，但是部分之氧化半導體層432仍結晶。
如上所述，當使用作為一保護膜之氧化絕緣膜形成而接觸於氧化半導體層後執行熱處理時，包括在源極層、汲極層、閘極絕緣層、氧化絕緣膜、及氧化半導體層內之雜 質(H2O、H、OH、或類似者)即可減少。藉由熱處理，當使用作為一保護膜之氧化絕緣膜形成與氧化半導體層接觸時對氧化半導體層造成之電漿損害可以修復。熱處理可以減少薄膜電晶體之電氣特徵之變異。如上所述，薄膜電晶體461之電氣特徵及可靠性得以改善。
接著，第一接觸孔421、第二接觸孔422、第三接觸孔423、及第四接觸孔424形成於氧化絕緣膜407中(請參閱圖1D及圖2C)。首先，當一部分氧化絕緣膜407藉由蝕刻去除時，到達源極層405a之第一接觸孔421、到達閘極層401之部分第二接觸孔422、及到達連接電極層420之兩端部的第三接觸孔423與第四接觸孔424即形成。再者，部分之閘極絕緣層402藉由蝕刻去除，以利於形成到達閘極層401之第二接觸孔422。
接著，一第二導電膜形成於氧化絕緣膜407上。在此，第二導電膜係通過第一接觸孔421、第二接觸孔422、第三接觸孔423、及第四接觸孔424而連接於源極層405a、閘極層401、及連接電極層420。
第二導電膜較佳使用一低電阻之導電性材料形成，其電阻率較低於源極層405a及汲極層405b者，且以鋁或銅尤佳。藉由使用低電阻之導電性材料於第二導電膜，佈線電阻或類似者可以減小。
儘管低電阻之導電性材料(例如鋁或銅)具有低耐熱性，第二導電膜可以在熱處理之後才執行；因此，可以使用低電阻之導電性材料(例如鋁或銅)。
接著，第二導電膜使用一光罩而以一微影蝕刻製程處理，使得源極佈線425、第一閘極佈線426、及第二閘極佈線427形成於氧化絕緣膜407上(請參閱圖1E及圖2D)。源極佈線425形成用於與連接電極層420重疊，及通過第一接觸孔421而連接於源極層405a。第一閘極佈線426及第二閘極佈線427形成用於將源極佈線425夾置於其間。在此，第一閘極佈線426形成用於通過第二接觸孔422而連接於閘極層401及通過第三接觸孔423而連接於連接電極層420。第二閘極佈線427形成用於通過第四接觸孔424而連接於連接電極層420。據此，第一閘極佈線426及第二閘極佈線427係透過連接電極層420而電氣連接於彼此。
透過上述製程，薄膜電晶體461即可形成。圖3C及3D中所示之結構可以依一相似製程製造。
如上所述，當熱處理是在使用作為一保護膜之氧化絕緣膜形成而接觸於氧化半導體層後才執行時，包括在源極層、汲極層、閘極絕緣層、及氧化半導體層內之雜質(H2O、H、OH、或類似者)即可減少。藉由熱處理，當使用作為一保護膜之氧化絕緣膜形成與氧化半導體層接觸時對氧化半導體層造成之電漿損害可以修復。熱處理可以減少薄膜電晶體之電氣特徵之變異。因此，薄膜電晶體461之電氣特徵及可靠性得以改善。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例2)
一種半導體裝置及一種用於製造半導體裝置之方法將參考圖4A至4E、圖5A至5D、及圖6A至6D揭述於後。與實施例1者相同之部分或一具有功能與實施例1中所述者相似之部分可以如實施例1者形成；因此，重複說明處即予以省略。
圖6A係一包括在一半導體裝置內之薄膜電晶體460之平面圖，及圖6B係沿圖6A之線D1-D2所取之截面圖。薄膜電晶體460係一反向交錯型薄膜電晶體。一閘極層451設於一具有一絕緣表面之基板450上。一閘極絕緣層452設於閘極層451上。一源極層455a及一汲極層455b設於閘極絕緣層452上。一氧化半導體層453設於源極層455a、汲極層455b、及閘極絕緣層452上。同時設置一氧化絕緣膜457，其覆蓋閘極絕緣層452、氧化半導體層453、源極層455a及汲極層455b且其與氧化半導體層453接觸。一銦-鎵-鋅-氧基非單晶性薄膜使用於氧化半導體層453。
氧化絕緣膜457備有一到達源極層455a之第一接觸孔471、一到達閘極層451之第二接觸孔472、及到達一連接電極層470之二端部的一第三接觸孔473與一第四接觸孔474。在此，在本實施例中，一源極佈線與一汲極佈線係由相同層形成；因此，一第一閘極佈線476與一第二閘極佈線477即形成用於將一源極佈線475夾置於其間。 第一閘極佈線476與第二閘極佈線477係透過連接電極層470而電氣連接於彼此，連接電極層則形成以利重疊於源極佈線475。在此，源極佈線475係通過第一接觸孔471而電氣連接於源極層455a。第一閘極佈線476通過第二接觸孔472而電氣連接於閘極層451。第一閘極佈線476與第二閘極佈線477通過第三接觸孔473與第四接觸孔474而電氣連接於連接電極層470。源極佈線475、第一閘極佈線476、及第二閘極佈線477延伸至氧化半導體層453之周邊以外。
在使用作為一保護膜之氧化絕緣膜457形成與氧化半導體層453接觸後，用於減少雜質(例如水氣)之熱處理(用於脫水或脫氫之熱處理)即執行於氧化半導體層453上。
雜質(例如水氣)因而減少，其不僅存在於氧化半導體層453中，亦存在於閘極絕緣層452中、源極層455a中、汲極層455b中、或在氧化半導體層453及與氧化半導體層453接觸之上、下薄膜之間之界面處、在閘極絕緣層452與氧化半導體層453之間之一界面處、或在氧化絕緣膜457與氧化半導體層453之間之一界面處。當氧化半導體層453中之水氣或類似內容物藉由熱處理減少時，薄膜電晶體之電氣特徵可獲改善。
藉由熱處理，當氧化絕緣膜457形成時，即可修復對氧化半導體層453造成之電漿損害。
閘極層451、連接電極層470、源極層455a、及汲極 層455b較佳為各包括一耐熱之導電性材料。就耐熱之導電性材料而言，可以使用一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物。閘極層451、連接電極層470、源極層455a、及汲極層455b可具有一選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；一包括這些元素之任一者以作為一成分之合金；或一包括這些元素之任一者以作為一成分之氮化物的一堆疊結構。例如，可以使用用於一第一層之氮化鎢及用於一第二層之鎢之組合型態；用於第一層之氮化鉬及用於第二層之鎢之組合型態；或用於第一層之氮化鈦及用於第二層之鈦之組合型態。
就使用於連接電極層470、源極層455a、及汲極層455b之耐熱性導電性材料而言，可以使用一含有銦、錫、或鋅任一者之透明導電性材料。例如，較佳使用氧化銦(In2O3)或一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金。另者，也可以使用一透明導電性氧化物以供一絕緣之氧化物添加至此。
藉由在透明導電性氧化物中含有絕緣之氧化物(例如氧化矽)，透明導電性氧化物之結晶化可獲抑制且透明之導電性氧化物可具有一非晶性結構。即使是當執行熱處理時，仍可抑制透明導電性氧化物之結晶化及形成一非晶性結構，使得透明導電性氧化物之結晶化或微結晶粒子之產生可以避免。
此一耐熱性導電性材料包括在閘極層451、連接電極層470、源極層455a、及汲極層455b內，藉此使閘極層451、連接電極層470、源極層455a、及汲極層455b可以承受在氧化絕緣膜457形成後所執行之熱處理。
源極佈線475、第一閘極佈線476、及第二閘極佈線477較佳使用一低電阻之導電性材料形成，其電阻率較低於源極層455a及汲極層455b者，且以鋁或銅尤佳。當低電阻之導電性材料使用於源極佈線475、第一閘極佈線476、及第二閘極佈線477時，佈線電阻或類似者可以減小。
低電阻之導電性材料(例如鋁或銅)具有低耐熱性。惟，熱處理是在形成氧化絕緣膜之後才執行，且此時設置源極佈線475、第一閘極佈線476、及第二閘極佈線477，藉此使上述低電阻之導電性材料可以使用作為源極佈線475、第一閘極佈線476、及第二閘極佈線477。
就包括一通道形成區在內之氧化半導體層453而言，可以使用一具有半導體特徵之氧化物材料，且典型上使用銦-鎵-鋅-氧基非單晶體。
如圖6C中所示，一第一源極佈線478及一第二源極佈線479可形成用於將一閘極佈線480夾置於其間，及可以透過連接電極層470而電氣連接於彼此，連接電極層係形成用於與閘極佈線480重疊。在此，第一源極佈線478通過第一接觸孔471而電氣連接於源極層455a。閘極佈線480通過第二接觸孔472而電氣連接於閘極層451。第 一源極佈線478及第二源極佈線479通過第三接觸孔473及第四接觸孔474而電氣連接於連接電極層470，第三及第四接觸孔係到達連接電極層470之兩端部。其他部分則相似於圖6A及6B中所示之薄膜電晶體者。
如圖6D中所示，源極層455a可形成用於與閘極佈線480重疊，且第一源極佈線478及第二源極佈線479可以透過源極層455a而電氣連接於彼此。在此，第一源極佈線478通過第一接觸孔471而電氣連接於源極層455a。第二源極佈線479則通過一設於源極層455a上之第三接觸孔491而電氣連接於源極層455a。其他部分則相似於圖6C中所示之薄膜電晶體者。
圖4A至4E係圖6A及6B中所示之薄膜電晶體460之一製造過程之截面圖，及圖5A至5D係製造過程之平面圖。
閘極層451設於具有一絕緣表面之基板450上。一使用作為一底膜之絕緣膜可設於基板450與閘極層451之間。閘極層451可用一與實施例1中所述閘極層401者相似之材料形成。
在一相似於實施例1之情況中，在後續步驟中與源極層455a及汲極層455b同時形成之連接電極層470可以與閘極層451同時形成。在此情況下，連接電極層470並不需要在源極層455a及汲極層455b形成時形成。
閘極絕緣層452形成於閘極層451上。閘極絕緣層452可用一與實施例1中所述閘極絕緣層402者相似之方 式形成。
一第一導電膜形成於閘極絕緣層452上，且藉由一微影蝕刻製程而製成圖案為凸塊狀源極層455a、凸塊狀汲極層455b、及連接電極層470。第一導電膜可以使用一與實施例1中所述第一導電膜者相似之材料形成。源極層455a與汲極層455b可用一與實施例1中所述源極層405a與汲極層405b者相似之方式形成。
當連接電極層470係與閘極層451同時形成時，連接電極層470不需要在此形成。同樣在具有圖6D所示結構之情況下，連接電極層470也不必形成。
此時，一氧化半導體膜形成於閘極絕緣層452、源極層455a、及汲極層455b上，且藉由一微影蝕刻製程而製成圖案為一凸塊狀氧化半導體層482(參閱圖4A及圖5A)。
氧化半導體層482使用作為一通道形成區，及用一與實施例1中所述氧化半導體層432者相似之方式形成。
應該注意的是在氧化半導體層482由一濺鍍法形成之前，薄膜形成時所產生且附著於閘極絕緣層452之一表面上的顆粒物(亦稱之為粒子或灰塵)較佳藉由逆濺鍍而去除，其中導送入一氬氣並產生電漿。
接著，覆蓋閘極絕緣層452、氧化半導體層482、源極層455a、及汲極層455b且與氧化半導體層482接觸之氧化絕緣膜457係藉由一濺鍍法或一PCVD法形成(參閱圖4B)。氧化絕緣膜457也可用一與實施例1中所述氧 化絕緣膜407者相似之方式形成。在此實施例中，一具有300奈米厚度之氧化矽膜係形成作為氧化絕緣膜457。薄膜形成時之基板溫度可以較高於或等於室溫且較低於或等於300℃，且在此實施例中溫度設定於100℃。
接著，熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，執行於源極層455a、汲極層455b、閘極絕緣層452、氧化絕緣膜457、及氧化半導體層482上，藉此形成氧化半導體層453(參考圖4C及圖5B)。熱處理是以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板450之應變點。當熱處理是在上述環境下，執行於源極層455a、汲極層455b、閘極絕緣層452、氧化絕緣膜457、及氧化半導體層453上時，包括在源極層455a、汲極層455b、閘極絕緣層452、氧化絕緣膜457、及氧化半導體層453內，以及在氧化半導體層453與接觸於氧化半導體層453的上、下薄膜之間之界面處的雜質(例如氫及水)即可去除。在某些情況下，根據熱處理之條件或氧化半導體層之一材料，氧化半導體層係結晶及變成一微晶性膜或一多晶性膜。
當使用作為一保護膜之氧化絕緣膜457形成與氧化半導體層482接觸時，有可能氧化半導體層482會遭受到電漿損害。惟，藉由熱處理，對氧化半導體層482造成之電漿損害可以修復。
藉由此熱處理，氧化絕緣膜407中之氧係使用固態擴 散法供給至氧化半導體層403。據此，由於氧化半導體層403之電阻增加，故可製成一具有良好電氣特徵之極可靠薄膜電晶體。
熱處理可以減少薄膜電晶體之電氣特徵之變異。
應該注意的是在用於脫水或脫氫之熱處理中，水、氫、及類似者較佳為不含於氮或一稀有氣體(例如氦、氖或氬)中。另者，送入一熱處理設備內之氮或一稀有氣體(例如氦、氖或氬)較佳具有6N(99.9999%)或更高之純度，最佳為7N(99.99999%)或更高(亦即，一雜質濃度設定為1ppm或更低，較佳為0.1ppm或更低)。在熱處理之後，緩慢冷卻較佳在一氧氣環境下執行。例如，緩慢冷卻可執行使得基板溫度從最高加熱溫度下降至少約50℃至100℃。
針對熱處理，可以使用一瞬間加熱法，例如一使用電爐之加熱法、一使用加熱氣體之氣體快速熱退火法(GRTA)、或一使用燈光之燈式快速熱退火法(LRTA)。
在此，針對氧化半導體層482之熱處理之一實施例，一使用電爐1601之加熱法將參考圖16說明於後。
圖16係電爐1601之概略圖。加熱器1603設於一爐膛1602外側，以加熱爐膛1602。在爐膛1602內設有一供一基板1604安裝之承載器1605。基板1604係轉移至/自爐膛1602。此外，爐膛1602備有一氣體供給構件1606及一排氣構件1607。藉由氣體供給構件1606，氣體被送 入爐膛1602。排氣構件1607將爐膛1602排氣或減低爐膛1602內之壓力。應該注意的是電爐1601之溫升特徵較佳設定於0.1℃/分至20℃/分(含)。電爐1601之溫降特徵則較佳設定於0.1℃/分至15℃/分(含)。
氣體供給構件1606包括一氣體供給源1611、一壓力調節閥1612、一淨化器1613、一流量控制器1614、及一止動閥1615。在此實施例中，淨化器1613較佳設於氣體供給源1611與爐膛1602之間。淨化器1613可以除去一從氣體供給源1611導送入爐膛1602之氣體中之雜質(例如水及氫)；因此，藉由設置淨化器1613即可抑制水、氫、及類似者進入爐膛1602。
在此實施例中，氧、氮、或一稀有氣體從氣體供給源1611導送入爐膛1602，使得爐膛內處於一氮氣環境或一稀有氣體環境中。在以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板450之應變點溫度加熱的爐膛1602中，形成於基板450上之氧化半導體層被加熱，藉此使氧化半導體層可進行脫水或脫氫。
另者，藉由排氣構件減壓之爐膛1602係以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板450之應變點溫度加熱。在此一爐膛1602中，形成於基板450上之氧化半導體層被加熱，藉此使氧化半導體層可進行脫水或脫氫。
接著，加熱器切斷，且一加熱設備之爐膛1602逐漸 冷卻。
結果，稍後形成之薄膜電晶體之可靠性即可改善。
應該注意的是當熱處理在減壓下執行時，一惰性氣體可在熱處理後才導送入爐膛1602，壓力可以回到大氣壓力，及隨後可執行冷卻。
在加熱設備之爐膛1602中之基板1604冷卻至300℃後，基板1604可在室溫下轉移至一環境中。結果，基板1604之冷卻時間得以縮短。
當加熱設備具有一多爐膛結構時，熱處理及冷卻處理可在彼此不同之爐膛內執行。典型上，在一基板上之一氧化半導體層係在一第一爐膛中加熱，第一爐膛係以氧氣、氮氣、或一稀有氣體填充，並以一較高於或等於200℃且較低於或等於700℃、較佳為較高於或等於350℃且較低於基板450之應變點溫度加熱。接著，已進行熱處理之基板轉移通過已導送氮氣或一稀有氣體於其中之轉移爐膛，而進入一第二爐膛中，第二爐膛係以氮氣或一稀有氣體填充，並以一較低於或等於100℃、較佳為室溫之溫度加熱，及隨後在其中執行冷卻處理。透過此製程，生產量即可增加。
儘管已在一惰性氣體環境或減壓下進行熱處理之氧化半導體層482較佳在一非晶性狀態，但是部分之氧化半導體層482仍結晶。
如上所述，當使用作為一保護膜之氧化絕緣膜形成而接觸於氧化半導體層後執行熱處理時，包括在源極層、汲 極層、閘極絕緣層、氧化絕緣膜、及氧化半導體層內之雜質(H2O、H、OH、或類似者)即可減少。藉由熱處理，當使用作為一保護膜之氧化絕緣膜形成與氧化半導體層接觸時對氧化半導體層造成之電漿損害可以修復。熱處理可以減少薄膜電晶體之電氣特徵之變異。如上所述，薄膜電晶體460之電氣特徵及可靠性得以改善。
接著，第一接觸孔471、第二接觸孔472、第三接觸孔473、及第四接觸孔474形成於氧化絕緣膜457中(請參閱圖4D及圖5C)。首先，當一部分氧化絕緣膜457藉由蝕刻去除時，到達源極層455a之第一接觸孔471、到達閘極層451之部分第二接觸孔472、及到達連接電極層470之兩端部的第三接觸孔473與第四接觸孔474即形成。再者，部分之閘極絕緣層452藉由蝕刻去除，以利於形成到達閘極層451之第二接觸孔。
接著，一第二導電膜形成於氧化絕緣膜457上。在此，第二導電膜係通過第一接觸孔471、第二接觸孔472、第三接觸孔473、及第四接觸孔474而連接於源極層455a、閘極層451、及連接電極層470。
第二導電膜較佳使用一低電阻之導電性材料形成，其電阻率較低於源極層455a及汲極層455b者，且以鋁或銅尤佳。藉由使用低電阻之導電性材料於第二導電膜，佈線電阻或類似者可以減小。
儘管低電阻之導電性材料(例如鋁或銅)具有低耐熱性，第二導電膜可以在熱處理之後才執行；因此，可以使 用低電阻之導電性材料(例如鋁或銅)。
接著，第二導電膜透過一蝕刻製程蝕刻，使得源極佈線475、第一閘極佈線476、及第二閘極佈線477形成於氧化絕緣膜457上(請參閱圖4E及圖5D)。源極佈線475形成用於與連接電極層470重疊，及通過第一接觸孔471而連接於源極層455a。第一閘極佈線476及第二閘極佈線477形成用於將源極佈線475夾置於其間。在此，第一閘極佈線476形成用於通過第二接觸孔472而連接於閘極層451及通過第三接觸孔473而連接於連接電極層470。第二閘極佈線477形成用於通過第四接觸孔474而連接於連接電極層470。據此，第一閘極佈線476及第二閘極佈線477係透過連接電極層470而電氣連接於彼此。
透過上述製程，薄膜電晶體460即可形成。圖6C及6D中所示之結構可以依一相似製程製造。
如上所述，當熱處理是在使用作為一保護膜之氧化絕緣膜形成而接觸於氧化半導體層後才執行時，包括在源極層、汲極層、閘極絕緣層、及氧化半導體層內之雜質(H2O、H、OH、或類似者)即可減少。藉由熱處理，當使用作為一保護膜之氧化絕緣膜形成與氧化半導體層接觸時對氧化半導體層造成之電漿損害可以修復。熱處理可以減少薄膜電晶體之電氣特徵之變異。因此，薄膜電晶體460之電氣特徵及可靠性得以改善。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例3)
一種包括一薄膜電晶體在內之半導體裝置之製造過程將參考圖7A至7D、圖8A至8C、圖9A及9B、圖10、圖11、圖12、及圖13說明於後。圖7A至7D、圖8A至8C、及圖9A及9B係一製造過程之截面圖，及圖10、圖11、圖12、及圖13係製造過程之平面圖。
對於圖7A中所示具有一透光性之基板100而言，可使用一由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者構成之玻璃基板。應該注意的是可使用一由絕緣體構成之基板(例如一陶瓷基板、一石英玻璃基板、一石英基板、或一藍寶石基板)，以替代玻璃基板100。另者，結晶化玻璃或類似者亦可使用。
接著，一導電層形成於基板100之整個表面上，及隨後執行一第一微影蝕刻製程以形成一抗蝕遮罩。接著，一不必要的部分係藉由蝕刻去除，使得一佈線及一電極(一閘極層101、一電容器佈線108、及一第一端點121)形成。此時，執行蝕刻使得至少閘極層101之端部具有一漸縮形。
閘極層101、電容器佈線108、及一端部之第一端點121可以適度使用實施例1中所述閘極層401之材料形成。閘極層101、電容器佈線108、及端部之第一端點121較佳使用一耐熱之導電性材料形成，以承受一後續步驟中之熱處理，及使用一選自鈦(Ti)、鉭(Ta)、鎢 (W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之元素；一包括這些元素之任一者以作為一組合成分之合金；或一包括這些元素之任一者以作為一成分之氮化物形成一單層或一堆疊層。
此時，在一後續步驟中形成一源極層105a及一汲極層105b時亦同時形成之一連接電極層220可以和閘極層101同時形成。在此情況下，連接電極層220不需要在源極層105a及汲極層105b形成時形成。
接著，一閘極絕緣層102形成於閘極層101之整個表面上。閘極絕緣層102係藉由一濺鍍法、一PCVD法、或類似者形成至一厚度為50至250奈米。
例如，就閘極絕緣層102而言，一氧化矽膜係藉由一濺鍍法而形成至100奈米厚度。毋須贅言，閘極絕緣層102並不限於此一氧化矽膜，且其可形成具有一單層結構或使用另一絕緣膜(例如，一氧氮化矽膜、一氮化矽膜、一氧化鋁膜、一氧化鉭膜、及類似者)而形成一堆疊結構。
接著，一氧化半導體膜(銦-鎵-鋅-氧基非單晶性薄膜)形成於閘極絕緣層102上。電漿處理後可以有效沈積銦-鎵-鋅-氧基非單晶性薄膜而不曝露於空氣，因為灰塵及水氣不會附著於閘極絕緣層與半導體膜之間。在此，氧化半導體膜係在一氧氣環境、一氬氣環境、或一含有氬氣與氧氣之環境中形成，其條件為，一靶材係一含有銦、鎵、及鋅(銦-鎵-鋅-氧基氧化半導體靶材(In2O3：Ga2O3： ZnO=1：1：1))且直徑8吋之氧化半導體靶材，基板與靶材之間之距離為170毫米，壓力為0.4Pa，及直流(DC)電力供給為0.5瓩。應該注意的是以一脈衝直流(DC)電力供給較佳，因為灰塵可以減少且薄膜厚度可呈均一。銦-鎵-鋅-氧基非單晶性薄膜形成至一厚度為5至200奈米。就氧化半導體膜而言，一具有50奈米厚度之銦-鎵-鋅-氧基非單晶性薄膜係藉由一濺鍍法而使用銦-鎵-鋅-氧基氧化半導體靶材形成。
一濺鍍法之範例包括一RF濺鍍法(其中一高頻率電力供給器使用於一濺鍍電力供給器)、一DC濺鍍法、及一脈衝DC濺鍍法(其中一偏壓以脈衝方式施加)。一RF濺鍍法主要使用在形成一絕緣膜之情況中，及一DC濺鍍法主要使用在形成一金屬之情況中。
此外，亦有一多源濺鍍設備，其中有複數個不同材料之靶材可供設定。使用多源濺鍍設備時，不同材料之薄膜可在同一容室中沈積堆疊，且一複數類材料之薄膜可以藉由同時放電而在同一容室中沈積。
此外，一濺鍍設備備有設於容室中之磁性系統且其用於一磁電管濺鍍法，及一用於一ECR濺鍍法之濺鍍設備，其中使用藉由微波產生之電漿，而不使用輝光放電。
此外，就一使用濺鍍法之薄膜形成方法而言，亦有一反應性濺鍍法，其中一靶材及一濺鍍氣體成分係在薄膜形成期間彼此呈化學反應，以形成其一化合物之薄膜，及一偏壓濺鍍法，其中電壓亦在薄膜形成期間施加於一基板。
接著，執行一第二微影蝕刻製程以形成一抗蝕遮罩，及隨後蝕刻氧化半導體膜。例如，不必要的部分係藉由磷酸、醋酸、及硝酸之混合溶液以濕式蝕刻去除，使得一氧化半導體層133形成(請參閱圖7A及圖10)。應該注意的是此處之蝕刻並不限於濕式蝕刻，且乾式蝕刻亦可使用。
就乾式蝕刻用之蝕刻氣體而言，較佳使用一含氯之氣體(即氯基氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4))。
另者，一含有氟(氟基氣體例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))；氧(O2)；這些供一稀有氣體(例如氦(He)或氬(Ar))添入之氣體之任一者；或類似者可以使用作為乾式蝕刻用之蝕刻氣體。
就乾式蝕刻法而言，可以使用一平行板反應離子蝕刻(RIE)法、一感應耦合電漿(ICP)蝕刻法、或類似者。為了將薄膜蝕刻成所需之形狀，蝕刻條件(施加於一線圈形電極之電量、施加於一基板側之電極之電量、基板側之電極之溫度、或類似者)可以適度調整。
就一用於濕式蝕刻之蝕刻劑而言，可以使用一將磷酸、醋酸、及硝酸或類似者混合而取得之溶液。此外，也可以使用ITO 07N(KANTO CHEMICAL CO.,INC製造)。
濕式蝕刻所用之蝕刻劑係藉由與蝕除材料一併清理而 去除。包括蝕刻劑與蝕除材料在內之廢液可加以過濾且材料可重複使用。當一材料(例如包括在氧化半導體層內之銦)係從蝕刻後之廢液收集及重複使用時，資源即可有效使用且成本得以降低。
應該注意的是蝕刻條件(蝕刻液、蝕刻時間、溫度、或類似者)可以依據一材料而適度調整，使得薄膜可蝕刻成所需之形狀。
接著，一由一金屬材料構成之第一導電膜132藉由一濺鍍法或一真空蒸鍍法形成於氧化半導體層133上(參閱圖7B)。
針對第一導電膜132之一材料而言，可以適度使用一與實施例1中所述源極層405a及汲極層405b者相似之材料。第一導電膜132較佳使用一耐熱之導電性材料形成，以承受一後續步驟中之熱處理，及使用一選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之元素；一包括這些元素之任一者以作為一組合成分之合金；或一包括這些元素之任一者以作為一成分之氮化物形成一單層或一堆疊層。
針對用於第一導電膜132之耐熱性導電性材料而言，可以使用一含有銦、錫、或鋅任一者之透明導電性氧化物。例如，較佳使用氧化銦(In2O3)或一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金。另者，可以使用一供絕緣氧化物(例如氧化矽)添加之透明導電性氧化物。
藉由在透明導電性氧化物中含有絕緣之氧化物(例如 氧化矽)，透明導電性氧化物之結晶化可獲抑制且透明之導電性氧化物可具有一非晶性結構。即使是當執行熱處理時，仍可抑制透明導電性氧化物之結晶化及形成一非晶性結構，使得透明導電性氧化物之結晶化或微結晶粒子之產生可以避免。
接著，執行一第三微影蝕刻製程。一抗蝕遮罩形成且不必要的部分係藉由蝕刻去除，藉此使源極層105a、汲極層105b、連接電極層220、及一第二端點122形成(請參閱圖7C及圖11)。此時可以使用濕式蝕刻或乾式蝕刻作為一蝕刻方法。例如，藉由使用一氨-過氧化氫混合物(過氧化氫：氨：水=5：2：2)之濕式蝕刻，第一導電膜132可以蝕刻形成源極層105a與汲極層105b。在此蝕刻步驟中，氧化半導體層133之一曝露區域係部分蝕刻成為一氧化半導體層135。因此，位於源極層105a與汲極層105b之間之氧化半導體層135之一區域具有一小厚度。該小厚度之區域具有一大約30奈米厚度，可進一步抑制結晶化；因此，該小厚度之區域在一使用作為一通道之部分欲保持一非結晶狀態的情況下較為實用。在圖7C中，用於形成源極層105a、汲極層105b、及氧化半導體層135之蝕刻係藉由乾式蝕刻一次執行。據此，源極層105a與汲極層105b之端部即與氧化半導體層135之端部對齊；因此形成連續之結構。
在第三微影蝕刻製程中，使用與源極層105a與汲極層105b者相同材料形成之第二端點122係留在一終端部 分中。應該注意的是第二端點122電氣連接於一在後續步驟中待形成之源極佈線。
當連接電極層420係與閘極層401同時形成時，連接電極層420並不需要在此時形成。
再者，藉由使用一具有由一多段調整式遮罩形成之多種厚度(典型上為二不同厚度)區域的抗蝕遮罩，抗蝕遮罩之數量即可減少，造成簡化之製程及較低之成本。
隨後，抗蝕遮罩去除，且一保護絕緣層107形成用於覆蓋閘極絕緣層102、氧化半導體層135、源極層105a、及汲極層105b(參閱圖7D)。保護絕緣層107可適度使用一方法以形成至少1奈米或更大之厚度，藉此防止雜質(例如水及氫)混合於保護絕緣層107，例如一CVD法或一濺鍍法。在此，保護絕緣層107係以一濺鍍法形成。與部分之氧化半導體層135接觸的保護絕緣層107並不含水氣、氫離子、及OH-等雜質且阻制這些雜質侵入。更明確地說，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、或一氧氮化鋁膜。再者，一氮化矽膜或一氮化鋁膜可以堆疊而形成於保護絕緣層107上並與之接觸。氮化矽膜並不含水氣、氫離子、及OH-等雜質且阻制這些雜質侵入。
當保護絕緣層107係藉由一濺鍍法、一PCVD法、或類似者而形成接觸於氧化半導體層135時，至少與保護絕緣層107接觸之氧化半導體層135的一區域可為高電阻(載體濃度減小，較佳為載體濃度小於1×1018/cm3)，並 可作為一高電阻氧化半導體區。
接著，熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，執行於源極層105a、汲極層105b、閘極絕緣層102、及氧化半導體層135上，藉此形成一氧化半導體層103(參考圖8A)。熱處理是以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板100之應變點。當熱處理是在上述環境下，執行於源極層105a、汲極層105b、閘極絕緣層102、及氧化半導體層103上時，包括在源極層105a、汲極層105b、閘極絕緣層102、及氧化半導體層103內，以及在氧化半導體層103與接觸於氧化半導體層103的上、下薄膜之間之界面處的雜質(例如氫及水)即可去除。在某些情況下，根據熱處理之條件或氧化半導體層之一材料，氧化半導體層係結晶及變成一微晶性膜或一多晶性膜。
當使用作為一保護膜之保護絕緣層107形成與氧化半導體層133接觸時，有可能氧化半導體層133會遭受到電漿損害。惟，藉由熱處理，對氧化半導體層133造成之電漿損害可以修復。
藉由此熱處理，保護絕緣層107中之氧係使用固態擴散法供給至氧化半導體層103。據此，由於氧化半導體層103之電阻增加，故可製成一具有良好電氣特徵之極可靠薄膜電晶體。
熱處理可以減少薄膜電晶體之電氣特徵之變異。在熱 處理之後，緩慢冷卻較佳在一氧氣環境下執行。例如，緩慢冷卻可執行使得基板溫度從最高加熱溫度下降至少約50℃至100℃。
接著，執行一第四微影蝕刻製程。一抗蝕遮罩形成，且保護絕緣層107及閘極絕緣層102係經蝕刻以形成一第一接觸孔221、第二接觸孔222、第三接觸孔223、及第四接觸孔224(請參閱圖8B及圖12)。首先，當一部分保護絕緣層107藉由蝕刻去除時，到達源極層105a之第一接觸孔221、到達閘極層101之部分第二接觸孔222、及到達連接電極層220之兩端部的第三接觸孔223與第四接觸孔224即形成。再者，部分之閘極絕緣層102藉由蝕刻去除，以利於形成到達閘極層101之第二接觸孔222。
當製造一反射型顯示裝置時，一到達汲極層105b之接觸孔可在此形成，及一像素電極層110可與一源極佈線及一閘極佈線同時形成。
接著，一由一金屬材料構成之第二導電膜係藉由一濺鍍法或一真空蒸鍍法形成於保護絕緣層107上。在此，第二導電膜係通過第一接觸孔221、第二接觸孔222、第三接觸孔223、及第四接觸孔224而連接於源極層105a、閘極層101、及連接電極層220。
針對第二導電膜之一材料而言，可以適度使用一與實施例1中所述第二導電膜者相似之材料。第二導電膜較佳使用一低電阻之導電性材料形成，其電阻率較低於源極層105a及汲極層105b者，且以鋁或銅尤佳。藉由使用低電 阻之導電性材料於第二導電膜，佈線電阻或類似者可以減小。
執行一第五微影蝕刻製程。一抗蝕遮罩形成，且第二導電膜係經蝕刻以形成一源極佈線225、一第一閘極佈線226、及一第二閘極佈線227於保護絕緣層107上(請參閱圖8C及圖12)。源極佈線225重疊於連接電極層220，及形成通過第一接觸孔221而連接於源極層105a。第一閘極佈線226及第二閘極佈線227形成用於將源極佈線225夾置於其間。在此，第一閘極佈線226形成用於通過第二接觸孔222而連接於閘極層101及通過第三接觸孔223而連接於連接電極層220。此外，第二閘極佈線227形成用於通過第四接觸孔224而連接於連接電極層220。據此，第一閘極佈線226及第二閘極佈線427係透過連接電極層220而電氣連接於彼此。
透過上述步驟，一薄膜電晶體170即可製成。
接著，執行一第六微影蝕刻製程。一抗蝕遮罩形成，且保護絕緣層107係經蝕刻以形成一到達汲極層105b之接觸孔125。此外，一到達第二端點122之接觸孔127及一到達第一端點121之接觸孔126亦在同一步驟中形成。此階段之一截面圖係揭示於圖9A中。應該注意的是接觸孔125、接觸孔126、及接觸孔127可以在第四微影蝕刻製程中同時形成。
接著，抗蝕遮罩去除，及形成一透明之導電膜。透明之導電膜係藉由一濺鍍法、一真空蒸鍍法、或類似者，使 用氧化銦(In2O3)、一氧化銦-氧化錫(In2O3-SnO2，簡稱為ITO)合金、或類似者形成。此一材料則利用一氫氯酸基溶液蝕刻。惟，由於一殘留物特別容易在蝕刻ITO時產生，故可使用氧化銦-氧化鋅合金(In2O3-ZnO)以改善蝕刻之可加工性。當執行熱處理以減低透明導電膜之電阻時，即可達成氧化半導體層103之電阻增加及電晶體電氣特徵之改善與較少變化。
接著，執行一第七微影蝕刻製程。一抗蝕遮罩形成，且一不必要的部分係藉由蝕刻去除，以形成像素電極層110。
再者，在此第七微影蝕刻製程中，電容器佈線108及像素電極層110藉由使用一電容器部分中之閘極絕緣層102及保護絕緣層107作為一介電質，合併形成一儲存電容器。
此外，在此第七微影蝕刻製程中，第一端點121及第二端點122係以抗蝕遮罩覆蓋，且透明導電膜128、129留在端點部份中。透明導電膜128、129之功能如同與一FPC連接之電極或佈線。形成於第一端點121上之透明導電膜128係一連接端點電極，其功能如同閘極佈線之一輸入端。形成於第二端點122上之透明導電膜129係一連接端點電極，其功能如同源極佈線之一輸入端。
接著，抗蝕遮罩去除，且此階段之一截面圖係揭示於圖9B中。應該注意的是此階段之一俯視圖係對應於圖13。
再者，圖14A及14B分別係此階段之一閘極佈線端點部分之截面圖及平面圖。圖14A對應於沿圖14B之線E1-E2所取之截面圖。在圖14A中，一形成於一保護絕緣膜154上之透明導電膜155係一連接端點電極，其功能如同一輸入端。在圖14A之端點部分中，一使用與閘極佈線者相同材料形成之第一端點151及一使用與源極佈線者相同材料形成之連接電極層153係重疊於彼此，且將一閘極絕緣層152介置於其間及透過透明導電膜155而電氣連接。應該注意的是，圖9B中所示透明導電膜128與第一端點121彼此接觸之部分係對應於圖14A中透明導電膜155與第一端點151彼此接觸之部分。
圖14C及14D分別係一與圖9B中所示者不同之源極佈線端點部分之截面圖及俯視圖。圖14C係沿圖14D之線F1-F2所取之截面圖。在圖14C中，形成於保護絕緣膜154上之透明導電膜155係一連接端點電極，其功能如同一輸入端。在圖14C之端點部分中，一使用與閘極佈線者相同材料形成之電極層156係位於一第二端點150下方，第二端點係電氣連接於源極佈線，並將閘極絕緣層152介置於其間。電極層156並未電氣連接於第二端點150，且當電極層156之電位設定在一與第二端點150者不同之電位時，例如浮接狀態、GND、或0伏，一用於防止雜訊或靜電之電容器即可形成。第二端點150經由保護絕緣膜154被電氣連接至透明導電膜155。
複數個閘極佈線、源極佈線、及電容器佈線係依據像 素密度而設置。同樣在端點部分中，與閘極佈線相同電位之第一端點、與源極佈線相同電位之第二端點、與電容器佈線相同電位之第三端點、及類似者各配置複數個。各端點之數量可為任意數，及端點之數量可由業者適度決定。
透過這七個微影蝕刻製程，儲存電容器及一包括一底閘極交錯型薄膜電晶體170在內之像素薄膜電晶體部分可以使用七個抗蝕遮罩完成。藉由將薄膜電晶體及儲存電容器設置於一像素部分之各像素中且像素配置成一矩陣，即可取得供製造一主動式矩陣顯示裝置用之基板之其中一者。在本說明書中，為了方便起見，此一基板係指一主動式矩陣基板。
在製造一主動式矩陣液晶面板之情況中，一主動式矩陣基板及一備有一相對電極之相對基板係接合於彼此，且以一液晶層介置於其間。應該注意的是一電氣連接於相對基板上之相對電極的共同電極係設於主動式矩陣基板上，及一電氣連接於共同電極之第四端點係設於端點部分中。第四端點設置用於使共同電極設定在一固定電位，例如GND或0伏。
一電容器佈線並未設置，及一像素電極重疊於一相鄰像素之一閘極佈線，且將一保護絕緣膜及一閘極絕緣層介置於其間，以形成一儲存電容器。
在一主動式矩陣液晶顯示裝置中，配置成一矩陣之像素電極係經驅動以在一螢幕上形成一顯示圖案。更明確地說，電壓係施加於一選擇之像素電極及一與像素電極相對 應之相對電極之間，使得一設置於像素電極及相對電極之間之液晶層係作光學性調制，且此光學性調制可由觀看者識別成一顯示圖案。
在顯示移動之影像時，一液晶顯示裝置之一項問題在於液晶分子本身之一長反應時間導致動態影像之餘像或模糊。為了改善一液晶顯示裝置之動態影像特徵，故使用一稱為插黑技術(black insertion)之驅動方法，其中黑色是以每隔一訊框周期即顯示於整個螢幕上。
另者，可以使用一稱為雙訊框速率驅動之驅動方法，其中垂直方向同步頻率為1.5倍或更大，較佳為二倍或更大，如同一般垂直方向同步頻率一樣高，藉此使動態影像特徵得以改善。
再者，為了改善一液晶顯示裝置之動態影像特徵，可以使用一驅動方法，其中複數個發光二極體(LED)光源或複數個EL光源用於形成一表面光源，以作為一背光，且表面光源之各光源在一訊框周期中係以一脈衝方式獨立驅動。就表面光源而言，可以使用三或多種類型LED及可以使用一發出白光之LED。由於複數個LEDs可作獨立式控制，所以LEDs之發光時序可以和一液晶層光學性調制之時序同步。根據此驅動方法，LEDs可以一部分斷開；因此，可以取得一減少電力消耗之效果，特別是在所顯示之一影像具有一大部分可供黑色顯示於其上的情況下。
藉由併用這些驅動方法，一液晶顯示裝置之顯示特徵 (例如動態影像特徵)即可比習知液晶顯示裝置者改善。
本說明書中所揭露之n通道電晶體包括一氧化半導體膜，其使用於一通道形成區且具有優越之動態特徵；因此，其可與這些驅動技術併用。
在製造一發光顯示裝置時，一有機發光元件之一電極(亦稱之為一陰極)設定於一低電力供給電位，例如GND或0伏；因此，一端點部分備有一第四端點，用於將陰極設定於一低電力供給電位，例如GND或0伏。同樣在製造一發光顯示裝置時，除了一源極佈線及一閘極佈線外，亦備有一電力供給線。據此，端點部分備有一與電力供給線電氣連接之第五端點。
當製造一發光顯示裝置時，在某些情況中，一使用有機樹脂層形成之間隔件係設於有機發光元件之間。在此情況下，執行於有機樹脂層上之熱處理也可以和用於增加氧化半導體層103之電阻之熱處理相同，以利於達成電晶體之電氣特徵上的改善及較少變化。
藉由熱處理，雜質(例如水氣)減少且氧化半導體膜之純度增加。因此，一包括一具有良好電氣特徵之極可靠薄膜電晶體在內的半導體裝置即可製成，且不需要使用一薄膜形成室內之露點較低的特殊濺鍍設備或一超純之氧化半導體靶材。
氧化半導體層中之通道形成區係一高電阻區；因此，薄膜電晶體之電氣特徵穩定並可避免斷開電流增加。因此，可以提供一具有良好電氣特徵之極可靠薄膜電晶體。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例4)
一種半導體裝置及製造半導體裝置之方法將參考圖17說明於後。與實施例1者相同之部分或功能上與實施例1者相似之部分及一製程可以用與實施例1中所述者相似之方式形成；因此，恕不予以贅述。
在圖17所示之一薄膜電晶體462中，一導電層409係從與源極佈線425相同之層設於氧化絕緣膜407上，使得導電層409重疊於閘極層401與氧化半導體層403之一通道區。
圖17係包括在一半導體裝置內之薄膜電晶體462之截面圖。薄膜電晶體462係一底閘極薄膜電晶體及包括閘極層401、閘極絕緣層402、氧化半導體層403、源極層405a、汲極層405b、氧化絕緣膜407、源極佈線425、及導電層409，其設於具有一絕緣表面之基板400上。導電層409設於氧化絕緣膜407上，使得導電層409重疊於閘極層401。儘管圖17中未示，一閘極佈線及一連接電極層亦依一與實施例1者相似之方式設置。
導電層409可以使用一與實施例1中所述之源極佈線425者相似之材料及方法形成。當設置一像素電極層時，導電層可以使用一與像素電極層者相似之材料及方法形成。在此實施例中，一低電阻之導電性材料(例如鋁或 銅)使用作為導電層409。
導電層409之電位可以相同或不同於閘極層401之電位，且可以有如一第二閘極層之功能。再者，導電層409可在一浮接狀態。
導電層409設置於一與氧化半導體層403重疊之位置，藉此使得在一用於檢驗一薄膜電晶體可靠性之偏壓-溫度加壓測試(文後稱為BT測試)中，可以減少薄膜電晶體462在BT測試前後之間之臨限電壓變化量。特別是，在基板溫度升高到150℃後施加於一閘極之電壓設定為-20伏的-BT測試中，臨限電壓變化量可以受到抑制。
本實施例可以和實施例1自由組合。
(實施例5)
一種半導體裝置及製造半導體裝置之方法將參考圖18說明於後。與實施例1者相同之部分或功能上與實施例1者相似之部分及一製程可以用與實施例1中所述者相似之方式形成；因此，恕不予以贅述。
圖18所示之一薄膜電晶體463包括一導電層419，且具有介置於導電層419與閘極層401之間之氧化絕緣膜407及絕緣層410，使得導電層419重疊於閘極層401與氧化半導體層403之通道區。
圖18係包括在一半導體裝置內之薄膜電晶體463之截面圖。薄膜電晶體463係一底閘極薄膜電晶體及包括閘極層401、閘極絕緣層402、氧化半導體層403、一源極 區404a、一汲極區404b、源極層405a、汲極層405b、氧化絕緣膜407、絕緣層410、源極佈線425、及導電層419，其設於具有一絕緣表面之基板400上。導電層419設於絕緣層410上，使得導電層419重疊於閘極層401。儘管圖18中未示，一閘極佈線及一連接電極層亦依一與實施例1者相似之方式設置。
在此實施例中，在一氧化半導體層形成於閘極絕緣層402上之後，源極區404a與汲極區404b形成於氧化半導體層上。接著，源極層405a與汲極層405b形成，及氧化絕緣膜407形成。在一與實施例1者相似之方式中，氧化絕緣膜407形成後，執行用於脫水或脫氫之熱處理，及氧化半導體層403形成。熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板400之應變點。在熱處理之後，緩慢冷卻較佳在一惰性氣體或一氧氣環境下執行。熱處理可供於氧化絕緣膜407形成時修復由電漿造成之損害。接著，一接觸孔形成於氧化絕緣膜407中，及形成與源極層405a連接之源極佈線425。
在此實施例中，源極區404a與汲極區404b各使用一鋅-氧基多晶性膜或一鋅基微晶性膜形成，及在一薄膜形成條件下形成，其不同於氧化半導體層403者且各具有比氧化半導體層403者低之電阻。在此實施例中，源極區404a與汲極區404b係在一多晶狀態或一微晶狀態，且氧 化半導體層403也在一多晶狀態或一微晶狀態。氧化半導體層403藉由第二熱處理結晶，使得氧化半導體層403可在一多晶狀態或一微晶狀態。
在此實施例所述之薄膜電晶體中，功能如同一平坦膜之絕緣層410係堆疊於氧化絕緣膜407上，一到達汲極層405b之開孔則形成於氧化絕緣膜407及絕緣層410中，及一導電膜形成於氧化絕緣膜407及絕緣層410內所形成之開孔中，且導電膜係蝕刻成一預定形狀，藉此形成導電層419及一像素電極層411。在此一形成像素電極層411之製程中，導電層419即可形成。在此實施例中，就像素電極層411及導電層419而言，其使用一包括氧化矽在內之氧化銦-氧化錫合金(含有氧化矽之銦-錫-氧基氧化物)。
另者，導電層419可以使用一與閘極層401、源極層405a、汲極層405b、及源極佈線425者相似之材料及製造方法形成。
導電層419之電位可以相同或不同於閘極層401者。導電層419可以如同一第二閘極層之功能。再者，導電層419可在一浮接狀態。
當導電層419設置重疊於氧化半導體層403時，薄膜電晶體463之臨限電壓可以受到控制。
本實施例可以和實施例1自由組合。
(實施例6)
在此實施例中，一通道阻絕型薄膜電晶體1430之範例將參考圖19A、19B、及19C說明於後。圖19C係一薄膜電晶體之俯視圖範例，即一沿虛線Z1-Z2所取之截面圖且對應於圖19B。所揭述之一範例中，鎵不含於薄膜電晶體1430之一氧化半導體層中。
在圖19A中，一閘極層1401形成於一基板1400上。在此，閘極層較佳使用一耐熱之導電性材料形成，例如實施例1中所述者，使得閘極層可承受一後續步驟中執行之熱處理。接著，形成一閘極絕緣層1402以覆蓋閘極層1401。隨後，一氧化半導體層1403形成於閘極絕緣層1402上。
在此實施例中，就氧化半導體層1403而言，其使用一濺鍍法以形成一錫-鋅-氧基氧化半導體。當鎵不使用於氧化半導體層時，氧化半導體層1403可形成且不需要昂貴靶材，使成本得以降低。
接著，一通道保護層1418形成接觸於氧化半導體層1403。通道保護層1418在氧化半導體層1403上形成可以防止在一用於形成一源極區1406a與一汲極區1406b之後續步驟中受損(因電漿或蝕刻用之蝕刻劑所致之厚度減小或類似者)。因此，薄膜電晶體1430之可靠性得以改善。
另者，在氧化半導體層1403形成後，通道保護層1418可以接續形成而不曝露於空氣。接續處理而不曝露於空氣使其可以取得堆疊層之各界面，其未受到環境成分 或飄浮於空氣中之雜質元素(例如水或碳氫化合物)污染。因此，薄膜電晶體之特徵變化可以減少。
通道保護層1418可以使用一含氧之無機材料形成(例如氧化矽、氧氮化矽、或氮氧化矽)。針對一用於形成通道保護層1418之方法而言，可以使用一蒸鍍法(例如一電漿輔助CVD法或一熱CVD法)、或一濺鍍法。在通道保護層1418形成後，其形狀係藉由蝕刻加工。在此，通道保護層1418依此方式形成，以致使一氧化矽膜由一濺鍍法形成並使用一藉由微影蝕刻形成之遮罩而蝕刻加工。
接著，源極區1406a與汲極區1406b形成於通道保護層1418與氧化半導體層1403上。在此實施例中，源極區1406a與汲極區1406b各使用一鋅-氧基微晶性膜或一鋅-氧基多晶性膜形成，及在一不同於氧化半導體層1403者之薄膜形成條件下形成，且各具有較低電阻。
接著，一源極層1405a形成於源極區1406a上及一汲極層1405b形成於汲極區1406b上，以形成薄膜電晶體1430(參閱圖19B)。源極層1405a與汲極層1405b可以用一與實施例1中所述源極層405a與汲極層405b者相似之方式形成，且較佳使用一耐熱之導電性材料形成。此時，一使用於一閘極佈線之連接電極層1420即同時形成。
當源極區1406a設於氧化半導體層1403與源極層1405a之間且汲極區1406b設於氧化半導體層1403與汲 極層1405b之間時，金屬層之源極層1405a與汲極層1405b各可適當接合於氧化半導體層1403，相較於一肖特基(Schottky)接面，其可執行一熱穩定操作。再者，由於電阻減少，因此即使有高汲極電壓，仍可確保良好之遷移率。
本實施例並不限於包括有源極區1406a與汲極區1406b之結構；例如，一未設有源極與汲極區之結構亦可使用。
接著，一氧化絕緣膜1407形成用於覆蓋源極層1405a、汲極層1405b、及通道保護層1418。氧化絕緣膜1407可以藉由一方法形成一至少1奈米之厚度，藉此使得例如水與氫等雜質不致混合於氧化絕緣膜1407，例如適當的有一CVD法或一濺鍍法。氧化絕緣膜1407不含水氣、氫離子、及OH-等雜質且其使用一無機絕緣膜形成，以防止這些雜質從外部進入。更明確地說，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、或一氧氮化鋁膜。再者，一氮化矽膜或一氮化鋁膜可堆疊以形成於氧化絕緣膜1407上且與之接觸。
接著，為了脫水或脫氫，熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下執行。熱處理是以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板1400之應變點。在熱處理之後，緩慢冷卻較佳在一氧氣環境下執行。例如，緩慢冷卻可執行而使基 板溫度從最高加熱溫度下降至少約50℃至100℃。在此實施例中，氧化半導體層1403係在一微晶狀態或一多晶狀態。熱處理可以減少薄膜電晶體之電氣特徵變化。
接著，一第一接觸孔、一第二接觸孔、一第三接觸孔、及一第四接觸孔形成於氧化絕緣膜1407中。首先，一部分氧化絕緣膜1407藉由蝕刻去除，藉此形成到達源極層1405a之第一接觸孔、到達閘極層1401之部分第二接觸孔、及到達連接電極層1420之兩端部的第三接觸孔與第四接觸孔。再者，部分之閘極絕緣層1402藉由蝕刻去除，以利於形成到達閘極層1401之第二接觸孔。
接著，一第二導電膜形成於氧化絕緣膜1407上，及隨後一源極佈線1425、一第一閘極佈線1426、及一第二閘極佈線1427形成於氧化絕緣膜1407上(參閱圖19C)。第二導電膜較佳使用一與實施例1中所述第二導電膜者相似之材料形成，且較佳使用一低電阻之導電性材料，例如鋁或銅。源極佈線1425重疊於連接電極層1420且其形成用於通過第一接觸孔而連接於源極層1405a。第一閘極佈線1426及第二閘極佈線1427則形成用於夾置源極佈線1425。在此，第一閘極佈線1426形成用於通過第二接觸孔而連接於閘極層1401及通過第三接觸孔而連接於連接電極層1420。第二閘極佈線1427係形成用於通過第四接觸孔而連接於連接電極層1420。據此，第一閘極佈線1426及第二閘極佈線1427即透過連接電極層1420而電氣連接於彼此。
透過上述製程，薄膜電晶體1430即可形成。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例7)
一種半導體裝置及製造半導體裝置之方法將參考圖20A及20B說明於後。與實施例6者相同之部分或功能上與實施例6者相似之部分及一製程可以用與實施例6中所述者相似之方式形成；因此，恕不予以贅述。
在圖20A所示之一薄膜電晶體1431中，一導電層1409係設置重疊於閘極層1401，且通道保護層1418與氧化絕緣膜1407介置於其間，及重疊於氧化半導體層1403，且通道保護層1418與氧化絕緣膜1407介置於其間。
圖20A係包括在一半導體裝置內之薄膜電晶體1431之截面圖。薄膜電晶體1431係一底閘極薄膜電晶體及包括閘極層1401、閘極絕緣層1402、氧化半導體層1403、源極區1406a、汲極區1406b、源極層1405a、汲極層1405b、氧化絕緣膜1407、源極佈線1425、及導電層1409，其設於具有一絕緣表面之基板1400上。導電層1409設於氧化絕緣膜1407上，使得導電層1409重疊於閘極層1401。儘管圖20A中未示，一閘極佈線及一連接電極層亦依一與實施例1者相似之方式設置。
在一與實施例6者相似之方式中，在氧化絕緣膜 1407形成後執行熱處理，以形成已進行過脫水或脫氫之氧化半導體層1403。
在此實施例中，形成於氧化半導體層上之源極區1406a與汲極區1406b各使用一鋅-氧基微晶性膜或一鋅基多晶性膜形成，及在一薄膜形成條件下形成，其不同於氧化半導體層1403者且各具有比氧化半導體層1403者低之電阻。再者，氧化半導體層1403係在一非晶狀態。
導電層1409可以使用一與實施例1中所述之源極佈線1425者相似之材料及方法形成。當設置一像素電極層時，導電層可以使用一與像素電極層者相似之材料及方法形成。在此實施例中，一低電阻之導電性材料(例如鋁或銅)使用作為導電層1409。
導電層1409之電位可以相同或不同於閘極層1401之電位，且可以有如一第二閘極層之功能。再者，導電層1409可在一浮接狀態。
此外，導電層1409設置於一與氧化半導體層1403重疊之位置，藉此使得在一用於檢驗薄膜電晶體可靠性之偏壓-溫度加壓測試(文後稱為BT測試)中，可以減少薄膜電晶體1431在BT測試前後之間之臨限電壓變化量。
圖20B揭示一與圖20A者部分相異之範例。與圖20A中所述者相同之部分或功能上與圖20A中所示者相似之部分及一製程可以用與圖20A中所述者相似之方式形成；因此，恕不予以贅述。
例如，在圖20B所示之一薄膜電晶體1432中，導電 層1409係設置重疊於閘極層1401，且通道保護層1418、氧化絕緣膜1407、及一絕緣層1408介置於其間，及重疊於氧化半導體層1403，且通道保護層1418、氧化絕緣膜1407、及絕緣層1408介置於其間。
就薄膜電晶體1432而言，在一與實施例1者相似之方式中，在氧化絕緣膜1407形成後執行用於脫水或脫氫之熱處理，以形成氧化半導體層1403。熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板1400之應變點。在熱處理之後，緩慢冷卻較佳在一惰性氣體環境或一氧氣環境下執行。接著，一接觸孔形成於氧化絕緣膜1407中，及形成與源極層1405a連接之源極佈線1425。
在圖20B中，功能如同一平坦膜之絕緣層1408係堆疊於氧化絕緣膜1407上。
在圖20B中，氧化半導體層1403直接接觸於源極層1405a與汲極層1405b，而無任何源極與汲極區。
在圖20B所示之結構中，當導電層1409設置重疊於氧化半導體層1403時，在一用於檢驗薄膜電晶體可靠性之BT測試中，可以減少薄膜電晶體1432在BT測試前後之間之臨限電壓變化量。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例8)
在此實施例中，一與實施例1者部分相異之結構範例將參考圖21說明於後。與實施例1者相同之部分或功能上與實施例1中所示者相似之部分及一製程可以用與實施例1中所述者相似之方式形成；因此，恕不予以贅述。
在此實施例中，在一第一氧化半導體層形成後，一使用於一薄膜電晶體之一源極區與一汲極區(亦稱為一n+層或一緩衝層)的第二氧化半導體膜係形成於第一氧化半導體層上，及隨後形成一導電膜。
接著，第一氧化半導體層、第二氧化半導體膜、及導電膜係藉由一蝕刻製程選擇性蝕刻，使得氧化半導體層403、源極區404a、汲極區404b、源極層405a、及汲極層405b形成。應該注意的是蝕刻一部分之氧化半導體層403及設置一槽道(凹部)。
接著，一氧化矽膜係藉由一濺鍍法或一PCVD法形成作為氧化絕緣膜407，以接觸於氧化半導體層403。與氧化半導體層接觸而且減低電阻率之氧化絕緣膜407不含水氣、氫離子、及OH-等雜質且其使用一無機絕緣膜形成，以防止這些雜質從外部進入。更明確地說，其使用一氧化矽膜、一氮氧化矽膜、一氧化鋁膜、或一氧氮化鋁膜。再者，一氮化矽膜或一氮化鋁膜可堆疊於氧化絕緣膜407上。
在一與實施例1者相似之方式中，在氧化絕緣膜407 形成後執行用於脫水或脫氫之熱處理，以形成氧化半導體層403。熱處理係在一氧氣環境、一惰性氣體(氮、氦、氖、氬、或類似者)環境下、或在減壓下，以一較高於或等於200℃且較低於或等於700℃之溫度執行，較佳地，其較高於或等於350℃且較低於基板400之應變點。在熱處理之後，緩慢冷卻較佳在一惰性氣體環境或一氧氣環境下執行。熱處理可供氧化絕緣膜407形成時所致之電漿損害獲得修復。接著，一接觸孔形成於氧化絕緣膜407中，及形成與源極層405a連接之源極佈線425。依此方式，一薄膜電晶體464即可製成(參閱圖21)。
針對圖21中所示之源極區404a與汲極區404b而言，其使用銦-鎵-鋅-氧基非單晶體。另者，一鋁-鋅-氧基非晶性膜可用於源極區404a與汲極區404b。又，一含氮之鋁-鋅-氧基非晶性膜，亦即一鋁-鋅-氧-氮基非晶性膜(亦稱為一AZON膜)，其可用於源極區404a與汲極區404b。
此外，一源極區可設於氧化半導體層與源極層之間，及一汲極區可設於氧化半導體層403與汲極層之間。
使用在薄膜電晶體464之源極區404a與汲極區404b的第二氧化半導體層較佳為比使用在一通道形成區的第一氧化半導體層403薄，且較佳具有比第一氧化半導體層403者高之傳導率(導電率)。
再者，在一些例子中，使用在通道形成區的第一氧化半導體層403具有一非晶性結構，且使用在源極區與汲極 區的第二氧化半導體層則在一非晶性結構中包括一晶粒(奈米晶體)。使用在源極區與汲極區的第二氧化半導體層之晶粒(奈米晶體)具有一直徑為1奈米至10奈米，典型上大約2奈米至4奈米。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例9)
在此實施例中，一範例將揭述於後，其中一驅動器電路之至少一部分及設於一像素部分中之一薄膜電晶體係形成於一基板上。
設置於像素部分中之薄膜電晶體係依據實施例1至8之任一者而形成。再者，實施例1至8任一者中所述之薄膜電晶體為一n通道TFT。因此，在驅動器電路之中某些可由n通道TFTs構成的驅動器電路即形成於與供像素部分中之薄膜電晶體形成的同一基板上。
圖22A揭示一主動式矩陣顯示裝置之方塊圖範例，其係顯示裝置之一範例。一像素部分5301、一第一掃描線驅動器電路5302、一第二掃描線驅動器電路5303、及一信號線驅動器電路5304設置於一顯示裝置中之一基板5300上。在像素部分5301中，其設有複數條延伸自信號線驅動器電路5304之信號線，及設有複數條延伸自第一掃描線驅動器電路5302與第二掃描線驅動器電路5303之掃描線。應該注意的是在掃描線與信號線之相交區域中， 各具有一顯示元件之像素係配置呈矩陣。再者，顯示裝置之基板5300透過一撓性印刷電路(FPC)之一連接部分或類似者而連接於一時序控制電路5305(亦稱為一控制器或一控制IC)。
在圖22A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304係如像素部分5301一樣形成於基板5300上。據此，組件(例如設置於外部之驅動器電路)的數量即可減少，使成本得以減少。再者，當一驅動器電路設置於基板5300以外時，一用於延伸一佈線之連接部分即有較少之連接量，使得可靠性及良率得以改善。
應該注意的是時序控制電路5305例如供給一掃描線驅動器電路起始信號(GSP1)及一掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。此外，時序控制電路5305例如供給一第二掃描線驅動器電路起始信號(GSP2)(亦簡稱為一起始脈衝)及一掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。再者，一信號線驅動器電路起始信號(SSP)、一信號線驅動器電路時脈信號(SCK)、一視頻信號資料(DATA，亦簡稱為一視頻信號)、及一閂鎖信號(LAT)係供給至信號線驅動器電路5304。應該注意的是各時脈信號可以是複數個具有不同相位之時脈信號，或者可以供給一反相時脈信號(CKB)。應該注意的是可以將第一掃描線驅動器電路5302或第二掃描線驅動器電路 5303之其中一者省略。
在圖22B中，一具有低驅動頻率之電路(例如第一掃描線驅動器電路5302及第二掃描線驅動器電路5303)係如像素部分5301一樣形成於基板5300上，且信號線驅動器電路5304形成於另一與備有像素部分5301之基板不同的基板上。相較於一使用單晶性半導體形成之電晶體，此結構使一形成於基板5300上之驅動器電路可使用一具有低場效遷移率之薄膜電晶體。據此，增加顯示裝置之尺寸，可以達成步驟數減少、成本減低、良率改善、或類似者。
實施例1至8中所述之薄膜電晶體為n通道TFTs。在圖23A及23B中，其揭示一使用一n通道TFT形成之信號線驅動器電路之結構及操作情形範例。
信號線驅動器電路包括一移位暫存器5601及一切換電路5602。切換電路5602包括複數個切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N各包括複數個薄膜電晶體5603_1至5603_k(k為自然數)。薄膜電晶體5603_1至5603_k為n通道TFTs之範例揭述如下。
信號線驅動器電路之一連接關係將使用切換電路5602_1為例。薄膜電晶體5603_1至5603_k之第一端點各別連接於佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k之第二端點各別連接於信號線S1至Sk。薄膜電晶體5603_1至5603_k之閘極連接於一佈線5605_1。
移位暫存器5601具有一將H位準信號(亦稱之為H信號或高電力供給電位準)依序輸出至佈線5605_1至5605_N之功能，及一依序選擇切換電路5602_1至5602_N之功能。
切換電路5602_1具有一控制佈線5604_1至5604_k與信號線S1至Sk之間之傳導狀態(第一端點與第二端點之間之傳導)的功能，亦即，一控制佈線5604_1至5604_k電位是否供給至信號線S1至Sk的功能。在此情況下，切換電路5602_1功能有如一選擇器。薄膜電晶體5603_1至5603_k具有分別控制佈線5604_1至5604_k與信號線S1至Sk之間之傳導狀態的功能，亦即，分別供給佈線5604_1至5604_k電位至信號線S1至Sk的功能。在此情況下，薄膜電晶體5603_1至5603_k功能各有如一開關。
應該注意的是一視頻信號資料(DATA)輸入至佈線5604_1至5604_k。在許多情況下，一視頻信號資料(DATA)為一相對應於影像資料或一影像信號之類比信號。
接著，圖23A中之信號線驅動器電路之操作情形係參考圖23B中之一時序圖而說明。在圖23B中，揭示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k之一範例。信號Sout_1至Sout_N係移位暫存器5601之輸出信號範例，及信號Vdata_1至Vdata_k係分別輸入至佈線5604_1至5604_k之信號範例。應該注意的是信號線驅動器電路 之一操作週期係對應於一顯示裝置中之一閘極選擇週期。例如，一閘極選擇週期分割成週期T1至TN。週期T1至TN係用於將一視頻信號資料(DATA)寫入一選擇列中之像素的週期。
在週期T1至TN中，移位暫存器5601將H位準信號依序輸出至佈線5605_1至5605_N。例如，在週期T1中，移位暫存器5601將一高位準信號輸出至佈線5605_1。接著，薄膜電晶體5603_1至5603_k接通，使得佈線5604_1至5604_k及信號線S1至Sk導通。在此情況下，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別透過薄膜電晶體5603_1至5603_k而以一選擇列中第1至第k行方式寫入像素中。因此，在週期T1至TN中，一視頻信號資料(DATA)係以選擇列中k行方式依序寫入像素中。
藉由依複數行方式將一視頻信號資料(DATA)寫入像素中，一視頻信號資料(DATA)之數量或寫入之數量可以減少。據此，其與一外部電路之連接數量可以減少。再者，藉由每次皆以複數行方式將視頻信號寫入像素，寫入時間可加長，且可以避免一視頻信號資料(DATA)之寫入不足。
應該注意的是針對移位暫存器5601及切換電路5602而言，可以使用一由實施例1至8中所述之薄膜電晶體構成的電路。此情形中，包括於移位暫存器5601中之全部電晶體可以是僅n-通道電晶體或僅p-通道電晶體。
用於部分掃描線驅動器電路及/或信號線驅動器電路之一移位暫存器之一模式將參考圖24A至24C及圖25A與25B說明於後。
掃描線驅動器電路包括一移位暫存器。此外，在某些情況中，掃描線驅動器電路可包括一位準移位器、一緩衝器、或類似者。在掃描線驅動器電路中，當時脈信號(CK)及起始脈衝信號(SP)輸入至移位暫存器時，一選擇信號即產生。所產生之選擇信號係由緩衝器緩衝及放大，且生成之信號供給至一相對應之掃描線。一線像素中之電晶體之閘極連接於掃描線。由於一線像素中之電晶體必須立即全部導通，因此使用一可供給大量電流之緩衝器。
移位暫存器包括第一至第N(Nth)脈衝輸出電路10_1至10_N(N為一大於或等於3之自然數)(參閱圖24A)。在圖24A所示之移位暫存器中，來自一第一佈線11之一第一時脈信號CK1、來自一第二佈線12之一第二時脈信號CK2、來自一第三佈線13之一第三時脈信號CK3、及來自一第四佈線14之一第四時脈信號CK4係供給至第一至第N脈衝輸出電路10_1至10_N。來自一第五佈線15之一起始脈衝SP1(第一起始脈衝)則輸入至第一脈衝輸出電路10_1。來自於前級脈衝輸出電路之一信號輸入(亦稱為一前級信號OUT(n-1))(n為一大於或等於2之自然數)輸入至第二或後級之第n脈衝輸出電路10_n(n為一大於或等於2且小於或等於N之自然數)。 來自於第一脈衝輸出電路10_1之次二級之第三脈衝輸出電路10_3之一信號輸入至第一脈衝輸出電路10_1，或者來自於第一脈衝輸出電路10_1之次二級之第n+2((n+2)th)脈衝輸出電路10_(n+2)之一信號(亦稱為一後級信號OUT(n+2))輸入至第二或後級之第n脈衝輸出電路10_n。各級脈衝輸出電路輸出一待輸入至一前級脈衝輸出電路及/或一後級脈衝輸出電路之第一輸出信號OUT(1)(SR)及一待輸入至另一佈線或類似者之第二輸出信號OUT(1)。應該注意的是如圖24A中所示，一後級信號OUT(n+2)並未輸入至移位暫存器之後二級；因此，例如一第二起始脈衝SP2及一第三起始脈衝SP3即可分別輸入至此。
應該注意的是一時脈信號(CK)係一在一H位準與一L位準(亦稱為一L信號或一低電力供給電位準)之間以規律時距交替之信號。在此，第一至第四時脈信號(CK1)至(CK4)依序延遲1/4週期。在此實施例中，一脈衝輸出電路之驅動控制或類似者係使用第一至第四時脈信號(CK1)至(CK4)。儘管時脈信號係依據一供時脈信號輸入之驅動器電路而作為一GCK或一SCK，文後之時脈信號係指一CK。
一第一輸入端點21、一第二輸入端點22、及一第三輸入端點23電氣連接於第一至第四佈線11至14之任一者。例如，在圖24A中第一脈衝輸出電路10_1之第一輸入端點21電氣連接於第一佈線11，第一脈衝輸出電路 10_1之第二輸入端點22電氣連接於第二佈線12，及第一脈衝輸出電路10_1之第三輸入端點23電氣連接於第三佈線13。此外，第二脈衝輸出電路10_2之第一輸入端點21電氣連接於第二佈線12，第二脈衝輸出電路10_2之第二輸入端點22電氣連接於第三佈線13，及第二脈衝輸出電路10_2之第三輸入端點23電氣連接於第四佈線14。
第一至第N脈衝輸出電路10_1至10_N各包括第一輸入端點21、第二輸入端點22、第三輸入端點23、一第四輸入端點24、一第五輸入端點25、一第一輸出端點26、及一第二輸出端點27(參閱圖24B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1輸入至第一輸入端點21；第二時脈信號CK2輸入至第二輸入端點22；第三時脈信號CK3輸入至第三輸入端點23；起始信號輸入至第四輸入端點24；一後級信號OUT(3)輸入至第五輸入端點25；一第一輸出信號OUT(1)(SR)從第一輸出端點26輸出；及一第二輸出信號OUT(1)從第二輸出端點27輸出。
接著，圖24B中所示脈衝輸出電路之一特定電路結構範例將參考圖24C說明於後。
圖24C中所示之脈衝輸出電路包括第一至第十三電晶體31至43。除了第一至第五輸入端點21至25、第一輸出端點26、及第二輸出端點27，信號或電力供給電位係從一供第一高電力供給電位VDD供給至此之電力供給線51、一供第二高電力供給電位VCC供給至此之電力供給 線52、及一供低電力供給電位VSS供給至此之電力供給線53供給至第一至第十三電晶體31至43。在此，圖24C中所示電力供給線之電力供給電位間之大小關係如下：第一高電力供給電位VDD較高於或等於第二高電力供給電位VCC，且第二高電力供給電位VCC較高於第三電力供給電位VSS。儘管第一至第四時脈信號(CK1)至(CK4)係在一H位準信號與一L位準信號之間以規律時距交替的信號，當時脈信號在一H位準時一電位即為VDD，及當時脈信號在一L位準時一電位即為VSS。應該注意的是電力供給線51之電位VDD較高於電力供給線52之電位VCC，使得操作時無作用，即施加於一電晶體閘極之電位可以降低，電晶體臨限電壓之變動可以減少，及電晶體之老化可獲抑制。
在圖24C中，第一電晶體31之一第一端點係電氣連接於電力供給線51，第一電晶體31之一第二端點係電氣連接於第九電晶體39之一第一端點，及第一電晶體31之一閘極係電氣連接於第四輸入端點24。第二電晶體32之一第一端點係電氣連接於電力供給線53，第二電晶體32之一第二端點電氣連接於第九電晶體39之第一端點，及第二電晶體32之一閘極電氣連接於第四電晶體34之一閘極。第三電晶體33之一第一端點係電氣連接於第一輸入端點21，及第三電晶體33之一第二端點電氣連接於第一輸出端點26。第四電晶體34之一第一端點係電氣連接於電力供給線53，及第四電晶體34之一第二端點電氣連接 於第一輸出端點26。第五電晶體35之一第一端點係電氣連接於電力供給線53，第五電晶體35之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第五電晶體35之一閘極電氣連接於第四輸入端點24。第六電晶體36之一第一端點係電氣連接於電力供給線52，第六電晶體36之一第二端點電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第六電晶體36之一閘極係電氣連接於第五輸入端點25。第七電晶體37之一第一端點係電氣連接於電力供給線52，第七電晶體37之一第二端點電氣連接於第八電晶體38之一第二端點，及第七電晶體37之一閘極係電氣連接於第三輸入端點23。第八電晶體38之一第一端點係電氣連接於第二電晶體32之閘極與第四電晶體34之閘極，及第八電晶體38之一閘極係電氣連接於第二輸入端點22。第九電晶體39之第一端點係電氣連接於第一電晶體31之第二端點與第二電晶體32之第二端點，第九電晶體39之一第二端點電氣連接於第三電晶體33之閘極與第十電晶體40之一閘極，及第九電晶體39之一閘極係電氣連接於電力供給線51。第十電晶體40之一第一端點係電氣連接於第一輸入端點21，第十電晶體40之一第二端點電氣連接於第二輸出端點27，及第十電晶體40之一閘極係電氣連接於第九電晶體39之第二端點。第十一電晶體41之一第一端點係電氣連接於電力供給線53，第十一電晶體41之一第二端點電氣連接於第二輸出端點27，及第十一電晶體41之一閘極電氣連接 於第二電晶體32之閘極與第四電晶體34之閘極。第十二電晶體42之一第一端點係電氣連接於電力供給線53，第十二電晶體42之一第二端點電氣連接於第二輸出端點27，及第十二電晶體42之一閘極電氣連接於第七電晶體37之閘極。第十三電晶體43之一第一端點係電氣連接於電力供給線53，第十三電晶體43之一第二端點電氣連接於第一輸出端點26，及第十三電晶體43之一閘極電氣連接於第七電晶體37之閘極。
在圖24C中，第三電晶體33之閘極、第十電晶體40之閘極、及第九電晶體39之第二端點的一連接部分係一節點A。第二電晶體32之閘極、第四電晶體34之閘極、第五電晶體35之第二端點、第六電晶體36之第二端點、第八電晶體38之第一端點、及第十一電晶體41之閘極的一連接部分係一節點B。
在圖25A中，其揭示當圖24C中所示之脈衝輸出電路施加於第一脈衝輸出電路10_1時，輸入至或輸出自第一至第五輸入端點21至25、第一輸出端點26、及第二輸出端點27之信號。
更明確地說，第一時脈信號CK1輸入至第一輸入端點21，第二時脈信號CK2輸入至第二輸入端點22，第三時脈信號CK3輸入至第三輸入端點23，起始脈衝輸入至第四輸入端點24，後級信號OUT(3)輸入至第五輸入端點25，第一輸出信號OUT(1)(SR)從第一輸出端點26輸出，及第二輸出信號OUT(1)從第二輸出端點27 輸出。
應該注意的是一薄膜電晶體係一具有一閘極、一汲極、及一源極等至少三個端點之元件。薄膜電晶體包括一將其通道區形成於一與閘極重疊之區域中的半導體，且閘極電位受到控制，藉此使通過該通道區而在汲極與源極之間流動之電流可獲控制。在此，由於薄膜電晶體之源極與汲極可以依據薄膜電晶體之結構、操作狀況、及類似者而改變，故其難以界定何者為一源極或一汲極。因此，在某些情況下，一具有源極或汲極功能之區域並不因而稱之為源極或汲極。在此情況下，源極與汲極其中一者例如可稱為一第一端點及另一者可稱為一第二端點。
應該注意的是在圖24C及圖25A中，可設置一電容器以藉由令節點A在一浮接狀態而執行自我啟動操作。可以另外設置一電容器，且其一電極電氣連接於節點B，以利於維持節點B之電位。
在此，設有圖25A中所示複數個脈衝輸出電路之一移位暫存器之一時序圖係揭示於圖25B中。應該注意的是在圖25B中，當移位暫存器係一掃描線驅動器電路時，一週期61即一垂直回描週期且一週期62為一閘極選擇週期。
應該注意的是如圖25A中所示，當設置第九電晶體39且具有閘極以供第二電力供給電位VCC施加時，則在自我啟動操作之前及之後有下列優點。
在無設置供第二電力供給電位VCC施加於閘極的第九電晶體39下，當節點A之一電位係藉由自我啟動操作 而升高時，則作為第一電晶體31之第二端點的一源極電位即升高至一較高於第一電力供給電位VDD之值。此時，第一電晶體31之源極切換至第一端點側，亦即電力供給線51側。因此，在第一電晶體31中，大量偏電壓施加於此且大的應力施加於一閘極與一源極之間以及閘極與一汲極之間，此可能導致電晶體劣化。當有設置供第二電力供給電位VCC施加於閘極的第九電晶體39時，節點A之一電位藉由自我啟動操作升高，但是同時也可以防止第一電晶體31之第二端點的電位升高。易言之，藉由第九電晶體39，可以降低施加於第一電晶體31之一閘極與一源極之間的負偏電壓位準。據此，藉由本實施例中之一電路結構，可以減低施加於第一電晶體31之一閘極與一源極之間的負偏電壓，使得因為應力所致之第一電晶體31劣化可以進一步抑制。
應該注意的是第九電晶體39可以設置於任意處，只要第九電晶體39是透過第一端點及第二端點而連接於第一電晶體31之第二端點與第三電晶體33之閘極即可。當本實施例中之移位暫存器包括複數個脈衝輸出電路時，第九電晶體39可以在一信號線驅動器電路中省略不用，因其具有比在一掃描線驅動器電路中時多的級數，故其優點在於電晶體數量可以減少。
應該注意的是當氧化半導體使用於第一至第十三電晶體31至43之半導體層時，薄膜電晶體之斷開狀態電流可以減少，接通狀態電流及場效遷移率可以增加，及劣化程 度可以減輕，藉此使電路之故障得以減少。比較一使用氧化半導體形成之電晶體與一使用非晶矽形成之電晶體，由於施加一高電位於閘極，可使電晶體之劣化程度低。因此，即使當第一電力供給電位VDD供給至可供給第二電力供給電位VCC之電力供給線時，仍可取得類似操作情形，且設於電路之間之電力供給線數量可以減少；因此，電路之尺寸可以減小。
應該注意的是從第三輸入端點23供給至第七電晶體37之閘極的時脈信號及從第二輸入端點22供給至第八電晶體38之閘極的時脈信號係各自相同於從第二輸入端點22供給至第七電晶體37之閘極的時脈信號及從第三輸入端點23供給至第八電晶體38之閘極的時脈信號。因此，即使當連接關係改變時這些信號在功能上仍相似於各別信號。應該注意的是在圖25A所示之移位暫存器中，第七電晶體37與第八電晶體38從一接通狀態改變成第七電晶體37斷開而第八電晶體38在接通狀態，及接著第七電晶體37與第八電晶體38皆斷開之狀態。據此，節點B之電位降發生二次，因為第三輸入端點23電位降所致之第七電晶體37之閘極電位降與因為第二輸入端點22電位降所致之第八電晶體38之閘極電位降。另方面，當圖25A所示之移位暫存器係依據圖25B中所示之一週期而操作時，第七電晶體37與第八電晶體38之一接通狀態即改變成第七電晶體37接通而第八電晶體38斷開，及接著第七電晶體37與第八電晶體38皆斷開之狀態。據此，節點B之電位 降即僅發生一次，因為第二輸入端點22與第三輸入端點23電位降所致之第八電晶體38之閘極電位降。因此，時脈信號CK3從第三輸入端點23供給至第七電晶體37之閘極以及時脈信號CK2從第二輸入端點22供給至第八電晶體38之閘極的連接關係較佳。這是因為節點B之電位變化次數可以減少，藉此減少雜訊。
依此方式，一H位準信號係在一週期內規律地供給至節點B，在此期間第一輸出端點26與第二輸出端點27之電位維持在L位準；因此，脈衝輸出電路之故障可加以抑制。
本實施例可以在和其他實施例中所述之結構適當組合下實施。
(實施例10)
製成一薄膜電晶體，及製成一具有顯示功能之半導體裝置(亦稱為一顯示裝置)，其可以使用在一像素部分中及亦在一驅動器電路中之薄膜電晶體。再者，驅動器電路之部分或全部可以如同使用薄膜電晶體之像素部分一樣形成於相同基板上，藉此取得一面板上之系統。
顯示裝置包括一顯示元件。就顯示元件而言，可以使用一液晶元件(亦稱為一液晶顯示元件)或一發光元件(亦稱為一發光顯示元件)。發光元件包括一由其範疇內之電流或電壓控制亮度的元件，且更明確地說，在其範疇內包括一無機電致發光(EL)元件、一有機EL元件、及 類似者。再者，一利用一電場以改變對比的顯示媒體(例如電子墨水)也可以使用。
此外，顯示裝置包括一面板，以供顯示元件密封於其中，及一模組，以供一包括一控制器在內之IC或類似者安裝於面板上。再者，一相當於在顯示裝置製造過程中之顯示元件完成前之實施例的基板係具備一用於供給電流至各像素中之顯示元件的構件。更明確地說，元件基板可以是在一顯示元件僅形成一像素電極的一狀態，或在一待成為一像素電極之導電膜形成後且導電膜蝕刻形成像素電極前的一狀態，及可以有任意模式。
應該注意的是本說明書中之一顯示裝置係指一影像顯示裝置、一顯示裝置、或一光源(包括一發光裝置)。再者，顯示裝置在其範疇內包括以下模組：一模組，包括一連接器(例如一撓性印刷電路(FPC))、一捲帶式自動接合(TAB)帶、或一附接之捲帶式載具封裝(TCP)；一模組，具有一TAB帶或一TCP，其端部備有一印刷佈線板；及一模組，具有一利用一玻璃覆晶基板(COG)法而直接安裝在一顯示元件上之積體電路(IC)。
作為一半導體裝置實施例的一液晶顯示面板之外觀與一截面將參考圖26A至26C說明於後。圖26A及26B各為一面板之平面圖，其中極可靠之薄膜電晶體4010、4011各包括實施例1至8任一者中所述之氧化半導體層，及一液晶元件4013係藉由一密封膠4005而封閉於一第一基板4001及一第二基板4006之間。圖26C係沿圖 26A及26B中之線M-N所取之截面圖。
密封膠4005提供用於將設在第一基板4001上之一像素部分4002及一掃描線驅動器電路4004圍繞。第二基板4006則設於像素部分4002及掃描線驅動器電路4004上。因此，藉由第一基板4001、密封膠4005、及第二基板4006，像素部分4002及掃描線驅動器電路4004即與一液晶層4008封合在一起。一使用一單晶性半導體薄膜或一多晶性半導體薄膜而形成於一各別製備之基板上的信號線驅動器電路4003係安裝於一區域中，其不同於在第一基板4001上由密封膠4005圍起之區域。
應該注意的是在一各別形成之驅動器電路之連接方法上並無特別限制，且一COG法、一線接法、一TAB法、或類似者皆可使用。
圖26A揭示一範例，其中信號線驅動器電路4003係藉由一COG法安裝，及圖26B揭示一範例，其中信號線驅動器電路4003係藉由一TAB法安裝。
設於第一基板4001上之像素部分4002及掃描線驅動器電路4004包括複數個薄膜電晶體。圖26C揭示包括在像素部分4002內之薄膜電晶體4010及包括在掃描線驅動器電路4004內之薄膜電晶體4011。在薄膜電晶體4010、4011上設有絕緣層4020、4021。
包括實施例1至8任一者中所述氧化半導體層在內之極可靠薄膜電晶體任一者皆可使用作為薄膜電晶體4010、4011。在此實施例中，薄膜電晶體4010、4011係 n通道薄膜電晶體。
一包括在液晶元件4013內之像素電極層4030係電氣連接於薄膜電晶體4010。液晶元件4013之一相對電極層4031則設置用於第二基板4006。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊之一部分即相當於液晶元件4013。應該注意的是像素電極層4030及相對電極層4031備有分別作為一對準膜功能之一絕緣層4032及一絕緣層4033，且液晶層4008被夾置於像素電極層4030與相對電極層4031之間，並令絕緣層4032、4033介置於其間。
應該注意的是第一基板4001及第二基板4006可以使用玻璃、金屬(典型上為不銹鋼)、陶瓷、或塑膠形成。以塑膠而言，一玻璃纖維強化塑膠(FRP)板、一聚氟乙烯(PVF)膜、一聚酯膜、或一丙烯酸樹脂膜皆可使用。此外，可以使用一具有將鋁箔夾置在PVF膜或聚酯膜之間的結構之薄片。
一間隔件4035係藉由選擇性蝕刻一絕緣膜而取得之柱狀間隔件且提供用於控制像素電極層4030與相對電極層4031之間之距離(一單元間隙)。另者，也可以使用一球狀間隔件。此外，相對電極層4031係電氣連接於一共用電位線，共用電位線形成於供薄膜電晶體4010形成之相同基板上。藉由使用一共用連接部分，相對電極層4031及共用電位線可以藉由配置於一對基板之間之導電粒子而電氣連接於彼此。應該注意的是導電粒子係包括在 密封膠4005內。
另者，可以使用呈現藍相之液晶，即不需要一對準膜。一藍相為液晶相之其中一者，其產生於一膽固醇相變成一等方性相而膽固醇液晶溫度升高之前。由於藍相僅在一較窄之溫度範圍內產生，所以一含有5wt%或更多親手性媒介物之液晶成分即用於液晶層4008，以改善溫度範圍。包括呈現藍相之液晶與一親手性媒介物之液晶成分具有一1毫秒或更少之短反應時間，具有光學等方性，以致不需要對準處理及具有小的視角依存性。
除了一透射型液晶顯示裝置，本發明之一實施例也可施加於一反射型液晶顯示裝置或一半透射型液晶顯示裝置。
在液晶顯示裝置之例子中，一偏光板設於基板之外表面上(觀看者側)且用於一顯示元件之一著色層(一濾色片)及一電極層依序設於基板之內表面上；惟，偏光板可設於基板之內表面上。偏光板及著色層之堆疊式結構並不限於本實施例，其可依據偏光板及著色層之材料或製造過程之條件而適當地設定。再者，可設一遮光膜以作為一黑色基質。
為了減少薄膜電晶體之表面凹凸不平及改善薄膜電晶體之可靠性，在上述實施例任一者中所得之薄膜電晶體係以使用作為一保護膜或一平坦絕緣膜之絕緣層(絕緣層4020及絕緣層4021)覆蓋。應該注意的是保護膜係用於防止污染物雜質(例如，有機物、金屬、或空氣中之水 氣)進入且其較佳為一濃密之薄膜。保護膜可藉由一濺鍍法而以一氧化矽膜、一氮化矽膜、一氧氮化矽膜、一氮氧化矽膜、一氧化鋁膜、一氮化鋁膜、一氧氮化鋁膜、及/或一氮氧化鋁膜之單層或堆疊層形成。儘管本實施例中揭述一以濺鍍法形成保護膜之範例，本發明之一實施例並不限於此方法，且有許多方法可供使用。
在此實施例中，具有一堆疊式結構之絕緣層4020係形成作為一保護膜。在此，就絕緣層4020之一第一層而言，一氧化矽膜係以一濺鍍法形成。使用一氧化矽膜作為一保護膜則有防止一用於源極與汲極層之鋁膜凸起的效果。
一絕緣層係形成以作為保護膜之一第二層。在此，就絕緣層4020之一第二層而言，一氮化矽膜係以一濺鍍法形成。使用氮化矽膜作為保護膜可以防止遷移之離子(例如鈉離子)進入一半導體區，藉此抑制TFT之電氣性質變化。
再者，保護膜形成後，熱處理(300℃或更低)可以在一氮氣環境或空氣環境下執行。
絕緣層4021形成作為一平坦絕緣膜。就絕緣層4021而言，其可以使用一具有耐熱性之有機材料，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺、或環氧樹脂。除此有機材料外，也可以使用一低介電常數材料(一低k材料)、一矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或類似者。應該注意的是絕 緣層4021可以藉由堆疊複數個由這些材料構成之絕緣膜而形成。
應該注意的是矽氧烷基樹脂相當於一包括矽-氧-矽鍵在內之樹脂，係使用一矽氧烷基材料作為一起始材料而形成。矽氧烷基樹脂可包括一有機基(例如，一烷基或一芳基)或一氟基，以作為一取代基。此外，有機基可包括一氟基。
在絕緣層4021之形成方法上並無特別限制，且依據材料而可使用以下方法：一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、或一液滴噴射法(例如，一噴墨法、網版印刷、平版印刷、或類似者)、一刮刀、一輥式塗布機、一幕簾式塗布機、一刮刀塗布機、或類似者。絕緣層4021之烘烤步驟亦使用作為半導體層之退火，藉此使一半導體裝置可以有效率製造。
像素電極層4030與相對電極層4031可以使用一透光之導電性材料形成，例如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(文後稱為ITO)、氧化銦鋅、供氧化矽添加至此之氧化銦錫、或類似者。
包括一導電性高分子(亦稱為一導電性聚合物)在內之導電性成分可以使用於像素電極層4030與相對電極層4031。使用導電性成分而形成之像素電極較佳具有一每平方小於或等於10000歐姆之薄膜電阻及一在550奈米波長時大於或等於70%之光透射比。再者，包括在導電性成分 內之導電性高分子之電阻率較佳為小於或等於0.1Ωcm。
就導電性高分子而言，可以使用一俗稱之π電子共軛導電性聚合物。例如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、二或多類這些材料之一共聚物、及類似者。
再者，許多信號及電位從一FPC 4018供給至各別形成之信號線驅動器電路4003、掃描線驅動器電路4004、或像素部分4002。
一連接端點電極4015使用同一導電膜作為包括在液晶元件4013內之像素電極層4030而形成。一端點電極4016則使用同一導電膜作為薄膜電晶體4011之源極與汲極層而形成。
連接端點電極4015透過一異方性導電膜4019而電氣連接於一包括在FPC 4018內之端點。
圖26A至26C揭示一範例，其中信號線驅動器電路4003係各別形成且安裝於第一基板4001上；惟，本發明之一實施例並不限於此結構。掃描線驅動器電路可以各別形成及安裝，或者僅部分之信號線驅動器電路或僅部分之掃描線驅動器電路可以各別形成及安裝。
圖27揭示一範例，其中一液晶顯示器模組係使用一依據本說明書中所揭露之製造方法製成之TFT基板2600而形成一半導體裝置。
圖27揭示一液晶顯示器模組之範例，其中TFT基板2600及一相對基板2601係藉由一密封膠2602而固接於 彼此，且一包括一TFT或類似者在內之像素部分2603、一包括一液晶層在內之顯示元件2604、及一著色層2605係設於基板之間，以形成一顯示區域。著色層2605須執行顏色顯示。在RGB系統中，與紅、綠、藍等色相對應之著色層係設置用於各別像素。一極化板2606設於相對基板2601外側上，而一極化板2607及一擴散板2613設於TFT基板2600外側上。一光源包括一冷陰極管2610及一反射板2611，且一電路板2612藉由一撓性佈線板2609而連接於TFT基板2600之一佈線電路部分2608，及其包括一外部電路，例如一控制電路或一電力供給電路。極化板及液晶層可以堆疊且令一延遲板介置於其間。
液晶顯示器模組可以使用一扭曲向列性(TN)模式、一平面切換(IPS)模式、一邊緣電場切換(FFS)模式、一多區域垂直對準(MVA)模式、一圖像垂直對準(PVA)模式、一軸向對稱對準微單元(ASM)模式、一光學補償雙折射(OCB)模式、一鐵電性液晶(FLC)模式、一反鐵電性液晶(AFLC)模式、或類似者。
透過此步驟，一極可靠之液晶顯示面板即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
(實施例11)
電子紙張之一範例將揭述作為一半導體裝置。
半導體裝置可用於電子紙張，其中電子墨水係藉由一與一切換元件電氣連接之元件驅動。電子紙張亦指一電泳顯示裝置(一電泳顯示器)且其優點在具有和平面紙張相同可讀性，比其他顯示裝置者低之耗電量，及其可製成輕薄型。
電泳顯示器可以有許多模式。電泳顯示器包含複數個散佈在一溶劑或一溶液中之微膠囊，各微膠囊容裝有帶正電之第一粒子及帶負電之第二粒子。藉由施加一電場於微膠囊，微膠囊中之粒子即以相對立方向移向彼此，且僅有聚於一側之粒子之顏色顯示出來。應該注意的是第一粒子及第二粒子各含有顏料，且若無電場時其並不移動。再者，第一粒子及第二粒子有不同顏色(其可以是無色)。
因此，一電泳顯示器使用一俗稱之介電泳效應，藉此使一具有一高介電常數之物質移動至一高電場區。一電泳顯示裝置不需要使用一液晶顯示裝置中所需之極化板。
一供上述微膠囊散佈於一溶劑中之溶液即稱為電子墨水。此電子墨水可列印在玻璃、塑膠、衣服、紙張、或類似者之一表面上。再者，藉由一濾色片或包括一顏料在內之粒子，即可達成顏色顯示。
此外，當複數個上述微膠囊適當配置於一主動式矩陣基板上，以介置於二電極之間時，一主動式矩陣顯示裝置即可完成，及可以藉由施加一電場於微膠囊而執行顯示。例如，可以使用藉由實施例1至8任一者中之薄膜電晶體而取得之主動式矩陣基板。
應該注意的是微膠囊中之第一粒子及第二粒子可由選自一導電性材料、一絕緣材料、一半導體材料、一磁性材料、一液晶材料、一鐵電材料、一電致發光材料、一電致變色材料、及一磁電泳材料之單一材料構成，或由這些材料任一者之一合成材料構成。
圖28揭示主動式矩陣電子紙張作為一半導體裝置之一範例。一使用於半導體裝置之薄膜電晶體581可用一相似於實施例1至8任一者中所述薄膜電晶體者之方式形成，且其係一包括一氧化半導體層在內之極可靠薄膜電晶體。
圖28中之電子紙張係一使用扭轉球顯示系統之顯示裝置範例。扭轉球顯示系統係指一方法，其中各呈黑色及白色之球形粒子配置在一第一電極層與一第二電極層之間，該電極層為使用於一顯示元件之電極層，且一電位差產生於第一電極層與第二電極層之間，以控制球形粒子之方位，使顯示得以執行。
形成於一基板580上之薄膜電晶體581係一底閘極薄膜電晶體，並使用一與一半導體層接觸之絕緣膜583覆蓋。薄膜電晶體581之一源極層或一汲極層係與一第一電極層587接觸，且該第一電極層位於一形成於一絕緣層585中之開孔內，藉此使薄膜電晶體581電氣連接於第一電極層587。球形粒子589設於第一電極層587與一基板596上之一第二電極層588之間。球形粒子589各包括一黑色區590a、一白色區590b、及一供填入液體以圍繞於 黑色區590a與白色區590b之孔穴594。球形粒子589周圍係以一填料595填注，例如樹脂或類似者。第一電極層587相當於一像素電極，及第二電極層588相當於一共同電極。第二電極層588電氣連接於一設在與薄膜電晶體581相同之基板580上方之共同電位線。藉由使用一共同連接部分，第二電極層588可以透過設於基板580與基板596之間之導電性粒子而電氣連接於共同電位線。
再者，可以使用一電泳元件以替代扭轉球。可以使用一大約10微米至200微米直徑之微膠囊，其中囊封透明液體、帶正電之白色微粒、及帶負電之黑色微粒。在設於第一電極層與第二電極層之間之微膠囊中，當一電場係由第一電極層與第二電極層施加時，白色微粒及黑色微粒以相反方向移動，使白色或黑色得以顯示。一使用此原理之顯示元件係一電泳顯示元件且其統稱為電子紙張。電泳顯示元件具有比一液晶顯示元件者高之反射比及，因此，不需要一輔助光、耗電量低、及一顯示部分可在暗處辨認出來。此外，即使是當電力未供給至顯示部分時，仍可維持一曾顯示之像素。因此，即使一具有顯示功能之半導體裝置(其可單純視為一顯示裝置或一備有一顯示裝置之半導體裝置)離開一電波源，仍可儲存一顯示像素。
透過此步驟，一極可靠之電子紙張即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
(實施例12)
一發光顯示裝置之一範例將揭述作為一半導體裝置。針對一包括在一顯示裝置內之顯示元件，本文揭述一利用電致發光之發光元件。利用電致發光之發光元件係根據一發光材料是否為一有機化合物或一無機化合物而分類。大體上，前者稱為一有機EL元件，及後者稱為一無機EL元件。
在一有機EL元件中，藉由施加電壓於一發光元件，電子及電洞各別從一對電極注入至一容裝有一發光有機化合物之層中，電流即流動。載體(電子及電洞)重新組合，因此發光有機化合物被激發。發光有機化合物從激發態回到一基態，藉此發光。在此機制之基礎上，此發光元件即稱為一電流激發式發光元件。
無機EL元件係根據其元件結構而分類成一分散型無機EL元件及一薄膜型無機EL元件。一分散型無機EL元件具有一發光層，即一發光材料之粒子散佈於一黏結劑中，且其發光機制為利用一供體能階與一受體能階之供體-受體重組型發光。一薄膜型無機EL元件具有一結構，即一發光層被夾置於介電層之間，介電層進一步被夾置於電極之間，且其發光機制為利用金屬離子內殼電子躍遷之局部型發光。請注意，在此揭述一有機EL元件作為一發光元件。
圖29揭示一可供數位時間灰階驅動施加之像素結構 範例，以作為一半導體裝置之範例。
一可供數位時間灰階驅動施加之像素結構及操作方式揭述如下。在此，一像素包括二n通道電晶體，且各包括一氧化半導體層以作為一通道形成區。
一像素6400包括一切換電晶體6401、一發光元件驅動電晶體6402、一發光元件6404、及一電容器6403。切換電晶體6401之一閘極連接於一掃描線6406，切換電晶體6401之一第一電極(一源極與一汲極之其中一者)連接於一信號線6405，及切換電晶體6401之一第二電極(源極與汲極之另一者)連接於發光元件驅動電晶體6402之一閘極。發光元件驅動電晶體6402之閘極則透過電容器6403而連接於一電力供給線6407，發光元件驅動電晶體6402之一第一電極連接於電力供給線6407，及發光元件驅動電晶體6402之一第二電極連接於發光元件6404之一第一電極(一像素電極)。發光元件6404之一第二電極相當於一共同電極6408。共同電極6408電氣連接於一設在同一基板上之共同電位線。
發光元件6404之第二電極(共同電極6408)設定於一低電力供給電位。應該注意的是低電力供給電位係滿足：低電力供給電位<一設定於電力供給線6407之高電力供給電位。例如，GND或0伏可設定作為低電力供給電位。高電力供給電位與低電力供給電位之間之一電位差則施加於發光元件6404，且電流供給至發光元件6404，使得發光元件6404發光。在此，為了使發光元件6404發 光，各電位係經設定以令高電力供給電位與低電力供給電位之間之電位差等於發光元件6404之順向臨限電壓或更高。
發光元件驅動電晶體6402之閘電容可使用作為電容器6403之一替代物，使電容器6403得以省略。發光元件驅動電晶體6402之閘電容可形成於一通道區與一閘極之間。
在使用一電壓輸入電壓驅動方法之例子中，一視頻信號輸入至發光元件驅動電晶體6402之閘極，而使得發光元件驅動電晶體6402處於充分接通或斷開二種狀態之任一者。亦即，發光元件驅動電晶體6402是在一線性區中操作。由於發光元件驅動電晶體6402是在線性區中操作，比電力供給線6407之電壓高的電壓即施加於發光元件驅動電晶體6402之閘極。應該注意的是較高於或等於(電力供給線電壓+發光元件驅動電晶體6402之電壓Vth)的電壓係施加於信號線6405。
在使用一類比灰階方法以替代數位時間灰階方法之例子中，藉由改變信號輸入可使用與圖29中者相同之像素結構。
在執行類比灰階驅動之例子中，較高於或等於(發光元件6404之順向電壓+發光元件驅動電晶體6402之電壓Vth)的電壓係施加於發光元件驅動電晶體6402之閘極。發光元件6404之順向電壓表示取得一所需亮度時之電壓，且其至少包括順向臨限電壓。藉由輸入一視頻信號以 致能發光元件驅動電晶體6402在一飽和區域中操作，使得電流可供給至發光元件6404。為了在飽和區域中操作發光元件驅動電晶體6402，電力供給線6407之電位係較高於發光元件驅動電晶體6402之一閘極電位。當使用一類比視頻信號時，可依據視頻信號而饋送電流至發光元件6404，並執行類比灰階驅動。
應該注意的是像素結構並不限於圖29中所示者。例如，一開關、一電阻器、一電容器、一電晶體、一邏輯電路、或類似者皆可添加至圖29中所示之像素。
接著，發光元件之結構將參考圖30A至30C說明於後。一像素之截面結構將使用一發光元件用之n通道驅動器TFT舉例說明。圖30A、30B、30C中所示之半導體裝置內之發光元件7001、7011、7021所用的驅動TFTs分別可用與像素中之薄膜電晶體者相似之方式形成，其揭述於實施例1至8中，且其係各包括一氧化半導體層在內之極可靠薄膜電晶體。
為了擷取從發光元件發出之光，一陽極及一陰極之至少一者必須透光。一薄膜電晶體及一發光元件形成於一基板上。一發光元件可具有一頂部放射結構，其中光係擷取通過與基板相對立之表面；一底部放射結構，其中光係擷取通過基板側上之表面；或一雙重放射結構，其中光係擷取通過與基板相對立之表面及基板側上之表面。像素結構可施加於一具有這些放射結構任一者之發光元件。
一具有頂部放射結構之發光元件將參考圖30A說明 之。
圖30A係一像素之截面圖，其中一發光元件用之驅動TFT 7001係一n型，且光從一發光元件7002放射至一陽極7005側。在圖30A中，發光元件7002之一陰極7003電氣連接於一發光元件用之驅動TFT 7001，且一發光層7004及陽極7005依此順序堆疊於陰極7003上。陰極7003可以使用許多導電性材料之任一者形成，只要其具有一低功函並可反射光即可。例如，較佳為使用鈣、鋁、鎂銀、鋁鋰、或類似者。發光層7004可以使用一單層或堆疊之複數層形成。當發光層7004使用複數層形成時，發光層7004係藉由依序堆疊一電子注入層、一電子傳輸層、一發光層、一電洞傳輸層、及一電洞注入層於陰極7003上而形成。並不必要形成所有這些層。陽極7005係使用一透光之導電性材料形成，例如一含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(文後稱為ITO)、氧化銦鋅、或供氧化矽添加至此之氧化銦錫。
一間隔壁7009設置用於覆蓋陰極7003之一部分。間隔壁7009係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂薄膜；一無機絕緣膜；或有機聚矽氧烷形成。尤其較佳為間隔壁7009使用一光敏性樹脂材料形成，使得間隔壁7009之一側表面形成一具有連續曲度之傾斜表面。當間隔壁7009使用一光敏性樹脂材料形成時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7002相當於一區域，其中發光層7004被夾置於陰極7003與陽極7005之間。在圖30A所示之像素例子中，光係如箭頭所示從發光元件7002放射至陽極7005側。
接著，一具有底部放射結構之發光元件將參考圖30B說明之。圖30B係一像素之截面圖，其中一發光元件用之驅動TFT 7011係一n通道電晶體，且光是從一發光元件7012放射至一陰極7013側。在圖30B中，發光元件7012之陰極7013形成於一透光之導電膜7017上，該透光之導電膜則電氣連接於一發光元件用之驅動TFT 7011，及一發光層7014與一陽極7015依序堆疊於陰極7013上。當陽極7015具有一透光性質時，一用於反射或遮阻光之遮光膜7016可形成用於覆蓋陽極7015。針對陰極7013，在圖30A之情況中可以使用許多材料，只要其係具有一低功函之導電性材料即可。陰極7013形成至一可透射光之厚度(較佳為大約5奈米至30奈米)。例如，一20奈米厚之鋁薄膜即可使用作為陰極7013。如同圖30A之情形者，發光層7014可以使用一單層或堆疊之複數層形成。陽極7015不需要透光，但是可以使用一透光之導電性材料形成，如同圖30A之可見光情況者。針對遮光膜7016，例如可以使用一金屬或類似者以反射光；惟，其並不限於一金屬膜。例如，可以使用一樹脂或類似者以供黑色顏料添加於此。
一間隔壁7019設置用於覆蓋導電膜7017之一部分。 間隔壁7019係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂膜；一無機絕緣膜；或有機聚矽氧烷形成。尤其較佳為間隔壁7019使用一光敏性樹脂材料形成，使得間隔壁7019之一側表面形成一具有連續曲度之傾斜表面。當間隔壁7019使用一光敏性樹脂材料形成時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7012相當於一區域，其中發光層7014被夾置於陰極7013與陽極7015之間。在圖30B所示之像素中，光是從發光元件7012放射至陰極7013側，如箭頭所示。
接著，一具有雙重放射結構之發光元件將參考圖30C說明之。在圖30C中，一發光元件7022之一陰極7023形成於一透光之導電膜7027上，該透光之導電膜則電氣連接於一發光元件用之驅動TFT 7021，及一發光層7024與一陽極7025依序堆疊於陰極7023上。針對陰極7023，如同圖30A之情形者，其可以使用許多導電性材料，只要其為具有一低功函之導電性材料即可。陰極7023形成至一容許光透射之厚度。例如，一20奈米厚之鋁薄膜即可使用作為陰極7023。如同圖30A之情形者，發光層7024可以使用一單層或堆疊之複數層形成。如同圖30A之情形者，陽極7025可以使用一透光之導電性材料形成。
一間隔壁7029設置用於覆蓋導電膜7027之一部分。間隔壁7029係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之一有機樹脂薄膜；一無機絕緣膜；或 有機聚矽氧烷形成。尤其較佳為間隔壁7029使用一光敏性樹脂材料形成，使得間隔壁7029之一側表面形成一具有連續曲度之傾斜表面。當間隔壁7029使用一光敏性樹脂材料形成時，一用於形成一抗蝕遮罩之步驟即可省略。
發光元件7022相當於一部分，其中陰極7023、發光層7024、及陽極7025係重疊於彼此。在圖30C所示之像素中，光是從發光元件7022放射至陽極7025側及陰極7023側，如箭頭所示。
儘管有機EL元件在本文內揭述為發光元件，一無機EL元件也可以設置作為一發光元件。
應該注意的是本文內所述之範例中，供控制一發光元件之驅動的薄膜電晶體(即一發光元件用之驅動TFT)係電氣連接於發光元件；惟，也可以使用一結構，其中一供電流控制之TFT係連接於發光元件驅動TFT與發光元件之間。
應該注意的是半導體裝置之結構並不限於圖30A至30C中所示者，且其可以基於本說明書中所揭露之技術而有多種修改方式。
接著，相當於一半導體裝置之一模式的一發光顯示面板(亦稱之為一發光面板)之外觀與一截面將參考圖31A及31B說明於後。圖31A係一面板之俯視圖，其中形成於一第一基板上之一薄膜電晶體及一發光元件係藉由一密封膠而密封於第一基板與一第二基板之間。圖31B係沿圖31A中之H-I所取之截面圖。
一密封膠4505提供用於將設在一第一基板4501上之一像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b圍繞。此外，一第二基板4506設於像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b上。據此，像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b係藉由一填料4507而與第一基板4501、密封膠4505、及第二基板4506密封在一起。依此方式，一面板較佳由一保護膜(例如一層壓膜或一紫外線可固化樹脂膜)或一覆蓋材料以高氣密性及略為脫氣方式封裝(密封)，使得面板不曝露於外界空氣。
形成於第一基板4501上之像素部分4502、信號線驅動器電路4503a、4503b、及掃描線驅動器電路4504a、4504b各包括複數個薄膜電晶體，且一包括在像素部分4502內之薄膜電晶體4510及一包括在信號線驅動器電路4503a內之薄膜電晶體4509係在圖31B中舉例說明。
針對薄膜電晶體4509、4510而言，包括實施例1至8任一者中所述之氧化半導體層在內的極可靠之薄膜電晶體皆可使用。薄膜電晶體4509、4510係n通道薄膜電晶體。
參考編號4511表示一發光元件。一第一電極層4517係一包括在發光元件4511內之像素電極，其電氣連接於薄膜電晶體4510之一源極層或一汲極層。應該注意的是發光元件4511之結構不限於包括第一電極層4517、一電 致發光層4512、及一第二電極層4513在內之堆疊式結構。發光元件4511之結構可以依據光從發光元件4511擷取之方向、或類似者而適當改變。
一間隔壁4520使用一有機樹脂膜、一無機絕緣膜、或有機聚矽氧烷形成。尤其較佳為間隔壁4520使用一光敏性樹脂材料形成，及一開孔形成於第一電極層4517上，使得開孔之一側壁形成一具有連續曲度之傾斜表面。
電致發光層4512可由一單層或堆疊之複數層形成。
一保護膜可形成於第二電極層4513及間隔壁4520上，以防止氧、氫、水氣、二氧化碳、或類似者進入發光元件4511。針對保護膜，可以形成一氮化矽膜、一氮氧化矽膜、一DLC膜、或類似者。
此外，許多信號及電位從FPCs 4518a、4518b供給至信號線驅動器電路4503a、4503b、掃描線驅動器電路4504a、4504b、或像素部分4502。
一連接端點電極4515係使用導電膜而形成，相同於包括在發光元件4511內之第一電極層4517者，及一端點電極4516係使用導電膜而形成，相同於包括在薄膜電晶體4509內之源極與汲極層者。
連接端點電極4515係透過一異方性導電膜4519以電氣連接於一包括在FPC 4518a內之端點。
由於定位在光從發光元件4511擷取之方向中的第二基板4506必須具有一透光性質。在此情況下，一透光性材料係用於第二基板4506，例如一玻璃板、一塑膠板、 一聚酯膜、或一丙烯酸膜。
針對填料4507，除了一惰性氣體(例如氮或氬)外，可以使用一紫外線可固化樹脂或一熱固性樹脂。例如，聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、一環氧樹脂、一矽酮樹脂、聚乙烯醇縮丁醛(PVB)、或乙烯-醋酸乙烯共聚物(EVA)皆可使用。例如，氮可用於填料4507。
此外，若有需要，一光學膜可以適當地設於發光元件之一發光表面上，例如一偏光板、一圓形偏光板(包括一橢圓形偏光板)、一延遲板(四分之一波板或二分之一波板)、或一濾色片。再者，偏光板或圓形偏光板可以備有一抗反射膜。例如，可以執行抗眩光處理，藉此使反射光可以藉由表面上之凸起與凹部擴散，以利於減少眩光。
信號線驅動器電路4503a、4503b及掃描線驅動器電路4504a、4504b可以安裝作為使用一單晶性半導體膜或一多晶性半導體膜而形成於一各別製備之基板上的驅動器電路。另者，僅有信號線驅動器電路或其一部分、或是僅有掃描線驅動器電路或其一部分可以各別形成與安裝。本實施例不限於圖31A及31B中所示之結構。
透過此步驟，一極可靠之發光顯示裝置(顯示面板)即可製成一半導體裝置。
本實施例可以在與其他實施例中所述之任意結構適當組合下實施。
(實施例13)
本說明書中所揭露之一半導體裝置可施加於電子紙張。電子紙張可用於所有領域中之電子裝置，只要能顯示資料即可。例如，電子紙張可施加於一電子書閱讀器(電子書)、一海報、車內例如火車者之廣告、或多種卡片之顯示，像是一信用卡。電子裝置之一範例係揭示於圖32中。
圖32揭示一電子書閱讀器2700之範例。例如，電子書閱讀器2700包括一殼體2701及一殼體2703等二殼體。殼體2701及殼體2703利用一鉸鏈葉2711組合，使得電子書閱讀器2700可以藉由鉸鏈葉2711作為一軸而開啟與關閉。藉由此一結構，電子書閱讀器2700可操作如同一本書。
一顯示部分2705及一顯示部分2707分別在殼體2701及殼體2703中併合。顯示部分2705及顯示部分2707可以顯示一影像或不同影像。在顯示部分2705及顯示部分2707顯示不同影像之情況中，例如，右側上之一顯示部分(圖32中之顯示部分2705)可以顯示文字而左側上之一顯示部分(圖32中之顯示部分2707)可以顯示圖形。
圖32揭示一範例，其中殼體2701備有一操作部分及類似者。例如，殼體2701備有一電力開關2721、一操作鍵2723、一喇叭2725、及類似者。頁面可以藉由操作鍵2723翻動。應該注意的是一鍵盤、一指示裝置、及類似 者可設在與殼體之顯示部分相同之表面上。再者，一外接終端(一耳機終端、一USB終端、一可連接於多種線材(例如AC轉接頭及USB線)之終端、或類似者)、一記錄媒體插入部分、及類似者可設於殼體之後表面或側表面上。再者，電子書閱讀器2700可以具有一電子字典之功能。
電子書閱讀器2700可具有一可無線發射及接收資料之結構。透過無線通信，即可找到所想要的書本資料或類似者並從一電子書伺服器下載。
(實施例14)
本說明書中所揭露之一半導體裝置可施加於多種電子裝置(包括遊戲機在內)。此電子裝置之範例為一電視機組(亦稱為一電視機或一電視機接收器)、一電腦或類似者之一監視器、一照相機(例如一數位相機或一數位攝影機)、一數位相框、一行動電話手機(亦稱為一行動電話或一行動電話裝置)、一可攜式遊戲機、一可攜式資訊終端機、一音頻播放器、一大型遊戲機(例如一彈珠台)、及類似者。
圖33A揭示一電視機組9600之範例。在電視機組9600中，一顯示部分9603併合於一殼體9601中。顯示部分9603可以顯示影像。在此，殼體9601係由一架台9605支撐。
電視機組9600可以利用殼體9601之一操作開關或一 分離式遙控器9610操作。藉由遙控器9610之操作鍵9609，頻道及音量即可控制，使得一顯示於顯示部分9603上之影像可獲控制。再者，遙控器9610可備有一顯示部分9607，用於顯示從遙控器9610輸出之資訊。
應該注意的是電視機組9600備有一接收器、一數據機、及類似者。利用接收器，可以接收到一般電視廣播。再者，當顯示裝置透過數據機而連接於一有線或無線之通信網路時，即可執行一單向(從一寄件人到一收件人)或雙向(在一寄件人與一收件人之間或在多數個收件人之間)資訊通信。
圖33B揭示一數位相框9700。例如，在數位相框9700中，一顯示部分9703併合於一殼體9701中。顯示部分9703可以顯示多種影像。例如，顯示部分9703可以顯示一由數位相機或類似者所拍攝之影像之資料，並作為一般相框之功能。
應該注意的是數位相框9700備有一操作部分、一外接終端(一USB終端、一可連接於多種線材(例如USB線)之終端、或類似者)、一記錄媒體插入部分、及類似者。儘管這些組件可設在與顯示部分相同之表面上，但是較佳將其設在側表面或後表面上，作為數位相框9700之設計。例如，一記憶體儲存一由數位相機或類似者所拍攝之影像之資料，其係插入數位相框之記錄媒體插入部分中，藉此使影像資料可傳送並顯示於顯示部分9703上。
數位相框9700可被組態以利無線發射及接收資料。 可以使用透過無線傳送而顯示所想要之影像資料的結構。
圖34A係一可攜式遊戲機且包括一殼體9881及一殼體9891。殼體9881、9891係由一接頭部分9893連接，以利於開啟及關閉。一顯示部分9882及一顯示部分9883分別在殼體9881及殼體9891中併合。此外，圖34A中所示之可攜式遊戲機備有一喇叭部分9884、一記錄媒體插入部分9886、一LED燈9890、一輸入構件(一操作鍵9885、一連接終端9887、一感測器9888(即具有一測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻射、流動率、濕度、梯度、振動、氣味、或紅外線等功能之感測器)、或一麥克風9889)、及類似者。不用說，可攜式遊戲機之結構並不限於上述者，而且備有本說明書中所揭露之至少一半導體裝置的其他結構也可以使用。可攜式遊戲機可適當地包括其他配件設備。圖34A中所示之可攜式遊戲機具有一讀取記錄媒體中所儲存之一程式或資料以將其顯示於顯示部分上之功能，及一藉由無線通信而與另一可攜式遊戲機共用資料之功能。圖34A中所示之可攜式遊戲機可具有多項功能而並不限於上述者。
圖34B揭示一大型遊戲機之吃角子老虎9900。在吃角子老虎9900中，一顯示部分9903係在一殼體9901中併合。此外，吃角子老虎9900包括一操作構件，例如一啟動桿或一停止開關、一投幣孔、一喇叭、及類似者。不 用說，吃角子老虎9900之結構並不限於上述者，而且備有本說明書中所揭露之至少一半導體裝置的其他結構也可以使用。吃角子老虎9900可適當地包括其他配件設備。
圖35A係透視圖，揭示一可攜式電腦之範例。
在圖35A所示之可攜式電腦中，一具有一顯示部分9303之頂部殼體9301及一具有一鍵盤9304之底部殼體9302可以藉由關閉一鉸鏈葉單元而重疊於彼此，鉸鏈葉單元則連接頂部殼體9301及底部殼體9302。因此，圖35A中所示之可攜式電腦方便攜帶，且在使用鍵盤供資料輸入之情況中，鉸鏈葉單元開啟及使用者可看著顯示部分9303而輸入。
底部殼體9302包括一指示裝置9306，藉此得以在鍵盤9304之外執行輸入。再者，當顯示部分9303為一觸控面板時，可以藉由觸碰顯示部分之一部分而輸入資料。底部殼體9302包括一算術功能部分，例如一CPU或硬碟機。此外，底部殼體9302包括另一裝置，例如一外接埠9305，以供一符合USB通信標準之通信線經此處而插入。
頂部殼體9301包括一顯示部分9307及藉由將顯示部分滑入其中而保持在頂部殼體9301內，故其可具有一大顯示幕。此外，使用者可調整保持在頂部殼體9301內之顯示部分9307的一螢幕角度。當保持在頂部殼體9301內之顯示部分9307為一觸控式輸入面板時，藉由觸碰保持在頂部殼體9301內之顯示部分9307之一部分即可執行輸 入。
可保持在頂部殼體9301內之顯示部分9303或顯示部分9307係使用一影像顯示裝置而形成，例如一液晶顯示面板、一使用有機發光元件或無機發光元件之發光顯示面板、或類似者。
此外，圖35A中之可攜式電腦可以備有一接收器及類似者，並可接收一電視廣播而將一影像顯示於顯示部分上。當藉由滑動顯示部分9307而曝露出顯示部分9307之整個螢幕，同時將連接頂部殼體9301及底部殼體9302用之鉸鏈葉單元保持關閉時，使用者即可以觀賞一電視廣播。在此情形中，鉸鏈葉單元不開啟且在顯示部分9303上不執行顯示。此外，僅有一用於顯示電視廣播之電路執行起動。因此，電力消耗可以減到最小，這對於電池容量有限之可攜式電腦而言相當有幫助。
圖35B係一可供使用者戴在腕上而有如手錶之行動電話範例之透視圖。
行動電話係由一主體形成，其包括一通信裝置，且通信裝置具有至少一電話功能、及一電池；一腕帶部分9204，其使主體可配戴在手腕上；一調整部分9205，用於調整腕帶部分以配合手腕；一顯示部分9201；一喇叭9207；及一麥克風9208。
此外，主體包括操作開關9203。除了作為一電源開關、一供切換顯示幕之開關、一供命令開始攝取影像之開關、或類似者外，當按壓時，操作開關9203例如可以作 為一供啟始一網際網路程式之開關，及可被組態以具有各別功能。
藉由一手指或一輸入筆觸碰顯示部分9201、操作操作開關9203、或輸入語音至麥克風9208而將資料輸入至此行動電話內。在圖35B中，顯示鈕9202是在顯示部分9201上顯示。可藉由一手指或類似者觸碰顯示鈕9202而執行輸入。
再者，主體包括一照相機部分9206，且照相機部分包括一影像擷取構件，其具有一將透過一照相機鏡頭而形成之物件影像轉換成一電子影像信號之功能。應該注意的是照相機部分並非一定需要設置。
圖35B中所示之行動電話係備有一電視廣播之接收器及類似者，且其可以藉由接收電視廣播而將一影像顯示在顯示部分9201上。此外，圖35B中所示之行動電話備有一記憶裝置及類似者，例如一記憶體，並可將電視廣播記錄在記憶體中。圖35B中所示之行動電話可具有一收集位置資訊之功能，例如全球定位系統(GPS)。
一影像顯示裝置使用作為顯示部分9201，例如一液晶顯示面板、一使用有機發光元件或無機發光元件、或類似者之發光顯示面板。圖35B中所示之行動電話結構輕巧且電池容量有限。因此，一可用低耗電量驅動之面板較佳使用作為顯示部分9201之一顯示裝置。
應該注意的是圖35B揭示出戴在腕上之電子裝置；惟，本實施例並不限於此，而只要是一可攜式皆可。
本申請案係基於在2009年7月10日向日本專利局申請的日本專利申請案第2009-164197號，該案之全文以引用的方式併入本文中。
1400‧‧‧基板
1401‧‧‧閘極層
1402‧‧‧閘極絕緣層
1403‧‧‧氧化半導體層
1405a‧‧‧源極層
1405b‧‧‧汲極層
1406a‧‧‧源極區
1406b‧‧‧汲極區
1407‧‧‧絕緣層
1408‧‧‧絕緣層
1409‧‧‧導電層
1418‧‧‧通道保護層
1425‧‧‧源極佈線
1431‧‧‧薄膜電晶體
1432‧‧‧薄膜電晶體

Claims (40)

  1. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上；形成各包括第二耐熱性導電性材料在內之連接層、源極電極層、及汲極電極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成絕緣膜，該絕緣膜係與該氧化半導體層之一部分接觸；形成該絕緣膜之後，藉由熱處理在該氧化半導體層上執行脫水或脫氫；及在該熱處理之後，於氧氣環境下在該氧化半導體層上執行緩慢冷卻，其中，藉由該熱處理使包含在該絕緣膜中的氧擴散進入該氧化半導體層。
  2. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上； 形成各包括第二耐熱性導電性材料在內之連接層、源極電極層、及汲極電極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成絕緣膜，該絕緣膜係與該氧化半導體層之一部分接觸；形成該絕緣膜之後，在該氧化半導體層上執行脫水或脫氫；移除該絕緣膜之一部分，且形成到達該源極電極層之第一接觸孔、及到達該連接層的兩端部之第三接觸孔與第四接觸孔；移除該絕緣膜之一部分與該閘極絕緣層之一部分，且形成到達該閘極電極層之第二接觸孔；及在該絕緣膜上形成透過該第一接觸孔而與該源極電極層連接之源極佈線、透過該第二接觸孔而與該閘極電極層連接且透過該第三接觸孔而與該連接層連接之第一閘極佈線、及透過該第四接觸孔而與該連接層連接之第二閘極佈線。
  3. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上；形成各包括第二耐熱性導電性材料在內之連接層、源 極電極層、及汲極電極層於該氧化半導體層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成氧化絕緣膜，該氧化絕緣膜係與該氧化半導體層之一部分接觸；形成該氧化絕緣膜之後，在該氧化半導體層上執行脫水或脫氫；移除該氧化絕緣膜之一部分，且形成到達該源極電極層之第一接觸孔、及到達該連接層的兩端部之第三接觸孔與第四接觸孔；移除該氧化絕緣膜之一部分與該閘極絕緣層之一部分，且形成到達該閘極電極層之第二接觸孔；及在該氧化絕緣膜上形成透過該第一接觸孔而與該源極電極層連接且透過該第三接觸孔而與該連接層連接之第一源極佈線、透過該第四接觸孔而與該連接層連接之第二源極佈線、及透過該第二接觸孔而與該閘極電極層連接之閘極佈線。
  4. 如申請專利範圍第1項至第3項中任一項之用於製造半導體裝置之方法，其中該脫水或脫氫係在氮氣環境、氧氣環境、稀有氣體環境、或減壓下加熱。
  5. 如申請專利範圍第4項之用於製造半導體裝置之方法，其中該脫水或脫氫係在較高於或等於350℃且較低於該基板之應變點之溫度下加熱。
  6. 如申請專利範圍第4項之用於製造半導體裝置之方法，其中在該脫水或脫氫在較高於或等於350℃且較低 於該基板之應變點之溫度下加熱後，執行緩慢冷卻。
  7. 如申請專利範圍第2項之用於製造半導體裝置之方法，其中該源極佈線、該第一閘極佈線、及該第二閘極佈線包括導電性材料，及其中該導電性材料具有比該源極電極層及該汲極電極層低之電阻率。
  8. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上；形成各包括第二耐熱性導電性材料在內之連接層、源極電極層、及汲極電極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成絕緣膜，該絕緣膜係與該氧化半導體層之部分接觸；及形成該絕緣膜之後，藉由熱處理在該氧化半導體層上執行脫水和脫氫；在該熱處理之後，於氧氣環境下在該氧化半導體層上執行緩慢冷卻，其中，藉由該熱處理使包含在該絕緣膜中的氧擴散進入該氧化半導體層。
  9. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上；形成各包括第二耐熱性導電性材料在內之連接層、源極電極層、及汲極電極層於該閘極絕緣層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成絕緣膜，該絕緣膜係與該氧化半導體層之部分接觸；形成該絕緣膜之後，在該氧化半導體層上執行脫水和脫氫；移除該絕緣膜之部分，且形成到達該源極電極層之第一接觸孔、及到達該連接層的兩端部之第三接觸孔與第四接觸孔；移除該絕緣膜之一部分與該閘極絕緣層之一部分，且形成到達該閘極電極層之第二接觸孔；及在該絕緣膜上形成透過該第一接觸孔而與該源極電極層連接之源極佈線、透過該第二接觸孔而與該閘極電極層連接且透過該第三接觸孔而與該連接層連接之第一閘極佈線、及透過該第四接觸孔而與該連接層連接之第二閘極佈線。
  10. 如申請專利範圍第9項之用於製造半導體裝置之 方法，其中該源極佈線、該第一閘極佈線、及該第二閘極佈線包括導電性材料，及其中該導電性材料具有比該源極電極層及該汲極電極層低之電阻率。
  11. 如申請專利範圍第7項或第10項之用於製造半導體裝置之方法，其中該導電性材料包括鋁及銅之至少一者。
  12. 一種用於製造半導體裝置之方法，包含以下步驟：形成包括第一耐熱性導電性材料在內之閘極電極層於具有絕緣表面之基板上；形成閘極絕緣層於該閘極電極層上；形成氧化半導體層於該閘極絕緣層上；形成各包括第二耐熱性導電性材料在內之連接層、源極電極層、及汲極電極層於該氧化半導體層上；在該閘極絕緣層、該氧化半導體層、該連接層、該源極電極層、及該汲極電極層上形成氧化絕緣膜，該氧化絕緣膜係與該氧化半導體層之部分接觸；該氧化絕緣膜被形成之後，在該氧化半導體層上執行脫水和脫氫；移除該氧化絕緣膜之一部分，且形成到達該源極電極層之第一接觸孔、及到達該連接層的兩端部之第三接觸孔與第四接觸孔； 移除該氧化絕緣膜之部分與該閘極絕緣層之部分，且形成到達該閘極電極層之第二接觸孔；及在該氧化絕緣膜上形成透過該第一接觸孔而與該源極電極層連接、及透過該第三接觸孔而與該連接層連接之第一源極佈線，透過該第四接觸孔而與該連接層連接之第二源極佈線、及透過該第二接觸孔而與該閘極電極層連接之閘極佈線。
  13. 如申請專利範圍第9項之用於製造半導體裝置之方法，其中該脫水和脫氫係在氮氣環境、氧氣環境、稀有氣體環境、或減壓下加熱。
  14. 如申請專利範圍第12項之用於製造半導體裝置之方法，其中該脫水和脫氫係在氮氣環境、氧氣環境、稀有氣體環境、或減壓下加熱。
  15. 如申請專利範圍第13項之用於製造半導體裝置之方法，其中該脫水和脫氫係在較高於或等於200℃且較低於該基板之應變點之溫度下加熱，及其中包含於該絕緣膜中的氧係使用固態擴散法供給至該氧化半導體層。
  16. 如申請專利範圍第14項之用於製造半導體裝置之方法，其中該脫水和脫氫係在較高於或等於200℃且較低於該基板之應變點之溫度下加熱，及其中包含於該氧化絕緣膜中的氧係使用固態擴散法供 給至該氧化半導體層。
  17. 如申請專利範圍第13項之用於製造半導體裝置之方法，其中在該脫水和脫氫係在較高於或等於200℃且較低於該基板之應變點之溫度下加熱之後，執行緩慢冷卻。
  18. 如申請專利範圍第14項之用於製造半導體裝置之方法，其中該脫水和脫氫係在較高於或等於200℃且較低於該基板之應變點之溫度下加熱之後，執行緩慢冷卻。
  19. 如申請專利範圍第1項、第2項、第3項、第8項、第9項及第12項中任一項之用於製造半導體裝置之方法，其中使用選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；包括這些元素之任一者以作為成分之合金；或包括這些元素之任一者以作為成分之氮化物以作為該第一耐熱性導電性材料。
  20. 如申請專利範圍第1項、第2項、第3項、第8項、第9項及第12項中任一項之用於製造半導體裝置之方法，其中該第一耐熱性導電性材料及該第二耐熱性導電性材料係由相同材料所形成。
  21. 如申請專利範圍第3項或第12項之用於製造半導體裝置之方法，其中該第一源極佈線、該第二源極佈線、及該閘極佈線包括導電性材料，及其中該導電性材料具有比該源極電極層及該汲極電極層低之電阻率。
  22. 如申請專利範圍第21項之用於製造半導體裝置之方法，其中該導電材料包括鋁及銅之至少一者。
  23. 如申請專利範圍第8項、第9項及第12項中任一項之用於製造半導體裝置之方法，其中該氧化半導體層係指銦-鎵-鋅-氧(In-Ga-Zn-O)基非單晶性層。
  24. 一種半導體裝置，包含：閘極電極層，其設於基板上；閘極絕緣層，其設於該閘極電極層上；第一電極層，其設於該閘極絕緣層上；氧化半導體層，其設於該閘極絕緣層上；第二電極層，其設於該氧化半導體層上且接觸該氧化半導體層；絕緣膜，其設於該第二電極層上；第一佈線，其設於該絕緣膜上，該第一佈線電氣連接於該閘極電極層；及第二佈線，其設於該絕緣膜上，該第二佈線電氣連接於該第二電極層，其中該第一佈線係電氣連接於該第一電極層，其中該第二佈線係重疊於該第一電極層，及其中該氧化半導體層包含奈米晶體。
  25. 一種半導體裝置，包含：閘極電極層，其設於基板上；閘極絕緣層，其設於該閘極電極層上；第一電極層，其設於該閘極絕緣層上； 氧化半導體層，其設於該閘極絕緣層上；第二電極層，其設於該氧化半導體層上且接觸該氧化半導體層；絕緣膜，其設於該第二電極層上；第一佈線，其設於該絕緣膜上，該第一佈線電氣連接於該閘極電極層；及第二佈線，其設於該絕緣膜上，該第二佈線電氣連接於該第二電極層，其中該第一佈線係電氣連接於該第一電極層，其中該第二佈線係重疊於該第一電極層，及其中該氧化半導體層包含具有直徑為1奈米至10奈米的晶體。
  26. 如申請專利範圍第24項或第25項之半導體裝置，更包含在該氧化半導體層上的無機層，其中該無機層包含氧。
  27. 如申請專利範圍第26項之半導體裝置，其中該無機層包含選自由氧化矽膜，氧氮化矽膜和氮氧化矽膜組成的群組中的膜。
  28. 如申請專利範圍第24項或第25項之半導體裝置，更包含在該絕緣膜上的導電層，其中該導電層與該氧化半導體層重疊。
  29. 如申請專利範圍第28項之半導體裝置，其中相同的電位被施加至該導電層及該閘極電極層。
  30. 如申請專利範圍第28項之半導體裝置，其中該 導電層係該第一佈線之部分。
  31. 如申請專利範圍第24項或第25項之半導體裝置，其中該第一佈線及該第二佈線各包含導電性材料，其具有比該第二電極層低之電阻率。
  32. 如申請專利範圍第24項或第25項之半導體裝置，其中該第一佈線及該第二佈線各自包含鋁及銅之至少一者。
  33. 如申請專利範圍第24項或第25項之半導體裝置，其中該第二電極層及該第一電極層係由相同層所形成。
  34. 如申請專利範圍第24項或第25項中任一項之半導體裝置，其中該閘極電極層、該第一電極層及該第二電極層係使用選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素的單層或堆疊層；包括這些元素之任一者以作為成分之合金；或包括這些元素之任一者以作為成分之氮化物所形成。
  35. 一種半導體裝置，包含：閘極電極層，其設於基板上；閘極絕緣層，其設於該閘極電極層上；氧化半導體層，其設於該閘極絕緣層上；結晶膜，其設於該氧化半導體層上，該結晶膜包含鋅及氧；源極電極層，其設於該結晶膜上，該源極電極層係與該氧化半導體層之側表面及該結晶膜之側表面接觸；及 絕緣膜，其設於該源極電極層上。
  36. 如申請專利範圍第35項之半導體裝置，其中該氧化半導體層包含奈米晶體。
  37. 如申請專利範圍第35項之半導體裝置，其中該氧化半導體層包含具有直徑為1奈米至10奈米的晶體。
  38. 如申請專利範圍第35項之半導體裝置，其中該結晶膜係多晶性膜。
  39. 如申請專利範圍第35項之半導體裝置，其中該結晶膜係微晶性膜。
  40. 如申請專利範圍第35項之半導體裝置，其中該結晶膜之電阻低於該氧化半導體層之電阻。
TW105141066A 2009-07-10 2010-07-09 半導體裝置及其製造方法 TWI608625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009164197 2009-07-10

Publications (2)

Publication Number Publication Date
TW201717410A true TW201717410A (zh) 2017-05-16
TWI608625B TWI608625B (zh) 2017-12-11

Family

ID=43426797

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099122675A TWI580054B (zh) 2009-07-10 2010-07-09 半導體裝置及其製造方法
TW105141066A TWI608625B (zh) 2009-07-10 2010-07-09 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099122675A TWI580054B (zh) 2009-07-10 2010-07-09 半導體裝置及其製造方法

Country Status (5)

Country Link
US (6) US8294147B2 (zh)
JP (9) JP2011035387A (zh)
KR (3) KR101791370B1 (zh)
TW (2) TWI580054B (zh)
WO (1) WO2011004723A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN105070761B (zh) 2009-07-31 2019-08-20 株式会社半导体能源研究所 显示装置
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559409B (zh) 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
CN103197785B (zh) * 2012-01-06 2016-07-06 宸鸿科技(厦门)有限公司 触控面板及其制作方法
JP6257900B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
TW201340181A (zh) * 2012-03-30 2013-10-01 Chunghwa Picture Tubes Ltd 觸控面板及其觸碰感應層的製造方法
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN103700354B (zh) * 2013-12-18 2017-02-08 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
US9257290B2 (en) * 2013-12-25 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon thin film transistor and manufacturing method thereof
KR102257978B1 (ko) 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102587185B1 (ko) * 2017-01-16 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN111615744A (zh) 2018-01-19 2020-09-01 株式会社半导体能源研究所 半导体装置的制造方法
CN108982600B (zh) * 2018-05-30 2021-07-09 杨丽娜 基于氧化镓/镓酸锌异质结纳米阵列的柔性气敏传感器及其制备方法
US20230024248A1 (en) * 2021-07-26 2023-01-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128486A (ja) * 1983-12-16 1985-07-09 株式会社日本自動車部品総合研究所 表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0426825Y2 (zh) 1986-01-16 1992-06-26
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2628928B2 (ja) * 1990-05-22 1997-07-09 株式会社フロンテック 薄膜トランジスタアレイおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4115654B2 (ja) * 1999-04-30 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
TW472384B (en) * 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001168344A (ja) * 1999-12-13 2001-06-22 Sony Corp 薄膜トランジスタ及びその製造方法と加熱装置並びに表示装置
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP2001264810A (ja) * 2000-03-21 2001-09-26 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
US7804552B2 (en) 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003045966A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003330388A (ja) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
WO2004057411A2 (en) * 2002-12-21 2004-07-08 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4182779B2 (ja) * 2003-03-07 2008-11-19 カシオ計算機株式会社 表示装置およびその製造方法
JP2004311965A (ja) 2003-03-26 2004-11-04 Canon Inc 光起電力素子の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100624428B1 (ko) * 2003-12-30 2006-09-19 삼성전자주식회사 다결정 실리콘 반도체소자 및 그 제조방법
US7414264B2 (en) 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006189667A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 転写装置及びこれを備えた画像形成装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7608308B2 (en) 2006-04-17 2009-10-27 Imra America, Inc. P-type semiconductor zinc oxide films process for preparation thereof, and pulsed laser deposition method using transparent substrates
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5102535B2 (ja) * 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP5068149B2 (ja) * 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5190275B2 (ja) * 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2010032838A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20220110330A (ko) * 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101761108B1 (ko) * 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102618171B1 (ko) * 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
TWI438539B (zh) * 2010-12-16 2014-05-21 Innolux Corp 陣列基板的形成方法
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP6695398B2 (ja) 2020-05-20
US20120319106A1 (en) 2012-12-20
JP2017130689A (ja) 2017-07-27
JP2022068148A (ja) 2022-05-09
JP2011035387A (ja) 2011-02-17
TWI580054B (zh) 2017-04-21
JP2020178130A (ja) 2020-10-29
JP7012787B2 (ja) 2022-01-28
US20150228667A1 (en) 2015-08-13
KR101460868B1 (ko) 2014-11-11
JP6126264B2 (ja) 2017-05-10
TW201130137A (en) 2011-09-01
WO2011004723A1 (en) 2011-01-13
JP2015133497A (ja) 2015-07-23
US8294147B2 (en) 2012-10-23
JP2023101513A (ja) 2023-07-21
US20160307925A1 (en) 2016-10-20
KR20120049873A (ko) 2012-05-17
KR20140059306A (ko) 2014-05-15
JP6731103B2 (ja) 2020-07-29
TWI608625B (zh) 2017-12-11
KR101791370B1 (ko) 2017-10-27
JP2016157957A (ja) 2016-09-01
US8513053B2 (en) 2013-08-20
US9269794B2 (en) 2016-02-23
JP2020017750A (ja) 2020-01-30
KR20160087916A (ko) 2016-07-22
JP7274618B2 (ja) 2023-05-16
KR101642620B1 (ko) 2016-07-25
US8395153B2 (en) 2013-03-12
US20140048798A1 (en) 2014-02-20
JP5913658B2 (ja) 2016-04-27
US20130149813A1 (en) 2013-06-13
JP2019016810A (ja) 2019-01-31
US9379141B2 (en) 2016-06-28
US20110006301A1 (en) 2011-01-13
JP6417440B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
TWI608625B (zh) 半導體裝置及其製造方法
JP7225319B2 (ja) 半導体装置の作製方法
JP6145593B1 (ja) 液晶表示装置の作製方法
TW202013529A (zh) 半導體裝置的製造方法
TW202125836A (zh) 半導體裝置的製造方法