JP5299626B2 - 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 - Google Patents
半導体装置およびその製造方法、並びに、電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5299626B2 JP5299626B2 JP2009033822A JP2009033822A JP5299626B2 JP 5299626 B2 JP5299626 B2 JP 5299626B2 JP 2009033822 A JP2009033822 A JP 2009033822A JP 2009033822 A JP2009033822 A JP 2009033822A JP 5299626 B2 JP5299626 B2 JP 5299626B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- height
- manufacturing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
半導体基板と、
前記半導体基板の第1の面の上に設けられた電極と、
前記第1の面の上に設けられ、第1の方向に沿って延びる樹脂突起であって、前記第1の方向と交差する第2の方向に沿って延びる窪み部を有する前記樹脂突起と、
前記電極と電気的に接続され、少なくとも前記樹脂突起の前記窪み部の上に形成された配線と、
を含む。
前記樹脂突起の前記窪み部は、第1の高さを有し、
前記窪み部と連続する前記樹脂突起の平坦部は、前記第1の高さよりも高い第2の高さを有し、
前記配線は、前記窪み部の上から前記平坦部の上に至るように形成されていることができる。
前記樹脂突起は、前記窪み部の前記第2の方向の幅が前記平坦部の前記第2の方向の幅よりも狭いことができる。
前記樹脂突起は、複数の前記窪み部を有し、
前記配線は、少なくとも前記複数の窪み部の上に形成されていることができる。
半導体基板と、前記半導体基板の第1の面の上に設けられた電極と、を有する構造体を用意する工程と、
前記第1の面の上に、第1の方向に沿って延び、かつ、前記第1の方向と交差する第2の方向に沿って延びる窪み部を有する樹脂突起を設ける工程と、
少なくとも前記窪み部の上に、前記電極と電気的に接続される配線を設ける工程と、
を含む。
前記樹脂突起を設ける工程は、
第1の樹脂材料と第2の樹脂材料を、前記第1の面の上に前記第1の方向に沿って並び、かつ、前記第1の樹脂材料と前記第2の樹脂材料が第1の距離だけ離れるように形成する工程と、
前記第1の樹脂材料及び前記第2の樹脂材料を融解して、前記第1の樹脂材料と前記第2の樹脂材料を接触させる工程と、
を有することができる。
前記樹脂突起を設ける工程は、
前記第1の面の上に、樹脂材料を、前記第1の方向に沿って延び、かつ、前記樹脂材料の第1の部分の前記第2の方向の幅が、前記樹脂材料の第2の部分の前記第2の方向の幅よりも狭くなるように形成する工程と、
前記樹脂材料を融解する工程と、
を有することができる。
ベース基板と、前記ベース基板の上に設けられた配線パターンとを有する配線基板を用意する工程と、
半導体基板と、前記半導体基板の第1の面の上に設けられた電極と、前記第1の面の上に設けられ、第1の方向に沿って延びる樹脂突起であって、前記第1の方向と交差する第2の方向に沿って延びる窪み部を有する前記樹脂突起と、前記電極と電気的に接続され、少なくとも前記樹脂突起の前記窪み部の上に形成された配線と、を有する半導体装置を用意する工程と、
前記配線基板に、前記半導体装置を搭載して、前記配線パターンと前記配線とを接触させて電気的に接続する工程と、
を含む。
前記樹脂突起の前記窪み部は、第1の高さを有し、
前記窪み部と連続する前記樹脂突起の平坦部は、前記第1の高さよりも高い第2の高さを有し、
前記配線パターンと前記配線とを接触させて電気的に接続する工程は、
前記窪み部の前記第1の高さと前記平坦部の前記第2の高さとが、同じ高さになるように前記樹脂突起を弾性変形させる工程を有することができる。
以下、本発明を適用した実施形態に係る半導体装置1について説明する。図1〜図7は、本実施形態に係る半導体装置の構成、およびその製造方法について説明するための模式図である。
以下、本発明を適用した実施形態に係る半導体装置の構成について説明する。図1(A)〜図1(D)は、半導体装置1の構成を説明するための模式図である。ここで、図1(A)は、半導体装置1を模式的に示す平面図であり、図1(B)は、半導体装置1の斜視図の一部拡大図であり、図1(C)は、図1のIC−IC線断面の一部拡大図であり、図1(D)は、図1のID−ID線断面の一部拡大図である。
以下、本実施形態に係る半導体装置の製造方法について説明する。図2〜図6は、半導体装置1の製造方法について説明するための図である。
以下、本発明を適用した実施形態に係る電子デバイス2について説明する。図8(A)〜図13は、本発明を適用した実施形態に係る電子デバイス2の構成、およびその製造方法について説明するための模式図である。
本実施形態に係る電子デバイス2の製造方法は、半導体装置1を配線基板50に実装する工程を含む。以下、半導体装置1を配線基板50に実装する工程について説明する。図8(A)〜図10(B)は、半導体装置1を配線基板50に実装する工程について説明するための模式図である。図8(A)、図9(A)および図10(A)に示す断面図は、図1(C)に対応している。図8(B)、図9(B)および図10(B)に示す断面図は、図1(D)に対応している。
電子デバイス2は、配線基板50を有する。配線基板50は、ベース基板52と配線パターン54とを含む。電子デバイス2は、半導体装置1を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように配線基板50に搭載されている。半導体装置1は、配線30における、窪み部22の第1の高さh1よりも高い位置に配置された領域の少なくとも一部が配線パターン54と接触するように、配線基板50に搭載されていてもよい。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含む。
以下、本発明を適用した実施形態に係る半導体装置1が奏する作用効果について説明する。
本実施形態に係る半導体装置及びその製造方法の変形例について説明する。なお、上述した実施形態に係る半導体装置及びその製造方法の例と異なる点について説明し、同様の点については説明を省略する。
Claims (8)
- 半導体基板と、
前記半導体基板の第1の面の上に設けられた複数の電極と、
前記第1の面の上に設けられ、前記第1の面に対して平行な第1の方向に沿って長尺状に延びる樹脂突起であって、前記第1の方向と交差する第2の方向に沿って延び前記第1の面からの高さが第1の高さである複数の窪み部を有し、前記窪み部と連続する前記樹脂突起の平坦部は、前記第1の面からの高さが前記第1の高さよりも高い第2の高さである、前記樹脂突起と、
前記電極と電気的に接続され、少なくとも前記樹脂突起の前記窪み部の上に形成された複数の配線と、
を含む、半導体装置。 - 請求項1記載の半導体装置において、
前記配線は、前記窪み部の上から前記平坦部の上に至るように形成されている、半導体装置。 - 請求項2記載の半導体装置において、
前記樹脂突起は、前記窪み部の前記第2の方向の幅が前記平坦部の前記第2の方向の幅よりも狭い、半導体装置。 - 半導体基板と、前記半導体基板の第1の面の上に設けられた複数の電極と、を有する構造体を用意する工程と、
前記第1の面の上に、前記第1の面に対して平行な第1の方向に沿って長尺状に延びる樹脂突起であって、前記第1の方向と交差する第2の方向に沿って延び前記第1の面からの高さが第1の高さである複数の窪み部、を有し、前記窪み部と連続する前記樹脂突起の平坦部は、前記第1の面からの高さが前記第1の高さよりも高い第2の高さである、前記樹脂突起、を設ける工程と、
少なくとも前記窪み部の上に、前記電極と電気的に接続される複数の配線を設ける工程と、
を含む半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記樹脂突起を設ける工程は、
第1の樹脂材料と第2の樹脂材料を、前記第1の面の上に前記第1の方向に沿って並び、かつ、前記第1の樹脂材料と前記第2の樹脂材料が第1の距離だけ離れるように形成する工程と、
前記第1の樹脂材料及び前記第2の樹脂材料を融解して、前記第1の樹脂材料と前記第2の樹脂材料を接触させる工程と、
を有する半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記樹脂突起を設ける工程は、
前記第1の面の上に、樹脂材料を、前記第1の方向に沿って延び、かつ、前記樹脂材料の第1の部分の前記第2の方向の幅が、前記樹脂材料の第2の部分の前記第2の方向の幅よりも狭くなるように形成する工程と、
前記樹脂材料を融解する工程と、
を有する半導体装置の製造方法。 - ベース基板と、前記ベース基板の上に設けられた複数の配線パターンとを有する配線基板を用意する工程と、
半導体基板と、前記半導体基板の第1の面の上に設けられた複数の電極と、
前記第1の面の上に設けられ、前記第1の面に対して平行な第1の方向に沿って長尺状に延びる樹脂突起であって、前記第1の方向と交差する第2の方向に沿って延び前記第1の面からの高さが第1の高さである窪み部を有し、前記窪み部と連続する前記樹脂突起の平坦部は、前記第1の面からの高さが前記第1の高さよりも高い第2の高さである、前記樹脂突起と、
前記電極と電気的に接続され、少なくとも前記樹脂突起の前記窪み部の上に形成された複数の配線と、
を有する半導体装置を用意する工程と、
前記配線基板に、前記半導体装置を搭載して、前記配線パターンと前記配線とを接触させて電気的に接続する工程と、
を含む電子デバイスの製造方法。 - 請求項7記載の電子デバイスの製造方法において、
前記配線パターンと前記配線とを接触させて電気的に接続する工程は、
前記窪み部の前記第1の高さと前記平坦部の前記第2の高さとが、同じ高さになるように前記樹脂突起を弾性変形させる工程を有する電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009033822A JP5299626B2 (ja) | 2009-02-17 | 2009-02-17 | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009033822A JP5299626B2 (ja) | 2009-02-17 | 2009-02-17 | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192576A JP2010192576A (ja) | 2010-09-02 |
JP5299626B2 true JP5299626B2 (ja) | 2013-09-25 |
Family
ID=42818314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009033822A Expired - Fee Related JP5299626B2 (ja) | 2009-02-17 | 2009-02-17 | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5299626B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4145902B2 (ja) * | 2005-07-19 | 2008-09-03 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP4784304B2 (ja) * | 2005-12-27 | 2011-10-05 | セイコーエプソン株式会社 | 電子部品、電子部品の製造方法、回路基板及び電子機器 |
-
2009
- 2009-02-17 JP JP2009033822A patent/JP5299626B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010192576A (ja) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7855452B2 (en) | Semiconductor module, method of manufacturing semiconductor module, and mobile device | |
US20130075896A1 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
JP2004327527A (ja) | 電子装置及びその製造方法並びに電子機器 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
US20070023903A1 (en) | Semiconductor device, electronic module, and method of manufacturing electronic module | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
JP4888650B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
JP5299626B2 (ja) | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 | |
JP4273347B2 (ja) | 半導体装置 | |
JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
JP2005150578A (ja) | 半導体装置及びその製造方法 | |
JP4158008B2 (ja) | 半導体チップの製造方法 | |
JP4858161B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
JP2008171942A (ja) | 電子デバイス及びその製造方法 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP4110421B2 (ja) | 半導体装置の製造方法 | |
JP2008091691A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
JP2008172023A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2008187021A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |