JP4474834B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4474834B2 JP4474834B2 JP2003051126A JP2003051126A JP4474834B2 JP 4474834 B2 JP4474834 B2 JP 4474834B2 JP 2003051126 A JP2003051126 A JP 2003051126A JP 2003051126 A JP2003051126 A JP 2003051126A JP 4474834 B2 JP4474834 B2 JP 4474834B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- protective layer
- semiconductor chip
- substrate
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Liquid Crystal (AREA)
- Weting (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップ(以下、ICチップという)の製造方法、ICチップ、電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。さらに詳しくは、ウエハーをICチップに切り分けた後の後処理技術に関するものである。
【0002】
【従来の技術】
液晶装置、有機エレクトロルミネッセンス表示装置などのLED(発光ダイオード)表示装置、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、電気泳動表示装置、デジタルマイクロミラーデバイス(DMD)を用いた装置などといった電気光学装置は、電気光学物質を駆動する駆動用電極が双方に形成された一対のガラス基板がシール材で貼り合わされたパネル構造、あるいは、電気光学物質を駆動する駆動用電極が形成されたガラス基板に対してガラス製の保護基板がシール材で貼り合わされたパネル構造を有している(例えば、特許文献1参照)。また、電気光学装置では、基板上に画素スイッチング素子を形成する工程を利用して駆動回路を構成する場合があるが、駆動回路が形成されたフリップフロップタイプのICチップを基板上あるいは可撓性基板に実装することもある。
【0003】
ここで、ICチップは、一般に、ウエハー表面のチップ形成領域に集積回路およびバンプ電極を形成した後、ウエハーをダイシングソーによってICチップに切り分けることにより製造される。
【0004】
【特許文献1】
特開平8−262419号公報(第3頁、図1)
【0005】
【発明が解決しようとする課題】
ICチップには、切断の際の応力によってシリコン基板の切断面や、基板縁や、チップ表面に微小な傷やクラックが入ることがあり、このような傷やクラックは、その後に加わった応力によって成長する。このため、ICチップを携帯電話機などに用いた際、携帯電話機を落下したときの衝撃などにより、傷やクラックが成長してICチップが割れるという問題点がある。
【0006】
以上の問題点に鑑みて、本発明の課題は、基板縁、切断面、チップ表面に存在する微小な傷やクラックを消去しておくことにより、耐衝撃性の強いICチップの製造方法、ICチップ、このICチップを備えた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ウエハー表面のチップ形成領域に集積回路およびバンプ電極を形成する回路形成工程と、前記ウエハーをICチップに切り分けるダイシング工程とを有するICチップの製造方法において、前記ダイシング工程の後、前記集積回路および前記バンプを備える前記ICチップの能動面を保護層で覆った状態で、前記ICチップの切断面および基板縁をエッチングするエッチング工程を行うことを特徴とする。また、本発明では、前記保護層として、導電粒子が熱可塑性樹脂中に分散した異方性導電膜(Anisotropic conductive film)を用い、当該異方性導電膜を前記ICチップの実装用に用いることを特徴とする。
【0008】
本発明では、能動面に保護層を形成した状態でICチップにエッチングを行うことにより、ICチップの裏面側全体、切断面(側端面)、および基板縁の表層を薄くエッチングし、そこに存在していた微小な傷およびクラックを消失させる。それ故、落下などによる衝撃が加わった時でもクラックが成長するということがないので、ICチップが割れることがない。また、エッチング工程を行う際、能動面は保護層で覆われているので、バンプ電極などに腐食などの不具合が発生しない。さらに、ダイシング工程(切断工程)が終わった後、すなわち、ICチップの製造工程の終段でエッチング工程を行うので、それまでに発生した全ての傷やクラックを一括して消失することができる。
【0009】
本発明において、前記保護層を前記能動面の縁から所定の距離を隔てた内側領域のみに形成することが好ましい。このように構成すると、能動面側に位置する基板縁からもエッチング工程により傷やクラックを消去することができる。
【0010】
本発明において、前記エッチング工程では、少なくとも、前記能動面に対向する面に対してエッチングする。
【0011】
本発明において、前記エッチング工程ではウエットエッチングを行うことが好ましい。ウエットエッチングでは、エッチングが等方的に進行するため、傷やクラックを消去するのに適している、また、ウエットエッチングによれば、大量の電気光学パネルを一括して処理できるという利点がある。
【0016】
本発明において、前記切断工程では、一般に、前記ウエハーの裏面にチップ支持テープを貼って当該ウエハーの切断を行うので、前記ウエハーから切り分けられた前記ICチップが前記チップ支持テープに支持された状態で前記保護層の形成を行うことが好ましい。このように構成すると、多数のICチップに保護層を容易に、かつ、効率よく形成することができる。
【0017】
本発明において、前記ウエハーの裏面に前記チップ支持テープを貼った状態で前記ダイシング工程(切断工程)を行った後、前記チップ支持テープを延伸させて前記ICチップの間を広げ、しかる後に、前記保護層を形成することが好ましい。このように構成すると、ICチップの間が広がるので、保護層の形成方法によっては保護層を形成しやすいという利点がある。また、エッチング工程を行う場合には、チップ支持テープからICチップを剥がすが、その際、ICチップの間を広げておけば、ロボットハンドがICチップを掴みやすいという利点がある。
【0018】
本発明において、前記ウエハーの裏面に前記チップ支持テープを貼った状態で前記ダイシング工程(切断工程)を行った後、前記保護層を形成し、しかる後に前記チップ支持テープを延伸させて前記ICチップの間を広げることが好ましい。このように構成すると、ICチップの間が狭い状態で保護層を形成できるので、保護層の形成方法によっては保護層を形成しやすいという利点がある。また、エッチング工程を行う場合には、チップ支持テープからICチップを剥がすが、その際、ICチップの間を広げておけば、ロボットハンドがICチップを掴みやすいという利点がある。
【0019】
本発明に係る方法で製造されたICチップは、例えば、電気光学装置において駆動用ICとして用いられる。
【0020】
ここで、電気光学物質は、一対の基板間に保持された液晶、基板上に形成されたエレクトロルミネッセンス材料などである。
【0021】
本発明に係るICチップを用いた電気光学装置は、例えば、モバイルコンピュータや携帯電話機などといった電子機器の表示部などして用いられる。
【0022】
【発明の実施の形態】
図面を参照して、本発明の実施の形態として、本発明をパッシブマトリクス型液晶装置(電気光学装置)に用いるICチップに適用した例を中心に説明する。なお、以下の説明では、液晶装置の構成を説明した後、各実施の形態を説明する。
【0023】
[液晶装置の全体構成]
図1および図2はそれぞれ、本発明を適用した電気光学装置の斜視図、および分解斜視図である。図3は、図1のI−I′線で電気光学装置を切断したときのI′側端部の断面図である。図1および図2には、電極パターンおよび端子などを模式的に示してあるだけであり、実際の電気光学装置では、より多数の電極パターンや端子が形成されている。
【0024】
図1および図2において、本形態の電気光学装置1は、パッシブマトリクス型のカラー表示用の液晶パネル1′(電気光学パネル)を備えている。この液晶パネル1′は、所定の間隙を介してシール材30によって貼り合わされた矩形のガラスなどからなる一対の基板10、20を有している。基板10、20間には、シール材30によって液晶封入領域35が区画されているとともに、この液晶封入領域35内には、電気光学物質としての液晶36が封入されている。ここでは、前記一対の基板のうち、液晶封入領域35内で縦方向に延びる複数列の第1の電極パターン40が形成されている方の基板を第1の基板10とし、液晶封入領域35内で横方向に延びる複数列の第2の電極パターン50が形成されている方の基板を第2の基板20とする。
【0025】
ここに示す電気光学装置1は透過型であり、照明装置9をバックライトとして所定の表示を行なう。このため、液晶パネル1′の両面のうち、第2の基板20の外側表面には偏光板209が貼られ、第1の基板10の外側表面には偏光板109が貼られている。また、第1の電極パターン40および第2の電極パターン50はいずれも、ITO膜(Indium Tin Oxide)に代表される透明導電膜によって形成されている。
【0026】
なお、第2の電極パターン50の下に絶縁膜を介してパターニングされたアルミニウムや銀合金等の膜を薄く形成すれば、半透過・半反射型の電気光学装置を構成できる。また、第2の電極パターン50をアルミニウムや銀合金等の反射膜で形成するとともに、それに光透過孔を形成しても、半透過・半反射型の電気光学装置を構成できる。さらに、偏光板209に半透過反射板をラミネートすることでも半透過・半反射型の電気光学装置1を構成できる。さらにまた、第2の電極パターン50の下に反射性の膜を配置すれば、反射型の電気光学装置を構成でき、この場合には、第2の基板20の裏面側から照明装置9を省略すればよい。
【0027】
電気光学装置1では、外部との間での信号の入出力、および基板間の導通のいずれを行うにも、第1の基板10および第2の基板20の同一方向に位置する各基板辺101、201付近において第1の基板10および第2の基板20のそれぞれに形成されている第1の端子形成領域11および第2の端子形成領域21が用いられる。
【0028】
また、第2の基板20として、第1の基板10よりも大きな基板が用いられている。このため、第2の基板20は、第1の基板10と第2の基板20とを貼り合わせたときに第1の基板10の基板辺101から張り出す張り出し領域25を備えており、この張り出し領域25に形成されているIC実装端子26、27に対して駆動用ICとしてのICチップ13が異方性導電膜(Anisotropic conductive film)を介してCOG(Chip On Glass)実装されているとともに、基板実装端子28に可撓性基板29(電子部品)が異方性導電膜を介して実装されている。
【0029】
このような実装構造を構成するにあたって、第2の基板20では、ITO膜からなる第2の電極パターン50の配線部分51が張り出し領域25まで延びており、その端部によって、第2の端子形成領域21には、フリップ・フロップタイプのICチップ13に形成されているバンプ電極が電気的に接続されるIC実装端子27が形成されている。
【0030】
また、第2の端子形成領域21には、IC実装端子27より基板辺201の側に位置する部分に、可撓性基板29を実装するための基板実装端子28が形成され、これらの基板実装端子28を構成するITO膜からなるパターンは、ICチップ13の実装領域まで延びて、そのバンプ電極と電気的に接続されるIC実装端子26を構成している。
【0031】
さらに、第2の基板20の張り出し領域25において、IC実装端子26、27、および基板実装端子28が形成されている領域の両側には、そこに、可撓性基板29を実装するときのアライメントマーク55がITO膜によって形成されている。
【0032】
また、第2の端子形成領域21において、ICチップ13より液晶封入領域35の側に位置する部分は、第1の基板10の側との基板間導通用に用いられるので、第1の基板10との重なり部分に、複数の基板間導通用端子70が形成されている。これらの基板間導通用端子70を構成するITO膜からなるパターンも、配線部分71としてICチップ13の実装領域まで延びて、ICチップ13のバンプ電極と電気的に接続されるIC実装端子27を構成している。
【0033】
これに対して、第1の基板10において、第1の端子形成領域11は、第2の基板20の側との基板間導通に用いられるので、第2の基板20との重なり部分には、複数の基板間導通用端子60が形成されている。これらの基板間導通用端子60は、いずれもITO膜からなる第1の電極パターン40の端部によって構成されている。
【0034】
従って、第1の基板10と第2の基板20とを、基板間導通剤を含有するシール材30で貼り合わせて基板間で基板間導通用端子60、70同士を導通させた後、第2の基板20にICチップ13および可撓性基板29を実装し、この状態で、可撓性基板29からICチップ13に所定の信号を入力すれば、ICチップ13から出力された信号は、第1の電極パターン40および第2の電極パターン50に供給される。
【0035】
なお、図3に示すように、第1の基板10には、第1の電極パターン40と第2の電極パターン50との交点に相当する領域に赤(R)、緑(G)、青(B)のカラーフィルタ7R、7G、7Bが形成され、これらのカラーフィルタ7R、7G、7Bの表面側に、アクリル樹脂などからなる平坦化膜19、ITO膜からなる第1の電極パターン40、およびポリイミド膜からなる配向膜12がこの順に形成されている。また、カラーフィルタ7R、7G、7Bの下層側には、金属膜あるいは樹脂からなる遮光膜16が形成されている。これに対して、第2の基板20には、ITO膜からなる第2の電極パターン50、アクリル樹脂やシリコン酸化膜などからなるオーバーコート膜29、およびポリイミド膜からなる配向膜22がこの順に形成されている。従って、可撓性基板29を介してICチップ13に信号を入力すると、ICチップ13から第1の電極パターン40および第2の電極パターン50の各々に所定の信号が供給されるので、第1の電極パターン40と第2の電極パターン50との交点に相当する各画素毎で液晶36を駆動することができ、所定のカラー画像を表示することができる。
【0036】
[参考例1]
図4は、本発明の参考例1に係るICチップの製造方法を模式的に示す工程図である。
【0037】
図4において、ICチップ13の製造工程では、まず、フォトリソグラフィ技術、各種成膜技術を用いて、シリコンウエハー500のICチップ形成領域550に対して集積回路(図示せず)およびバンプ電極511を形成する(回路形成工程ST1)。
【0038】
次に、シリコンウエハー500の検査を行う(検査工程ST2)。
【0039】
次に、必要に応じて、シリコンウエハー500において集積回路やバンプ電極511が形成された能動面510とは反対側の面(裏面520)を削って、シリコンウエハー500を薄型化する(裏面研削工程ST3)。
【0040】
次に、シリコンウエハー500の裏面520をUV硬化型のチップ支持テープ580に接着固定し、この状態でダイシングソー(図示せず)でウエハー500をICチップ13に切り分ける(ダイシング工程ST4)。その際、ICチップ13には、切断の際の応力によってシリコン基板560の切断面530や基板縁540に微小なクラック590が入ることがあり、このようなクラック590は、その後に加わった応力によって成長して、ICチップ13が割れる原因となるので好ましくない。
【0041】
ここで、ダイシング工程ST4を終えた状態で、シリコンウエハー500から切り分けられたICチップ13は、そのまま、能動面510を上面に向けてチップ支持テープ580に保持されている。そこで、本形態では、まず、チップ支持テープ580を2方向に延伸して、ICチップ13の間隔をあける(テープ延伸工程ST5)。
【0042】
そして、この状態のまま、各ICチップ13の能動面510に対して、基板縁からやや内側領域に対して保護層90としてのテープを貼り、バンプ電極511を保護層90で覆う(保護層形成工程ST6)。
【0043】
次に、保護層90で能動面510が保護された状態のICチップ13をロボット装置によりチップ支持テープ580から剥がし、裏面520も露出させた状態でエッチング液に浸漬する(エッチング工程ST7)。ここで用いるエッチング液は、例えば、フッ酸系の薬液である。例えば、フッ酸液、フッ化硫酸液、ケイフッ化水素酸、フッ化アンモニウム、フッ化水素酸などのエッチング液を用いることができる。また、それらを含む水溶液を使用することもできる。例えば、フッ化水素酸と硝酸の混合水溶液、フッ化水素酸とフッ化アンモニウムの混合水溶液、フッ化水素酸とフッ化アンモニウムと硝酸の混合水溶液、フッ化水素酸と水素二フッ化アンモニウムの水溶液、フッ化水素酸と水素二フッ化アンモニウムと硝酸の水溶液などを用いることができる。また、エッチング速度が遅いが、水酸化ナトリウム、水酸化カリウムなどの強アルカリ性の薬液を用いることができる。
【0044】
その結果、ICチップ13の基体たるシリコン基板560においては、保護層90で覆われた部分を除く全体がエッチングされる。すなわち、シリコン基板560の裏面520の全体、切断面530の全体、および全ての基板縁540(稜線部)がエッチングされ、その表層が削られることにより、切断面530および基板縁540に存在していた微小なクラック590や傷が消去される。
【0045】
しかる後に、ICチップ13を水洗、乾燥した後、保護層90として用いたテープを除去すれば、ICチップ13が完成する。
【0046】
以上説明したように、本形態では、能動面510に保護層90を形成した状態でICチップ13にエッチング工程ST7を行うことにより、ICチップ13の裏面520全体、切断面530(側端面)、および基板縁540の表層を薄くエッチングし、そこに存在していた微小な傷およびクラックを消失させる。それ故、ICチップ13の状態で、あるいは、ICチップ13を実装した電気光学装置1を搭載した携帯電話機などの状態で落下させてしまった場合でも、シリコン基板560でクラックが成長するということがないので、ICチップ13が割れることがない。また、エッチング工程ST7を行う際、能動面510は保護層90で覆われているので、バンプ電極511などに腐食などの不具合が発生しない。
【0047】
また、ダイシング工程ST4が終わった後、すなわち、ICチップ13の製造工程の終段でエッチング工程ST7を行うので、それまでに発生した全ての傷やクラックを一括して消失することができる。
【0048】
さらに本形態では、ダイシング工程ST4において、シリコンウエハー500の裏面にチップ支持テープ580を貼ってシリコンウエハー500の切断を行う。このため、シリコンウエハー500から切り分けられたICチップ13がチップ支持テープ580に支持された状態で保護層90の形成を行うことができるので、多数のICチップ13に保護層90を容易に、かつ、効率よく形成することができる。
【0049】
さらにまた、本形態では、シリコンウエハー500の裏面にチップ支持テープ580を貼った状態でダイシング工程ST4を行った後、テープ延伸工程ST5でチップ支持テープ580を延伸させてICチップ13の間を広げた状態で保護層90を形成する。このため、保護層90を形成しやすいという利点がある。また、エッチング工程ST7を行うときにはチップ支持テープ580からICチップ13を剥がすが、その際、ICチップ13の間を広げておけば、ロボットハンドがICチップ13を掴みやすいという利点がある。
【0050】
なお、テープ延伸工程ST5については、保護層形成工程ST6の後に行ってもよい。すなわち、ICチップ13の間が狭い方が保護層90を形成しやすいからである。この場合でも、エッチング工程ST7を行うときにはチップ支持テープ580からICチップ13を剥がすが、その際、ICチップ13の間を広げておけば、ロボットハンドがICチップ13を掴みやすいという利点がある。
【0051】
[参考例2]
以下に説明する参考例2〜4、および本発明の実施例は、基本的な構成が参考例1と同様であるため、同じく図4を参照しながら、特徴的な部分のみを説明し、共通する部分の説明を省略する。
【0052】
本形態でも、参考例1と同様、図4に示すダイシング工程ST4を行った後、テープ延伸工程ST5でICチップ13の間隔をあける。そして、保護層形成工程ST6において、各ICチップ13の能動面510に保護層90を形成した後、エッチング工程ST7において、ICチップ13の基体たるシリコン基板560の裏面520の全体、切断面530の全体、および全ての基板縁540(稜線部)をエッチングし、切断面530および基板縁540に存在していた微小なクラック590や傷を消去する。
【0053】
本形態では、保護層形成工程ST6において、液状のフォトレジスト、あるいはフォトレジストを溶剤で希釈した液状物をICチップ13の能動面510の基板縁からやや内側領域に対して選択的に塗布した後、露光、現像し、レジスト層によって保護層90を形成する。
【0054】
ここで、レジスト、あるいはフォトレジストを溶剤で希釈した液状物については、刷毛塗り、スクリーン印刷、インクジェット法、あるいは、オフセット印刷により選択的に塗布すればよい。これらの塗布方法のうち、インクジェット法は、非接触で、かつ、高い精度で任意の領域に選択的にレジストを塗布できるという利点がある。
【0055】
このように本形態でも、エッチング工程ST7を行う際、能動面510は保護層90で覆われているので、バンプ電極511などに腐食などの不具合が発生しないなど、参考例1と同様な効果を奏する。
【0056】
また、本形態では、保護層90としてフォトレジストを用いたので、レジストを塗布した後、所定の領域のみ露光すれば、現像後、任意の領域にレジスト層(保護層90)を選択的に形成することができるという利点がある。
【0057】
さらに、レジスト層からなる保護層90であれば、エッチング工程ST7の後、剥離液や酸素プラズマによるアッシングにより容易に除去することができる。
【0058】
[参考例3]
本形態でも、参考例1と同様、図4に示すダイシング工程ST4を行った後、テープ延伸工程ST5でICチップ13の間隔をあける。そして、保護層形成工程ST6において、各ICチップ13の能動面510に保護層90を形成した後、エッチング工程ST7において、シリコン基板560の裏面520の全体、切断面530の全体、および全ての基板縁540(稜線部)をエッチングし、切断面530および基板縁540に存在していた微小なクラック590や傷を消去する。
【0059】
本形態では、保護層形成工程ST6において、液状の塗料、あるいは塗料を溶剤で希釈した液状物をICチップ13の能動面510の基板縁からやや内側領域に対して選択的に塗布した後、乾燥させて保護層90を形成する。
【0060】
ここで、塗料、あるいは塗料を溶剤で希釈した液状物については、刷毛塗り、スクリーン印刷、インクジェット法、あるいは、オフセット印刷により選択的に塗布すればよい。これらの塗布方法のうち、インクジェット法は、非接触で、かつ、高い精度で任意の領域に選択的に液状の塗料、あるいは塗料を溶剤で希釈した液状物を塗布できるという利点がある。
【0061】
このように本形態でも、エッチング工程ST7を行う際、能動面510は保護層90で覆われているので、バンプ電極511などに腐食などの不具合が発生しないなど、参考例1と同様な効果を奏する。
【0062】
また、塗膜からなる保護層90であれば、エッチング工程ST7の後、剥離液や酸素プラズマによるアッシングにより容易に除去することができる。
【0063】
[参考例4]
本形態でも、参考例1と同様、図4に示すダイシング工程ST4を行った後、テープ延伸工程ST5でICチップ13の間隔をあける。そして、保護層形成工程ST6において、各ICチップ13の能動面510に保護層90を形成した後、エッチング工程ST7において、シリコン基板560の裏面520の全体、切断面530の全体、および全ての基板縁540(稜線部)をエッチングし、切断面530および基板縁540に存在していた微小なクラック590や傷を消去する。
【0064】
本形態では、保護層形成工程ST6において、撥水剤、あるいは撥水剤を溶剤で希釈した液状物をICチップ13の能動面510の基板縁からやや内側領域に対して選択的に塗布した後、乾燥させて、撥水層からなる保護層90を形成する。
【0065】
ここで、撥水剤、あるいは撥水剤を溶剤で希釈した液状物については、刷毛塗り、スクリーン印刷、インクジェット法、あるいは、オフセット印刷により選択的に塗布すればよい。これらの塗布方法のうち、インクジェット法は、非接触で、かつ、高い精度で任意の領域に選択的に撥水剤、あるいは撥水剤を溶剤で希釈した液状物を塗布できるという利点がある。
【0066】
このように本形態でも、エッチング工程ST7を行う際、能動面510は保護層90で覆われているので、バンプ電極511などに腐食などの不具合が発生しないなど、参考例1と同様な効果を奏する。
【0067】
また、撥水剤を利用して保護層90を形成した場合には、保護層90が極めて薄い層であるため、エッチング工程ST7の後、除去しなくても、ICチップ13の実装に支障がない。
【0068】
[本発明の実施例]
本形態でも、参考例1と同様、図4に示すダイシング工程ST4を行った後、テープ延伸工程ST5でICチップ13の間隔をあける。そして、保護層形成工程ST6において、各ICチップ13の能動面510に保護層90を形成した後、エッチング工程ST7において、シリコン基板560の裏面520の全体、切断面530の全体、および全ての基板縁540(稜線部)をエッチングし、切断面530および基板縁540に存在していた微小なクラック590や傷を消去する。
【0069】
本形態では、保護層形成工程ST6において、導電粒子が熱可塑性樹脂に分散してなる異方性導電剤を加熱溶融させてICチップ13の能動面510の基板縁からやや内側領域に対して選択的に塗布して、異方性導電剤からなる保護層90を形成する。
【0070】
ここで、異方性導電剤については加熱により流動性を示すので、刷毛塗り、スクリーン印刷、インクジェット法、あるいは、オフセット印刷により選択的に塗布すればよい。これらの塗布方法のうち、インクジェット法は、非接触で、かつ、高い精度で任意の領域に選択的に異方性導電剤を塗布できるという利点がある。
【0071】
このように本形態でも、エッチング工程ST7を行う際、能動面510は保護層90で覆われているので、バンプ電極511などに腐食などの不具合が発生しないなど、参考例1と同様な効果を奏する。
【0072】
また、異方性導電剤を利用して保護層90を形成した場合には、その後、COG実装あるいはCOF実装する場合に、異方性導電膜をそのまま利用できるので、エッチング工程ST7の後、除去しなくてもよいという利点がある。
【0073】
[その他の実施の形態]
また上記形態では、エッチング工程にウエットエッチングを採用したが、ドライエッチングを採用してもよい。
【0074】
[本発明を適用可能な電気光学装置の構成]
上記形態はいずれも、パッシブマトリクス型の液晶装置からなる電気光学装置に用いたICチップに本発明を適用したが、図5ないし図7を参照して以下に説明するいずれの電気光学装置に搭載されるICチップに本発明を適用してもよい。
【0075】
図5は、画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図6は、画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図7は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【0076】
図5に示すように、画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置1aでは、複数の配線としての走査線51aが行方向に形成され、複数のデータ線52aが列方向に形成されている。走査線51aとデータ線52aとの各交差点に対応する位置には画素53aが形成され、この画素53aでは、液晶層54aと、画素スイッチング用のTFD素子56a(非線形素子)とが直列に接続されている。各走査線51aは走査線駆動回路57aによって駆動され、各データ線52aはデータ線駆動回路58aによって駆動される。
【0077】
このように構成した電気光学装置1aでも、一対のガラス基板などを対向した状態でシール材で貼り合わせ、かつ、少なくとも一方の基板に駆動用ICをCOG実装した構造が採用されるので、本発明を適用することが好ましい。
【0078】
図6に示すように、画素スイッチング素子としてTFTを用いたアクティブマトリクス型液晶装置からなる電気光学装置1bでは、マトリクス状に形成された複数の画素の各々に、画素電極9a、および画素電極9aを制御するための画素スイッチング用のTFT30bが形成されており、画素信号を供給するデータ線6bが当該TFT30bのソースに電気的に接続されている。データ線6bに書き込む画素信号は、データ線駆動回路2bから供給される。また、TFT30bのゲートには走査線31bが電気的に接続されており、所定のタイミングで、走査線31bにパルス的に走査信号が走査線駆動回路3bから供給される。画素電極9aは、TFT30bのドレインに電気的に接続されており、スイッチング素子であるTFT30bを一定期間だけそのオン状態とすることにより、データ線6bから供給される画素信号を各画素に所定のタイミングで書き込む。このようにして画素電極9aを介して液晶に書き込まれた所定レベルの画素信号は、対向基板に形成された対向電極との間で一定期間保持される。
【0079】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70b(キャパシタ)を付加することがある。この蓄積容量70bによって、画素電極9aの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量70bを形成する方法としては、容量を形成するための配線である容量線32bとの間に形成する場合、あるいは前段の走査線31bとの間に形成する場合もいずれであってもよい。
【0080】
このように構成した電気光学装置1bでも、一対のガラス基板などを対向した状態でシール材で貼り合わせ、かつ、一方のガラス基板に駆動用ICが実装される場合があるので、その場合には、本発明を適用することが好ましい。
【0081】
図7に示すように、電荷注入型有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置は、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子、またはLED(発光ダイオード)素子などの発光素子をTFTで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【0082】
ここに示す電気光学装置100pでは、複数の走査線3pと、この走査線3pの延設方向に対して交差する方向に延設された複数のデータ線6pと、これらのデータ線6pに並列する複数の共通給電線23pと、データ線6pと走査線3pとの交差点に対応する画素15pとが構成されている。データ線6pに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路101pが構成されている。走査線3pに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路104pが構成されている。
【0083】
また、画素15pの各々には、走査線3pを介して走査信号がゲート電極に供給される第1のTFT31pと、この第1のTFT31pを介してデータ線6pから供給される画像信号を保持する保持容量33pと、この保持容量33pによって保持された画像信号がゲート電極に供給される第2のTFT32pと、第2のTFT32pを介して共通給電線23pに電気的に接続したときに共通給電線23pから駆動電流が流れ込む発光素子40pとが構成されている。
【0084】
ここで、発光素子40pは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極20pは、データ線6pなどを跨いで複数の画素15pにわたって形成されている。
【0085】
このように構成した電気光学装置1pにおいては、発光素子を形成したガラス基板からなる素子基板にガラス製の保護基板がシール材を介して貼り合わされ、かつ、素子基板に駆動用ICが実装される場合があるので、その場合には本発明を適用することが好ましい。
【0086】
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス(DMD)を用いた装置などの各種の電気光学装置に適用できる。
【0087】
[電子機器への適用]
図8は、本発明に係る電気光学装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、表示情報出力源170、表示情報処理回路171、電源回路172、タイミングジェネレータ173、そして電気光学装置174を有する。また、電気光学装置174は、表示パネル175及び駆動回路176を有する。電気光学装置174としては、前述した電気光学装置を用いることができる。
【0088】
表示情報出力源170は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ173によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路171に供給する。
【0089】
表示情報処理回路171は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路176へ供給する。駆動回路176は、走査線駆動回路やデータ線駆動回路、検査回路等を総称したものである。また、電源回路172は、各構成要素に所定の電圧を供給する。
【0090】
図9(A)は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード181を備えた本体部182と、液晶表示ユニット183とを有する。液晶表示ユニット183は、前述した電気光学装置1および液晶パネル1′などを含んで構成される。
【0091】
図9(B)は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機190は、複数の操作ボタン191と、前述した電気光学装置1などを有している。
【0092】
【発明の効果】
以上説明したように、本発明では、能動面に保護層を形成した状態でICチップにエッチングを行うことにより、ICチップの裏面側全体、切断面(側端面)、および基板縁の表層を薄くエッチングし、そこに存在していた微小な傷およびクラックを消失させる。それ故、落下などによる衝撃が加わった時でもクラックが成長するということがないので、ICチップが割れることがない。また、エッチング工程を行う際、能動面は保護層で覆われているので、バンプ電極などに腐食などの不具合が発生しない。さらに、切断工程が終わった後、すなわち、ICチップの製造工程の終段でエッチング工程を行うので、それまでに発生した全ての傷やクラックを一括して消失することができる。
【図面の簡単な説明】
【図1】 本発明を適用した電気光学装置の斜視図である。
【図2】 図1に示す電気光学装置の分解斜視図である。
【図3】 図1のI−I′線で電気光学装置を切断したときのI′側端部の断面図である。
【図4】 図1に示す電気光学装置に用いたICチップの製造方法を模式的に示す工程図である。
【図5】 画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図6】 画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図7】 電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【図8】 本発明に係る電気光学装置を用いた各種電子機器の構成を示すブロック図である。
【図9】 (A)、(B)はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【符号の説明】
1 電気光学装置、10 第1の基板、13 ICチップ、20 第2の基板、40 第1の電極パターン、50 第2の電極パターン、90 保護層、500シリコンウエハー、510 能動面、511 バンプ電極、520 裏面、530 シリコン基板の切断面、540 シリコン基板の基板縁、550 ICチップ形成領域、560 シリコン基板、580 UV硬化型のチップ支持テープ、590 微小なクラック
Claims (7)
- ウエハー表面のチップ形成領域に集積回路およびバンプ電極を形成する回路形成工程と、前記ウエハーを半導体チップに切り分けるダイシング工程とを有する半導体チップの製造方法において、
前記ダイシング工程の後、前記集積回路および前記バンプを備える前記半導体チップの能動面を保護層で覆った状態で、前記半導体チップの切断面および基板縁をエッチングするエッチング工程を有し、
前記保護層として、導電粒子が熱可塑性樹脂中に分散した異方性導電膜を用い、当該異方性導電膜を前記半導体チップの実装用に用いることを特徴とする半導体チップの製造方法。 - 請求項1において、前記エッチング工程では、少なくとも、前記能動面に対向する面に対してエッチングすることを特徴とする半導体チップの製造方法。
- 請求項1または2において、前記保護層を前記能動面の縁から所定の距離を隔てた内側領域のみに形成することを特徴とする半導体チップの製造方法。
- 請求項1ないし3のいずれかにおいて、前記エッチング工程ではウエットエッチングを行うことを特徴とする半導体チップの製造方法。
- 請求項1ないし4のいずれかにおいて、前記ダイシング工程では、前記ウエハーの裏面にチップ支持テープを貼って当該ウエハーの切断を行い、
前記ウエハーから切り分けられた前記半導体チップが前記チップ支持テープに支持された状態で前記保護層の形成を行うことを特徴とする半導体チップの製造方法。 - 請求項5において、前記ウエハーの裏面に前記チップ支持テープを貼った状態で前記ダイシング工程を行った後、前記チップ支持テープを延伸させて前記半導体チップの間を広げ、しかる後に、前記保護層を形成することを特徴とする半導体チップの製造方法。
- 請求項5において、前記ウエハーの裏面に前記チップ支持テープを貼った状態で前記ダイシング工程を行った後、前記保護層を形成し、しかる後に前記チップ支持テープを延伸させて前記半導体チップの間を広げることを特徴とする半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003051126A JP4474834B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003051126A JP4474834B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260075A JP2004260075A (ja) | 2004-09-16 |
JP4474834B2 true JP4474834B2 (ja) | 2010-06-09 |
Family
ID=33116349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003051126A Expired - Fee Related JP4474834B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4474834B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005523583A (ja) | 2002-04-19 | 2005-08-04 | エグシル テクノロジー リミテッド | パルスレーザを用いる、基板のプログラム制御ダイシング |
GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
CN113471069A (zh) * | 2021-05-10 | 2021-10-01 | 中国电子科技集团公司第十一研究所 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
-
2003
- 2003-02-27 JP JP2003051126A patent/JP4474834B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004260075A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100574131B1 (ko) | 전기 광학 장치의 제조 방법, 전기 광학 장치 및 전자 기기 | |
US11215893B2 (en) | Array substrate, method for manufacturing the same, and display apparatus | |
JP4477603B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5211145B2 (ja) | 液晶表示装置の作製方法 | |
JP2004363170A (ja) | 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器 | |
KR20070072320A (ko) | 액정표시장치 | |
US8314916B2 (en) | Display device and manufacturing method thereof | |
JP4337337B2 (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP4082239B2 (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP4474834B2 (ja) | 半導体チップの製造方法 | |
JP3835442B2 (ja) | 電気光学装置および電子機器 | |
JP2004096046A (ja) | Icチップの実装方法、icチップの実装構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP4411956B2 (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
KR100843955B1 (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
JP3722143B2 (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP2005099311A (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP2005099310A (ja) | 実装構造体、ic、電気光学装置および電子機器 | |
JP2004096047A (ja) | 基板の接続方法、基板の接続構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 | |
JP2005266755A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
JP2006195216A (ja) | 電気光学装置及びこれを用いた電子機器 | |
JP2004151548A (ja) | 電気光学装置及び電子機器 | |
JP4289092B2 (ja) | Ic実装基板、電気光学装置、電子機器、およびic実装基板の製造方法 | |
JP2004317885A (ja) | 表示パネル形成板及び表示パネル | |
JP2004096049A (ja) | 基板の接続構造、電気光学装置、および電子機器 | |
JP5403201B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |