KR102218988B1 - Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법 - Google Patents

Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR102218988B1
KR102218988B1 KR1020200047960A KR20200047960A KR102218988B1 KR 102218988 B1 KR102218988 B1 KR 102218988B1 KR 1020200047960 A KR1020200047960 A KR 1020200047960A KR 20200047960 A KR20200047960 A KR 20200047960A KR 102218988 B1 KR102218988 B1 KR 102218988B1
Authority
KR
South Korea
Prior art keywords
led chip
resin
photosensitive
transfer
photosensitive transfer
Prior art date
Application number
KR1020200047960A
Other languages
English (en)
Inventor
민재식
이재엽
박재석
조병구
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to KR1020200047960A priority Critical patent/KR102218988B1/ko
Priority to KR1020200098200A priority patent/KR102350110B1/ko
Application granted granted Critical
Publication of KR102218988B1 publication Critical patent/KR102218988B1/ko
Priority to PCT/KR2021/004734 priority patent/WO2021215741A1/ko
Priority to US17/617,561 priority patent/US20220254673A1/en
Priority to CN202180003734.3A priority patent/CN113906547A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 웨이퍼 상에 형성된 LED 칩을 에칭 분리하여 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 감광성 전사 수지를 이용하여 다른 캐리어 기판 및 디스플레이 패널로 선택적, 순차적 또는 시간 간격을 두고 전사하는 기술을 적용한 감광성 전사 수지, LED 칩 전사 방법 및 디스플레이 장치의 제조 방법에 관한 것이다.
본 발명의 실시 형태에 따른 LED칩 전사용 감광성 전사 수지는, 감광성 수지와; 용제 및 광활성제 분말을 혼합한 광활성제 용액;을 혼합하여 제조되는 감광성 전사 수지이고, 상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시켜, 상기 감광성 전사 수지에 점착된 LED칩을 박리 또는 전사시킬 용도로 사용될 수 있다.

Description

LED칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 LED칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법{PHOTORESIST TRANSFERRING RESIN FOR LED CHIP TRANSFERRING, LED CHIP TRANSFERRING METHOD USING PHOTORESIST TRANSFERRING RESIN AND MANUFACTURING METHOD OF DISPLAY APPARATUS USING THE SAME}
본 발명은 웨이퍼 상에 형성된 LED 칩을 에칭 분리하여 분리된 각 칩을 캐리어 기판으로 전사하는 기술, 캐리어 기판에 전사된 각 칩 중 일부를 감광성 전사 수지를 이용하여 다른 캐리어 기판 및 디스플레이 패널로 선택적, 순차적 또는 시간 간격을 두고 전사하는 기술을 적용한 감광성 전사 수지, LED 칩 전사 방법 및 디스플레이 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.
최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다.
따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽 앤 플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다.
기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다.
마이크로 발광 다이오드를 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다.
그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다.
또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.
대한민국 등록특허 10-0853410
본 발명은, 베이스 기판에 형성 또는 배치된 다수의 칩을 감광성 수지를 UV와 열을 이용하여 선택적으로 전사시킬 수 있는 방법을 제공하고자 한다.
또한, 본 발명은 베이스 기판에 형성된 다수의 칩을 소정의 감광성 수지를 이용하여 선택적으로 전사시킬 수 있는 방법을 제공하고자 한다.
또한, 웨이퍼에서 제1 캐리어 기판으로 전사된 다수의 칩들 중 일부를 제2 캐리어 기판으로 감광성 수지를 이용하여 전사할 수 있는 방법을 제공하고자 한다.
또한, 제2 캐리어 기판에 선택적으로 전사된 칩을 디스플레이 패널로 발포체를 이용하여 전사함으로써, 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.
또한, 다양한 크기와 픽셀간 다양한 피치를 갖는 디스플레이 장치를 제조할 수 있는 방법을 제공하고자 한다.
또한, 디스플레이 장치의 해상도에 무관하게 한정된 면적 상에 가능한 많은 수의 RGB 픽셀을 구비한 웨이퍼를 이용할 수 있는 방법을 제공하고자 한다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 방법을 제공하고자 한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 형태에 따른 LED칩 전사용 감광성 전사 수지는, 감광성 수지와; 용제 및 광활성제 분말을 혼합한 광활성제 용액;을 혼합하여 제조되는 감광성 전사 수지이고, 상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시켜, 상기 감광성 전사 수지에 점착된 LED칩을 박리 또는 전사시킬 용도로 사용될 수 있다.
여기서, 상기 감광성 전사 수지는 마스크 및 UV 조사에 의해 특정 영역이 노광되어 광열화층이 형성되고, 소정의 열을 가하여 상기 광열화층이 팽창되어 상기 광열화층에 위치한 LED칩만을 선택적으로 박리 또는 전사시키는 것이 가능하다.
또한, 본 발명의 실시 형태에 따른 감광성 수지를 이용한 LED칩 전사 장치는, 기판; 및 상기 기판 상에 형성되고, 소정의 온도에서 팽창되는 감광성 수지로 이루어지는 감광성 전사 수지층;을 포함하고, 상기 감광성 전사 수지층 상에는 LED 칩이 배치되고, 상기 감광성 전사 수지층은 마스크 및 UV 조사에 의해 특정 영역이 노광되어 광열화층이 형성되고, 소정의 열을 가하여 상기 광열화층이 팽창되고, 상기 광열화층에 위치한 LED칩의 피점착력이 상쇄되어 상기 LED칩이 박리 또는 전사될 수 있다.
여기서, 상기 감광성 전사 수지는 감광성 수지와, 용제 및 광활성제 분말을 혼합한 광활성제 용액을 혼합하여 제조되고, 상기 광활성제 분말은 4 중량% 이상이고, 상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시켜 전사 가능한 상태를 형성할 수 있다.
또한, 본 발명의 실시 형태에 따른 감광성 전사 수지를 이용한 LED칩 전사 방법은, 기판을 준비하는, 기판 준비단계; 상기 기판 상에 감광성 수지제를 포함하는 감광성 전사 수지층을 형성하는, 감광성 전사 수지층 형성단계; 상기 기판의 배면측에 마스크를 위치하여, UV 조사에 의해 특정 영역만이 노광되도록 하는, 광열화층 형성단계; 및 소정의 열을 가하여 상기 광열화층 상에 위치된 LED칩을 목적 기판에 선택적으로 전사시키는, 선택적 전사단계;를 포함할 수 있다.
또한, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법웨이퍼 상에 다수의 LED칩과 다수의 LED칩을 패시베이션하는 보호층을 형성하는, LED칩 형성단계; 상기 웨이퍼 상의 각각의 LED칩 별로 상기 보호층을 에칭하는, 에칭단계; 상기 웨이퍼 상에 에칭되어 행, 열 또는 행렬로 배열된 LED칩 어레이를 감광성 수지제를 포함하는 감광성 전사 수지층이 형성된 제1 캐리어 기판으로 전사시키는, 1차 전사단계; 상기 웨이퍼를 상기 LED칩 어레이로부터 제거하는, 웨이퍼 제거단계; 상기 제1 캐리어 기판으로부터 제2 발포체와 점착액의 혼합으로 이루어지는 EMC 점착층을 갖는 제2 캐리어 기판으로 상기 LED칩 어레이를 전사하는, 2차 전사단계; 및 상기 제2 캐리어 기판으로부터 디스플레이 패널로 상기 LED칩 어레이를 전사하는, 디스플레이 패널 전사단계;를 포함하고,
상기 2차 전사단계는, 상기 제1 캐리어 기판의 배면측에 마스크를 위치하여, UV 조사에 의해 상기 감광성 전사 수지층의 특정 영역이 노광되는, 광열화층 형성단계; 및 소정의 열을 가하여 상기 광열화층 상에 위치된 LED칩 어레이를 제2 캐리어 기판에 선택적으로 전사시키는, 선택적 전사단계;를 포함할 수 있다.
상술한 본 발명의 구성에 따르면, 베이스 기판에 형성 또는 배치된 다수의 칩을 소정의 UV, 열과 압력을 이용하여 선택적으로 전사시킬 수 있는 이점이 있다.
또한, 각 웨이퍼 상에 형성된 R칩, G칩 및 B칩을 에칭을 통해 분리하는 기술, 분리된 각 칩을 제1 캐리어 기판으로 전사하는 기술, 제1 캐리어 기판에 전사된 각 칩 중 일부를 제2 캐리어 기판으로 선택적으로 전사하는 기술, 제2 캐리어 기판에 전사된 각 칩을 디스플레이 패널로 순차적으로 전사할 수 있는 이점이 있다.
또한, 본 발명은 베이스 기판에 형성된 다수의 칩을 소정의 감광성 수지층의 표적 노광을 통해 선택적으로 전사시킬 수 있다.
또한, 마이크로급의 발광 소자를 하나하나 제어하지 않고, 선택된 다수의 발광 소자를 한꺼번에 디스플레이 패널로 신속히 전사할 수 있으므로, 디스플레이 장치의 제조 비용과 시간을 현저히 줄일 수 있는 이점이 있다.
또한, 대면적의 디스플레이 장치를 제조할 경우 상기 전사방법을 위치를 변경하며 반복적으로 실행하여 신속하게 제조할 수 있는 이점이 있다.
도 1은 본 발명의 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이다.
도 2는 도 1에 도시된 감광성 전사 수지에서 광활성제의 함량에 따른 팽창 배율 그래프이다.
도 3은 본 발명의 실시 형태에 따른 LED칩 전사에 적용된 감광성 전사 수지의 팽창 상태를 보인 사진이다.
도 4은 본 발명의 실시 형태에 따른 LED칩 전사 방법을 나타낸 것이다.
도 5는 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 6는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다.
도 7은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 8는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 9은 도 8의 에칭된 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이다.
도 10는 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 11 내지 도 14은 도 5에 도시된 칩 어레이를 선택적으로 제1 캐리어 기판에서 제2 캐리어 기판으로 선택적으로 전사하는 과정(S160)을 설명하기 위한 공정도이다.
도 15는 도 14의 제2 캐리어 기판으로부터 디스플레이 패널로 LED 칩 어레이가 전사되는 공정(S170)을 나타낸 것이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에서 사용되는 칩, CSP, LED 픽셀 CSP, LED 서브 픽셀 CSP는 다음과 같이 정의될 수 있다.
칩은 LED 칩, RGB 칩, R 칩, G 칩, B 칩, 미니(Mini) LED 칩 및 마이크로(Micro) LED 칩 등을 모두 포함하는 개념이다. 이하에서는, 설명의 편의 상, 상기 칩을 R 칩, G 칩 또는 B 칩으로 설명하지만, 상기 칩이 R 칩, G 칩 또는 B 칩으로만 한정되는 것은 아님에 유의해야 한다.
CSP(Chip Scale Package)는 단일 칩 패키지(single chip package)의 발전에 있어 최근 매우 주목 받는 패키지로서 반도체/패키지 면적비가 80% 이상인 단일 칩 패키지를 의미한다.
LED 픽셀 CSP는 Red LED, Green LED 및 Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미한다.
LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미한다.
웨이퍼 상에 형성된 발광체는 LED 칩으로 정의될 수 있다.
도 1은 본 발명의 실시 형태에 따른 LED칩 전사 방법을 설명하기 위한 개념도이다.
본 발명은 감광성 수지의 팽창 원리를 이용한다.
즉, 감광성 수지(PR, Photo Resist)에 UV가 조사되면 내부 노볼락레진과 광활성제 등에서 광반응이 일어나며 Acid가 발생되며, 이 Acid는 액체상태로 Hop Plate위에서 웨이퍼를 올리고 온도를 가할시 UV 조사가 된 영역만 팽창이 진행되고, 팽창은 PR 내부에 갖혀 있는　액상인 Acid가 열에 의해 급격히 부피가 증가하면 발생된다.
여기서, 감광성 수지의 팽창력을 증가시켜 LED칩의 전사가 가능하도록 하기 위해서 광활성제를 추가하여, PR내에서 Acid 양이 증가하도록 하고 PR 팽창력을　증가시킴으로서, 전사시 불량의 원인을 차단하도록 한다.
도 1의 (A)는 광활성제 함량이 비교적 적은 경우의 UV 조사 및 가열에 의한 감광성 전사 수지의 팽창 정도를 모식한 것이고, 도 1의 (B)는 광활성제 함량이 비교적 많은 경우의 UV 조사 및 가열에 의한 감광성 전사 수지의 팽창 정도를 모식한 것이다.
광활성제는 광산발산제(PAG, Photo Acid Generator), PAC(Photo Active compound), 광개시제, 감광성 화합물 또는 광활성 화합물 중 어느 하나를 지칭하는 포괄적인 의미의 물질을 의미한다.
감광성 수지는 노볼락수지(Novolac resin), 솔벤트(Solvent) 및 광활성제로 이루어질 수 있으며, 솔벤트는 PGMEA 또는 Ethyle lactate일 수 있고, 감광성 전사 수지는 감광성 수지에 광활성제 용액을 첨가한 수지로 정의할 수 있다.
도 1의 (A)는 광활성제를 2중량% 이하로 합성한 감광성 전사 수지인 경우이고, (B)는 광활성제를 6중량% 초과의 합성 감광성 전사 수지인 경우이다.
기판(101) 상에 감광성 전사 수지(102, 103)를 도포하고, 그 상부 측에 마스크(105)를 배치하여 UV를 조사한다.
UV가 조사되는 영역은 감광성 전사 수지(102, 103)가 팽창을 하게 되며, UV가 조사되지 않은 영역은 감광성 전사 수지(102, 103)가 팽창을 하지 않게 된다.
즉, 마스크 패턴에 따라 UV 조사의 유무 영역에 따라 감광성 전사 수지(102, 103)에 부착된 LED칩의 점착력을 제로화하여 선택적으로 타 기판에 선택적으로 LED칩의 전사가 가능하게 된다.
다만, (A)의 경우는 감광성 전사 수지(102')의 팽창력이 약해 전사로서의 완전한 기능을 수행하기 어렵고, (B)의 경우는 감광성 전사 수지(103')가 LED칩의 점착력을 제로화하여 타 기판으로의 전사가 가능할 정도의 팽창력을 갖는다.
결국, 감광성 수지에 상당량의 광활성제 용액을 혼합하여 UV 조사에 의한 노광 영역을 형성하고, 그 노광 영역에 열을 가함으로써 그 노광 영역의 감광성 전사 수지가 팽창하게 함으로써, 그 노광 영역에 점착된 LED칩을 박리시키는 것이 가능하거나 다른 기판 상으로 LED칩을 전사시키는 것이 가능하게 되며, 감광성 전사 수지는 노광 공정만을 거칠 뿐 현상(Develop) 공정을 거치지 않는 새로운 용도(LED칩 전사용도)로서의 물질을 구현하는 것이 가능하다.
도 2는 도 1에 도시된 감광성 전사 수지에서 광활성제의 함량에 따른 팽창 배율 그래프이다.
도 2는 감광성 전사 수지내의 광활성제의 함량과 감광성 전사 수지의 팽창배율을 실험적으로 검증한 결과치를 그래프로 표시한 것이다.
도 2에 도시된 그래프의 결과치를 표로 나타내면 아래와 같으며, 이는 동일 UV 조사량 및 동일한 온도에서의 열을 가할 때의 상대값을 나타낸 것이다.
PAC함량
(wt%)		 1 2 3 4 5 6 7 10
팽창배율
(배)		 1.2 1.3 1.6 1.8 3.1 5.6 5.8 6.0
PAC 함량이 4 내지 6wt% 에서 기울기 값이 급경사를 이루고 있는 것을 볼 수 있으며, 이 범위 내에서 PAC 함량에 따른 최대 효율치의 팽창력을 갖는 것을 알 수 있다.
결과적으로 PAC 함량이 4 내지 6wt%을 함유할 때 감광성 전사 수지의 팽창 배율은 1.8~5.6배의 팽창력을 가지게 되고, 이러한 팽창력은 점착된 LED칩의 점착력을 제로화시켜 이탈, 즉 완전 전사시킬 수 있는 물리값임을 알 수 있다.
PAC 함량이 10wt% 이상에서는 팽창배율 6.0배에 수렴하는 것으로 나타나며, 따라서, PAC 함량이 4wt% 이상일 때 LED칩 전사를 위한 팽창이 이루어짐을 알 수 있다.
도 3은 본 발명의 실시 형태에 따른 LED칩 전사에 적용된 감광성 전사 수지의 팽창 상태를 보인 사진이다.
본 발명에 적용되는 Positive형 감광성 수지의 대표적인 감광재료는 나프토키논 디아지드-노볼락 수지(Naphtoquinonediazide-novolac)일 수 있다.
감광성 수지에 4wt% 이상의 광활성제를 혼합하여, 광조사하면 광분해되어 반응성이 좋은 ketene을 형성하고 이때 발생하는 질소기체에 의한 영향과 ketene이 수분과 반응하여 형성되는 carboxylic acid에 의해, 현상액에서 용해도가 상승하는 반응 메커니즘에 따라 positive 화상(104)을 형성하게 된다.
도 3의 사진에서, 상좌측 사진은 UV를 조사하기 전의 감광성 전사 수지 사진(103)이며, 상우측 사진은 UV를 조사하여 포지티브 화상(104)이 형성된 사진이다.
하측 사진은 UV를 조사하여 포지티브 화상 즉 팽창 영역(103')이 형성된 부분을 확대한 사진이다.
이러한 팽창 영역은 패터닝된 마스크를 통해 특정 위치를 팽창시키는 것이 가능하고, 광활성제의 최적의 배합비를 산출하여 최대의 효율적인 팽창배율을 갖도록 구현 가능하며, 본 발명의 실시 형태에 적용되는 감광성 전사 수지만이 갖는 열에 의한 팽창력은 LED칩의 피점착력을 와해시킴으로써 LED칩을 박리하거나 전사시키는 역할을 수행할 수 있게 된다.
도 1 내지 도 3을 근거로 하여, 실제 어떻게 전사 공정이 이루어지는 지 도 4를 통해 상세하게 설명하며, 웨이퍼에서 디스플레이 패널로의 전사 공정을 도 5 내지 도 15를 통해 더욱 상세하게 설명하기로 한다.
도 4은 본 발명의 실시 형태에 따른 LED칩 전사 방법을 나타낸 것이다.
도 4에 도시된 바와 같이, 본 발명에 따른 LED 칩 전사 장치는 기판(101), 감광성 전사 수지층(103) 및 LED 칩(100, 100')을 포함하여 구성될 수 있다.
LED 칩(100, 100')은 RGB LED 칩, R LED 칩, G LED 칩, B LED 칩, CSP(Chip Scale Package)을 의미할 수 있으며, LED 칩 픽셀 CSP는 Red LED, Green LED 및 Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미할 수 있고, LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미할 수 있다.
기판(101)은 유리(Glass), 석영(Quartz), 인공 석영(synthetic Quartz) 및 금속(metal) 중 어느 하나의 물질로 구성될 수 있으며, 특별히 재질은 한정되지 않는다.
감광성 전사 수지층(103)은 광활성제 4wt% 이상을 함유한 감광성 수지재일 수 있다.
도 4를 참조하여 특정 위치의 LED 칩(100, 100')을 박리 또는 전사시키는 공정을 살펴본다.
도 4의 (A)를 참조하면, 기판(101) 상에 감광성 전사 수지층(103)이 형성되고, 감광성 전사 수지층(103) 상에 LED 칩(100, 100')이 배치 또는 전사(타 기판으로부터의 전사를 의미)되어 형성된다.
도 4의 (B)를 참조하면, 기판(101) 배면측에 패턴을 형성할 마스크(105)를 배치하고, 마스크(105)를 통해 UV를 조사한다.
마스크(105) 및 UV 조사에 의해 노광된 감광성 전사 수지 영역은 도시된 바와 같이 광에 의해 노광된다.
마스크(105) 및 UV 조사에 의해, 감광성 전사 수지는 노광 영역과 노광되지 않은 영역을 갖으며, 이는 감광성 전사 수지가 포지티브 수지인 경우를 의미하고, 네거티브 수지인 경우는 그 반대일 수 있다.
도 4의 (C)를 참조하면, 기판(101)의 배면측으로부터 열을 가하여 소정의 온도에 이르게 되면, 감광성 전사 수지층(103) 내의 노광 영역이 팽창되면서 그 부피가 팽창하고, 부피가 팽창된 팽창 영역(103')는 LED칩(100)의 피점착력을 제로화시키게 된다.
반대로 노광되지 않은 영역(103)에서는 팽창이 없으므로 LED칩(100)의 피점착력은 그대로 유지된다.
도 4의 (D)를 참조하면, 그 해당 위치에 점착되어 있던 LED 칩(100)은 박리되며, 반대측에 목적 기판이 있는 경우 그 목적 기판으로 전사가 될 수 있고, 다른 위치(팽창 영역이 아닌 위치)에 점착되어 있는 LED칩(100')은 그대로 기판 상에 놓여, 필요에 따라 LED칩을 선택적으로 박리 또는 전사시키는 것이 가능하다.
여기서, 감광성 전사 수지는 UV에 의한 노광 공정과 열에 의한 팽창 공정만이 있을 뿐 현상(Develop) 공정을 진행하지 않는다는 점에서 패턴 형성과 같은 반도체 공정 상의 감광성 수지와는 기본적으로 다르다.
이하, 도 5 내지 도 15를 참조하여, 상술한 LED 칩 전사 장치를 이용한 디스플레이 패널로의 전사 방법에 대해 상세하게 설명한다.
도 5는 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 5을 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 각각의 웨이퍼 상에 각각의 다수의 칩을 형성하는 단계(S110), 각각의 칩을 하나의 칩 별로 웨이퍼를 에칭(Etching)하는 단계(S120), 칩 단위로 분리된 각각의 웨이퍼의 칩 어레이를 제1 캐리어 기판에 부착하는 단계(S130), LLO(Laser Lift Off) 공정에 의해 웨이퍼를 제거하는 단계(S140), 제2 캐리어 기판을 준비하는 단계(S150), 칩 어레이를 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하는 단계(S160), 제2 캐리어 기판에 선택적으로 전사된 칩 어레이를 디스플레이 패널로 순차적으로 전사하는 단계(S170) 및 제2 캐리어 기판을 제거하는 단계(S180)를 포함한다.
구체적인 실시예는 다음과 같다.
S130 단계 전에, 광활성제 용액(solution)을 제조하는 단계가 추가될 수 있다.
광활성제 용액은 아세톤(Acetone) 3g과 광활성제(PAC) 1.6g을 혼합하여 PAC 용액을 제조한다.
감광성 전사 수지층은 감광성 수지 10g과 PAC 용액 2g을 혼합하여 제조한다.
S130 단계에서, 제조된 감광성 수지 및 PAC 용액의 감광성 전사 수지층을 스핀 코팅 공정에 의해 제1 캐리어 기판 위에 코팅한다.
코팅된 감광성 전사 수지층을 105도 90초 동안 1차 소프트 경화시키고, 다시 105도 60초 동안 2차 소프트 경화시킨다.
S130 단계에서, 준비된 감광성 전사 수지층에 105도 60초 동안 열을 가해 웨이퍼 상의 LED칩을 제1 캐리어 기판으로 전사시킨다.
S150 단계에서, 글라스 기판 상에 발포체와 점착액을 혼합한 EMC(Expandable Micro-Capsule) 점착층을 도포하여 제2 캐리어 기판을 준비하거나 열박리 필름을 부착한다.
S160 단계에서, 제1 캐리어 기판의 반대측에 제2 캐리어 기판을 결합하고, 마스크 얼라이너를 이용하여 얼라인시킨 후, 2,000mJ 열량의 UV를 조사하고, 100도 20초 동안 가열하여 제1 캐리어 기판 상의 감광성 전사 수지층을 가열하여 팽창시키며, 이때 제1 캐리어 기판은 분리되고, LED칩은 제2 캐리어 기판으로 전사가 완료된다.
S170 및 S180 단계에서, TFT 어레이를 준비하고, 솔더 페이스트를 도포한 후, 제2 캐리어 기판과 TFT 어레이를 결합시킨다.
200도 90초 동안 가열하여 제2 캐리어 기판의 EMC 점착층의 발포체를 발포시켜 제2 캐리어 기판을 분리시키고, 디스플레이 기판(TFT 어레이) 상에 LED칩을 전사시킨다.
도 6는 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 칩들이 형성된 도면이다.
도 6에 도시된 바와 같이 본 발명의 실시 형태는 R칩, G칩 및 B칩이 각각 형성된 3개의 웨이퍼를 예시로서 설명하나 이에 한정되지는 않는다.
도 6를 참조하면, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 같은 파장 대역의 광을 방출하는 복수의 발광 소자(11R, 11G, 11B)를 형성한다.
여기서, 발광 소자(11R, 11G, 11B)는 적색, 녹색, 청색의 광을 방출하는 발광 칩일 수 있다.
복수의 발광 소자(11R, 11G, 11B)는 각각의 웨이퍼(10R, 10G, 10B) 상에서 복수의 행과 열을 따라 등간격으로 이격된 채 배열될 수 있다.
등간격으로 배치된 발광 소자(11R, 11G, 11B)는 행 또는 열 방향으로 이후 디스플레이 패널에 전사되므로, 상대적으로 고가인 웨이퍼의 전체 면적으로 효율적으로 활용하여 발광 소자의 제조 단가를 낮출 수 있다.
한편, 각각의 하나의 웨이퍼(10R, 10G, 10B) 상에 다수의 칩을 형성한 후, 각 칩 별로 웨이퍼를 에칭 공정을 거쳐 각 칩 별로 분리할 수 있다.
각각의 웨이퍼(10R, 10G, 10B) 상에 형성된 칩 간의 피치(W)는 디스플레이 패널 상에 형성된 칩 간의 피치와 동일하거나 소정의 값의 비례상수의 배수로 정하여지는 것이 바람직하다.
이는 후술할 제2 캐리어 기판으로부터 디스플레이 패널로 칩들을 행렬 단위로 선택적으로 전사할 때 전사를 용이하게 할 수 있다.
도 7은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 각각의 Epi를 성장시키는 공정도이다.
도 7을 참조하면, 3개의 웨이퍼(10R, 10G, 10B) 각각의 일면 상에 소정의 광을 방출하는 에피(11R, 11G, 11B)를 성장시킨다.
여기서, 웨이퍼(10R, 10G, 10B)는 사파이어(Al2O3), 실리콘, 갈륨비소(GaAs), 질화갈륨(GaN) 및 질화아연(ZnN) 중 어느 하나의 기판일 수 있다. 그러나 이에 한정하는 것은 아니며, 웨이퍼로 이용될 수 어떠한 기판이든 사용가능하다.
성장된 각각의 에피(11R, 11G, 11B) 상에 패드(14r, 14g, 14b)를 형성하고, 에피(11R, 11G, 11B)와 패드(14r, 14g, 14b)를 패시베이션(Passivation)하는 보호층(13)을 형성한다.
여기서, 패드(14r, 14g, 14b)는 확장되지 않은 것으로서, 일반적인 패드의 크기와 형상을 가질 수 있다.
보호층(13)을 형성할 때, 패드(14r, 14g, 14b)가 보호층(13)의 외부에 노광되도록 형성하는 것이 이후 패드의 영역을 확장하는 데 있어서 바람직하다.
도 7에는 도 6에서의 A-A Section과 B-B Section의 단면도를 각각 표현하고 있으며, 바람직하게는 칩 당 한 쌍의 (+), (-) 전극은 Epi 층 아래에 형성되는데, A-A section 기준으로 전극을 상하 형성할 수 있으며 필요에 따라서는 좌우로 형성하는 것도 가능함은 물론이다.
웨이퍼(10R, 10G, 10B) 상에 형성된 발광체는 칩 단위로 전기적으로 분리된 상태이며, 본 발명에서는 LED 칩이라 칭하며, 이후 칩 별로 에칭된 후 웨이퍼(10R, 10G, 10B)로부터 제1 캐리어 기판으로 전사된다.
도 8은 본 발명의 실시 형태에 따라 각각의 웨이퍼 상에 형성된 각각의 칩들을 하나의 칩 단위로 에칭(Etching)하는 공정도이다.
도 8을 참조하면, 도 7과 같이 웨이퍼(10B, 10G, 10B)에 에피(11R, 11G, 11B) 및 패드(14r, 14g, 14b)를 형성시키고, 보호층(13)을 각각의 칩 별로 에칭하여 물리적으로 분리된 다수의 칩(100R, 100G, 100B)을 형성한다. 여기서, 각 칩과 칩을 둘러싸는 보호층(13)을 본 명세서에서 칩이라 칭하도록 한다. 물론, 각 칩과 칩을 둘러싸는 보호층(13)을 픽셀 CSP 또는 서브 픽셀 CSP로도 칭할 수 있다.
여기서, 칩(100R, 100G, 100B) 별로 에칭하는 공정은 습식(Wet) 또는 건식(Dry) 에칭이 적용될 수 있으며, 에칭에 의해 LED 칩 모양이 정의되며, 이때 웨이퍼(10B, 10G, 10B)는 그대로 잔존하게 된다.
이하의 도면들에서 하나의 칩(100R, 100G, 100B)은 도 8에서 형성된 칩(100R, 100G, 100B)으로 도시되어 있으나, 이에 한정하는 것은 아니며, 도 6에서 행과 열 방향으로 에칭된 칩(100R, 100G, 100B) 어레이일 수도 있다.
각각의 칩(100R, 100G, 100B)은 와이어가 불필요한 플립 칩 구조를 가질 수 있다.
와이어 대신에 패드(14r, 14g, 14b)로 전기적 연결이 가능하며, 칩(100R, 100G, 100B) 각각은 패드(14r, 14g, 14b)를 통한 외부 제어신호에 따라 다양한 색상의 광을 방출할 수 있다.
또한, 본 발명에서 칩(100R, 100G, 100B) 각각은 R, G, B 별로 각각 서브 픽셀을 구성하여 CSP 형태로 제작된 새로운 개념의 소형 패키지화될 수 있다.
R 칩(100R), G 칩(100G) 및 B 칩(100B)은 하나의 발광 소자 또는 발광체를 구성할 수 있다.
각각의 칩(100R, 100G, 100B)을 복수로 행과 열 방향으로 제1 캐리어 기판에 부착시킴으로써 칩 어레이를 전사할 수 있는 선공정이 수행될 수 있고, 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적으로 전사하고, 제2 캐리어 기판에 배열된 칩 어레이가 후술할 디스플레이 패널로 순차적으로 전사될 수 있다.
도 8에서와 같이 각각의 웨이퍼(10B, 10G, 10B) 상에서 칩(100R, 100G, 100B) 형태로 에칭된 칩 어레이들을 캐리어 기판에 부착하여 웨이퍼를 제거하는 공정을 수행하고, 이후 제1 캐리어 기판으로부터 제2 캐리어 기판으로 선택적 전사 및 디스플레이 패널로 순차적으로 선택적 전사시키는 공정을 살펴본다.
이하의 도면들은 도 6의 웨이퍼 상에서 행렬 배열된 칩 어레이에서 행(가로) 배열 기준으로 설명된다.
도 9은 도 8의 에칭된 칩을 웨이퍼로부터 제1 캐리어 기판으로 전사시키는 공정도이고, 도 10는 웨이퍼를 LLO 기법으로 제거하는 공정도이다.
도 9 및 도 10는 에칭된 칩을 제1 캐리어 기판(210R)으로 전사시키기 위해 웨이퍼(10R, 10G, 10B)를 제거하기 위한 공정이다.
제1 캐리어 기판(210R)은 도 4의 전사 장치와 동일한 구성일 수 있다.
도 9를 참조하면, 에칭에 의해 칩이 행렬 방향으로 분리된 후(도 8와 같이), 제1 캐리어 기판(210R, 210G, 210B)을 웨이퍼(10R, 10G, 10B)의 반대 방향의 LED칩(100R, 100G, 100B)에 부착시킨다.
즉, 제1 캐리어 기판(210R, 210G, 210B)을 칩(100R, 100G, 100B)의 패드(14r, 14g, 14b)측에 부착시킨다.
제1 캐리어 기판(210R, 210G, 210B)은 기판(211R, 211G, 211B) 및 감광성 전사 수지층(213R, 213G, 213B)을 포함한다.
기판(211R, 211G, 211B)은 유리(Glass), 석영(Quartz), 인공 석영(synthetic Quartz) 및 금속(metal) 중 어느 하나의 물질로 구성될 수 있으며, 특별히 재질은 한정되지 않는다.
감광성 전사 수지층(213R, 213G, 213B)은 4wt% 이상의 광활성제를 함유한 감광 수지제이다.
도 10를 참조하면, 도 9과 같은 상태에서 LLO(Laser Lift Off) 공정에 의해 웨이퍼(10R, 10G, 10B)를 제거시키면, LED 칩(100R, 100G, 100B)은 제1 캐리어 기판(210R, 210G, 210B)에 부착된 상태로 놓이게 되며, 이때 칩(100R, 100G, 100B)의 방향은 반대 방향으로 발광체가 노출된 상태로 배치된다.
제1 캐리어 기판(210R, 210G, 210B)은, R LED 칩 어레이가 형성된 제1 캐리어 기판(210R), G LED 칩 어레이가 형성된 제1 캐리어 기판(210G) 및 B LED 칩이 어레이가 형성된 제1 캐리어 기판(210B)을 포함할 수 있다.
도 11 내지 도 14은 도 5에 도시된 칩 어레이를 선택적으로 제1 캐리어 기판에서 제2 캐리어 기판으로 선택적으로 전사하는 과정을 설명하기 위한 예시적인 도면들이다.
도 11 내지 도 14은 도 7 내지 도 10와 같은 RGB LED 칩 중 어느 하나의 LED 칩만을 기준으로 설명된다.
도 11을 참조하면, LED 칩 어레이(100)가 형성된 제1 캐리어 기판(210) 상에 제2 캐리어 기판(220)을 배치한다.
LED 칩(100)들 상에 제2 캐리어 기판(220)의 EMC 점착층(223)을 접촉시켜 서로 부착되도록 한다.
여기서, 제2 캐리어 기판(220)은 글라스 기판(221), 발포체(225)를 포함하는 EMC 점착층(223)으로 이루어질 수 있다.
발포체(225)는 소정 온도에서 발포 특성을 갖는 마이크로 단위의 캡슐화된 발포 물질일 수 있다.
EMC(Expandable Micro-Capsule) 점착층(223)은 발포체(225)와 점착액을 혼합한 수지일 수 있다.
도 12를 참조하면, 도 11과 같이 LED 칩(100)을 사이에 두고 제1 캐리어 기판(210)과 제2 캐리어 기판(220)이 대향하여 배치된 상태에서, 제1 캐리어 기판(210)의 글라스 기판(211)의 배면에 마스크(215)를 배치한다.
마스크(215)는 사전에 패터닝된 마스크일 수 있다.
마스크(215)가 배치된 상태에서 UV를 조사한다.
마스크(215) 패턴 및 UV 조사에 의해 감광성 전사 수지층(213)의 특정 영역만이 노광될 수 있다.
여기서, '노광(Exposure)'은 UV 조사량(UV Exposure Energy)의 제어에 따라 노광 정도가 조절될 수 있다.
UV 조사량에 따른 감광성 수지의 조절된 노광 부분을 광열화층(Photo-induced Degradation)이라 할 수 있다.
광열화층은 열이 가해짐에 따라 감광성 전사 수지의 팽창과 LED칩의 피점착력의 제로화, 이를 통한 해당 위치의 LED 칩만을 선택적으로 전사시킬 수 있다.
도 13를 참조하면, 제1 캐리어 기판(210) 상부로 열을 가한다.
이 때 열은 감광성 전사 수지층(213)의 팽창 가능한 온도를 의미할 수 있다.
제1 캐리어 기판(210)에 열을 가하여 감광성 전사 수지층(213)이 팽창 가능한 온도가 되면, 감광성 전사 수지층(213)은 부피가 팽창한 감광성 전사 수지층(213')이 되고, 이때 부피가 팽창할 수 있는 위치는 도 12에서 진행된 광열화층이 존재하는 영역이 될 수 있다.
부피가 팽창한 감광성 전사 수지층(213')은 그 크기가 커지고, 부피가 팽창할 때의 압력(팽창력)에 의해 LED칩(100)을 밀어내면서 LED칩(100)의 피점착력을 제로화시키게 되며, 그 해당 위치에 점착된 LED 칩(100)은 박리(또는 전사)되어 제2 캐리어 기판(220)으로 전사될 수 있는 상태가 된다.
도 14를 참조하면, 제1 캐리어 기판(210)으로부터 제2 캐리어 기판(220)으로 특정 LED 칩(100)만이 선택적으로 박리되어 전사된 상태를 볼 수 있다.
도 15는 제2 캐리어 기판(220)으로부터 디스플레이 패널(300)로 LED 칩 어레이가 전사되는 공정을 표현한 단면 공정도이다.
도 15의 (A)를 참조하면, 디스플레이 패널(300)의 다수의 패드(31) 상에 솔더 페이스트(Solder Paste, 33)를 도포한다.
디스플레이 패널(300) 아래에는 TFT 어레이 기판(400)이 배치될 수 있다.
여기서, 솔더 페이스트(33)는 1열 내지 4열의 패드(31-SP1~31-SP4) 상에 도포될 수 있고, 또는 LED 칩(100)이 선택 전사되는 위치의 패드에만 솔더 페이스트(33)가 선택적으로 도포될 수 있다.
솔더 페이스트(33)는 디스플레이 패널(300)의 다수의 패드(31) 상에 스크린 프린팅, 디스펜싱, 젯팅 등의 여러 방법을 통해 도포될 수 있다.
다음으로, 도 15의 (B)를 참조하면, 제2 캐리어 기판(220)에 부착된 LED 칩 어레이(100)를 디스플레이 패널(300) 상으로 배치하고, LED 칩 어레이(100)의 패드를 디스플레이 패널(300)의 패드(31) 상에 도포된 솔더 페이스트(33-SP1~33-SP4)위치에 배열시킨다.
다음으로, 도 15의 (C)를 참조하면, 제2 캐리어 기판(220) 상부로부터 열을 가한다.
이때 열은 발포체(225)가 발포될 수 있는 온도를 의미한다.
발포체(225)는 열에 의해 그 부피가 팽창하고 함침된 점착액을 포함한 EMC 점착층(223)을 일정한 압력으로 밀어내면서 LED 칩(100)과 제2 캐리어 기판(220)간의 접착력을 잃게하여 EMC 점착층(223) 선상에 위치한 LED 칩(100)이 디스플레이 패널(300) 상으로 전사될 수 있게 된다.
이와 같은 공정들을 반복적으로 수행하면, 디스플레이 패널(300) 상에 순차적으로 R, G, B LED 칩을 시간간격 순으로 순차적으로 전사하는 것이 가능하게 된다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10R, 10G, 10B : 웨이퍼
100, 100R, 100G, 100B : LED 칩
210, 210R, 210G, 210B : 제1 캐리어 기판
220, 220R, 220G, 220B : 제2 캐리어 기판
300 : 디스플레이 패널
400 : TFT 어레이 기판

Claims (9)

  1. 감광성 수지와;
    용제 및 광활성제 분말을 혼합한 광활성제 용액;을 혼합하여 제조되는 감광성 전사 수지이고,
    상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시켜, 상기 감광성 전사 수지에 점착된 LED칩을 박리 또는 전사시킬 용도로 사용되는,
    상기 감광성 전사 수지는 감광성 수지와, 용제 및 광활성제 분말을 혼합한 광활성제 용액을 혼합하여 제조되고,
    상기 광활성제 분말은 4 중량% 이상인, LED칩 전사용 감광성 전사 수지.
  2. 제1항에 있어서,
    상기 감광성 전사 수지는 마스크 및 UV 조사에 의해 특정 영역이 노광되어 광열화층이 형성되고, 소정의 열을 가하여 상기 광열화층이 팽창되어 상기 광열화층에 위치한 LED칩만을 선택적으로 박리 또는 전사시키는, LED칩 전사용 감광성 전사 수지.
  3. 기판; 및
    상기 기판 상에 형성되고, 소정의 온도에서 팽창되는 감광성 수지로 이루어지는 감광성 전사 수지층;을 포함하고,
    상기 감광성 전사 수지층 상에는 LED 칩이 배치되고,
    상기 감광성 전사 수지층은 마스크 및 UV 조사에 의해 특정 영역이 노광되어 광열화층이 형성되고,
    소정의 열을 가하여 상기 광열화층이 팽창되고, 상기 광열화층에 위치한 LED칩의 피점착력이 상쇄되어 상기 LED칩이 박리 또는 전사되고,
    상기 감광성 전사 수지는 감광성 수지와, 용제 및 광활성제 분말을 혼합한 광활성제 용액을 혼합하여 제조되고,
    상기 광활성제 분말은 4 중량% 이상이고,
    상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시키는, 감광성 전사 수지를 이용한 LED칩 전사 장치.
  4. 삭제
  5. 기판을 준비하는, 기판 준비단계;
    상기 기판 상에 감광성 수지제를 포함하는 감광성 전사 수지층을 형성하는, 감광성 전사 수지층 형성단계;
    상기 기판의 배면측에 마스크를 위치하여, UV 조사에 의해 특정 영역만이 노광되도록 하는, 광열화층 형성단계; 및
    소정의 열을 가하여 상기 광열화층 상에 위치된 LED칩을 목적 기판에 선택적으로 전사시키는, 선택적 전사단계;를 포함하고,
    상기 감광성 전사 수지는 감광성 수지와, 용제 및 광활성제 분말을 혼합한 광활성제 용액을 혼합하여 제조되고,
    상기 광활성제 분말은 4 중량% 이상이고,
    상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시키는, 감광성 전사 수지를 이용한 LED칩 전사 방법.
  6. 삭제
  7. 웨이퍼 상에 다수의 LED칩과 다수의 LED칩을 패시베이션하는 보호층을 형성하는, LED칩 형성단계;
    상기 웨이퍼 상의 각각의 LED칩 별로 상기 보호층을 에칭하는, 에칭단계;
    상기 웨이퍼 상에 에칭되어 행, 열 또는 행렬로 배열된 LED칩 어레이를 감광성 수지제를 포함하는 감광성 전사 수지층이 형성된 제1 캐리어 기판으로 전사시키는, 1차 전사단계;
    상기 웨이퍼를 상기 LED칩 어레이로부터 제거하는, 웨이퍼 제거단계;
    상기 제1 캐리어 기판으로부터 제2 발포체와 점착액의 혼합으로 이루어지는 EMC 점착층을 갖는 제2 캐리어 기판으로 상기 LED칩 어레이를 전사하는, 2차 전사단계; 및
    상기 제2 캐리어 기판으로부터 디스플레이 패널로 상기 LED칩 어레이를 전사하는, 디스플레이 패널 전사단계;를 포함하고,
    상기 2차 전사단계는,
    상기 제1 캐리어 기판의 배면측에 마스크를 위치하여, UV 조사에 의해 상기 감광성 전사 수지층의 특정 영역이 노광되는, 광열화층 형성단계; 및
    소정의 열을 가하여 상기 광열화층 상에 위치된 LED칩 어레이를 제2 캐리어 기판에 선택적으로 전사시키는, 선택적 전사단계;를 포함하는, 디스플레이 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 디스플레이 패널 전사 단계는,
    상기 디스플레이 패널의 다수의 패드 상에 솔더 페이스트를 도포하는 단계;
    상기 제2 캐리어 기판에 전사된 상기 LED칩 어레이의 패드를 도포된 상기 솔더 페이스트에 접촉시켜 솔더링하는 단계; 및
    상기 제2 캐리어 기판 위로 소정의 열을 가하여, 상기 열에 의해 상기 제2 발포체의 팽창에 의해 선택 전사된 상기 LED칩 어레이를 상기 디스플레이 패널로 전사하는 단계;를 포함하는, 디스플레이 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 감광성 전사 수지는 감광성 수지와, 용제 및 광활성제 분말을 혼합한 광활성제 용액을 혼합하여 제조되고,
    상기 광활성제 분말은 4 중량% 이상이고,
    상기 감광성 전사 수지를 노광 후 현상(Develop) 공정 없이 가열에 의해 팽창시키는, 디스플레이 장치의 제조 방법.
KR1020200047960A 2020-04-21 2020-04-21 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법 KR102218988B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200047960A KR102218988B1 (ko) 2020-04-21 2020-04-21 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
KR1020200098200A KR102350110B1 (ko) 2020-04-21 2020-08-05 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치
PCT/KR2021/004734 WO2021215741A1 (ko) 2020-04-21 2021-04-15 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
US17/617,561 US20220254673A1 (en) 2020-04-21 2021-04-15 A photosensitive transfer resin for transferring an led chip, a method of transferring an led chip using the photosensitive transfer resin, and a method of manufacturing a display device using the same
CN202180003734.3A CN113906547A (zh) 2020-04-21 2021-04-15 Led芯片转移用感光性转移树脂、利用该感光性转移树脂的led芯片转移方法及利用其的显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047960A KR102218988B1 (ko) 2020-04-21 2020-04-21 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098200A Division KR102350110B1 (ko) 2020-04-21 2020-08-05 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치

Publications (1)

Publication Number Publication Date
KR102218988B1 true KR102218988B1 (ko) 2021-02-23

Family

ID=74688044

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200047960A KR102218988B1 (ko) 2020-04-21 2020-04-21 Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
KR1020200098200A KR102350110B1 (ko) 2020-04-21 2020-08-05 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200098200A KR102350110B1 (ko) 2020-04-21 2020-08-05 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치

Country Status (4)

Country Link
US (1) US20220254673A1 (ko)
KR (2) KR102218988B1 (ko)
CN (1) CN113906547A (ko)
WO (1) WO2021215741A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023044256A1 (en) * 2021-09-20 2023-03-23 Applied Materials, Inc. Methods of parallel transfer of micro-devices using treatment
WO2023044257A1 (en) * 2021-09-20 2023-03-23 Applied Materials, Inc. Methods of parallel transfer of micro-devices using mask layer
US11756982B2 (en) 2016-06-10 2023-09-12 Applied Materials, Inc. Methods of parallel transfer of micro-devices using mask layer
US11776989B2 (en) 2016-06-10 2023-10-03 Applied Materials, Inc. Methods of parallel transfer of micro-devices using treatment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240031625A (ko) 2022-09-01 2024-03-08 (주)라이타이저 Led칩 선택적 전사 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
KR100853410B1 (ko) 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP2019015899A (ja) * 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2005011579A (ja) * 2003-06-17 2005-01-13 Jsr Corp プラズマディスプレイパネル用転写フィルム並びにプラズマディスプレイパネルおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
KR100853410B1 (ko) 2001-04-11 2008-08-21 소니 가부시키가이샤 소자의 전사방법 및 이를 이용한 소자의 배열방법,화상표시장치의 제조방법
JP2019015899A (ja) * 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756982B2 (en) 2016-06-10 2023-09-12 Applied Materials, Inc. Methods of parallel transfer of micro-devices using mask layer
US11776989B2 (en) 2016-06-10 2023-10-03 Applied Materials, Inc. Methods of parallel transfer of micro-devices using treatment
WO2023044256A1 (en) * 2021-09-20 2023-03-23 Applied Materials, Inc. Methods of parallel transfer of micro-devices using treatment
WO2023044257A1 (en) * 2021-09-20 2023-03-23 Applied Materials, Inc. Methods of parallel transfer of micro-devices using mask layer

Also Published As

Publication number Publication date
KR20210130078A (ko) 2021-10-29
US20220254673A1 (en) 2022-08-11
WO2021215741A1 (ko) 2021-10-28
CN113906547A (zh) 2022-01-07
KR102350110B1 (ko) 2022-01-12

Similar Documents

Publication Publication Date Title
KR102218988B1 (ko) Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
US6872635B2 (en) Device transferring method, and device arraying method and image display unit fabricating method using the same
KR102225498B1 (ko) 발포체를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법
JP2002311858A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
KR102222355B1 (ko) Led칩 디스플레이 패널로의 전사 및 그 전사 전의 led칩 테스트를 위한 미들 플랫폼 장치
JP2003007986A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4100203B2 (ja) 素子転写方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
KR102216369B1 (ko) 발포체와 감광성 수지를 이용한 led칩 전사 방법 및 장치, 이를 이용한 디스플레이 장치의 제조 방법
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2008118161A (ja) 素子転写方法
KR102360325B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102174847B1 (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
KR102467677B1 (ko) Led칩 전사용 수지를 이용한 led칩 전사 방법
KR102481416B1 (ko) 감광성 수지를 이용한 led칩 전사 장치
KR102118179B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
US20220254949A1 (en) Transfer resin for transferring an led chip, and an apparatus for transferring an led chip by using the same
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
JP2004266026A (ja) チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法
KR20210071919A (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치
TW202115927A (zh) 電子構件封裝構造、其封裝方法及led晶片封裝方法
JP2002313981A (ja) チップ部品の作製方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant