KR20240031625A - Led칩 선택적 전사 방법 및 장치 - Google Patents

Led칩 선택적 전사 방법 및 장치 Download PDF

Info

Publication number
KR20240031625A
KR20240031625A KR1020220110542A KR20220110542A KR20240031625A KR 20240031625 A KR20240031625 A KR 20240031625A KR 1020220110542 A KR1020220110542 A KR 1020220110542A KR 20220110542 A KR20220110542 A KR 20220110542A KR 20240031625 A KR20240031625 A KR 20240031625A
Authority
KR
South Korea
Prior art keywords
led chip
transfer
mask
size
resin layer
Prior art date
Application number
KR1020220110542A
Other languages
English (en)
Inventor
조병구
이재엽
박재석
민재식
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to KR1020220110542A priority Critical patent/KR20240031625A/ko
Publication of KR20240031625A publication Critical patent/KR20240031625A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

본 발명은 LED칩 선택적 전사 방법 및 장치에 관한 것으로, 좀 더 상세하게는 기판에 배치된 다수의 LED칩 중에서 선택된 전사 대상 LED칩만을 목적 기판에 전사하기 위한 방법 및 장치에 관한 것이다.
본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법은, 일면 상에 배치된 감광성 전사 수지층과 상기 감광성 전사 수지층 상에 배치된 다수의 LED칩을 갖는 기판의 타면 상에, 적어도 하나 이상의 마스크 윈도우를 갖는 마스크를 위치시키고, 상기 마스크 위에서 UV 광을 조사하여, 다수의 LED칩 중 전사 대상 LED칩 상의 상기 감광성 전사 수지층에 노광 영역을 형성하는, 노광 단계; 상기 노광 단계를 다수의 횟수로 반복 수행하여, 상기 전사 대상 LED칩 상에 상기 노광 영역을 다수로 형성하는, 다수의 노광 영역 형성 단계; 상기 감광성 전사 수지층을 가열하여, 상기 다수의 노광 영역을 팽창시킨 다수의 팽창 영역을 형성하는 가열 단계; 및 상기 다수의 팽창 영역 상의 상기 전사 대상 LED칩만을 목적 기판에 선택적으로 전사시키는, 선택적 전사 단계;를 포함한다.

Description

LED칩 선택적 전사 방법 및 장치{METHOD AND DEVICE FOR SELECTIVE TRANSFERING LED CHIPS}
본 발명은 LED칩 선택적 전사 방법 및 장치에 관한 것으로, 좀 더 상세하게는 기판에 배치된 다수의 LED칩 중에서 선택된 전사 대상 LED칩만을 목적 기판에 전사하기 위한 방법 및 장치에 관한 것이다.
종래에 LED칩을 전사하는 방법에는 여러가지가 있다. 대표적으로, 픽 앤 플레이스 방식이 있다. 픽 앤 플레이스 방식은, 전사 공정 중에 칩이 파손되거나 전사가 실패하거나, 칩의 얼라인먼트가 실패되거나, 또는 칩의 틸트가 발생되는 등의 문제가 있다.
도 1은 종래의 다른 LED칩 전사 방법을 설명하기 위한 도면으로서, 감광성 전사 수지를 이용한 LED칩 선택적 전사 방법이다. 좀 더 구체적으로, 캐리어 기판(101)에 전사된 칩(chip, 100, 100')들 중 일부의 LED칩(100)을 감광성 전사 수지(103)를 이용하여 다른 캐리어 기판 또는 디스플레이 패널로 선택적, 순차적 또는 시간 간격을 두고 전사하는 방식이다.
도 1의 선택적 전사 방식에 의하면, 감광성 전사 수지(103)의 일부 영역이 마스크(105)와 UV 조사에 의해 노광되고, 노광된 일부 영역이 기판(101)의 타면측으로부터 가해지는 열에 의해 그 부피가 팽창되고, 노광된 일부 영역 상에 배치된 LED칩(100)의 피점착력이 제로화된다. 반면, 노광되지 않은 나머지 영역 상에 배치된 LED칩(100')의 피점착력은 그대로 유지된다.
도 1의 선택적 전사 방식은 얼라이너(Aligner), 스텝퍼(Stepper) 및 스캐너(Scanner) 등의 포토(Photo) 장치가 이상적으로 마스크(105)를 작동하는 경우에는 전사 불량이 발생될 가능성이 낮다. 하지만, 상기 포토 장치는 일반적으로 마스크(105)의 얼라인(Align) 오차를 수반하고, 상기 얼라인 오차는 미스 얼라인(Miss Align)을 발생시킨다.
도 2는 도 1에 도시된 선택적 전사 방식에 있어서, 종래의 포토 장치에서 미스 얼라인이 발생되지 않은 경우(도 2의 (a))와 미스 얼라인 발생된 경우(도 2의 (b))의 전사 결과를 비교 설명하기 위한 도면이다.
도 2의 (a)에 도시된 바와 같이, 상기 포토 장치에서 미스 얼라인이 발생되지 않은 경우에는, UV 조사에 의해 팽창된 감광성 전사 수지(103')가 전사 대상의 LED칩(100)만을 목적 기판(200)에 전사시킬 수 있다. 여기서, 목적 기판(200)은 캐리어 기판 또는 디스플레이 패널일 수 있다.
하지만, 도 2의 (b)에 도시된 바와 같이, 상기 포토 장치에서는 얼라인 오차가 일반적으로 발생하므로, 미스 얼라인이 발생될 가능성이 높다. 그리고, UV가 통과하는 마스크(105)의 마스크 윈도우(또는 어퍼처(aperture))의 사이즈가 LED칩(100) 사이즈와 거의 동일하다. 따라서, 마스크 윈도우의 사이즈가 LED칩(100) 사이즈와 거의 동일한 상태에서 미스 얼라인이 발생되는 경우, LED칩들 간의 좁은 간격으로 인해 UV 조사에 의해 감광성 전사 수지(103)의 팽창 영역(103')이 전사 대상의 LED칩(100)뿐만 아니라 이와 인접한 다른 LED칩(100')까지 팽창되어, 전사 대상이 아닌 LED칩(100')을 목적 기판(200)에 전사시킬 수 있다. 이는 곧 전사 실패이고 결과적으로 제품 불량을 야기한다.
도 3은 상기 포토 장치의 미스 얼라인에 의해 감광성 전사 수지(103)의 팽창 영역(103')이 전사 대상 LED칩뿐만 아니라 이와 인접한 비전사 대상 LED칩의 일부에까지 팽창된 것을 보여주는 실제 사진이다.
도 3의 특정 영역(P)를 참조하면, 상기 포토 장치의 미스 얼라인에 의해서, 감광성 전사 수지(103)의 팽창 영역(103')가 전사 대상 LED칩(아래)뿐만 아니라, 이에 인접한 다른 LED칩(위)의 일부에도 팽창된 것을 보여준다.
도 1 내지 도 3을 통해 상술한 바와 같이, 상기 포토 장치는 일반적으로 얼라인 오차에 의한 미스 얼라인을 수반하고, 마스크 윈도우의 사이즈가 LED칩(100) 사이즈와 거의 동일하기 때문에, 미리 설계된대로 LED칩의 선택적 전사가 어려울 수 있어 제품 불량이 발생될 가능성이 있다.
따라서, 상기 포토 장치의 상기 미스 얼라인을 감안하여, 안정적으로 선택적 전사가 이뤄져 제품 불량을 줄일 수 있는 방법과 장치가 요구된다.
KR 10-2021-0130078 A (2021.10.29)
본 발명은 실시 형태는 포토 장치의 얼라인 오차를 감안하여 설계된대로 안정적으로 선택적 전사가 이뤄져 제품 불량을 줄일 수 있는 LED칩 선택적 전사 방법 및 장치를 제공한다.
또한, 포토 장치에서 미스 얼라인이 발생하더라도, 전사 대상 LED칩과 인접하여 배치된 다른 비전사 대상의 LED칩의 전사 확률을 막거나 최소화할 수 있는 LED칩 선택적 전사 방법 및 장치를 제공한다.
본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법은, 일면 상에 배치된 감광성 전사 수지층과 상기 감광성 전사 수지층 상에 배치된 다수의 LED칩을 갖는 기판의 타면 상에, 적어도 하나 이상의 마스크 윈도우를 갖는 마스크를 위치시키고, 상기 마스크 위에서 UV 광을 조사하여, 다수의 LED칩 중 전사 대상 LED칩 상의 상기 감광성 전사 수지층에 노광 영역을 형성하는, 노광 단계; 상기 노광 단계를 다수의 횟수로 반복 수행하여, 상기 전사 대상 LED칩 상에 상기 노광 영역을 다수로 형성하는, 다수의 노광 영역 형성 단계; 상기 감광성 전사 수지층을 가열하여, 상기 다수의 노광 영역을 팽창시킨 다수의 팽창 영역을 형성하는 가열 단계; 및 상기 다수의 팽창 영역 상의 상기 전사 대상 LED칩만을 목적 기판에 선택적으로 전사시키는, 선택적 전사 단계;를 포함한다.
여기서, 상기 마스크 윈도우의 사이즈는 상기 전사 대상 LED칩의 사이즈보다 작고, 상기 팽창 영역의 사이즈는 상기 마스크 윈도우의 사이즈보다 작을 수 있다.
여기서, 상기 마스크 윈도우의 사이즈는 상기 전사 대상 LED칩의 사이즈의 1/2이하일 수 있다.
여기서, 상기 다수의 LED칩의 사이즈는 1 내지 100 μm이고, 상기 마스크 윈도우의 사이즈는 0.5 내지 50 μm일 수 있다.
여기서, 상기 마스크 윈도우의 사이즈는, 25μm 이하일 수 있다.
여기서, 상기 노광 단계에서 상기 감광성 전사 수지층의 상기 노광 영역을 상기 UV 광으로 노광 후, 현상(Develop) 공정 없이 상기 가열 단계를 수행할 수 있다.
여기서, 상기 가열 단계에서, 상기 감광성 전사 수지층의 비노광 영역은 상기 가열에 의해 팽창되지 않고, 상기 선택적 전사 단계에서, 상기 비노광 영역 상의 비전사 대상 LED칩은 상기 목적 기판에 전사되지 않을 수 있다.
여기서, 상기 다수의 노광 영역 형성 단계에서, 상기 마스크의 얼라인 오차에 의해 상기 다수의 노광 영역의 위치가 변할 수 있다.
본 발명의 다른 실시 형태에 따른 LED칩 전사 장치는, 상술한 LED칩 전사 방법을 수행하는 LED칩 전사 장치일 수 있다.
여기서, LED칩 선택적 전사 장치는, 상기 기판을 이동 및 지지하는 이동 지지부; 상기 마스크를 상기 기판의 타면 상에 위치시키는 마스크 구동부; 상기 기판의 타면 상에 배치되어 상기 마스크로 상기 UV 광을 조사하는 UV 광원; 상기 감광성 전사 수지층을 가열시키는 가열부; 상기 이동 지지부, 상기 마스크 구동부, 상기 UV 광원 및 상기 가열부를 제어하여 상기 전사 대상 LED칩만을 상기 목적 기판으로 선택적 전사시키는 제어부;를 포함할 수 있다.
본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법 및 장치를 사용하면, 포토 장치의 얼라인 오차를 감안하여 설계된대로 안정적으로 선택적 전사가 이뤄져 제품 불량을 줄일 수 있는 이점이 있다.
또한, 포토 장치에서 미스 얼라인이 발생하더라도, 전사 대상 LED칩과 인접하여 배치된 다른 비전사 대상의 LED칩의 전사 확률을 막거나 최소화할 수 있는 이점이 있다.
도 1은 종래의 다른 LED칩 선택적 전사 방법을 설명하기 위한 도면으로서, 감광성 전사 수지를 이용한 LED칩 전사 방법이다.
도 2는 도 1에 도시된 전사 방식에 있어서, 종래의 포토 장치에서 미스 얼라인이 발생되지 않은 경우(도 2의 (a))와 미스 얼라인 발생된 경우(도 2의 (b))의 전사 결과를 비교 설명하기 위한 도면이다.
도 3은 상기 포토 장치의 미스 얼라인에 의해 감광성 전사 수지(103)의 팽창 영역(103')이 전사 대상 LED칩뿐만 아니라 이와 인접한 비전사 대상 LED칩의 일부에까지 팽창된 것을 보여주는 실제 사진이다.
도 4의 (A) 내지 (E)는 본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법을 설명하기 위한 도면이다.
도 5의 (a) 및 (b)는 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법의 기술적 효과를 설명하기 위한 도면이다.
도 6은 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법에 있어서, 마스크 윈도우(MW)의 사이즈에 따른 감광성 전사 수지층(103)의 팽창 영역(103', 103'')의 사이즈의 관계를 실험으로 설명하기 위한 표와 사진이다.
도 7은 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법에 의해서 다수의 팽창 영역들이 전사 대상 LED칩 상에 형성된 것을 보여주는 사진이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 4의 (A) 내지 (E)는 본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법을 설명하기 위한 도면이다.
도 4의 (A) 내지 (E)에 도시된 바와 같이, LED칩(100, 100')은 RGB LED 칩, R LED 칩, G LED 칩, B LED 칩, CSP(Chip Scale Package)을 의미할 수 있으며, LED 칩 픽셀 CSP는 Red LED, Green LED 및 Blue LED를 하나의 픽셀 단위로 하여 하나의 LED 픽셀을 CSP 패키징한 단일 패키지를 의미할 수 있고, LED 서브 픽셀 CSP는 Red LED, Green LED, Blue LED 각각을 하나의 서브 픽셀 단위로 하여 하나의 LED 서브 픽셀 단위로 CSP 패키징한 단일 패키지를 의미할 수 있다.
각 LED칩(100, 100')의 사이즈는 1 내지 100μm일 수 있고, LED칩(100, 100')들 간 피치(Pitch)는 60μm이고, LED칩(100, 100')들 간 간격은 10μm일 수 있다.
기판(101)은 유리(Glass), 석영(Quartz), 인공 석영(synthetic Quartz) 및 금속(metal) 중 어느 하나의 물질로 구성될 수 있으며, 특별히 재질은 한정되지 않는다.
감광성 전사 수지층(103)은 광활성제 4wt% 이상을 함유한 감광성 수지일 수 있다. 감광성 전사 수지는 UV에 의한 노광 공정과 열에 의한 팽창 공정만이 있을 뿐 현상(Develop) 공정을 진행하지 않는다는 점에서 패턴 형성과 같은 반도체 공정 상의 감광성 수지와는 기본적으로 다르다.
도 4의 (A)를 참조하면, 기판(101)의 일면 상에 감광성 전사 수지층(103)이 형성되고, 감광성 전사 수지층(103) 상에 다수의 LED칩(100, 100')이 배치 또는 전사(타 기판으로부터의 전사를 의미)되어 형성된다.
기판(101)은 웨이퍼에 형성된 다수의 LED칩(100, 100')을 전사받거나 다른 캐리어 기판으로부터 다수의 LED칩(100, 100')을 전사받은 캐리어 기판일 수 있다. 기판(101)은 UV 광을 투과시킬 수 있는 재질로 구성될 수 있다.
다수의 LED칩(100, 100')은 전사 대상 LED칩(100)과 비전사 대상 LED칩(100')을 포함하고, 전사 대상 LED칩(100)과 비전사 대상 LED칩(100')들은 서로 소정 간격 떨어져 배치될 수 있다. 예를 들어, 전사 대상 LED칩(100)과 비전사 대상 LED칩(100') 사이의 간격은 대략 10μm일 수 있다.
도 4의 (B)를 참조하면, 기판(101) 타면 상에 패턴을 형성할 마스크(105')를 배치하고, 마스크(105')로 UV를 조사한다.
마스크(105')는 UV가 통과하는 마스크 윈도우(MW, Mask Window)를 적어도 하나 이상 갖는다. UV의 조사량은 4초동안 86 mJ/cm2일 수 있다.
마스크 윈도우(MW)의 사이즈는 전사 대상 LED칩(100)의 사이즈의 1/2 이하이다. 예를 들어, 전사 대상 LED칩(100)의 사이즈가 1 내지 100μm일 경우, 마스크 윈도우(MW)의 사이즈는 0.5 ~ 50μm인 것이 바람직하다. 여기서, 전사 대상 LED칩(100) 또는 마스크 윈도우(MW)의 사이즈는, LED칩(100) 또는 마스크 윈도우(MW)의 형상과 구조에 따라, LED칩(100) 또는 마스크 윈도우(MW)의 가로폭, 세로폭, 또는 직경일 수 있다.
마스크(105') 및 UV 조사에 의해 감광성 전사 수지층(103)의 일부가 노광되어 제1 노광 영역(103p1)이 형성된다. 한편, UV 조사에 의해 노광되지 않은 영역을 비노광 영역이라 한다. 단, 감광성 전사 수지층(103)이 포지티브 수지인 경우를 의미하고, 네거티브 수지인 경우는 그 반대일 수 있다.
도 4의 (C)를 참조하면, 마스크(105') 위에 UV 조사를 다시 조사한다. 이 때, 마스크(105')는 도 4의 (B)에 도시된 마스크(105')와 동일한 위치에 정렬되어 있을 수도 있고, 상술한 얼라인 오차에 의해 도 4의 (C)에 도시된 바와 같이 마스크(105')의 위치가 옵셋될 수 있다. 상기 얼라인 오차는 마스크(105')의 옵셋뿐만 아니라 포토 장치의 움직임 등의 기타 다른 이유로도 발생될 수 있다. 한편, 마스크(105')의 위치가 옵셋되지 않고 그대로 그 위치되되 UV 광이 옵셋될 수도 있다.
도 4의 (C)에 도시된 바와 같이, 마스크(105') 및 UV 조사에 의해 감광성 전사 수지층(103)의 일부가 노광되어 제2 노광 영역(103p2)이 형성된다.
본 발명의 실시 형태에 따른 LED칩 선택적 전사 방법은 도 4의 (B)와 도 4의 (C)의 과정을 다수 횟수로 반복 수행하여, 감광성 전사 수지층(103)에 다수의 노광 영역들(103p1, 103p2,...)을 형성한다. 상술한 얼라인 오차에 의해 마스크(105')의 위치가 UV 조사가 수행될때마다 변경될 수 있고, 이에 따라 다수의 노광 영역들(103p1, 103p2)가 감광성 전사 수지층(103)에 형성될 수 있다. 여기서, 다수의 노광 영역들(103p1, 103p2) 중 적어도 둘 이상의 노광 영역은 일부 또는 전부가 서로 중첩될 수 있다. 한편, 도 4의 (B)와 도 4의 (C)의 과정의 반복 수행 횟수는, 수 내지 수십 횟수일 수 있다.
도 4의 (D)를 참조하면, 감광성 전사 수지층(103)에 열을 가하여 다수의 노광 영역들(103p1, 103p2,...)을 팽창시킨다. 열은 기판(101)의 타면측으로 가해질 수 있다. 가해지는 열에 의해 감광성 전사 수지층(103)이 소정의 온도에 이르게 되면, 감광성 전사 수지층(103)의 다수의 노광 영역들(103p1, 103p2,...) 각각이 팽창되어 다수의 팽창 영역들(103', 103'')이 형성된다. 여기서, 각 팽창 영역(103', 103'')은 각 노광 영역(103p1, 103p2,...)에 대응된다. 각 팽창 영역(103', 103'')의 사이즈는, 각 노광 영역(103p1, 103p2,...)의 사이즈와 같거나 보다 작을 수 있다.
다수의 팽창 영역들(103', 103'')은 다수의 팽창 영역들(103', 103'') 아래에 배치된 전사 대상 LED칩(100)의 피점착력을 제로화시키게 된다. 반면, 감광성 전사 수지층(103)의 비노광 영역은 가열에 의해서도 팽창이 되지 않기 때문에, 비노광 영역 아래에 배치된 비전사 대상 LED칩(100')의 피점착력은 그대로 유지된다. 따라서, 도 4의 (E)에 도시된 바와 같이, 다수의 팽창 영역들(103', 103'') 아래에 배치된 전사 대상 LED칩(100)은 감광성 전사 수지층(103)으로부터 분리되고, 비노광 영역 아래에 배치된 비전사 대상 LED칩(100')은 감광성 전사 수지층(103)으로부터 분리되지 않는다. 즉, 선택적 전사가 가능하게 된다.
이와 같이, 도 4의 (B) 내지 (D)를 참조하면, 본 발명의 실시 형태에 따른 LED칩 전사 방법은, 도 1과 같이 감광성 전사 수지층(103)에 UV를 1회만 조사하는 종래의 전사 방법과 다르게, 마스크(105')로 UV를 적어도 2회 이상 다수로 조사하여 감광성 전사 수지층(103)에 다수의 노광 영역(103p1, 103p2,...)을 형성한 후, 감광성 전사 수지층(103)에 열을 가하여 다수의 팽창 영역(103', 103'')을 형성한다.
도 5의 (a) 및 (b)는 도 4의 (A) 내지 (E)에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법의 기술적 효과를 설명하기 위한 도면이다.
도 5의 (a)는 포토 장치에서 미스 얼라인 발생되지 않은 경우, 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법에 의해서 전사 대상 LED칩(100)만이 목적 기판(200)에 전사된 것을 보여주는 도면이고, 도 5의 (b)는 포토 장치에서 미스 얼라인 발생된 경우, 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법에 의해서 전사 대상 LED칩(100)만이 목적 기판(200)에 전사된 것을 보여주는 도면이다. 여기서, 목적 기판(200)은 캐리어 기판 또는 디스플레이 패널일 수 있다.
도 4의 (A) 내지 (E) 및 도 5의 (a) 및 (b)를 참조하면, 본 발명의 실시 형태에 따른 LED칩 전사 방법에 있어서, 마스크 윈도우(MW)의 사이즈는 전사 대상 LED칩(100)의 사이즈의 1/2 이하이다. 마스크 윈도우(MW)의 사이즈가 전사 대상 LED칩(100)의 사이즈의 1/2 이하이면, 감광성 전사 수지층(103)에서 형성되는 팽창 영역(103', 103'')의 사이즈를 마스크 윈도우(MW)의 사이즈보다 더 작게 형성시킬 수 있다. 따라서, 팽창 영역(103', 103'')의 사이즈가 마스크 윈도우(Mw)의 사이즈보다 더 작아지므로, 도 4의 (C) 내지 (E)에 도시된 바와 같이, 포토 장치에서 미스 얼라인 발생 시에도 팽창 영역(103'')이 비전사 대상 LED칩(100') 위로 팽창되는 것을 막을 수 있다. 따라서, 비전사 대상 LED칩(100') 상에 팽창 영역(103'')이 형성되지 못해 전사 불량이 생길 가능성을 낮춰주는 이점이 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 방법은, 마스크(105') 위로 다수의 횟수로 UV를 조사하여 다수의 노광 영역들(103p1, 103p2)이 형성되는 동안에, 포토 장치에서 미스 얼라인이 발생하더라도, 미스 얼라인에 의한 노광 영역(103p1, 103p2)들이 대부분 전사 대상 LED칩(100) 상에 위치될 확률이, 종래보다 전사 방법보다 더 높기 때문에, 전사 불량이 발생될 확률이 낮다. 따라서, 전사율을 높일 수 있다.
도 6은 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법에 있어서, 마스크 윈도우(MW)의 사이즈에 따른 감광성 전사 수지층(103)의 팽창 영역(103', 103'')의 사이즈의 관계를 실험으로 설명하기 위한 표와 사진이다.
도 6을 참조하면, 마스크 윈도우의 사이즈가 작아질수록 팽창 영역의 사이즈가 줄어드는 것을 실험을 통해 확인할 수 있었다. 특히, 마스크 윈도우의 사이즈가 30μm 이상인 경우에는 팽창 영역의 사이즈가 마스크 윈도우의 사이즈보다 커지는 것을 확인할 수 있고, 마스크 윈도우의 사이즈가 25μm 이하인 경우에는 팽창 영역의 사이즈가 마스크 윈도우의 사이즈보다 작아지는 것을 확인할 수 있다.
따라서, 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법에 있어서, 팽창 영역의 사이즈를 줄이기 위해서, 마스크 윈도우(MW)의 사이즈를 25μm 이하로 하는 것이 바람직하다. 또한, 마이크로 LED 또는 미니 LED와 같이, LED칩들간의 간격이 대략 수 내지 수십 μm로 좁은 경우에는, 마스크 윈도우(MW)의 사이즈를 20μm 이하로 하여 팽창 영역의 사이즈를 마스크 윈도우(MW)의 사이즈의 절반 이하로 줄이는 것이 좋다. 이렇게 할 경우, 인접한 비전사 대상 LED칩(100')의 전사 확률을 확연하게 낮출 수 있다.
도 7은 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법에 의해서 다수의 팽창 영역들이 전사 대상 LED칩 상에 형성된 것을 보여주는 사진이다.
도 7을 참조하면, 도 4에 도시된 본 발명의 실시 형태에 따른 LED칩 전사 방법을 사용하면, 포토 장치에서 미스 얼라인이 발생하더라도 특정 영역(P) 내의 전사 대상 LED칩(100) 상에 다수의 팽창 영역(103', 103'')이 거의 대부분 형성되는 것을 확인할 수 있었다.
한편, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, 도 4의 (A) 내지 (E)를 수행할 수 있는 장치이다. 여기서, 본 발명의 실시 형태에 따른 LED칩 전사 장치는 상술한 포토 장치를 포함할 수 있다.
구체적으로, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, 일면 상에 배치된 감광성 전사 수지층(103)과 감광성 전사 수지층(103) 상에 배치된 다수의 LED칩(100, 100')을 갖는 기판(101)을 이동 및 지지할 수 있는 이동 지지부를 가질 수 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, 기판(101)의 타면 상에 적어도 하나 이상의 마스크 윈도우(MW)를 갖는 마스크(105')를 위치시키기 위한 마스크 구동부를 가질 수 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, UV 광을 조사하는 UV 광원을 포함하고, 상기 UV 광원은 마스크(105) 위에 배치되어 마스크(105)로 다수 횟수의 UV 광을 조사할 수 있다. 다수 횟수의 UV 광의 조사에 의해, 다수의 LED칩(100, 100') 중 전사 대상 LED칩(100) 상의 감광성 전사 수지층(103)에 다수의 노광 영역(103p1, 103p2,...)을 형성할 수 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, 감광성 전사 수지층(103)을 가열하기 위한 가열부를 포함할 수 있다. 상기 가열부는 기판(101) 타면으로 열을 가할 수 있는 위치에 배치되고, 상기 가열부의 동작에 의해 감광성 전사 수지층(103)의 다수의 노광 영역(103p1, 103p2)을 팽창시킨 다수의 팽창 영역(103', 103'')을 형성시킬 수 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 장치는, 상기 UV 광원과 상기 가열부를 구동되도록 제어하는 제어부를 포함하고, 상기 제어부가 상기 UV 광원과 상기 가열부를 구동 및 제어하여, 전사 대상 LED칩(100) 상의 감광성 전사 수지층(103)에 다수의 팽창 영역(103', 103'')을 형성시킬 수 있다. 여기서, 상기 제어부는 상기 이동 지지부와 상기 마스크 구동부를 제어할 수 있다.
또한, 본 발명의 실시 형태에 따른 LED칩 전사 장치의 상기 제어부는 일면 상에 배치된 감광성 전사 수지층(103)과 감광성 전사 수지층(103) 상에 배치된 다수의 LED칩(100, 100')을 갖는 기판(101)을 목적 기판(200) 위로 이동되도록 상기 이동 지지부를 제어할 수 있고, 목적 기판(200) 상에서 상기 마스크 구동부를 구동시키고 UV 광원과 가열부를 반복적으로 구동시켜, 도 4의 (E)에 도시된 바와 같이, 다수의 LED칩(100, 100') 중에서 전사 대상 LED칩(100)만을 목적 기판(200)으로 전사시킬 수 있다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 일면 상에 배치된 감광성 전사 수지층과 상기 감광성 전사 수지층 상에 배치된 다수의 LED칩을 갖는 기판의 타면 상에, 적어도 하나 이상의 마스크 윈도우를 갖는 마스크를 위치시키고, 상기 마스크 위에서 UV 광을 조사하여, 다수의 LED칩 중 전사 대상 LED칩 상의 상기 감광성 전사 수지층에 노광 영역을 형성하는, 노광 단계;
    상기 노광 단계를 다수의 횟수로 반복 수행하여, 상기 전사 대상 LED칩 상에 상기 노광 영역을 다수로 형성하는, 다수의 노광 영역 형성 단계;
    상기 감광성 전사 수지층을 가열하여, 상기 다수의 노광 영역을 팽창시킨 다수의 팽창 영역을 형성하는, 가열 단계; 및
    상기 다수의 팽창 영역 상의 상기 전사 대상 LED칩만을 목적 기판에 선택적으로 전사시키는, 선택적 전사 단계;
    를 포함하는, LED칩 선택적 전사 방법.
  2. 제 1 항에 있어서,
    상기 마스크 윈도우의 사이즈는 상기 전사 대상 LED칩의 사이즈보다 작고,
    상기 팽창 영역의 사이즈는 상기 마스크 윈도우의 사이즈보다 작은, LED칩 선택적 전사 방법.
  3. 제 1 항에 있어서,
    상기 마스크 윈도우의 사이즈는 상기 전사 대상 LED칩의 사이즈의 1/2이하인, LED칩 선택적 전사 방법.
  4. 제 1 항에 있어서,
    상기 다수의 LED칩의 사이즈는 1 내지 100 μm이고,
    상기 마스크 윈도우의 사이즈는 0.5 내지 50 μm인, LED칩 선택적 전사 방법.
  5. 제 1 항에 있어서,
    상기 마스크 윈도우의 사이즈는, 25μm 이하인, LED칩 선택적 전사 방법.
  6. 제 1 항에 있어서,
    상기 노광 단계에서 상기 감광성 전사 수지층의 상기 노광 영역을 상기 UV 광으로 노광 후, 현상(Develop) 공정 없이 상기 가열 단계를 수행하는, LED칩 선택적 전사 방법.
  7. 제 1 항에 있어서,
    상기 가열 단계에서, 상기 감광성 전사 수지층의 비노광 영역은 상기 가열에 의해 팽창되지 않고,
    상기 선택적 전사 단계에서, 상기 비노광 영역 상의 비전사 대상 LED칩은 상기 목적 기판에 전사되지 않는, LED칩 선택적 전사 방법.
  8. 제 1 항에 있어서,
    상기 다수의 노광 영역 형성 단계에서, 상기 마스크의 얼라인 오차에 의해 상기 다수의 노광 영역의 위치가 변하는, LED칩 선택적 전사 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 따른 LED칩 선택적 전사 방법을 수행하기 위한 LED칩 선택적 전사 장치.
  10. 제 9 항에 있어서,
    상기 기판을 이동 및 지지하는 이동 지지부;
    상기 마스크를 상기 기판의 타면 상에 위치시키는 마스크 구동부;
    상기 기판의 타면 상에 배치되어 상기 마스크로 상기 UV 광을 조사하는 UV 광원;
    상기 감광성 전사 수지층을 가열시키는 가열부;
    상기 이동 지지부, 상기 마스크 구동부, 상기 UV 광원 및 상기 가열부를 제어하여 상기 전사 대상 LED칩만을 상기 목적 기판으로 선택적 전사시키는 제어부;
    를 포함하는, LED칩 선택적 전사 장치.
KR1020220110542A 2022-09-01 2022-09-01 Led칩 선택적 전사 방법 및 장치 KR20240031625A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220110542A KR20240031625A (ko) 2022-09-01 2022-09-01 Led칩 선택적 전사 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220110542A KR20240031625A (ko) 2022-09-01 2022-09-01 Led칩 선택적 전사 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20240031625A true KR20240031625A (ko) 2024-03-08

Family

ID=90236117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220110542A KR20240031625A (ko) 2022-09-01 2022-09-01 Led칩 선택적 전사 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20240031625A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130078A (ko) 2020-04-21 2021-10-29 (주)라이타이저 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130078A (ko) 2020-04-21 2021-10-29 (주)라이타이저 Led칩 전사용 감광성 전사 수지 및 그 감광성 전사 수지를 이용한 led칩 전사 장치

Similar Documents

Publication Publication Date Title
US10157747B2 (en) Location-specific tuning of stress to control bow to control overlay in semiconductor processing
TWI603163B (zh) 曝光裝置、光阻圖案形成方法及記憶媒體
US6784979B2 (en) Full-contact type exposure device
US11837469B2 (en) Imprint apparatus, imprint method, and method of manufacturing semiconductor device
JP2017022243A (ja) インプリント装置、インプリント方法及び物品の製造方法
US8174680B2 (en) Substrate handler, lithographic apparatus and device manufacturing method
KR20240031625A (ko) Led칩 선택적 전사 방법 및 장치
US6381005B1 (en) Mask holding device, exposure apparatus and device manufacturing method
TWI359335B (en) Lithographic processing cell and device manufactur
US20220336226A1 (en) Method of correcting wafer bow using a direct write stress film
JP2009266883A (ja) ステージ装置、露光装置及びデバイス製造方法
JP2020102490A (ja) インプリント装置および物品製造方法
US20210362399A1 (en) Imprint method and method for manufacturing article
KR102619708B1 (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치
KR102619710B1 (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치
KR102619709B1 (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치
TW201837622A (zh) 烘烤方法
KR100683382B1 (ko) 반도체 노광 장비 및 이를 이용한 반도체 제조 방법
KR100503130B1 (ko) 스캔 방식 노광 설비의 마스크
JP2004063983A (ja) 半導体製造装置及び半導体装置
TW202321825A (zh) 曝光裝置
JP2000124125A (ja) 半導体露光装置
KR100515368B1 (ko) 쉬프트 패터닝에 의하여 반도체 소자의 미세패턴을형성하는 노광장치 및 그 방법
US8420303B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
JP2008117965A (ja) リフロー方法、パターン形成方法およびｔｆｔの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal