JP2004266026A - チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 - Google Patents

チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 Download PDF

Info

Publication number
JP2004266026A
JP2004266026A JP2003053495A JP2003053495A JP2004266026A JP 2004266026 A JP2004266026 A JP 2004266026A JP 2003053495 A JP2003053495 A JP 2003053495A JP 2003053495 A JP2003053495 A JP 2003053495A JP 2004266026 A JP2004266026 A JP 2004266026A
Authority
JP
Japan
Prior art keywords
resin
resin layer
substrate
forming
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003053495A
Other languages
English (en)
Inventor
Katsuhiro Tomota
勝寛 友田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003053495A priority Critical patent/JP2004266026A/ja
Publication of JP2004266026A publication Critical patent/JP2004266026A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】素子が樹脂により被覆されてなる樹脂形成素子に、精度良く、且つ簡便に電極パッドや接続線を形成するための開口部を形成する。
【解決手段】耐エッチング性などの除去容易性の異なる樹脂層2,4により素子を被覆して樹脂形成素子を形成し、除去容易性の高い樹脂部2aを選択的に除去することにより素子が露出するように開口部を形成する。このようにして開口部5を形成することにより開口部を形成するためにレーザ光の照射位置を設定やフォトマスクの調整を行うことなく、セルフアライメントで開口部を形成することができる。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法に関する。さらに詳しくは、セルフアライン技術によりビアホールなどの穴部を形成することができるチップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法に関する。
【0002】
【従来の技術】
発光素子をマトリクス状に配列して画像表示装置を組み上げる場合には、従来、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に直接素子を形成するか、或いは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。
【0003】
また、LEDディスプレイの場合には、発光素子とされるLED(発光ダイオード)は高価であるため、一枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を低コストで製造する試みも行われており、例えば、従来約300μm角のものを数十μm角のLEDEチップにして画像表示装置を製造すれば画像表示装置の価格を下げることができる。これら微細加工された発光ダイオードをLEDパッケージとして、画素ピッチに合わせて装置基板に配列することにより画像表示装置を製造する技術が開示されている(例えば特許文献1。)。
【0004】
さらにまた、LEDディスプレイの場合には、LEDチップをダイシングにより取り出し、パッケージ化されることが行われている。この場合、パッケージ化の前若しくは後、或いは画像表示装置としての画素ピッチに配列された後に、個別に発光素子と電気的な接続を行うための接続線若しくは電極パッドを形成するためのビアホールが形成される。例えば、各発光素子の配置に合わせてレーザ光を照射することによりLEDパッケージを構成する樹脂部の一部を除去してビアホールを形成する技術も知られている(例えば特許文献2。)。
【0005】
【特許文献1】
特開2002−314123号公報
【特許文献2】
特開2002−313981号公報
【0006】
【発明が解決しようとする課題】
ところで、上述したLEDパッケージのようにチップ部品においては、ビアホールを形成するためにLEDパッケージ中の発光ダイオードの位置に合わせてレーザ光を照射することになり、複数のLEDパッケージにビアホールを形成する際には煩雑な工程を要する。また、複数のLEDパッケージを配列し、これらLEDパッケージの配列に合わせて形成されたフォトマスクを介してレーザ光を照射する際には、別途フォトマスクを位置合わせする工程が必要となる。
【0007】
特に、上述した数十μm角のLEDチップを形成する際には、LEDチップのサイズに合わせてさらにビアホールを精度良く形成する技術が重要となる。例えば、LEDディスプレイのように微細加工されたLEDパッケージを複数配列する場合には、フォトマスクの位置合わせを行うことないセルフアライン技術により複数のビアホールを精度良く、且つ簡便に形成することが画像表示装置の品質の確保及び製造コストの低減に繋がる。また、LEDパッケージに限定されず、各種素子を樹脂で被覆してなるチップ部品に対してもビアホールのような穴部を精度良く、且つ簡便に形成する技術は重要である。
【0008】
したがって、本発明は、かかる従来の実情に鑑みて提案されたものであり、微細なチップ部品に精度良く、且つ簡便にビアホールの如き穴部が形成されたチップ部品の製造方法を提供することを目的とし、さらにはそれを応用した素子の配列方法、画像表示装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明にかかるチップ部品の製造方法は、素子を絶縁層に埋め込み、素子に対応して穴部を形成するチップ部品の製造方法において、素子を除去容易性の互いに異なる第1,及び第2の絶縁層に埋め込み、絶縁層の一方を選択的に除去して穴部を形成することを特徴とする。このようなチップ部品の製造方法によれば、一方の絶縁層に比べて除去され易い他方の絶縁層が選択的に除去された領域が穴部となり、セルフアラインにより穴部を形成することができる。したがって、フォトマスクや精度よく照射位置が設定されたレーザ光を用いることなく、自己整合的に穴部を形成することが可能となる。
【0010】
本発明にかかる素子の配列方法は、第1の基板に配置された複数の素子を第2の基板に再配列する素子の配列方法において、第1の基板に保持された素子を第1の樹脂層で被覆した後、第1の樹脂層の一部を除去して素子毎に分離された樹脂形成素子を形成する工程と、樹脂形成素子を第2の基板に転写する工程と、樹脂形成素子を第2の樹脂層で被覆した後、素子に対応して穴部を形成する工程とを有し、第1の樹脂層は第2の樹脂に比べて除去され易く、第2の樹脂層の一部を除去して樹脂形成素子を露出させた後、第1の樹脂層を選択的に除去して穴部を形成することを特徴とする。本発明にかかる素子の配列方法によれば、除去容易性の高い第1の樹脂層が選択的に除去された領域が穴部となり、フォトマスクや精度よく照射位置が設定されたレーザ光を用いることなく、複数の樹脂形成素子に十分な精度で簡便に穴部を形成することができる。
【0011】
本発明にかかる素子の配列方法においては、穴部を素子の電極に合わせて形成することを特徴とする。このような素子の配列方法によれば、穴部に臨む電極と素子外部の配線などを直接接続することができる。さらに、微細加工された素子に対して、穴部が形成された位置のずれによって生じる接続不良が殆どない生じることなく、素子本体と素子外部との電気的な接続を確実に行うことが可能となる。
【0012】
また、本発明にかかる素子の配列方法においては、素子の周囲にストップ部を設け、ストップ部の上側を第1の樹脂層で被覆することを特徴とする。このようなストップ部によれば、樹脂層が過剰に除去されることを抑制することができ、素子の所定の領域を樹脂層から露出させることができる。
【0013】
このような素子の配列方法においては、ストップ部の上側には、素子の一の極性側が臨むことを特徴とする。このようなストップ部によれば、素子の一の極性側のみを素子外部と電気的に接続することが可能となり、素子の他方の極性側を一の極性側と絶縁し、素子の異なる極性間で短絡の生じ難い信頼性の高い素子を形成することができる。
【0014】
また、本発明にかかる素子の配列方法においては、第1の樹脂層は水溶性樹脂であり、第1の樹脂層を水を用いて除去することを特徴とする。このような素子の配列方法によれば、穴部の形成に水を用いることからレーザ光やフォトマスクを用いて穴部を形成する場合に比べて簡単な設備で穴部を形成することが可能となる。さらに穴部を形成する工程管理も容易となり、且つ製造コストの低減にも繋がる。
【0015】
また、本発明にかかる素子の配列方法においては、第1の樹脂層は第2の樹脂層に比べて有機溶剤に溶け易く、第1の樹脂層を有機溶剤を用いて選択的に除去することを特徴とする。有機溶剤を用いて穴部を形成することにより、水を用いて穴部を形成する場合と同様な効果を得ながら素子を配列することができる。
【0016】
また、本発明にかかる素子の配列方法においては、第1の樹脂層をドライエッチングにより選択的に除去することを特徴とする。ドライエッチングを用いることにより、水や有機溶剤を用いて第1の樹脂層を選択除去する場合に比べて、穴部の表面における清浄度を高めることができ、残渣による素子の信頼性の低下を抑制することができる。
【0017】
このような素子の配列方法においては、第2の樹脂層にはフィラーが含まれていることを特徴とする。このようなフィラーによれば、第2の樹脂層の除去容易性を低下させ、第1の樹脂層の除去容易性を相対的に高めることができる。よって、水や有機溶剤に対する溶解性に殆ど差がない樹脂を用いて第1の樹脂層及び第2の樹脂層を形成する場合においても、第1の樹脂層を選択的に除去することが可能となる。
【0018】
本発明にかかる素子の配列方法は、第1の基板に配置された複数の素子を第2の基板に再配列する素子の配列方法において、第1の基板に配置された素子を第1の樹脂層で被覆した後、第1の樹脂層の一部を除去して各素子を樹脂形成素子毎に分離する工程と、樹脂形成素子が第1の基板に配列された状態よりは離間した状態となるように樹脂形成素子を第2の基板に転写する工程と、樹脂形成素子を第2の樹脂層で被覆した後、素子に対応して穴部を形成する工程とを有し、前記第1の樹脂層は第2の樹脂層に比べて除去され易く、第2の樹脂層の一部を除去して樹脂形成素子を露出させた後、第1の樹脂層を選択的に除去して穴部を形成することを特徴とする。このような素子の配列方法によれば、第1の基板に密に配列された素子を所定の間隔をもって転写することができ、さらにフォトマスクや精度よく照射位置が設定されたレーザ光を用いることなく、複数の樹脂形成素子に十分な精度で簡便に穴部を形成することができる。
【0019】
本発明にかかる画像表示装置の製造方法においては、発光素子をマトリクス状に配置してなる画像表示装置の製造方法において、第1の基板に配置された発光素子を第1の樹脂層で被覆した後、第1の樹脂層の一部を除去して各素子を樹脂形成素子毎に分離する工程と、樹脂形成素子が第1の基板に配列された状態よりは離間した状態となるように樹脂形成素子を第2の基板に転写する工程と、樹脂形成素子を第2の樹脂層で被覆した後、発光素子に対応して穴部を形成する工程とを有し、第1の樹脂層は第2の樹脂層に比べて除去され易く、第2の樹脂層の一部を除去して樹脂形成素子を露出させた後、第1の樹脂層を選択的に除去して穴部を形成することを特徴とする。このような画像表示装置の製造方法によれば、画素のサイズに合わせて転写された樹脂形成素子に簡便、且つ精度良く穴部を形成することができる。また、複数の樹脂形成素子に対して一括して穴部を形成することが可能であることから、製造工程の簡素化およびこれに伴う製造コストの低下にも繋がる。
【0020】
【発明の実施の形態】
以下、本発明にかかるチップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法について図面を参照しながら説明する。先ず、図1を参照しながら、本発明にかかるチップ部品の製造方法について説明し、続いてこれを応用した素子の配列方法及び画像表示装置の製造方法について説明する。
【0021】
図1(a)に示すように、基板3上に配置された素子1を絶縁層2により覆う。素子1は別の基板上に形成された後に基板3に転写して配置されているが、基板3を素子形成基板として直接素子1を形成することもできる。また、絶縁性を有し、且つ後述する絶縁層4に比べて除去され易い特性を有する樹脂を素子1を覆うように塗布して絶縁層2が形成される。続いて、図1(b)に示すように、絶縁層2を除去して素子1の周囲に絶縁部2aを形成する。絶縁部2aは、例えばドライエッチングなどにより各素子1が別々の樹脂形成素子とされる程度の精度で所定の絶縁層2が除去されていれば良い。さらに、図1(c)に示すように、絶縁部2aを覆うように絶縁層4を形成する。絶縁層4も絶縁層2と同様に絶縁性を有する樹脂を塗布して形成することができるが、絶縁層2を形成する樹脂に比べて絶縁層4を形成する樹脂は除去され難い特性を有する。続いて、図2(a)に示すように、絶縁部2aの上側に形成されている絶縁部4を酸素プラズマなどを用いたドライエッチングにより除去して、絶縁部2aの上面を露出させる。さらに、図2(b)に示すように、絶縁部4が殆ど除去されないように絶縁部2aを選択的に除去し、素子1が露出するように開口部5を形成する。
【0022】
絶縁部2aと絶縁層4とは、例えば耐エッチング性などの除去容易性が異なる絶縁性樹脂を用いて形成されている。すなわち、絶縁層4に比べて除去されやすい絶縁性樹脂を用いて絶縁部2aを形成しておくことにより、絶縁部2a及び絶縁層4の上面から絶縁部2aを除去する処理を行った場合でも絶縁層4が殆ど除去されることなく、セルフアライメントで絶縁部2aのみを除去することができる。例えば、ポリビニルアルコール(PVA)系の水溶性樹脂などで絶縁部2aを形成し、絶縁層4を非水溶性樹脂若しくは絶縁部2aを形成する絶縁性樹脂に比べて水に溶け難い樹脂で形成しておけば、絶縁部2a及び絶縁層4に埋め込まれて一体とされた素子1を水に浸漬することにより、絶縁層4を残した状態で絶縁部2aを除去して開口部5を形成することができる。
【0023】
また、絶縁部2aを選択的に除去するためには、絶縁部2aを水溶性樹脂で形成する場合に限定されず、絶縁部2aを形成する絶縁性樹脂が絶縁層4を形成する材料に比べて除去容易性が高い材料を用いて形成されていればよく、有機溶剤に対する溶解性が異なる材料で絶縁部2a及び絶縁層4をそれぞれ形成し、溶解性の差により選択的に絶縁部2aを除去して開口部5を形成することもできる。さらに絶縁部2a及び絶縁層4の上側から酸素プラズマなどのドライエッチングを行うことにより開口部5を形成する際には、絶縁層4に酸化シリコンなどで形成されたフィラーを分散させておくことにより絶縁層4を絶縁部2aに比べてエッチングされ難いようにすることもできる。したがって、素子1の位置にレーザ光の照射位置を精度良く設定することなく、簡便、且つ精度良くチップ部品にセルフアライメントで開口部5の如き穴部を形成することができる。さらに、開口部5に素子1の露出する上面に電極パッドや素子外部の配線と接続するための接続線をし、残された絶縁部2a、絶縁層4に固められた状態で素子1を基板3から分離することによりチップ部品を形成することができる。このようなチップ部品の製造方法によれば、複数のチップ部品にビアホールなどの穴部を形成する場合でも、基板に配置されたチップ部品に対して一度に穴部を形成することが可能であり、製造工程の簡略化することができる。
【0024】
このようにして形成された開口部5に臨む素子1の上面には、電極が形成されていても良い。また、チップ部品を装置基板に実装した後に各種配線や電極パッドを開口部5に臨む素子1に形成することもできる。したがって、例えば数十μm角程度のサイズとされる素子1を除去容易性の異なる絶縁性樹脂に埋め込み、除去容易性の高い絶縁性樹脂を選択的に除去して開口部を形成することにより、素子の一の導電部が露出するように樹脂層を選択的に除去し、素子の一の導電部のみに電極を形成することもできる。
【0025】
また、本例のチップ部品の製造方法は、素子のサイズが数十μm角よりさらに微小な素子サイズを有し、且つレーザ光などを照射することにより素子を被覆する樹脂部に精度良く開口部を形成することが難しいチップ部品を製造する際にも好適で方法である。さらに、本例にかかるチップ部品の製造方法は、セルフアライメントで樹脂部に開口部を形成することができることにより複数の素子に対しても一度に開口部を形成することが可能であり、煩雑な工程を経ることなく、精度良く開口部を形成することができる。さらに、選択除去される樹脂部2aの下側に樹脂部2aは過剰に除去されることを抑制するためのストップ部を形成しておき、素子1の所定の部分のみが露出するように樹脂部2aを除去することもできる。
【0026】
次に、本発明のチップ部品の製造方法を応用した素子の配列方法及び画像表示装置の製造方法について説明する。図3は、本例にかかる素子の配列方法の基本的な工程を示す図であり、本例の素子の配列方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を2段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。また、本発明にかかるチップ部品の製造方法は、本例の拡大転写により素子の配列方法に限定されず、素子が樹脂で被覆されて樹脂形成素子として取り扱われる素子の配列方法であれば、如何なる素子の配列方法においても好適であることは勿論である。
【0027】
図3の(a)に示すように、第一基板10上に、例えば素子12を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板10は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイヤ基板、プラスチック基板などの種々素子形成可能な基板であるが、各素子12は第一基板10上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【0028】
次に図3の(b)に示すように、第一基板10から各素子12が図中破線で示す第一の一時保持用部材11に転写され、この第一の一時保持用部材11の上に各素子12が保持される。ここで隣接する素子12は離間され、図示のようにマトリクス状に配される。すなわち素子12はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。第一の一時保持用部材11上に第一基板10から転写した際に第一基板10上の全部の素子が離間されて転写されるようにすることができる。この場合には、第一の一時保持用部材11のサイズはマトリクス状に配された素子12の数(x方向、y方向にそれぞれ)に離間した距離を乗じたサイズ以上であれば良い。また、第一の一時保持用部材11上に第一基板10上の一部の素子が離間されて転写されるようにすることも可能である。
【0029】
このような第一転写工程の後、図3の(c)に示すように、第一の一時保持用部材11上に存在する素子12は離間されていることから、素子12毎に素子周りの樹脂の被覆と電極パッドの形成が行われる。素子周りの樹脂の被覆は電極パッドを形成し易くし、次の第二転写工程での取り扱いを容易にするなどのために形成される。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大きめのサイズに形成されるものである。なお、図3の(c)には電極パッドは図示していない。各素子12の周りを樹脂13が覆うことで樹脂形成素子14が形成される。素子12は平面上、樹脂形成素子14の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても、当該素子12に比べて大きめの電極パッドを形成することにより素子に確実に電極を接続させることが可能となる。また、後述する第二転写工程が行われた後に、電極パッドを形成することもできる。
【0030】
次に、図3の(d)に示すように、第二転写工程が行われる。この第二転写工程では第一の一時保持用部材11上でマトリクス状に配される素子12が樹脂形成素子14ごと更に離間するように第二基板15上に転写される。
【0031】
第二転写工程においても、隣接する素子12は樹脂形成素子14ごと離間され、図示のようにマトリクス状に配される。すなわち素子12はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子の位置が画像表示装置などの最終製品の画素に対応する位置であるとすると、当初の素子12間のピッチの略整数倍が第二転写工程によって配置された素子12のピッチとなる。ここで第一基板10から第一の一時保持用部材11での離間したピッチの拡大率をnとし、第一の一時保持用部材11から第二基板15での離間したピッチの拡大率をmとすると、略整数倍の値EはE=nxmであらわされる。
【0032】
第二基板14上に樹脂形成素子14ごと離間された各素子12には、配線が施される。この時、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。この配線は例えば素子12が発光ダイオードなどの発光素子の場合には、p電極、n電極への配線を含む。また、第二基板15に樹脂形成素子14が互いに離間するように転写された後に、電極パッドを形成することもできる。
【0033】
図3に示した二段階拡大転写法においては、第一転写後の離間したスペースを利用して電極パッドや樹脂固めなどを行うことができ、そして第二転写後に配線が施されるが、先に形成した電極パッド等を利用して接続不良を極力抑えながらの配線がなされる。したがって、画像表示装置の歩留まりを向上させることができる。また、本例の二段階拡大転写法においては、素子間の距離を離間する工程が2工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板10から第一の一時保持用部材11での離間したピッチの拡大率を2(n=2)とし、第一の一時保持用部材11から第ニ基板14での離間したピッチの拡大率を2(m=2)とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が2×2の4倍で、その二乗の16回の転写すなわち第一基板のアライメントを16回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率2の二乗の4回と第二転写工程での拡大率2の二乗の4回を単純に加えただけの計8回で済むことになる。即ち、同じ転写倍率を意図する場合においては、(n+m)=n+2nm+mであることから、必ず2nm回だけ転写回数を減らすことができることになる。したがって、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。
【0034】
上記第二転写工程においては、素子12は樹脂形成素子14として取り扱われて一時保持用部材11上から第二基板15に転写される。このような樹脂形成素子14を構成することで素子12の周りが樹脂13により平坦化され、例えば素子12のサイズが10μm程度の微小なサイズとされる発光素子であっても、素子12のサイズに比べて広い電極パッドを形成することにより素子12と電極パッドとを確実に接続することができる。後述するように、最終的な配線が第二転写工程の後に行われる場合には、比較的大きめのサイズの電極パッドを利用した配線を行うことで、配線不良を未然に防止することもできる。
【0035】
次に、図4及び図5を参照しながら本例にかかる素子の配列方法についてさらに詳細に説明する。図4(a)は基板21に素子20が複数配置された状態を示す図であり、図3(b)に示すように第1第一基板10から拡大転写された素子12が一時保持用部材11に配置された状態に相当する。素子20は、本例ではGaN系半導体層により構成される発光ダイオードであり、素子20は六角錘形状のGaN層が形成されてなる。素子20は、下地成長層20aに形成された図示しない絶縁膜に形成された開口部にMOCVD法などによりGaN層を形成してなる素子である。このGaN層は成長時に使用されるサファイヤ基板の主面をC面とした場合にS面((1−101)面)で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域とされ、下地成長層20aと共にn型半導体層とされる。また、このGaN層の傾斜したS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層の傾斜したS面を覆うように活性層であるInGaN層が形成されており、その外側にマグネシウムドープのGaN層が形成されてp型半導体層とされる。このマグネシウムドープのGaN層もクラッドとして機能する。また、素子20の如き発光ダイオードは、本例のように六角錐形状の素子形状に限定されず、平板状や帯状に活性層が形成された構造であっても良く、上端部にC面が形成された角錐構造のものであってもよい。また、他の窒化物系発光素子や化合物半導体素子などであってもよい。さらに、素子20を構成するGaN層の傾斜したS面に形成されたマグネシウムドープのGaN層に予めp電極を形成しておくこともできる。また、素子20は素子形成基板で形成された後基板21に配置されているが、基板21を素子形成基板として素子20が直接形成されていても良い。
【0036】
続いて、図4(b)に示すように、素子20を覆うように樹脂を塗布して、素子20を樹脂層22に埋め込む。樹脂層22は、後述するように工程において選択的に転写された素子20が埋め込まれる樹脂層の除去容易性に対して相対的に除去容易性が高い樹脂により形成される。さらに図4(c)に示すように、各素子20の間の樹脂層22を除去することにより、素子20を樹脂層22により被覆された樹脂形成素子24として互いに素子分離する。素子20は基板21上で樹脂層22に埋め込まれた状態から各素子20の間の樹脂層22を除去して素子分離溝23を形成し、各素子20を樹脂形成素子24として互いに分離する。図4(b)及び図4(c)からなる工程は、図3(c)を参照しながら説明した工程に相当し、素子20を樹脂形成素子24として互いに分離する際には、ダイシングによる素子分離溝を形成することができる。また、樹脂層22にレーザ光を照射することにより樹脂を除去して分離することも可能であり、十分な精度で樹脂形成素子24をすることができれば如何なる方法により樹脂層22を除去してもよい。
【0037】
続いて、図4(d)に示すように樹脂形成素子24を一旦基板25に転写する。基板25には接着層26が形成されており、樹脂形成素子24は接着層26に接着した状態で基板25に転写される。また、後述する工程で樹脂形成素子24を選択的に転写するためには、基板25が光透過性を有する材料で形成され、且つ接着層26が紫外線などの光を照射されることにより硬化する光硬化性樹脂で形成されていることが好ましい。さらに、図5(a)に示すように、基板25に転写された樹脂形成素子24を基板25から基板27に選択的に転写する。樹脂形成素子24を基板25から選択的に分離する際には、例えば基板25として光透過性を有する材料により形成しておき、樹脂形成素子24が配置された基板25の裏面側から所定の樹脂形成素子24が接着されている接着層26に紫外線などの光を照射することにより接着層26を硬化させる。硬化された接着層26と樹脂形成素子24の接着力は低下し、光が照射された接着層26から樹脂形成素子24を選択的に剥離して接着層28に転写することができる。なお、図4(d)乃至図5(a)に示す樹脂形成素子24を選択的に転写する工程は、図3(c)から図3(d)を参照しながら説明したように、樹脂形成素子14を転写する工程に相当する。
【0038】
続いて、図5(b)に示すように、拡大転写された樹脂形成素子24を覆うように樹脂を塗布して樹脂層29を形成する。樹脂層29を形成する樹脂は、樹脂層22を形成する樹脂に比べて相対的に除去容易性が低い樹脂とされる。例えば、樹脂層22を形成する樹脂が水溶性樹脂である場合には、樹脂層29を形成する樹脂は非水溶性或いは樹脂層22に比べて水に溶け難い樹脂が用いられる。さらに、樹脂層22が有機溶剤に溶解する場合には、樹脂層29は有機溶剤に溶け難い樹脂を用いれば良い。さらに、樹脂層29に酸化シリコンなどの耐エッチング性が高い材料で形成されたフィラーなどを混ぜ込むことにより、樹脂層22に比べてドライエッチング等に対する耐エッチング性、すなわち除去容易性を低下させて樹脂層29をエッチングされ難くすることもできる。
【0039】
続いて、図5(c)に示すように、樹脂層29の上側から樹脂層29を酸化プラズマなどのドライエッチングにより除去して樹脂形成素子24を露出させる。さらに、樹脂形成素子24の露出した樹脂層22を選択的に除去して、図5(d)に示すように樹脂層22の一部が除去されてなる開口部30に電極パッド35を形成する。
【0040】
樹脂層22は、樹脂層29に対して相対的に除去容易性が高いことから樹脂層22及び樹脂層29を同時に除去するように処理を行った際でも、樹脂層22が選択的に除去されることになる。例えば、樹脂層22がPVAなどの水溶性樹脂で形成され、樹脂層29が非水溶性或いは水に対する溶解性が低い樹脂で形成されている場合には樹脂層22が選択的に水に溶解し、素子20を露出させることができる。水を用いて樹脂層22を選択的に除去する際には、素子20を素子20の周囲が樹脂層22及び樹脂層29により固められた状態で基板27と共に水中に浸漬させることにより樹脂層22を除去することができる。また、図中素子20の頭頂部のみが露出するように樹脂層22が除去されているが、例えば樹脂層22が水に曝される時間などの条件を個別に設定することにより所要の深さまで樹脂層22を選択的に除去することが可能である。さらに、有機溶剤に対する溶解性が樹脂層22,29で異なる場合には、アセトンなどの有機溶剤中に素子20を基板27と共に浸漬させて除去することも可能である。また、酸素プラズマなどドライエッチングにより樹脂層22を除去する際には、樹脂層22及び樹脂層29を一度にドライエッチングし、相対的にエッチングされやすい樹脂層22のみを除去することができる。素子20全体が露出するように樹脂層22を選択的に除去し、n型半導体層及びp型半導体層の如き異なる極性を有する導電部を露出させることにより、樹脂層22が除去されて形成される穴部からそれぞれ電極パッドや外部の配線との接続線を形成することができる。
【0041】
また、本例では、樹脂層22の一部が除去されて素子20の一部、すなわち六角錐形状を有する素子20の頭頂部が開口部30に露出するように樹脂層22が除去されているが、図6に示すように、樹脂層22の下側に樹脂層22に比べて除去容易性が相対的に低い材料を用いて形成される阻害膜36を形成しておくこともできる。阻害膜36は樹脂層22が選択的に除去される際に素子20の下部が露出しないように設けられたストップ部であり、素子20の下部を絶縁して素子20の上側と下側で異なる極性をそれぞれ有する導電部を電気的に絶縁する。阻害膜36の上側に形成された樹脂層22を選択的に除去して素子20の露出した一の導電部には電極パッドや配線が形成されるようにすることもできる。このような阻害膜36によれば、素子20に形成される電極パッドや接続線の間で発生する短絡を低減することもでき、素子を配列する工程において形成される各素子20の信頼性を低下させることが殆どない。
【0042】
このようにして各素子の位置に合わせてレーザ光の照射位置の位置合わせを別途行うことなく、自己整合的(セルフアライメント)に樹脂層22の一部を除去して開口部30の如き穴部を形成することが可能であり、当該穴部は素子に電気的な接続を行うための電極パッド若しくは配線を形成するためのスペースとされる。このようにして素子が埋め込まれた樹脂を選択的に除去して穴部を形成することにより、素子サイズが数十μm程度に微細加工された場合であっても精度良く穴部を容易に形成することができる。さらに、複数の樹脂形成素子に対しても一度に穴部を形成することが可能であり、レーザ光の照射位置を精度良く設定して樹脂層に穴部を形成する場合に比べてレーザ光の照射位置の設定やフォトマスクの調整などの煩雑な工程を経ることなく、樹脂形成素子に穴部を形成することもできる。
【0043】
さらに、上述の素子の配列方法を応用して発光素子を装置基板に配列することにより、別々に形成される発光素子を効率良く同一の装置基板に配列して画像表示装置を形成することができる。例えば、図4及び図5を参照しながら説明した素子の配列方法と同様にして、赤色、緑色及び青色の波長を有する光をそれぞれ発生させる発光ダイオードをそれぞれの素子形成基板から画像表示装置の装置基板に拡大転写して画像表示面を形成する。また、このようにして装置基板に配列された発光ダイオードは装置基板に転写される工程において樹脂で被覆された樹脂形成素子として取り扱われ、選択的に樹脂層が除去されて電極パッドや接続線が形成される穴部を形成することが可能である。さらに、各発光ダイオードが数十μm各程度の微小な素子サイズを有するものであっても、セルフアライメントで穴部を形成することにより、複数の発光ダイオードに精度良く、且つ簡便に穴部を形成することができる。したがって、このような素子の配列方法を応用して画像表示装置を製造することにより、工程を簡略化して製造コストを低減することができると共に、画像表示装置の信頼性を高めることが可能となる。
【0044】
【発明の効果】
以上説明したように、本発明にかかるチップ部品の製造方法によれば、素子と当該素子を被覆する樹脂層からなる樹脂形成素子に樹脂層の一部を除去して穴部を形成する際には、素子を転写して配置する際に相対的に除去容易性の異なる樹脂を用いて樹脂層を形成しておくことにより、自己整合的に除去容易性が高い樹脂が除去されて穴部を形成することができる。したがって、このようにして形成された穴部を樹脂層に埋め込まれた素子のビアホールや各種電気的な接続を行うための電極パッド或いは配線を形成するためのスペースが形成されたチップ部品を形成することが可能なる。このようなチップ部品の製造方法によれば、製造工程が簡略化されることによる製造コストの低減に繋がる。さらに、素子のサイズが微小な場合であっても精度良く穴部を形成することが可能であり、チップ部品の品質の向上にも繋がる。
【0045】
また、本発明にかかる素子の配列方法によれば、転写された別の基板に配列される素子が樹脂に被覆された樹脂形成素子として取り扱われる場合には好適な素子の配列方法であり、素子が転写される際に埋め込まれる樹脂層を相対的に除去容易性の異なる樹脂とすることにより、配列された素子に対してセルフアライメントで穴部を形成することができる。さらにまた、このような素子の配列方法によれば、素子のサイズが微小な場合であっても、レーザ光による穴部の形成などに比べて工程を簡略化できると共に素子のサイズによらず精度良く素子が露出するように穴部を形成することが可能である。
【0046】
また、本発明にかかる画像表示装置の製造方法によれば、微小な素子を複数配置する場合でも簡単に各発光素子に対するビアホールを形成することが可能であり、さらに画質を向上させるために画素密度を高める際には画像表示面を形成する発光素子数の増大、及び画素密度の増大を伴う場合であってもセルフアライメントでビアホールの如き穴部を形成することができることにより煩雑な工程を経ることなく高画質、且つ製造コストが低減された画像表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかるチップ部品の製造方法を説明するための工程断面図であり、(a)は樹脂層を形成する樹脂層形成工程図、(b)は樹脂層の一部を除去する除去工程図、(c)は樹脂層を形成する樹脂層形成工程図を示す。
【図2】図1に示したチップ部品の製造方法に続く工程を説明するための工程断面図であり、(a)は選択的に除去される樹脂層を露出させるように上側に形成された樹脂層を除去する除去工程図、(b)は樹脂層を選択的に除去して開口部を形成する除去工程図を示す。
【図3】本発明にかかる素子の配列方法の基本的な工程を示す工程図であり、(a)は素子が形成された状態を示す図、(b)は素子が拡大転写された状態を示す図、(c)は樹脂形成素子が形成された状態を示す図、(d)は樹脂形成素子が選択的に転写された状態を示す図である。
【図4】本発明にかかる素子の配列方法を詳細に説明するための工程図であり、(a)は素子が基板に配置された状態を示す工程図、(b)は樹脂層が形成された状態を示す工程図、(c)は樹脂形成素子が形成された状態を示す工程図、(d)は樹脂形成素子が保持基板に一旦転写された状態を示す工程図である。
【図5】図4に示した素子の配列方法に続く工程を説明するための工程図であり、(a)は樹脂形成素子を選択的に転写する工程を示す工程図、(b)は転写された樹脂形成素子を覆うように樹脂層を形成する工程を示す工程図、(c)は樹脂形成素子を露出させる工程を示す工程図、(d)は素子の周囲の樹脂層を選択的に除去して電極パッドを形成する工程を示す工程図である。
【図6】本発明にかかる素子の配列方法において、選択的に除去される樹脂層の下側に阻害膜が形成された樹脂形成素子の構成を示す図である。
【符号の説明】
1,12,20 素子、2,4 絶縁層、2a 絶縁部、3,21,25,27 基板、5,30 開口部、10 第一基板、11 一時保持用部材、13 樹脂、14,24 樹脂形成素子、15 第二基板、20a 下地成長層、22,29 樹脂層、23 素子分離溝、26,28 接着層、36 阻害膜

Claims (11)

  1. 素子を絶縁層に埋め込み、前記素子に対応して穴部を形成するチップ部品の製造方法において、
    前記素子を除去容易性の互いに異なる第1,及び第2の絶縁層に埋め込み、前記絶縁層の一方を選択的に除去して前記穴部を形成すること
    を特徴とするチップ部品の製造方法。
  2. 第1の基板に配置された複数の素子を第2の基板に再配列する素子の配列方法において、
    前記第1の基板に保持された素子を第1の樹脂層で被覆した後、前記第1の樹脂層の一部を除去して素子毎に分離された樹脂形成素子を形成する工程と、
    前記樹脂形成素子を第2の基板に転写する工程と、
    前記樹脂形成素子を第2の樹脂層で被覆した後、前記素子に対応して穴部を形成する工程とを有し、
    前記第1の樹脂層は、前記第2の樹脂に比べて除去し易く、前記第2の樹脂層の一部を除去して前記樹脂形成素子を露出させた後、前記第1の樹脂層を選択的に除去して前記穴部を形成すること
    を特徴とする素子の配列方法。
  3. 前記穴部を前記素子の電極に合わせて形成すること
    を特徴とする請求項2記載の素子の配列方法。
  4. 前記素子の周囲にストップ部を設け、当該ストップ部の上側を前記第1の樹脂層で被覆すること
    を特徴とする請求項2記載の素子の配列方法。
  5. 前記ストップ部の上側には、前記素子の一の極性側が臨むこと
    を特徴とする請求項4記載の素子の配列方法。
  6. 前記第1の樹脂層は水溶性樹脂であり、当該第1の樹脂を水を用いて除去すること
    を特徴とする請求項2記載の素子の配列方法。
  7. 前記第1の樹脂層は前記第2の樹脂層に比べて有機溶剤に溶け易く、当該第1の樹脂層を有機溶剤を用いて選択的に除去すること
    を特徴とする請求項2記載の素子の配列方法。
  8. 前記第1の樹脂層をドライエッチングにより選択的に除去すること
    を特徴とする請求項2記載の素子の配列方法。
  9. 前記第2の樹脂層には、フィラーが含まれていること
    を特徴とする請求項8記載の素子の配列方法。
  10. 第1の基板に配置された複数の素子を第2の基板に再配列する素子の配列方法において、
    第1の基板に配置された前記素子を第1の樹脂層で被覆した後、前記第1の樹脂層の一部を除去して各素子を樹脂形成素子毎に分離する工程と、
    前記樹脂形成素子が前記第1の基板に配列された状態よりは離間した状態となるように前記樹脂形成素子を第2の基板に転写する工程と、
    前記樹脂形成素子を第2の樹脂層で被覆した後、前記素子に対応して穴部を形成する工程とを有し、
    前記第1の樹脂層は、前記第2の樹脂層に比べて除去されやすく、前記第2の樹脂層の一部を除去して前記樹脂形成素子を露出させた後、前記第1の樹脂層を選択的に除去して前記穴部を形成すること
    を特徴とする素子の配列方法。
  11. 発光素子をマトリクス状に配置してなる画像表示装置の製造方法において、
    第1の基板に配置された前記発光素子を第1の樹脂層で被覆した後、前記第1の樹脂層の一部を除去して各素子を樹脂形成素子毎に分離する工程と、
    前記樹脂形成素子が前記第1の基板に配列された状態よりは離間した状態となるように前記樹脂形成素子を第2の基板に転写する工程と、
    前記樹脂形成素子を第2の樹脂層で被覆した後、前記発光素子に対応して穴部を形成する工程とを有し、
    前記第1の樹脂層は前記第2の樹脂層に比べて除去され易く、前記第2の樹脂層の一部を除去して前記樹脂形成素子を露出させた後、前記第1の樹脂層を選択的に除去して前記穴部を形成すること
    を特徴とする画像表示装置の製造方法。
JP2003053495A 2003-02-28 2003-02-28 チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 Pending JP2004266026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003053495A JP2004266026A (ja) 2003-02-28 2003-02-28 チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003053495A JP2004266026A (ja) 2003-02-28 2003-02-28 チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004266026A true JP2004266026A (ja) 2004-09-24

Family

ID=33118079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003053495A Pending JP2004266026A (ja) 2003-02-28 2003-02-28 チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004266026A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201502A (zh) * 2010-03-23 2011-09-28 株式会社迪思科 光器件晶片的加工方法
KR20160053481A (ko) * 2014-11-05 2016-05-13 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2017047246A1 (ja) * 2015-09-14 2017-03-23 日東電工株式会社 封止光半導体素子および発光装置の製造方法
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法
CN111384079A (zh) * 2018-12-27 2020-07-07 乐金显示有限公司 显示装置
JP2020167396A (ja) * 2019-03-27 2020-10-08 日亜化学工業株式会社 発光装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201502A (zh) * 2010-03-23 2011-09-28 株式会社迪思科 光器件晶片的加工方法
KR20160053481A (ko) * 2014-11-05 2016-05-13 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102249645B1 (ko) 2014-11-05 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2017047246A1 (ja) * 2015-09-14 2017-03-23 日東電工株式会社 封止光半導体素子および発光装置の製造方法
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法
CN111384079A (zh) * 2018-12-27 2020-07-07 乐金显示有限公司 显示装置
JP2020167396A (ja) * 2019-03-27 2020-10-08 日亜化学工業株式会社 発光装置の製造方法
JP7148811B2 (ja) 2019-03-27 2022-10-06 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP4082242B2 (ja) 素子転写方法
US7501752B2 (en) Color image display unit
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4100203B2 (ja) 素子転写方法
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP2020068313A (ja) 発光素子および表示装置の製造方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4840371B2 (ja) 素子転写方法
JP4982932B2 (ja) 画像表示装置の製造方法
JP2008060608A (ja) 素子転写方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
CN112768471B (zh) 显示面板及其制作方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2004266026A (ja) チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法
JP2003077984A (ja) 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050530