TW202115927A - 電子構件封裝構造、其封裝方法及led晶片封裝方法 - Google Patents
電子構件封裝構造、其封裝方法及led晶片封裝方法 Download PDFInfo
- Publication number
- TW202115927A TW202115927A TW109120725A TW109120725A TW202115927A TW 202115927 A TW202115927 A TW 202115927A TW 109120725 A TW109120725 A TW 109120725A TW 109120725 A TW109120725 A TW 109120725A TW 202115927 A TW202115927 A TW 202115927A
- Authority
- TW
- Taiwan
- Prior art keywords
- led chip
- adhesive
- wiring substrate
- substrate
- adhesive layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
Abstract
本發明係電子構件封裝構造,係在配線基板1上封裝多個LED晶片3;配線基板1上,係於多個LED晶片3的封裝部,在與LED晶片3之電極8電氣接觸的凸塊電極4之周邊部將半硬化型接著劑圖案化而設有加熱硬化來將LED晶片3接著固定在配線基板1之接著劑層2。
Description
本發明係關於一種電子構件封裝構造,尤其是一種關於可提升電子構件的封裝產率之電子構件封裝構造、其封裝方法及LED晶片封裝方法。
以往之LED晶片封裝方法係執行下述步驟:將在基板上多個排列而形成之LED晶片暫時轉印在臨時基板之步驟;將LED晶片接著在透明基板後,將臨時基板剝離之步驟;以及將LED晶片與配線基板對準後,使其接近並對向,且藉由填充在各像素內之接著劑將LED晶片與配線基板加以接合之步驟(例如,參照日本特開2016-66819號公報)。
另外,其他之LED晶片封裝方法,係在具有電極配線之第1基板上形成在未達境界溫度T0時為熱塑性且在T0以上時為熱硬化性之接著劑層,並將接著劑層加熱至未達T0之第1溫度T1且使接著劑層與設在第2基板之多個半導體元件抵接而接著後,將部分半導體元件從第2基板分離並載置於接著劑層上,再將接著劑層加熱至較T1要高且未達T0之第2溫度T2並將上述部分半導體元件壓入至接著劑層內,接下來,實施與上述相同之一連串工序,在與上述部分半導體元件相鄰的狀態下將其他半導體元件壓入至接著劑層內後,將接著劑層加熱至較T2要高且未達T0之第3溫度並進行按壓直至半導體元件之金屬電極與上述電極配線接觸,再將接著劑層加熱至較T0要高之第4溫度並按壓半導體元件與第1基板,以使金屬電極與電極配線成為共晶接合(例如,參照日本特開2013-211443號公報)。
然而,此種以往之LED晶片封裝方法中,上述日本特開2016-66819號公報所記載之發明由於LED晶片與配線基板之接合係藉由填充在各像素之絕緣性接著劑而接合,因此會有接著劑侵入至LED晶片之電極與配線基板之電極之間而妨礙兩電極間的導通之虞。因此,會有阻礙LED晶片對配線基板的封裝產率提升之虞。
另外,上述日本特開2013-211443號公報記載的發明中,係在將接著劑層加熱至第2溫度T2以使黏度降低的狀態下,在與先前埋入接著劑層內之部分半導體元件相鄰的位置處將其他半導體元件壓入,因此會有已經封裝的半導體元件之位置因被其他半導體元件推開的接著劑而偏移之虞。因此,會有半導體元件之金屬電極與電極配線產生接觸不良之虞。
因此,本發明係因應此問題,其目的在於提供一種可提升電子構件的封裝產率之電子構件封裝構造、其封裝方法及LED晶片封裝方法。
為了達成上述目的,第1發明之電子構件封裝構造,係在配線基板上封裝晶片型的多個電子構件;該配線基板上,係於該多個電子構件的封裝部,在與該電子構件之電極電氣接觸的電極之周邊部將半硬化型接著劑圖案化而設有加熱硬化來將該電子構件接著固定在該配線基板之接著劑層。
另外,第2發明之封裝方法,係在配線基板上封裝晶片型的多個電子構件,包含下述步驟:在該配線基板上封裝有該電子構件的多個封裝部,至少在該配線基板的電極之周邊部將半硬化型接著劑圖案化而形成接著劑層;將該多個電子構件分別定位在該配線基板之該封裝部;將該電子構件與該配線基板相對加壓而使該電子構件之電極與該配線基板之電極電氣接觸;以及加熱硬化該接著劑層以維持該電子構件與該配線基板之導通狀態而將該電子構件接著固定在該配線基板。
再者,第3發明之LED晶片封裝方法,係在LED顯示面板用之配線基板上封裝多個LED晶片,會執行下述步驟:在該配線基板上封裝有該LED晶片的多個LED晶片封裝部,至少在該配線基板的電極之周邊部將半硬化型接著劑圖案化而形成接著劑層;將設在載體基板之一面的該多個LED晶片分別定位在該配線基板之該LED晶片封裝部;將該載體基板與該配線基板相對加壓而使該LED晶片之電極與該配線基板之電極電氣接觸;加熱硬化該接著劑層以維持該LED晶片與該配線基板之導通狀態而將該LED晶片接著固定在該配線基板;以及從該載體基板剝離該LED晶片。
接下來,第4發明之LED晶片封裝方法,係在LED顯示面板用之配線基板上封裝多個LED晶片,會執行下述步驟:第1步驟,係在該配線基板上封裝有該LED晶片的多個LED晶片封裝部,至少在該配線基板的電極之周邊部將具有黏度在室溫與硬化溫度之間會成為最低的特異溫度之感光性熱硬化型接著劑藉由光微影而圖案化來形成接著劑層;第2步驟,係將設在載體基板之一面的該多個LED晶片分別定位在該配線基板之該LED晶片封裝部;第3步驟,係在將該配線基板加熱至該接著劑層之該特異溫度以下的溫度而使黏度降低的狀態下,將該載體基板與該配線基板相對加壓而使該LED晶片埋入該接著劑層內後,冷卻該配線基板來將該LED晶片暫時封裝在該LED晶片封裝部;第4步驟,係從該載體基板剝離該LED晶片;第5步驟,係反覆實施該第2至第4步驟以將其他LED晶片暫時封裝在該配線基板之其他LED晶片封裝部;第6步驟,係在將該配線基板加熱至該特異溫度以下的溫度而使該接著劑層之黏度降低的狀態下,整批按壓已被暫時封裝之該LED晶片,而使該LED晶片之電極與該配線基板之電極電氣接觸;以及第7步驟,係將該接著劑層加熱至較該特異溫度要高之溫度以使其硬化,且維持該LED晶片與該配線基板之導通狀態而將該LED晶片接著固定在該配線基板。
根據本發明,係藉由使用半硬化型接著劑而在配線基板之電極周邊部圖案化形成的接著劑層來將電子構件之晶片與配線基板接著固定,因此在電子構件之電極與配線基板之電極之間不會存在接著劑,可避免接著劑所致之接觸不良的問題。另外,由於至少在電子構件之電極與配線基板之電極之間不會存在接著劑,因此在電子構件封裝時會被電子構件推開之接著劑量會變少,可抑制先前技術中因為被推開的接著劑而使相鄰之其他電子構件的位置偏移之問題。因此,不會有產生起因於接著劑的開口缺陷之虞,而能使電子構件之封裝產率提升。
以下,根據圖式來詳細說明本發明之實施形態。圖1係顯示本發明的LED顯示面板之一實施形態的概略構成之圖,(a)係俯視圖,(b)係主要部分放大剖面圖。此LED顯示面板係使LED點亮而顯示影像,其構成為具備配線基板1、接著劑層2、作為電子構件之微型LED晶片(以下簡稱為「LED晶片」)3。
上述配線基板1係玻璃基板、或由聚醯亞胺等構成之可撓性基板,且縱橫地交叉設有連接於外部驅動裝置之掃描配線及資料配線。另外,在掃描配線及資料配線之交叉點區域設有用以驅動LED晶片3之導通/斷開的薄膜電晶體(TFT)。
在上述掃描配線及資料配線之交叉點區域,如圖2中剖面所示,係於LED晶片封裝部設有可彈性變形之樹脂製接著劑層2,係在LED晶片封裝時接受LED晶片3且導引LED晶片3以使該LED晶片3之電極與設在配線基板1之凸塊電極4能電性接觸。此接著劑層2係在與LED晶片3之電極8電性接觸的凸塊電極4之周邊部藉由半硬化型接著劑而圖案化形成者,會加熱硬化而將LED晶片3接著固定在配線基板1。此外,圖1(a)中,在相鄰接著劑層2之間雖設有間隙,但也可以沒有此間隙。另外,圖1(b)中,符號9係設在配線基板1之配線。
詳細而言,如圖3(a)、(b)、(c)、(d)所示,上述接著劑層2係使用可藉由光微影而圖案化且熱硬化之感光性熱硬化型接著劑,以至少對應於配線基板1之凸塊電極4來圖案化形成設有開口部5的形態。
半硬化型接著劑可藉由例如圖案化印刷而形成為半硬化狀態之所期望形狀,雖然也可為藉由加熱而硬化之接著劑,但較佳地,係對LED晶片3般外形尺寸為例如16μm×48μm左右之微小電子構件的晶片而可藉由上述光微影來圖案化且熱硬化之感光性熱硬化型接著劑。
此處,圖3(a)係例示對應凸塊電極4而設置之俯視矩形的開口部5,圖3(b)、(c)係例示俯視圓形且大小不同的開口部5。此外,圖3(d)係例示與LED晶片3之外形形狀對應的開口部5。
此外,圖3(d)所示對應於LED晶片3之外形形狀的開口部5,如圖4(a)所示,可為內側面5a從底面朝向開口面大致呈垂直豎立者,如圖4(b)所示,也可為以內側面5a從底面朝向開口面變寬廣之方式來加以傾斜者,或如圖4(c)所示,也可為以內側面5a從底面朝向開口面側變狹窄之方式來加以傾斜者。另外,接著劑層2只要是抵接於LED晶片3之外側面一部分而限制位置偏移者,則可為任何形態。
在上述配線基板1之LED晶片封裝部,係在維持與配線基板1之凸塊電極4導通的狀態下,被收納在接著劑層2之開口部5內而設有LED晶片3。此LED晶片3係放出與紅、綠、籃之三原色光對應之光的三種類LED。此外,所有LED晶片3也可為放出紫外或藍色波長帶之光。此情形,會對應三原色光之像素而在LED晶片3之光放出面上設置對應色之螢光發光層。
接著,針對將多個LED晶片3封裝在以上述方式構成的LED顯示面板用之配線基板1的LED晶片封裝方法之第1實施形態進行說明。
首先,如圖5(a)所示,係在配線基板1上使用例如噴塗裝置或旋轉器等來將感光性熱硬化型接著劑6以既定厚度均勻塗布。
此外,上述感光性熱硬化型接著劑6係可藉由光微影技術而圖案化,在光硬化後,如圖6所示具有黏性及彈性率在室溫(25℃)與硬化溫度(約180℃)之間會成為最低之特異溫度Tb。此情形,上述感光性熱硬化型接著劑6係以圖6之特異溫度Tb為分界,低溫側之區域I具有可逆性,且高溫側之區域II則具有不可逆性的性質。本實施形態中,感光性熱硬化型接著劑6在上述特異溫度Tb(例如110℃)之彈性率為0.05MPa~0.1MPa,會配合LED晶片3形狀而變形且能藉由彈性抓力來將LED晶片3固定。
接著,如圖5(b)所示,藉由光微影技術使上述感光性熱硬化型接著劑6圖案化,且在封裝有LED晶片3之多個LED晶片封裝部形成設有至少對應於配線基板1之凸塊電極4的開口部5之接著劑層2。此外,圖5(b)中係顯示開口部5具有對應於LED晶片3之外形形狀的形狀之情形。
接著,如圖5(c)所示,形成在作為載體基板之藍寶石基板7的一面之多個LED晶片3係分別定位在配線基板1之多個LED晶片封裝部的接著劑層2上。具體而言,此定位係藉由對準攝影機拍攝設在配線基板1之對準標記與設在藍寶石基板7之對準標記,並以使兩對準標記成為一致或既定位置關係之方式來加以對準執行。對準可使用部分之LED晶片3與配線基板1之配線圖案、或使用配線基板1之TEG(Test Element Group)與LED側之TEG來進行,且可適用公知技術。
接著,如圖5(d)所示,使LED晶片3與配線基板1相對接近移動且將LED晶片3預接合在接著劑層2後,在將接著劑層2保持在圖6所示之特異溫度Tb(例如110℃)的溫度區域而成為低彈性之狀態下,如圖5(e)所示,相對地往圖中之箭頭方向加壓,以使LED晶片3之電極8與配線基板1之凸塊電極4電氣接觸。
接著,如圖7(a)所示,使接著劑層2(感光性熱硬化型接著劑6)加熱硬化以將LED晶片3接著固定在配線基板1。具體而言,在維持上述導通狀態並保持LED晶片3之狀態下,以180℃90分鐘、200℃60分鐘、或230℃30分鐘之任一者來加熱硬化接著劑層2(感光性熱硬化型接著劑6),以將LED晶片3接著固定在配線基板1。
接著,如圖7(b)所示,穿透過上述藍寶石基板7而對藍寶石基板7與LED晶片3之界面照射紫外線之雷射光L,而將LED晶片3從藍寶石基板7雷射剝離。此情形,可對各LED晶片3個別照射雷射光L來剝離,也可使直線狀雷射光L一邊往與其長軸交叉之方向移動一邊整批剝離多個LED晶片3。藉此,如圖7(c)所示,便結束LED晶片3對配線基板1之封裝工序。
圖8係顯示先前技術中LED晶片封裝之第1缺點的說明圖。
先前技術中,一般而言,如圖8(a)所示,係在配線基板1上塗布接著劑11後,將LED晶片3定位在LED晶片封裝部,如圖8(b)所示,按壓LED晶片3而在使LED晶片3之電極8與配線基板1之電極10接觸的狀態下加熱硬化接著劑11。然而,此種接著劑11一般而言係液狀或凝膠狀且為絕緣物。因此,在無法對LED晶片3賦予均勻按壓力的情形,如圖8(c)所示,LED晶片3之電極8會相對於配線基板1之電極10傾斜而接觸,在LED晶片3單側之電極間會產生間隙,會有在此間隙殘留接著劑而成為開口缺陷之虞。或者,在按壓力不足之情形,如圖8(d)所示,會無法排除LED晶片3之電極8與配線基板1之電極10之間的接著劑11,而會有成為開口缺陷之虞。
另一方面,本發明中,LED晶片3係藉由接著劑層2之開口部5導引而侵入至接著劑層2之開口部5內,使得LED晶片3之電極8與配線基板1之凸塊電極4電氣接觸。
詳細而言,如圖9(b)、圖10(b)、圖11(b)所示,接著劑層2係彈性變形成將開口部5往箭頭A方向按壓擴張。接下來,最終而言,LED晶片3係藉由接著劑層2之圖9(c)、圖10(c)、圖11(c)所示的箭頭B方向之復原力而維持與配線基板1之導通狀態並被固定,可抑制加壓時之滑動或旋轉而抑制位置偏移。而且,本發明之接著劑層2係使用感光性熱硬化型接著劑6而在配線基板1之凸塊電極4的周邊部圖案化形成者,因此在LED晶片3之電極8與配線基板1之凸塊電極4之間不會存在接著劑。因此,本發明中,不會有產生起因於接著劑的開口缺陷之虞。
此外,上述第1實施形態中,雖已說明LED晶片3形成在藍寶石基板7之情形,但本發明並不限於此,LED晶片3也可透過黏著劑或接著劑或接著膜等中至少任一者來轉印在作為載體基板之薄膜或玻璃及藍寶石等透明基材。此情形,圖7(b)所示之LED晶片剝離工序係藉由將LED晶片3從載體基板拉開剝離來執行。
另外,上述第1實施形態中,雖已說明在LED晶片封裝部設有接著劑層2之情形,但本發明並不限於此,只要半硬化型接著劑或感光性熱硬化型接著劑會在配線基板1之凸塊電極4以外之其周邊部圖案化形成,且能將LED晶片3與配線基板1維持兩電極間之導通狀態而接著固定,則接著劑層2之圖案形狀可為任何形狀。
此外,上述任一變更也同樣可在後述第2及第3實施形態實施。
接著,參照圖12所示之流程圖來說明本發明之LED晶片封裝方法之第2實施形態。
尤其是,此第2實施形態係將紅、綠及藍的三種類LED晶片3R,3G,3B分別封裝在配線基板1。此外,圖13係以示意方式顯示紅色LED晶片3R之封裝的俯視圖,圖14係圖13的剖面圖。
首先,步驟S1中,如圖13(a)及圖14(a)所示,係使用例如旋轉器或噴塗裝置來在配線基板1整面均勻塗布感光性熱硬化型接著劑6。此外,圖13及圖14中符號14係表示設在配線基板1的電極墊。
接著,步驟S2中,如圖13(b)及圖14(b)所示,係使用負型光罩來使感光性熱硬化型接著劑6曝光後,使其顯影,並對應LED晶片3之外形形狀來形成開口部5,且在相鄰LED晶片3之間形成間隙13。感光性熱硬化型接著劑6被UV(ultraviolet)光照射的部分會光硬化而殘留,來形成接著劑層2。
接著,步驟S3中,如圖13(c)及圖14(c)所示,係使形成有多個紅色LED晶片3R之透明藍寶石基板7(紅色LED晶圓)對準於配線基板1,並將紅色LED晶片3R定位在配線基板1之對應的封裝部。對準可使用分別設在藍寶石基板7及配線基板1之對準標記、使用部分LED晶片3與配線基板1之配線圖案、或使用配線基板1之TEG(Test Element Group)與LED側之TEG來進行,且可適用公知技術。
接著,步驟S4中,如圖13(d)及圖14(d)所示,係進行紅色LED晶片3R之暫時封裝。詳細而言,將配線基板1加熱至圖6所示之特異溫度Tb以下的溫度,例如110℃,在使接著劑層2的黏度降低之狀態下來相對按壓藍寶石基板7與配線基板1,以使紅色LED晶片3R埋入接著劑層2內。之後,藉由例如氣冷將配線基板1冷卻至室溫,以使接著劑層2的黏度上升。藉此,紅色LED晶片3R即保持在接著劑層2內。
接著,步驟S5中,係使用例如波長為FHG(4倍波)之皮秒雷射來使雷射光L穿透過藍寶石基板7而照射至紅色LED晶片3R,使紅色LED晶片3R從藍寶石基板7被雷射剝離(LLO:laser lift off)。
接著,步驟S6中,係藉由拉開剝離藍寶石基板7而完成剝離,如圖13(e)及圖14(e)所示,紅色LED晶片3R即在埋入接著劑層2內之狀態下而殘留。
接著,步驟S7中,係判斷所有LED晶片之封裝是否已完成。此時,若封裝尚未完成,步驟S7中判定為「否」時,便前進到步驟S8,準備其他LED晶圓,例如綠色LED晶圓及藍色LED晶圓。接著,便返回步驟S3,以與上述相同方式反覆執行步驟S3~S7,來依序進行綠色LED晶片3G及藍色LED晶片3B之封裝。
圖15係以示意方式顯示綠色LED晶片3G之封裝的俯視圖,圖16係圖15的剖面圖。
首先,如圖15(a)及圖16(a)所示,係使形成有多個綠色LED晶片3G之透明藍寶石基板7(綠色LED晶圓)對準於配線基板1,並將綠色LED晶片3G定位在配線基板1之對應的封裝部。
接著,如圖15(b)及圖16(b)所示,係將配線基板1加熱至圖6所示之特異溫度Tb以下的溫度,例如110℃,在使接著劑層2的黏度降低之狀態下來相對按壓藍寶石基板7與配線基板1,以使綠色LED晶片3G埋入接著劑層2內。之後,藉由例如氣冷將配線基板1冷卻至室溫,以使接著劑層2的黏度上升。藉此,綠色LED晶片3G即保持在接著劑層2內。
接著,係使用例如波長為FHG(4倍波)之皮秒雷射使雷射光L穿透過藍寶石基板7而照射至綠色LED晶片3G,來使綠色LED晶片3G從藍寶石基板7被雷射剝離(LLO)。之後,係藉由拉開剝離藍寶石基板7而完成剝離,如圖15(c)及圖16(c)所示,綠色LED晶片3G即在埋入紅色LED晶片3R旁的接著劑層2內之狀態下而殘留。
圖17係以示意方式顯示藍色LED晶片3B之封裝的俯視圖,圖18係圖17的剖面圖。
首先,如圖17(a)及圖18(a)所示,係使形成有多個藍色LED晶片3B之透明藍寶石基板7(藍色LED晶圓)對準於配線基板1,並將藍色LED晶片3B定位在配線基板1之對應的封裝部。
接著,如圖17(b)及圖18(b)所示,係將配線基板1加熱至圖6所示之特異溫度Tb以下的溫度,例如110℃,在使接著劑層2的黏度降低之狀態下來相對按壓藍寶石基板7與配線基板1,以使藍色LED晶片3B埋入接著劑層2內。之後,藉由例如氣冷將配線基板1冷卻至室溫,以使接著劑層2的黏度上升。藉此,藍色LED晶片3B即保持在接著劑層2內。
接著,係使用例如波長為FHG(4倍波)之皮秒雷射使雷射光L穿透過藍寶石基板7而照射至藍色LED晶片3B,來使藍色LED晶片3B從藍寶石基板7被雷射剝離(LLO)。之後,係藉由拉開剝離藍寶石基板7而完成剝離,如圖17(c)及圖18(c)所示,藍色LED晶片3B即在埋入綠色LED晶片3G旁的接著劑層2內之狀態下而殘留。
藉由上述順序結束所有LED晶片3之封裝,若步驟S7中判定為「是」時,便前進到步驟S9。接著,如圖19(a)及圖20(a)所示,係將配線基板1加熱至圖6之特異溫度Tb以下的溫度(例如110℃),在使接著劑層2的黏度降低之狀態下藉由覆蓋所有LED晶片3之平坦的按壓基板12來將所有LED晶片3整批按壓,以使各LED晶片3之電極8與配線基板1之凸塊電極4電氣接觸。之後,一邊維持LED晶片3之導通狀態一邊將配線基板1加熱至感光性熱硬化型接著劑6之硬化溫度,以使接著劑層2(感光性熱硬化型接著劑6)硬化。
具體而言,在維持上述導通狀態並保持LED晶片3之狀態下,以180℃90分鐘、200℃60分鐘、或230℃30分鐘之任一者來加熱硬化接著劑層2(感光性熱硬化型接著劑6)。藉此,如圖19(b)及圖20(b)所示,所有LED晶片3係藉由接著劑層2而接著固定在配線基板1,所有封裝工序即結束。
圖21係顯示先前技術中第2缺點的說明圖。先前技術中,如圖21(a)所示,在將塗布在配線基板1之接著劑11加熱至未達境界溫度T0之T2溫度以使黏度降低之狀態下,在使例如紅色LED晶片3R埋入接著劑層11內後,如圖21(b)所示,藉由雷射剝離來將紅色LED晶片3R從藍寶石基板7剝離。
接著,如圖21(c)所示,在與先前埋入之紅色LED晶片3R相鄰之位置,以與上述相同之方式使綠色LED晶片3G壓入。此時,如圖21(d)所示,會有已封裝之紅色LED晶片3R因被此綠色LED晶片3G推開之接著劑11而如圖21(d)之箭頭所示被往旁邊按壓而產生傾斜或位置偏移之虞。因此,會有LED晶片3之電極8與配線基板1之凸塊電極4產生接觸不良之虞。
另一方面,圖22係針對本發明之上述第2實施形態的效果而顯示之說明圖。本發明中,接著劑層2係使用感光性熱硬化型接著劑6而在配線基板1之凸塊電極4的周邊部圖案化形成者,因此如圖22(a)所示,在LED晶片3之電極8與配線基板1之凸塊電極4之間存在開口部5,而不會存在接著劑。
再者,在接著劑層2之相鄰LED晶片3之間會存在間隙13。因此,在將由感光性熱硬化型接著劑6所構成之接著劑層2以圖6所示之特異溫度Tb以下之溫度來加熱以使黏度降低之狀態下,如圖22(b)所示,在接著劑層2內與已封裝之紅色LED晶片3R相鄰之其他接著劑層2內,如圖22(c)所示即使將綠色LED晶片3G壓入,如圖22(d)所示,由於被此綠色LED晶片3G推開之接著劑11的量較少,因此可抑制已封裝之紅色LED晶片3R的位置偏移。
尤其是,在相鄰LED晶片3之間會存在間隙13,因此可進一步抑制被推開之接著劑11的影響波及到已封裝之LED晶片3。因此,不會有LED晶片3之電極8與配線基板1之凸塊電極4產生接觸不良之虞。此外,本發明中,由於被LED晶片3推開之接著劑的量較少,因此亦可不存在上述間隙13。此點在將多個LED晶片3稠密封裝時會很有效。
接著,說明本發明之LED晶片封裝方法的第3實施形態。此第3實施形態係用以在大面積之LED顯示面板用的配線基板1依序封裝形成在面積較此配線基板1要小之藍寶石基板7的多個LED晶片3之方法。此處使用之LED晶片3係放出近紫外或藍色波長帶之光者,在各LED晶片3之光放出面上,如後述在LED晶片封裝工序結束後設有對應三原色光之螢光發光層。
首先,如圖23(a)所示,係使用例如噴塗裝置或旋轉器等在配線基板1整面以既定厚度均勻塗布感光性熱硬化型接著劑6。
接著,如圖23(b)所示,係藉由光微影技術使上述感光性熱硬化型接著劑6圖案化,至少對應配線基板1之凸塊電極4而形成設有開口部5的接著劑層2。此外,圖23(b)中,為了避免圖示繁雜而顯示僅設有與LED晶片3之外形形狀對應的形狀之開口部5的情形,但在相鄰LED晶片3之間也可以設置如圖14(b)所示的間隙13。
接著,如圖23(c)所示,係將形成有多個LED晶片3之藍寶石基板7定位於配線基板1之第1封裝區域。對準可使用分別設在藍寶石基板7及配線基板1之對準標記、使用部分LED晶片3與配線基板1之配線圖案、或使用配線基板1之TEG(Test Element Group)與LED側之TEG來進行。
接著,如圖23(d)所示,係進行LED晶片3之暫時封裝。詳細而言,將配線基板1加熱至圖6所示之特異溫度Tb以下的溫度,例如110℃,在使接著劑層2的黏度降低之狀態下來相對按壓藍寶石基板7與配線基板1,以使LED晶片3埋入接著劑層2內。之後,藉由例如氣冷將配線基板1冷卻至室溫,以使接著劑層2的黏度上升。藉此,LED晶片3即保持在接著劑層2內。
接著,如圖23(e)所示,係使用例如波長為FHG(4倍波)之皮秒雷射使雷射光L穿透過藍寶石基板7而照射至LED晶片3,來使LED晶片3從藍寶石基板7被雷射剝離(LLO)。
之後,係藉由拉開剝離藍寶石基板7而完成剝離,如圖23(f)所示,LED晶片3即在埋入第1封裝區域的接著劑層2內之狀態下而殘留。
接著,如圖24(a)所示,以與上述相同之方式將形成有多個LED晶片3之其他藍寶石基板7定位在配線基板1之與第1封裝區域相鄰的第2封裝區域。
接著,如圖24(b)所示,係進行LED晶片3之暫時封裝。詳細而言,以與上述相同之方式將配線基板1加熱至圖6所示之特異溫度Tb以下的溫度,例如110℃,在使接著劑層2的黏度降低之狀態下來相對按壓藍寶石基板7與配線基板1,以使LED晶片3埋入接著劑層2內。之後,藉由例如氣冷將配線基板1冷卻至室溫,以使接著劑層2的黏度上升。藉此,LED晶片3即保持在接著劑層2內。
接著,如圖24(c)所示,係使用例如波長為FHG(4倍波)之皮秒雷射使雷射光L穿透過藍寶石基板7而照射至LED晶片3,來使LED晶片3從藍寶石基板7被雷射剝離(LLO)。
接著,係藉由拉開剝離藍寶石基板7而完成剝離,如圖24(d)所示,LED晶片3即在埋入第2封裝區域的接著劑層2內之狀態下而殘留。
接著,如圖25(a)所示,係將配線基板1加熱至圖6之Tb以下的溫度(例如110℃),在使接著劑層2的黏度降低之狀態下藉由覆蓋所有LED晶片3之平坦的按壓基板12來將所有LED晶片3整批按壓,以使各LED晶片3之電極8與配線基板1之凸塊電極4電氣接觸。之後,一邊維持LED晶片3之導通狀態一邊將配線基板1加熱至感光性熱硬化型接著劑6之硬化溫度,以使接著劑層2硬化。
具體而言,係以180℃90分鐘、200℃60分鐘、或230℃30分鐘之任一者來加熱硬化接著劑層2(感光性熱硬化型接著劑6)。藉此,如圖25(b)所示,所有LED晶片3係在維持與配線基板1之導通狀態的狀態下藉由接著劑層2而接著固定在配線基板1,如圖26所示,所有LED晶片3之封裝即結束。
之後,在所有LED晶片3之光放出面上形成紅、綠、藍之各色對應的螢光發光層(波長轉換層),全彩的LED顯示面板即完成。
如上述,在第3實施形態中,也不會有位於第1及第2封裝區域之邊界部的LED晶片3被相鄰LED晶片3所推開的接著劑推擠而使LED晶片3產生位置偏移之虞,可抑制導通不良之問題。
以上說明中,係針對電子構件為LED晶片3之情形進行了說明,但本發明並不限於此,電子構件只要是晶片狀,則亦可為IC晶片等任意者。
1:配線基板
2:接著劑層
3:LED晶片
3R:紅色LED晶片
3G:綠色LED晶片
3B:藍色LED晶片
4:凸塊電極
5:開口部
5a:內側面
6:感光性熱硬化型接著劑
7:藍寶石基板
8:電極
9:配線
10:電極
11:接著劑
12:按壓基板
13:間隙
14:電極墊
L:雷射光
圖1係顯示本發明的LED顯示面板之一實施形態的概略構成之圖,(a)係俯視圖,(b)係主要部分放大剖面圖。
圖2係顯示設在LED晶片封裝部的接著劑層之一構成例的剖面圖。
圖3係顯示上述接著劑層之開口部的圖案化例之俯視圖。
圖4係顯示上述開口部的側面形狀之剖面圖。
圖5係顯示本發明之LED晶片封裝方法的第1實施形態之前半工序的說明圖。
圖6係顯示黏度及彈性率相對於感光性熱硬化型接著劑之溫度之關係的圖表。
圖7係顯示上述第1實施形態之後半工序的說明圖。
圖8係顯示先前技術中LED晶片封裝之第1缺點的說明圖。
圖9係針對LED晶片封裝時之接著劑層的彈性變形而顯示之說明圖。
圖10係針對LED晶片封裝時之其他接著劑層的彈性變形而顯示之說明圖。
圖11係針對LED晶片封裝時之再其他接著劑層的彈性變形而顯示之說明圖。
圖12係顯示本發明之LED晶片封裝方法的第2實施形態之流程圖。
圖13係以示意方式顯示上述第2實施形態中紅色LED晶片之封裝的俯視圖。
圖14係圖13之剖面圖。
圖15係以示意方式顯示上述第2實施形態中綠色LED晶片之封裝的俯視圖。
圖16係圖15之剖面圖。
圖17係以示意方式顯示上述第2實施形態中藍色LED晶片之封裝的俯視圖。
圖18係圖17之剖面圖。
圖19係針對上述第2實施形態中LED晶片之電極與配線基板之電極的連接工序進行說明之俯視圖。
圖20係圖19之剖面圖。
圖21係顯示先前技術中LED晶片封裝之第2缺點的說明圖。
圖22係針對本發明之上述第2實施形態的效果而顯示之說明圖。
圖23係顯示本發明之LED晶片封裝方法的第3實施形態之圖,係針對LED晶片對第1封裝區域之封裝工序進行說明之剖面圖。
圖24係針對上述第3實施形態中LED晶片對第2封裝區域之封裝工序進行說明之剖面圖。
圖25係針對上述第3實施形態中LED晶片之電極與配線基板之電極的連接工序進行說明之剖面圖。
圖26係顯示上述第3實施形態中所有LED晶片之封裝狀態的俯視圖。
1:配線基板
2:接著劑層
3:LED晶片
4:凸塊電極
8:電極
9:配線
Claims (19)
- 一種電子構件封裝構造,係在配線基板上封裝晶片型的多個電子構件; 該配線基板上,係於該多個電子構件的封裝部,在與該電子構件之電極電氣接觸的電極之周邊部將半硬化型接著劑圖案化而設有加熱硬化來將該電子構件接著固定在該配線基板之接著劑層。
- 如申請專利範圍第1項之電子構件封裝構造,其中該半硬化型接著劑係可藉由光微影而圖案化且加熱硬化的感光性熱硬化型接著劑,該接著劑層係形成為至少會與該配線基板之該電極對應而設有開口部的形態。
- 如申請專利範圍第1或2項之電子構件封裝構造,其中該接著劑層係具有與該電子構件之外形形狀對應的開口部。
- 如申請專利範圍第3項之電子構件封裝構造,其中該接著劑層係在相鄰之該電子構件間會具有間隙。
- 如申請專利範圍第3項之電子構件封裝構造,其中該接著劑層係在相鄰之該電子構件間會具有間隙。
- 如申請專利範圍第1或2項之電子構件封裝構造,其中該電子構件係LED晶片。
- 一種封裝方法,係在配線基板上封裝晶片型的多個電子構件,包含下述步驟: 在該配線基板上封裝有該電子構件的多個封裝部,至少在該配線基板的電極之周邊部將半硬化型接著劑圖案化而形成接著劑層; 將該多個電子構件分別定位在該配線基板之該封裝部; 將該電子構件與該配線基板相對加壓而使該電子構件之電極與該配線基板之電極電氣接觸;以及 加熱硬化該接著劑層以維持該電子構件與該配線基板之導通狀態而將該電子構件接著固定在該配線基板。
- 如申請專利範圍第7項之封裝方法,其中該半硬化型接著劑係可藉由光微影而圖案化且加熱硬化的感光性熱硬化型接著劑。
- 如申請專利範圍第7或8項之封裝方法,其中該接著劑層係具有與該電子構件之外形形狀對應的開口部。
- 如申請專利範圍第9項之封裝方法,其中該接著劑層係在相鄰之電子構件間會具有間隙。
- 一種LED晶片封裝方法,係在LED顯示面板用之配線基板上封裝多個LED晶片,會執行下述步驟: 在該配線基板上封裝有該LED晶片的多個LED晶片封裝部,至少在該配線基板的電極之周邊部將半硬化型接著劑圖案化而形成接著劑層; 將設在載體基板之一面的該多個LED晶片分別定位在該配線基板之該LED晶片封裝部; 將該載體基板與該配線基板相對加壓而使該LED晶片之電極與該配線基板之電極電氣接觸; 加熱硬化該接著劑層以維持該LED晶片與該配線基板之導通狀態而將該LED晶片接著固定在該配線基板;以及 從該載體基板剝離該LED晶片。
- 如申請專利範圍第11項之LED晶片封裝方法,其中該半硬化型接著劑係可藉由光微影而圖案化且加熱硬化的感光性熱硬化型接著劑。
- 如申請專利範圍第11或12項之LED晶片封裝方法,其中該接著劑層係具有與該LED晶片之外形形狀對應的開口部。
- 如申請專利範圍第13項之LED晶片封裝方法,其中該接著劑層係在相鄰之LED晶片間會具有間隙。
- 如申請專利範圍第11或12項之LED晶片封裝方法,其中該載體基板係藍寶石基板,該LED晶片之剝離步驟係從藍寶石基板雷射剝離LED晶片。
- 如申請專利範圍第11或12項之LED晶片封裝方法,其中該載體基板係在表面設有黏著劑、接著劑及接著薄膜中至少任一者的薄膜或透明基材,該LED晶片之剝離步驟係將透過該黏著劑、接著劑或接著薄膜而轉印在該載體基板的LED晶片從該載體基板剝離。
- 一種LED晶片封裝方法,係在LED顯示面板用之配線基板上封裝多個LED晶片,會執行下述步驟: 第1步驟,係在該配線基板上封裝有該LED晶片的多個LED晶片封裝部,至少在該配線基板的電極之周邊部將具有黏度在室溫與硬化溫度之間會成為最低的特異溫度之感光性熱硬化型接著劑藉由光微影而圖案化來形成接著劑層; 第2步驟,係將設在載體基板之一面的該多個LED晶片分別定位在該配線基板之該LED晶片封裝部; 第3步驟,係在將該配線基板加熱至該接著劑層之該特異溫度以下的溫度而使黏度降低的狀態下,將該載體基板與該配線基板相對加壓而使該LED晶片埋入該接著劑層內後,冷卻該配線基板來將該LED晶片暫時封裝在該LED晶片封裝部; 第4步驟,係從該載體基板剝離該LED晶片; 第5步驟,係反覆實施該第2至第4步驟以將其他LED晶片暫時封裝在該配線基板之其他LED晶片封裝部; 第6步驟,係在將該配線基板加熱至該特異溫度以下的溫度而使該接著劑層之黏度降低的狀態下,整批按壓已被暫時封裝之該LED晶片,而使該LED晶片之電極與該配線基板之電極電氣接觸;以及 第7步驟,係將該接著劑層加熱至較該特異溫度要高之溫度以使其硬化,且維持該LED晶片與該配線基板之導通狀態而將該LED晶片接著固定在該配線基板。
- 如申請專利範圍第17項之LED晶片封裝方法,其中該載體基板係藍寶石基板,該第4步驟係從藍寶石基板雷射剝離LED晶片。
- 如申請專利範圍第17項之LED晶片封裝方法,其中該載體基板係在表面設有黏著劑、接著劑及接著薄膜中至少任一者的薄膜或透明基材,該第4步驟係將透過該黏著劑、接著劑或接著薄膜而轉印在該載體基板的LED晶片從該載體基板剝離。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019121130 | 2019-06-28 | ||
JP2019-121130 | 2019-06-28 | ||
JP2019-159488 | 2019-09-02 | ||
JP2019159488A JP2021009985A (ja) | 2019-06-28 | 2019-09-02 | 電子部品実装構造、その実装方法及びledチップ実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202115927A true TW202115927A (zh) | 2021-04-16 |
Family
ID=74200093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109120725A TW202115927A (zh) | 2019-06-28 | 2020-06-19 | 電子構件封裝構造、其封裝方法及led晶片封裝方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021009985A (zh) |
TW (1) | TW202115927A (zh) |
-
2019
- 2019-09-02 JP JP2019159488A patent/JP2021009985A/ja active Pending
-
2020
- 2020-06-19 TW TW109120725A patent/TW202115927A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2021009985A (ja) | 2021-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109300931B (zh) | 一种Micro LED显示面板及制作方法、显示装置 | |
TWI689105B (zh) | 光電半導體戳記及其製造方法、與光電半導體裝置 | |
US10326045B2 (en) | Micro light emitting diode device and manufacturing method thereof | |
JP6546278B2 (ja) | マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器 | |
JP4082242B2 (ja) | 素子転写方法 | |
US7939350B2 (en) | Method for encapsulating a substrate and method for fabricating a light emitting diode device | |
JP6600715B2 (ja) | 半導体チップボンディング装置及び半導体チップボンディング方法 | |
JP6126752B2 (ja) | 半導体装置及びその製造方法 | |
KR20190130518A (ko) | 발광 디바이스 및 그 제조 방법 | |
TW202032817A (zh) | 微型led封裝構造、微型led顯示器及微型led顯示器之製造方法 | |
US11538785B2 (en) | Method of using optoelectronic semiconductor stamp to manufacture optoelectronic semiconductor device | |
JP3994681B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
KR102218988B1 (ko) | Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법 | |
JP2020068313A (ja) | 発光素子および表示装置の製造方法 | |
TW201901846A (zh) | 半導體模組及其製造方法 | |
WO2020262034A1 (ja) | 電子部品実装構造、その実装方法及びledチップ実装方法 | |
JP2002368282A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
TW202114251A (zh) | 電子零件封裝構造、電子零件封裝方法及led顯示面板 | |
JP2004281630A (ja) | 素子転写方法、素子転写用基板および表示装置 | |
JP2002343944A (ja) | 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法 | |
JP7257187B2 (ja) | チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 | |
KR102221588B1 (ko) | 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법 | |
JP5022756B2 (ja) | 半導体チップの実装方法 | |
TW202115927A (zh) | 電子構件封裝構造、其封裝方法及led晶片封裝方法 | |
JPH11260974A (ja) | 半導体装置及び半導体装置の製造方法 |