JP6126752B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6126752B2
JP6126752B2 JP2016540181A JP2016540181A JP6126752B2 JP 6126752 B2 JP6126752 B2 JP 6126752B2 JP 2016540181 A JP2016540181 A JP 2016540181A JP 2016540181 A JP2016540181 A JP 2016540181A JP 6126752 B2 JP6126752 B2 JP 6126752B2
Authority
JP
Japan
Prior art keywords
metal substrate
resin
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016540181A
Other languages
English (en)
Other versions
JPWO2016021476A1 (ja
Inventor
宏希 平澤
宏希 平澤
一輝 松村
一輝 松村
高史 飯野
高史 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Application granted granted Critical
Publication of JP6126752B2 publication Critical patent/JP6126752B2/ja
Publication of JPWO2016021476A1 publication Critical patent/JPWO2016021476A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Description

この発明は、金属基板に半導体素子を実装した半導体装置、及びその製造方法に関する。特に、金属基板に半導体発光素子と反射枠を実装した半導体発光装置、及びその製造方法に関する。
近年、照明装置は発光ダイオード（ＬＥＤ）の普及が進んでいる。普及に伴い、ＬＥＤ照明装置の小型化、薄型化に加え、光取出し効率の向上、量産効率の向上、低価格化の要求が強まっている。装置の小型化、薄型化、更には光取出し効率の向上を目的に、ＬＥＤ素子を金属基板の一種であるリードフレームに直接接着する、いわゆる、フリップチップ実装を採用した半導体発光装置が増えている。フリップチップ実装の採用で、ＬＥＤ素子からの電極がリードフレーム側に設けられる。そのため、ＬＥＤ素子の光放射面には遮蔽物が無くなり、光取出し効率が向上する。また、ＬＥＤ素子の接続リードが、ＬＥＤ素子と重なって形成されるために小型化になる。さらに、ボンディングワイヤが無くなるために薄型化になる。
また、金属基板でのフリップチップ実装が増えているのは、通常の樹脂基板より金属基板が安価なためと、金属基板は放熱性が良いことによる。しかしながら、このリードフレームにフリップチップ実装を採用した半導体発光装置では、リードフレームのＬＥＤ素子の接続リードが互いに離間して複数存在するため、接続リード間の高低差、ゆがみ、反りの低減が解決すべき課題となっている。この課題を解決する技術としては、特許文献１にあるように、リードフレーム内の複数の接続リード間に電気的絶縁が確保された補強板を挿入して反りを矯正する技術が知られている。
また、他分野の半導体ウエハでは、薄型化を目的とした技術として、いわゆる先ダイシングの技術がある（特許文献２）。この先ダイシングの技術は、先ず、半導体ウエハに所定の深さの溝を切った後、裏面研磨で溝を貫通させて半導体ウエハから半導体素子を切り出す技術である。
特開２０１３−１５７３５７号公報(図２参照) 特開平１１−０４０５２０号公報（図３参照)
上記のように、金属基板に半導体素子をフリップチップ実装させるには、歩留りと接続信頼性を確保するために、接続リード間の高低差、ゆがみ、反りによる歪の低減などが必要となる。上述した特許文献１，２に記載された技術では、接続リード間を予め電気的に分離させるために、金属基板をプレスで打ち抜くか、或いはエッチングで部分的に溶解させることで、複数の接続リードを切り離しておく必要がある。一般的には量産性を考慮して金属基板をプレス加工しているが、接続リードを分離させることで、上記特許文献１にある熱応力による歪の他にも、金属基板そのものが予め持っている内部歪とプレス加工による応力歪が発現し、特許文献１にあるような補強材のみで、これらの歪を矯正することは難しく、フリップチップ実装で要求される金属基板の接続リードの平坦性を完全には確保できなかった。
更には、特許文献１の図２にあるように、半導体素子の電極に導電性の突起物（バンプ）、或いは、金属基板に凸部をつけずにフリップチップ実装する場合は、接続リード間の高低差、ゆがみ、反りがバンプ高さで吸収されず、接続リードの平坦性の要求は一段と厳しくなる。また、補強材をリードフレームの裏面に配置することで、半導体素子の電極直下に半導体装置の電極を配置できず放熱性に劣る、という問題がある。また、補強材を使用することで部材点数の増大によるコストアップや工程が増えることによる製造期間の増加などの問題がある。更には、その後に形成する樹脂成形での樹脂流れの阻害による歩留りの低下、という問題もあった。なお、エッチング加工で分離させる場合でも、上記金属基板の内部歪と熱応力、放熱性はプレス加工と同様であるうえ、エッチング加工は量産性が低く、コスト高になるという問題があった。
金属基板の歪の問題は、半導体素子をフリップチップ実装させる時に、金属基板の接続リードを分離させることに由来している。そこで、本発明者は特許文献２にあるような先ダイシングの技術を、半導体ウエハのダイシング時でのチッピング防止の目的ではなく、接続リードの分離に伴う接続リードの歪の低減を目的に、金属基板に適用することを考えた。この場合、金属基板は半導体ウエハと違って材料自体に圧延性があり、このため金属基板を研削、研磨加工するときに、接続リードの歪に加えて金属のバリが生じ、その結果、歩留りが低下する、という問題もあった。
本発明の目的は、上記問題点を解決するもので、歩留りと接続信頼性を確保し、量産性がよく、放熱性に優れた金属基板に半導体素子をフリップチップ実装させる半導体装置の製造方法と半導体装置を安価に提供するものである。
上記目的を達成するため、本発明における半導体装置の製造方法の特徴は、一対の電極部を有する金属基板に半導体素子を実装し、前記半導体素子を樹脂封止してなる半導体装置の製造方法において、金属基板の一主面の素子実装位置に所定の深さで電極分離溝を形成する溝形成工程と、前記電極分離溝の両側に跨がるように半導体素子を実装する素子実装工程と、前記金属基板の一主面の裏面側から前記電極分離溝に達する位置まで金属基板を研削する研削工程とを具備することである。
上記製造方法によれば、金属基板よりなる接続リードを切り離す前に半導体素子を金属基板に実装するため、金属基板加工時の歪が発現してしまう前に半導体素子の実装が終了する。すなわち半導体素子の実装時において金属基板の一主面の平坦性が確保されるため、半導体素子の電極にバンプを形成することなくフリップチップ実装可能である。
前記電極分離溝に樹脂を注入する樹脂注入工程を更に有すると良い。
前記溝形成工程は、前記電極分離溝と共に、前記素子実装位置の周囲に金属基板保持用溝を形成し、前記樹脂注入工程は前記金属基板保持用溝に金属基板保持用樹脂を注入すると良い。
この溝に樹脂を注入することで、その後の金属基板の一主面の裏面から所定の深さに研削及び研磨する工程において、研削バリを抑制できる。溝に充填されている樹脂によって研削バリが溝の内部に入り込めず、そのまま削り取られるため、研削又は研磨時に発生する金属のバリを軽減できることになる。更には、金属加工時の歪が出ていないため、金属基板の一主面上の平坦性が確保される。このことにより、半導体素子、金属基板共にバンプをつけることなく、電極同士を直接接着できるようになる。
前記金属基板の一主面の素子実装位置に実装された半導体素子の周囲に、反射枠を形成する反射枠形成工程を更に有すると良い。
前記反射枠形成工程は、前記金属基板保持用溝に注入された金属基板保持用樹脂によって反射枠を形成すると良い。
前記反射枠の内部に前記半導体素子を封止する透光性樹脂を注入する封止樹脂注入工程を更に有すると良い。
一対の電極部を有する金属基板に半導体素子を実装し、前記半導体素子を樹脂封止してなる半導体装置の製造方法において、次の４つの工程を具備することを特徴とする。１：大判金属基板の一主面に設けた複数の素子実装位置の各々に所定の深さで電極分離溝を作成する溝形成工程。２：前記各電極分離溝の両側に跨がるように半導体素子を実装する素子実装工程。３：前記金属基板の一主面の裏面側から前記電極分離溝に達する位置まで金属基板を研削する研削工程。４：前記大判金属基板を前記各素子実装位置に実装された半導体素子を含む範囲に切断して半導体装置に分離する切断分離工程。
前記各電極分離溝に樹脂を注入する樹脂注入工程を更に有すると良い。
前記溝形成工程は、前記電極分離溝と共に、前記素子実装位置の周囲に金属基板保持用溝を形成し、前記樹脂注入工程は、前記金属基板保持用溝に金属基板保持用樹脂を注入すると良い。
上記製造方法では、大判金属基板を用いて特性の揃った半導体装置を容易に量産できる。すなわち大判金属基板に対する電極分離溝及び金属基板保持用溝の同時加工や溝に対する樹脂の同時注入や、大判金属基板の裏面を同時に研削加工することで、極めて効率良く半導体装置を量産することができる。
前記大判金属基板の一主面の各素子実装位置に実装された半導体素子の周囲に、反射枠を形成する反射枠形成工程を更に有すると良い。
前記反射枠形成工程は、前記大判金属基板の一主面上の、前記各素子実装位置に対応した複数の反射枠を有する反射枠用大判基板を積層すると良い。
前記反射枠形成工程は、前記金属基板保持用溝に注入された金属基板保持用樹脂によって反射枠を形成すると良い。
前記研削工程の前に、前記大判金属基板の一主面に設けた各エレメントの表面に研削保護シートを貼り付ける研削保護シート被着工程を有すると良い。
上記の如く大判金属基板の半導体素子実装側に、研削又は研磨用の保護シートを貼りつけることによって、大判金属基板の裏面の研削加工において、半導体素子や各構成エレメントに対するダメージを軽減することができる。
前記切断分離工程は前記大判金属基板を前記金属基板保持用樹脂の所定の位置で切断すると良い。
前記切断分離工程の前に、前記大判金属基板の裏面に切断保護シートを貼り付ける切断保護シート被着工程を有すると良い。
上記の如く大判金属基板の裏面に切断保護シートを貼り付けることによって、素子分離工程における半導体素子や各構成エレメントに対するダメージを軽減することができる。
前記製造方法によって製造される半導体装置は、１個単位で切断分離される単個半導体装置や、複数単位で切断分離される多数個半導体装置とすることができる。
本発明によれば、金属基板よりなる接続リードを切り離す前に半導体素子を金属基板に実装するため、金属基板加工時の歪が発現してしまう前に半導体素子の実装が終了する。すなわち半導体素子の実装時において金属基板の一主面の平坦性が確保されるため、半導体素子の電極にバンプを形成することなくフリップチップ実装が可能となる。
本発明の第１実施形態に係る半導体発光装置の断面図である。 図１に示す半導体発光装置の平面図である。 図１に示す半導体発光装置の製造方法における前半の工程図である。 図１に示す半導体発光装置の製造方法における後半の工程図である。 本発明の第２実施形態に係る半導体発光装置の断面図である。 図５に示す半導体発光装置の平面図である。 図５に示す半導体発光装置の製造方法における前半の工程図である。 図５に示す半導体発光装置の製造方法における後半の工程図である。 本発明の第３実施形態に係る半導体発光装置に用いられる大判金属基板の部分平面図である。 図９に示す大判金属基板に電極分離溝と金属基板保持用溝を形成した状態を示す大判金属基板の部分平面図である。 本発明の第３実施形態に係る半導体発光装置に用いる大判反射枠基板の部分平面図である。 本発明の第３実施形態に係る半導体発光装置の製造方法における前半の工程図である。 本発明の第３実施形態に係る半導体発光装置の製造方法における後半の工程図である。 本発明の第４実施形態に係る半導体発光装置の製造方法における前半の工程図である。 本発明の第４実施形態に係る半導体発光装置の製造方法における後半の工程図である。 １個単位で切断分離された半導体発光装置の断面図である。 ３個の半導体発光素子を１つの半導体発光装置として切断分離された半導体発光装置の断面図である。 本発明の第５実施形態に係るパワー制御半導体装置の製造方法における工程図である。 図１８の製造方法で作成されたパワー制御半導体装置の電極側から見た平面図である。 図１９に示したパワー制御半導体装置のＡ−Ａ断面図である。
以下図面により本発明の実施形態とし、半導体装置で多く使用されている半導体発光装置及びその製造方法を事例として説明する。従って半導体発光装置に実装する半導体素子は、半導体発光素子を事例としている。なお、各実施形態において、同一又は同等である構成については同一番号を付し、重複する説明を省略する。
（第１実施形態）
図１乃至図４は、本発明の第１実施形態に係る半導体発光装置１０を示し、図１は半導体発光装置１０の断面図、図２は図１に示す半導体発光装置１０の平面図である。図３は半導体発光装置１０の製造方法における前半の工程図、図４は半導体発光装置１０の製造方法における後半の工程図を示す。
図１、図２に示すように、半導体発光装置１０は実装基板を構成する金属基板２を備える。この金属基板２の中心には電極分離溝３ａが形成され、この電極分離溝３ａに電極分離樹脂４ａが注入されている。電極分離溝３ａの両側には素子実装位置７となる一対の電極部２ａ，２ｂが設けられ、この一対の電極部２ａ，２ｂ上に半導体発光素子１がフリップチップ実装されている。また、金属基板２の一主面の半導体発光素子１が実装された素子実装位置７の周囲には反射枠５が形成されており、この反射枠５で囲まれた内部に注入された透光性樹脂６によって半導体発光素子１が封止されている。
前記電極分離溝３ａに注入された電極分離樹脂４ａと、後述する金属基板保持用溝に注入された金属基板保持用樹脂４ｂによって、金属基板２が一体化され強度が保たれる。反射枠５の内部に注入された透光性樹脂６は、透明樹脂又は蛍光体樹脂である。一例として半導体発光素子１として青色ＬＥＤを用い、蛍光体樹脂としてＹＡＧ系蛍光体を用いることにより、白色発光の半導体発光装置を構成することができる。
次に、前述の半導体発光装置１０の製造方法を図３及び図４に基づいて説明する。図３には半導体発光装置１０の前半の製造工程（ａ）〜（ｄ）が示され、図４には半導体発光装置１０の後半の製造工程（ｅ）〜（ｈ）が示されている。図３の製造工程（ａ）は溝形成工程であり、金属基板２の表面の中央部に電極分離溝３ａを、素子実装位置７の周囲に金属基板保持用溝３ｂを所定の深さで形成する。製造工程（ｂ）は樹脂注入工程であり、電極分離溝３ａに電極分離樹脂４ａを注入し、金属基板保持用溝３ｂに金属基板保持用樹脂４ｂを注入する。
金属基板２は、上記の溝を形成しても基板強度を保つ意味から、厚さは０．２ｍｍ〜１．０ｍｍの銅板、又は銅合金板が好ましい。本実施形態では、厚さ０．３ｍｍの銅板を用いた。また、各溝に注入する電極分離樹脂４ａ及び金属基板保持用樹脂４ｂとしては、エポキシ系、シリコーン樹脂系、液晶ポリマー、等が好ましい。
製造工程（ｃ）は素子実装工程であり、電極分離溝３ａによって分離された金属基板２の表面の電極部２ａ、２ｂに半導体発光素子１をフリップチップ実装する。金属基板２の表面は、前記の溝形成工程や樹脂注入工程を経た後も平坦に保たれているので、半導体発光素子１の電極にバンプを形成したり、金属基板２の電極部２ａ、２ｂに突起電極を形成することなく、この金属基板２の表面を直接電極部２ａ、２ｂとして半導体発光素子１をフリップチップ実装することができる。なお、半導体発光素子１の電極や、金属基板２の電極部２ａ、２ｂに突起電極を形成することで、さらに実装性が良くなることは当然である。また、半導体発光素子の構造によってはワイヤーボンディングすることもできる。
製造工程（ｄ）は反射枠形成工程であり、金属基板２の一主面の素子実装位置７に実装された半導体発光素子１の周囲に、反射枠５を形成する。なお、本実施形態においては反射特性に優れた金属製の反射枠５を絶縁性の接着剤により、金属基板２の一主面に接着した。
図４の製造工程（ｅ）は封止樹脂注入工程であり、反射枠５の内部に透明樹脂または蛍光樹脂等の透光性樹脂６を注入する。透光性樹脂６は半導体発光素子１を封止すると共に、半導体発光素子１からの発光を波長変換する機能を持つ。
製造工程（ｆ）は研削工程であり、金属基板２の裏面側を図４（ｅ），（ｆ）において破線で示した切断線Ｔの位置まで研削し、電極分離溝３ａに注入した電極分離樹脂４ａを露出させることで一対の電極部２ａ、２ｂを分離する。この研削工程においては、金属基板２の裏面の研削、研磨加工によって金属基板２の表面に実装された半導体発光素子１、反射枠５及び透光性樹脂６がダメージを受けないように、反射枠５の上面に研削保護シート８ａを貼り付け、この研削保護シート８ａごと研削機械に取り付けることが望ましい。
また、金属基板２の電極分離溝３ａに電極分離樹脂４ａを、金属基板保持用溝３ｂに金属基板保持用樹脂４ｂをそれぞれ注入しておくことで、研削工程での研削バリを抑制できる。すなわち、前記両方の溝３ａ，３ｂにそれぞれ注入した樹脂４ａ，４ｂによって研削バリが溝３ａ，３ｂ内に入り込めず、そのまま削り取られるために研削工程時に発生するバリを軽減できる。
製造工程（ｇ）は切断分離工程であり、半導体発光素子１を含む範囲で切断する。本実施形態では破線で示した切断線ｔの位置、すなわち金属基板保持用樹脂４ｂの中心で切断することにより、製造工程（ｈ）に示した半導体発光装置１０が完成する。この半導体発光装置１０は、前述したように、金属基板２の裏面が研削される前に、金属基板２の平坦な表面に半導体発光素子１がフリップチップ実装される。また、前記研削工程において金属基板２は一対の電極２ａ，２ｂを境にして分離されるが、金属基板２の中心に充填された電極分離樹脂４ａ及び金属基板２の周囲を囲うように充填された金属基板保持用樹脂４ｂ、さらに金属基板２の表面に固着された反射枠５によって一体化され強度が保たれる。なお、前記切断分離工程の前に、前記金属基板２の裏面に切断保護シート８ｂを貼り付け、この切断保護シート８ｂごと切断する。
（第２実施形態）
図５乃至図８には本発明の第２実施形態に係る半導体発光装置２０及びその製造方法が示している。図５は半導体発光装置２０の断面図、図６は図５に示す半導体発光装置２０の平面図である。図７は半導体発光装置２０の製造方法における前半の工程図、図８は半導体発光装置２０の製造方法における後半の工程図を示す。
この実施形態の半導体発光装置２０は、反射枠２５を構成する反射枠形成樹脂４ｃが金属基板２の周囲に配置された金属基板保持用樹脂４ｂと一体に形成されている点を除いて、その基本的構成が前述した半導体発光装置１０とほぼ同じなので、同じ構成には同一の符号を用いることで詳細な説明は省略する。
次に、前述の半導体発光装置２０の製造方法を図７及び図８に基づいて説明する。図７には半導体発光装置２０の前半の製造工程（ａ）〜（ｄ）が示され、図８には半導体発光装置２０の後半の製造工程（ｅ）〜（ｇ）が示されている。図７の製造工程（ａ）は溝形成工程であり、第１実施形態における図３の製造工程（ａ）と同じである。溝形成工程では金属基板２の表面の中央部に電極分離溝３ａを、素子実装位置７の周囲に金属基板保持用溝３ｂを所定の深さで形成する。製造工程（ｂ）は樹脂注入工程であり、電極分離溝３ａに電極分離樹脂４ａを注入し、金属基板保持用溝３ｂに金属基板２の表面から突出する反射枠形成樹脂４ｃと一体形成された金属基板保持用樹脂４ｂを注入する。
前記反射枠形成樹脂４ｃは、金属基板保持用溝３ｂの溝幅より幅広の底面を有する略台形状の断面形状をしている。また、反射枠形成樹脂４ｃは、第１実施形態における半導体発光装置１０の反射枠５とほぼ同一の高さを有しており、反射枠２５を構成している。
製造工程（ｃ）は素子実装工程であり、第１実施形態における図３の製造工程（ｃ）に対応している。すなわち、電極分離溝３ａによって分離された金属基板２の表面の電極部２ａ、２ｂに半導体発光素子１をフリップチップ実装する。
製造工程（ｄ）は封止樹脂注入工程であり、第１実施形態における図４の製造工程（ｅ）に対応している。すなわち、反射枠２５の内部に透明樹脂または蛍光樹脂等の透光性樹脂６を注入して半導体発光素子１を封止する。なお、破線で示された切断線Ｔは、次の研削工程で金属基板２の裏面側を研削する深さを示している。
図８の製造工程（ｅ）は研削工程であり、第１実施形態における図４の製造工程（ｆ）に対応している。前述したように、金属基板２の裏面側を破線で示した切断線Ｔの位置まで研削し、電極分離溝３ａに注入した電極分離樹脂４ａを露出させる。また、この研削工程においては、第１実施形態と同様、反射枠形成樹脂４ｃの上面に研削保護シート８ａを貼り付ける。
製造工程（ｆ）は切断分離工程であり、第１実施形態における図４の製造工程（ｇ）に対応しており、半導体発光素子１を含む範囲で切断する。本実施形態では破線で示した切断線ｔの位置、すなわち反射枠形成樹脂４ｃ及び金属基板保持用樹脂４ｂの中心で切断することにより、製造工程（ｇ）に示した半導体発光装置２０が完成する。切断された反射枠形成樹脂４ｃによって素子実装位置７を取り囲む反射枠２５が形成される。また、第１実施形態と同様、前記切断分離工程の前に、前記金属基板２の裏面に切断保護シート８ｂを貼り付ける工程を設けている。
この実施形態に係る半導体発光装置２０が第１の実施形態に係る半導体発光装置１０と異なるところは、反射枠２５を金属基板保持用樹脂４ｂと同時に形成し、別部材としての反射枠５を不要としたことである。すなわち、反射枠２５が金属基板保持用樹脂４ｂと一体に同時形成できるため、反射枠５が別途不要となる。また、小型化も図られる。更に、金属基板保持用溝３ｂに金属基板保持用樹脂４ｂと反射枠形成樹脂４ｃを同時に注入することで工程数を減らすことができ、製造期間の短縮及び製造コストの低減が図られる。ここで使用する樹脂は、反射枠と兼用するため、例えば酸化チタン等の反射材が混入された白色樹脂が含まれている樹脂が望ましい。本実施形態では、酸化チタンの含まれたシリコーン樹脂を使用してインジェクション法で樹脂成形を実施した。
（第３実施形態）
図９乃至図１２は、本発明の第３実施形態に係る半導体発光装置を示している。この実施形態は、大判金属基板１２を用いて、第１実施形態における半導体発光装置１０を量産する集合基板方式を採用している。
図９は大判金属基板１２の部分平面図である。この大判金属基板１２は、基板に溝を形成しても基板強度を保つ必要があることから、厚さ０．２ｍｍ〜１．０ｍｍの銅板又は銅合金板が好ましい。本実施形態では、縦横長さ７８ｍｍ×６２ｍｍ、厚さ０．３ｍｍの銅板を使用した。この銅板の１辺には複数の基準孔１２ａが設けられ、周縁部には溝形成時の位置基準となるアライメント孔１２ｂが複数設けられている。これらの基準孔１２ａ及びアライメント孔１２ｂは、大判金属基板１２の加工形成時に同一金型で作られるため、位置精度が高い。
図１０は前記大判金属基板１２に電極分離溝１３ａと金属基板保持用溝１３ｂを形成した状態を示す大判金属基板１２の部分平面図である。電極分離溝１３ａと金属基板保持用溝１３ｂは、いずれも前記基準孔１２ａを基準としてダイシング加工されるため、正確に所定の深さに形成される。また、前記金属基板保持用溝１３ｂは、大判金属基板１２に対して格子状に形成され、電極分離溝１３ａを中心にして四角に囲んだ範囲が個々の半導体発光装置の構成領域Ｓとなる。
前述したように、本実施形態では前記電極分離溝１３ａ及び金属基板保持用溝１３ｂは、アライメント孔１２ｂで規定された位置で大判金属基板１２にダイシング加工で形成されるが、具体的には大判金属基板１２のダイシング面と反対の面にダイシングテープを貼り付け、このダイシングテープごとダイシング装置に設置されて、ダイシングにより溝形成が行なわれる。この場合、ダイシングで溝を形成すると金属バリ（ダイシングバリ）ができる。ダイシングバリの中で特に問題となるのは、大判金属基板１２の上面にできるダイシングバリであるが、このダイシングバリはダイシング後に大判金属基板１２の上面を研磨することで除去が可能である。
前記ダイシングバリを除去した後、ダイシングテープを引き剥がして、電極分離溝１３ａと金属基板保持用溝１３ｂが形成された大判金属基板１２を作製する。本実施形態では、溝幅０．３ｍｍ、溝深さが０．１５ｍｍの金属基板保持用溝１３ｂと、溝幅と溝深さの両方が０．１５ｍｍの電極分離溝１３ａを形成した。なお、前記各溝の位置は、半導体発光素子で電気的に分離する必要のある電極位置、電極間距離及び基本単位となる半導体発光装置の大きさで規定され、大判金属基板１２上に格子状に配置される。また、本実施形態では、各溝をダイシング加工で形成した場合を説明したが、これに限定されるものではなく、プレス法等の他の加工方法でも作製できることは勿論である。また、大判金属基板１２に設けられた金属基板保持用溝１３ｂは、複数の半導体発光装置の分離する分離溝としての機能を有し、大判金属基板１２に形成された複数の半導体発光装置を個々に分離する。
図１１は複数の反射枠が形成された大判反射枠基板２２示す部分平面図である。この大判反射枠基板２２は、基準孔２２ａと複数の反射枠５と隣接する各反射枠５同士を接続する接続部２２ｂとを有している。また、各反射枠５の大きさと位置は、前記大判金属基板１２に形成された各半導体発光装置の構成領域Ｓと対応している。この大判反射枠基板２２は、反射枠５が反射面を形成するため、厚さ０．２〜３ｍｍの金属板、又は表面に光学反射層が形成された基板が好ましく、本実施形態では、縦横長さが７８ｍｍ×６２ｍｍ、厚さ０．３ｍｍのアルミニウム板を使用した。
次に、大判金属基板１２と大判反射枠基板２２を用いた半導体発光装置１０の量産工程を図１２及び図１３に基づいて説明する。この大判金属基板１２を用いた製造方法の各工程は、図３及び図４で説明した半導体発光装置１０の各製造工程（ａ）〜（ｈ）と基本的に同じである。したがって、図３に示した製造工程（ａ）〜（ｄ）は省略し、図４に示した製造工程（ｅ）〜（ｈ）についてのみ説明する。
図１２の製造工程（ｅ）は封止樹脂注入工程であるが、溝形成工程から封止樹脂注入工程までが図示されているので、簡単に説明する。先ず、図１０に示した大判金属基板１２には複数の電極分離溝１３ａと金属基板保持用溝１３ｂとが形成され、電極分離溝１３ａには電極分離樹脂４ａが、金属基板保持用溝１３ｂには金属基板保持用樹脂４ｂがそれぞれ注入されている。次に、大判金属基板１２の各電極分離溝１３ａに対応した素子実装位置１７に半導体発光素子１がフリップチップ実装される。
次に、前記大判金属基板１２の上に前記図１１に示された大判反射枠基板２２を積層する。大判金属基板１２と大判反射枠基板２２との積層は、大判金属基板１２と大判反射枠基板２２のそれぞれに設けられた基準孔１２ａ、２２ａの位置合わせによって行われる。また、大判金属基板１２の各素子実装位置１７に対する大判反射枠基板２２の各反射枠５の位置合わせは、大判金属基板１２の表面に突出する金属基板保持用樹脂４ｂが大判反射枠基板２２の各反射枠５の間隙に入り込むことによって行われるため、正確に位置決めされる。なお、大判金属基板１２に設けられた金属基板保持用樹脂４ｂのうち、大判反射枠基板２２の各反射枠５を接続している接続部２２ｂに対応する箇所の金属基板保持用樹脂４ｂ’は、大判金属基板１２の表面に突出していない。その結果、大判金属基板１２と大判反射枠基板２２との積層が可能となる。次いで、大判金属基板１２に形成された各反射枠５の内部に透光性樹脂６を注入し、半導体発光素子１を封止することにより、製造工程（ｅ）の封止樹脂注入工程が終了する。
前記電極分離樹脂４ａ及び金属基板保持用樹脂４ｂは、トランスファ法、インジェクション法、滴下法等で充填が可能である。また、充填される樹脂の種類もエポキシ系、シリコーン樹脂系、液晶ポリマー等と様々である。本実施形態では、シリコーン樹脂をインジェクション法で充填した。
次に上記大判金属基板１２と大判反射枠基板２２との積層について詳細に説明する。上記大判金属基板１２と大判反射枠基板２２とは、互いに接着することにより積層される。大判反射枠基板２２に形成された反射枠５の材質としては、アルミニウム、銀、等の金属材、ガラス、光学素材、及びそれらの複合材などを利用できる。また、接着剤としては、反射枠５が導電材の場合は、大判金属基板１２との間で電気的絶縁を保つ必要がある。また、半導体発光素子１を実装する際のリフロー温度以上の耐熱性と、樹脂ブリード（接着時の樹脂流れ出し）を抑制するため高チクソ性を兼ね備えた樹脂として、エポキシ系、アクリル系、シリコーン樹脂系などの樹脂を利用できる。さらに、接着剤の塗布方法としては、大判金属基板１２上に半導体発光素子１が実装されていることを考慮して、スタンピング方式が好適である。なお、ディスペンス方式による接着剤の塗布やテープ状の接着剤を適用することも可能である。本実施形態では、高粘度のエポキシ系接着剤をスタンピング方式で塗布した。
前記大判金属基板１２と大判反射枠基板２２とを積層する場合、先ず、大判金属基板１２の基準孔１２ａを位置決めピンに挿入して大判金属基板１２を固定する。次いで、反射枠５が形成された大判反射枠基板２２の接合面にスキージングで一定の厚みのエポキシ系接着剤層を形成し、前記大判金属基板１２の上に大判反射枠基板２２を重ねる。この時、大判反射枠基板２２の基準孔２２ａを位置決めピンに挿入しながら大判金属基板１２に接着する。なお、大判反射枠基板２２に形成した反射枠５の位置精度にズレがあっても、大判金属基板１２上に突き出た金属基板保持用樹脂４ｂによって矯正されるので、最終的には位置精度が高くなる。その後、熱処理をして接着剤を硬化させ、反射枠５を大判金属基板１２上に固定する。その結果、半導体発光素子１の側面から放射された光は、前記反射枠５で上方に反射され、光取出し効率が向上する。
製造工程（ｆ）は研削工程であり、大判金属基板１２の裏面側を破線で示した切断線Ｔの深さまで研削し、電極分離溝１３ａに注入した電極分離樹脂４ａを露出させることで一対の電極部２ａ、２ｂを分離する。この研削工程においては、大判金属基板１２の裏面の研削、研磨加工によって大判金属基板１２の表面に実装された半導体発光素子１、反射枠５及び透光性樹脂６がダメージを受けないように、反射枠５の上面に大判研削保護シート１８ａを貼り付け、この大判研削保護シート１８ａごと研削機械に取り付けることが望ましい。
なお、上記反射枠５の高さに対して、反射枠５の内部に注入する透光性樹脂６の高さを少し低くしておくと良い。これは図１２の製造工程（ｆ）に示したように、反射枠５の上面に大判研削保護シート１８ａを貼り付けたときに、大判研削保護シート１８ａの粘着面を透光性樹脂６の上面に接触させないためである。透光性樹脂６の上面に汚れが付かないので、光学特性の劣化が防げることになる。
図１３の製造工程（ｇ）は切断分離工程であり、半導体発光素子１を含む範囲で切断する。本実施形態では破線で示した切断線ｔの位置、すなわち各金属基板保持用樹脂４ｂの中心で切断することにより、製造工程（ｈ）に示したように多数の半導体発光装置１０が量産される。なお、前記切断分離工程の前に、前記大判金属基板１２の裏面に大判切断保護シート１８ｂを貼り付ける工程を設けている。
（第４実施形態）
図１４乃至図１７は、本発明の第４実施形態に係る半導体発光装置２０の量産工程を示している。この実施形態は、大判金属基板１２を用いて、第２実施形態における半導体発光装置２０を量産する集合基板方式を採用している。
この実施形態における製造方法は、図７及び図８で説明した半導体発光装置２０の各製造工程（ａ）〜（ｇ）と基本的に同じである。したがって、図７に示した製造工程（ａ）〜（ｃ）は省略し、図７に示した製造工程（ｄ）及び図８に示した製造工程（ｅ）〜（ｇ）についてのみ説明する。
図１４の製造工程（ｄ）は封止樹脂注入工程であるが、溝形成工程から封止樹脂注入工程までが図示されているので、簡単に説明する。先ず、図１２に示した大判金属基板１２には複数の電極分離溝１３ａと金属基板保持用溝１３ｂとが形成され、電極分離溝１３ａには電極分離樹脂１４ａが、金属基板保持用溝１３ｂには金属基板保持用樹脂１４ｂと反射枠形成樹脂１４ｃとが、それぞれ注入されている。金属基板保持用樹脂１４ｂと反射枠形成樹脂１４ｃは一体である。次に、大判金属基板１２の各電極分離溝１３ａに対応した素子実装位置１７に半導体発光素子１がフリップチップ実装される。
前記大判金属基板１２の各金属基板保持用溝１３ｂに注入された樹脂のうち、金属基板保持用樹脂１４ｂは金属基板保持用溝１３ｂ内に埋設された部分であり、反射枠形成樹脂１４ｃは金属基板保持用溝１３ｂから大判金属基板１２の表面に突出した部分である。反射枠形成樹脂１４ｃは、金属基板保持用溝１３ｂの溝幅より幅広の底面を有する略台形状の断面形状をしている。また、反射枠形成樹脂１４ｃは、第３実施形態の半導体発光装置１０の反射枠５と同等の高さを有しており、反射枠２５を構成している。
図１４の製造工程（ｅ）は研削工程であり、第２実施形態における図８の製造工程（ｅ）に対応している。大判金属基板１２の裏面側を破線で示した切断線Ｔの位置まで研削し、電極分離溝１３ａに注入した電極分離樹脂１４ａを露出させることで一対の電極部２ａ、２ｂを電気的に分離する。この研削工程においては、大判金属基板１２の裏面の研削、研磨加工によって大判金属基板１２の表面に実装された半導体発光素子１、反射枠２５及び透光性樹脂６がダメージを受けないように、反射枠２５の上面に大判研削保護シート１８ａを貼り付け、この大判研削保護シート１８ａごと研削機械に取り付けることが望ましい。また、上記反射枠２５の高さに対して透光性樹脂６の高さを少し低くしておくと良い。
図１５の製造工程（ｆ）は切断分離工程であり、半導体発光素子１を含む範囲で切断する。本実施形態では破線で示した切断線ｔの位置、すなわち各反射枠形成樹脂１４ｃの上面の中心で切断することにより、製造工程（ｇ）に示したように多数の半導体発光装置２０が量産される。なお、前記切断分離工程の前に、前記大判金属基板１２の裏面に大判切断保護シート１８ｂを貼り付ける工程を設けている。
この実施形態に係る半導体発光装置２０の製造方法は、第３実施形態に係る半導体発光装置１０の製造方法とは異なって、反射枠２５を金属基板保持用樹脂１４ｂと同時に形成し、別部材としての反射枠５を不要としたことである。すなわち、反射枠２５を金属基板保持用樹脂１４ｂと一体に同時形成できるため、反射枠５が別途不要となり、また小型化が図られる。更に、金属基板保持用溝１３ｂに金属基板保持用樹脂１４ｂと反射枠形成樹脂１４ｃを同時に注入することで工程数を減らすことができ、製造期間の短縮及び製造コストの低減が図られる。
図１６及び図１７には切断分離工程により分離形成された半導体発光装置２０が示されている。図１６には半導体発光素子を１個単位で切断分離した単個の半導体発光装置２０が示され、図１７には３個の半導体発光素子を１つの半導体発光装置として切断分離した３連の半導体発光装置２０が示されている。このように、本発明における集合基板方式の半導体発光装置の製造方法によれば、顧客の希望する色々な大きさの半導体発光装置を提供することが可能となる。
また本発明における集合基板方式の半導体発光装置の製造方法では、第３実施形態における研削工程（ｆ）及び第４実施形態における研削工程（ｅ）が終了した後に、大判金属基板１２の裏面に大判切断保護シート１８ｂを貼り付けたままの状態で、各半導体発光装置の光特性や電気的特性の測定が実施可能であり、特性による半導体発光装置の選別がバッチ処理できる、という利点もある。
（第５実施形態）
図１８乃至図２０は、本発明の第５実施形態に係る半導体装置３０を示している。この実施形態に係る半導体装置は、先の実施形態に係る半導体発光装置とは異なって、パワー制御用半導体装置である。なお、このパワー制御用半導体装置の実装基板となる金属基板は、第１実施形態の半導体発光装置に用いられた金属基板２と同じものである。
図１８はパワー制御用半導体装置３０の製造方法を示す工程図であり、図１９は図１８に示す製造方法で作製されたパワー制御用半導体装置３０を金属基板２の電極部２ａ側から見た平面図、図２０は図１９に示したパワー制御用半導体装置３０のＡ−Ａ断面図である。なお、本実施形態ではパワー制御用半導体素子として、８０ピンＢＧＡパッケージのパワー制御用半導体素子３１を用いた。
図１８の製造工程（ａ）は溝形成工程であり、パワー制御用半導体素子３１の電極仕様に基づいている。電極ピッチ０．８ｍｍ、電極サイズ０．４ｍｍに合わせて金属基板２には０．４ｍｍ間隔で幅０．３０ｍｍ、深さ０．１５ｍｍの電極分離溝３がダイシングにより形成される。この実施形態では１列に１０個の電極部２ａが形成されている。また、金属基板２は、パワー制御用半導体素子３１との実装性を確保するために表面処理が施されている。
製造工程（ｂ）は素子実装工程である。金属基板２の各電極部２ａに鉛フリー半田を印刷し、その上にパワー制御用半導体素子３１を配置し、熱処理することにより金属基板２の電極部２ａとパワー制御用半導体素子３１の各電極３１ａとを半田接合する。なお、半田に代わって溶接でもよい。
製造工程（ｃ）は研削工程であり、金属基板２の裏面側を破線で示した切断線Ｔの位置まで研削及び研磨加工を行って電極部２ａの分離を行う。この工程により、パワー制御用半導体装置３０が完成する。
上記の製造方法で作製されたパワー制御用半導体装置３０は、図１９及び図２０に示されるように、裏面に８行１０列による８０ピンの電極部２ａが形成される。
上記の如く本実施形態では、電極数の多いパワー制御用半導体素子３１にも、電極３１ａを兼用して個別に放熱板を取り付けることができ、更には電極３１ａ間の空隙を利用して放熱効果を高めることができる。また、本実施形態では省略したが、溝形成工程の後に樹脂注入工程を設けて、電極分離溝３に電極分離樹脂を充填しても良い。
上記の如く本発明は、金属基板に先ダイシングをすることで、金属基板製造時や、半導体素子実装時に発生する金属基板の歪の影響を受けることなく平坦性を確保し、半導体素子、金属基板にバンプを設けることなく半導体素子を安価に、接続信頼性が高いフリップチップ実装できる。更に、半導体素子の電極の直下に半導体装置の電極を配置するため、最短の放熱経路になる上、金属基板がヒートシンクにもなるため、放熱性が高く、信頼性の高い半導体装置を提供できる。しかも、金属基板に設けた複数の溝に樹脂を注入することで、前記溝を金属基板の裏面から研削した時に発生する研削バリを軽減できる。
更に、反射枠取り付け時に、基準孔と金属基板から突き出た樹脂が反射枠実装時の位置ガイドになることで、位置精度を高めることができる。また、反射枠の取り付けをバッチ処理できるので、製造期間の短縮や製造コストの低減が図られる、という利点もある。更にまた、反射枠を金属基板保持用溝（半導体装置分離溝）上に形成することで、半導体装置の小型化が図られる。以上により、本発明は歩留りと接続信頼性を確保し、量産性よく、放熱性に優れた半導体装置を提供することができる。
本発明の活用例として、主に照明、液晶画面のバックライト光源やカメラのフラッシュ光源に使用される半導体発光装置が挙げられる。また、本発明は半導体発光装置に限定されるものではなく、あらゆる半導体素子の金属基板に対する実装に応用可能であり、特に放熱性に優れているため、パワー制御用半導体装置への適用に最適である。
１ 半導体発光素子（半導体素子）
２ 金属基板
２ａ，２ｂ 電極部
３，３ａ，１３ａ 電極分離溝
３ｂ，１３ｂ 金属基板保持用溝
４ａ，１４ａ 電極分離樹脂
４ｂ，１４ｂ 金属基板保持用樹脂
４ｃ，１４ｃ 反射枠形成樹脂
５，２５ 反射枠
６ 透光性樹脂
７，１７ 素子実装位置
８ａ 研削保護シート
８ｂ 切断保護シート
１８ａ 大判研削保護シート
１８ｂ 大判切断保護シート
１０，２０ 半導体発光装置（半導体装置）
１２ 大判金属基板
１２ａ，２２ａ 基準孔
１２ｂ アライメント孔
２２ 大判反射枠基板
２２ｂ 接続部
３０ パワー制御用半導体装置
３１ パワー制御用半導体素子
３１ａ 電極
Ｓ 構成領域
Ｔ，ｔ 切断線

Claims (18)

  1. 一対の電極部を有する金属基板に半導体素子を実装し、前記半導体素子を樹脂封止してなる半導体装置の製造方法において、
    前記金属基板の一主面の素子実装位置に所定の深さで電極分離溝を形成する溝形成工程と、
    前記電極分離溝の両側に跨がるように半導体素子を実装する素子実装工程と、
    前記金属基板の一主面の裏面側から前記電極分離溝に達する位置まで金属基板を研削する研削工程と、を具備することを特徴とする半導体装置の製造方法。
  2. 前記電極分離溝に樹脂を注入する樹脂注入工程を更に有する請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂注入工程は、前記素子実装位置の周囲に形成した金属基板保持用溝に金属基板保持用樹脂を注入することを含む請求項２に記載の半導体装置の製造方法。
  4. 前記金属基板の一主面の素子実装位置に実装された半導体素子の周囲に、反射枠を配設する反射枠形成工程を更に有する請求項３に記載の半導体装置の製造方法。
  5. 前記反射枠形成工程は、前記素子実装位置の周囲に形成した金属基板保持用溝に注入された金属基板保持用樹脂によって反射枠を形成する請求項４に記載の半導体装置の製造方法。
  6. 前記反射枠の内部に、前記半導体素子を封止する透光性樹脂を注入する封止樹脂注入工程を更に有する請求項４又は５に記載の半導体装置の製造方法。
  7. 一対の電極部を有する金属基板に半導体素子を実装し、前記半導体素子を樹脂封止してなる半導体装置の製造方法において、
    大判金属基板の一主面に設けた複数の素子実装位置の各々に所定の深さで電極分離溝を形成する溝形成工程と、
    前記各電極分離溝の両側に跨がるように半導体素子を実装する素子実装工程と、
    前記金属基板の一主面の裏面側から前記電極分離溝に達する位置まで金属基板を研削する研削工程と、
    前記大判金属基板を前記各素子実装位置に実装された半導体素子が含まれる範囲に切断して半導体装置に分離する切断分離工程と、を具備することを特徴とする半導体装置の製造方法。
  8. 前記各電極分離溝に樹脂を注入する樹脂注入工程を更に有する請求項７に記載の半導体装置の製造方法。
  9. 前記樹脂注入工程は、前記各素子実装位置の周囲に形成した金属基板保持用溝に金属基板保持用樹脂を注入することを含む請求項８に記載の半導体装置の製造方法。
  10. 前記大判金属基板の一主面の各素子実装位置に実装された半導体素子の周囲に、反射枠を形成する反射枠形成工程を更に有する請求項９に記載の半導体装置の製造方法。
  11. 前記反射枠形成工程は、前記大判金属基板の一主面上の、前記各素子実装位置に対応した複数の反射枠を有する反射枠用大判基板を積層配設する請求項１０に記載の半導体装置の製造方法。
  12. 前記反射枠形成工程は、前記各素子実装位置の周囲に形成した金属基板保持用溝に注入された金属基板保持用樹脂によって反射枠を形成する請求項１０に記載の半導体装置の製造方法。
  13. 前記反射枠の内部に、前記半導体素子を封止する透光性樹脂が注入される封止樹脂注入工程を更に有する請求項１０乃至１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記研削工程の前に、前記大判金属基板の一主面に設けた各エレメントの表面に研削保護シートを貼り付ける研削保護シート被着工程を有する請求項７乃至１２のいずれか１項に記載の半導体装置の製造方法。
  15. 前記切断分離工程は、前記大判金属基板を前記各素子実装位置の周囲に形成した金属基板保持用溝に注入された金属基板保持用樹脂の所定の位置で切断する請求項９乃至１３のいずれか１項に記載の半導体装置の製造方法。
  16. 前記切断分離工程の前に、前記大判金属基板の裏面に切断保護シートを貼り付ける切断保護シート被着工程を有する請求項７乃至１４のいずれか１項に記載の半導体装置の製造方法。
  17. 前記請求項１から１５の製造方法によって製造されたことを特徴とする半導体装置。
  18. 前記請求項７から１５の製造方法によって製造された複数の半導体素子を含むことを特徴とする半導体装置。
JP2016540181A 2014-08-05 2015-07-30 半導体装置及びその製造方法 Active JP6126752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014159333 2014-08-05
JP2014159333 2014-08-05
PCT/JP2015/071607 WO2016021476A1 (ja) 2014-08-05 2015-07-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP6126752B2 true JP6126752B2 (ja) 2017-05-10
JPWO2016021476A1 JPWO2016021476A1 (ja) 2017-05-25

Family

ID=55263745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016540181A Active JP6126752B2 (ja) 2014-08-05 2015-07-30 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10181553B2 (ja)
EP (1) EP3179525B1 (ja)
JP (1) JP6126752B2 (ja)
CN (1) CN106663731B (ja)
WO (1) WO2016021476A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102625710B1 (ko) 2021-09-24 2024-01-16 주식회사 루츠 형광체의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888296B2 (ja) * 2016-12-26 2021-06-16 日亜化学工業株式会社 発光装置の製造方法
JP6579141B2 (ja) * 2017-03-24 2019-09-25 日亜化学工業株式会社 発光装置および発光装置の製造方法
DE112017007501T5 (de) 2017-05-02 2020-04-09 Osram Opto Semiconductors Gmbh Herstellung eines chipmoduls
KR102641336B1 (ko) * 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
JP6974724B2 (ja) * 2018-03-08 2021-12-01 日亜化学工業株式会社 発光装置の製造方法
JP7218126B2 (ja) * 2018-08-30 2023-02-06 キヤノン株式会社 配線板を備えるユニット、モジュールおよび機器
JP7186358B2 (ja) * 2018-11-15 2022-12-09 日亜化学工業株式会社 発光装置の製造方法、発光装置及び光源装置
JP7406314B2 (ja) * 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器
TWM613115U (zh) * 2021-01-20 2021-06-11 長華科技股份有限公司 複合式導線架及高亮度發光二極體的封裝結構
DE102022121519A1 (de) * 2022-08-25 2024-03-07 Ams-Osram International Gmbh Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung von strahlung emittierenden halbleiterbauelementen

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
TW563263B (en) 2002-09-27 2003-11-21 United Epitaxy Co Ltd Surface mounting method for high power light emitting diode
CN201054360Y (zh) 2007-02-28 2008-04-30 深圳市丽晶光电科技有限公司 可表面贴焊的led器件
JP2011025347A (ja) 2009-07-24 2011-02-10 Disco Abrasive Syst Ltd 金属板の加工方法
WO2012060336A1 (ja) 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
CN103392242B (zh) 2011-02-28 2017-02-22 日亚化学工业株式会社 发光装置
JP5693313B2 (ja) 2011-03-23 2015-04-01 シチズン電子株式会社 リードフレームを用いた半導体発光装置の製造方法
CN202111151U (zh) * 2011-05-13 2012-01-11 佛山市国星光电股份有限公司 新型top led支架及由其制造的top led器件
JP5720496B2 (ja) * 2011-08-24 2015-05-20 豊田合成株式会社 発光装置及びその製造方法
US8324082B1 (en) 2011-09-15 2012-12-04 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating conductive substrates for electronic and optoelectronic devices
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
KR20130081949A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
JP5978631B2 (ja) 2012-01-26 2016-08-24 日亜化学工業株式会社 発光装置
CN202917534U (zh) 2012-10-19 2013-05-01 博罗承创精密工业有限公司 Led支架及其端子料带结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102625710B1 (ko) 2021-09-24 2024-01-16 주식회사 루츠 형광체의 제조방법

Also Published As

Publication number Publication date
US10181553B2 (en) 2019-01-15
EP3179525A1 (en) 2017-06-14
US20180175267A1 (en) 2018-06-21
WO2016021476A1 (ja) 2016-02-11
EP3179525A4 (en) 2017-06-14
EP3179525B1 (en) 2018-10-24
CN106663731B (zh) 2019-08-06
CN106663731A (zh) 2017-05-10
JPWO2016021476A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP6126752B2 (ja) 半導体装置及びその製造方法
US9269873B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5995695B2 (ja) Ｌｅｄ装置の製造方法
EP3261136B1 (en) Light-emitting device and method for producing the same
US9391050B2 (en) Semiconductor light emitting device and fabrication method for same
JP2014112669A (ja) 半導体発光装置及びその製造方法
US9583455B2 (en) Semiconductor device
JP5813467B2 (ja) 基板、発光装置及び基板の製造方法
US9768152B2 (en) Method for producing a light emitting device
TWI497773B (zh) Film wiring substrate and light emitting device
TW200843001A (en) Leadframe for leadless packaging, packaging structure thereof and manufacturing method using the same
CN103199187A (zh) 一种发光二极管封装基板与封装结构及其制作方法
JP3604108B2 (ja) チップ型光半導体の製造方法
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2007335734A (ja) 半導体装置
JP5547703B2 (ja) 半導体装置の製造方法
WO2018168473A1 (ja) 光学モジュールの製造方法及び光学モジュール
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
TWI692042B (zh) 半導體封裝結構及其製作方法
US9093438B2 (en) Semiconductor device package with cap element
JP2014003103A (ja) 発光装置の製造方法
US20120175788A1 (en) Semiconductor device, semiconductor package, and method for manufacturing semiconductor device
JP2012054397A (ja) 半導体素子およびその製造方法、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170218

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170218

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170407

R150 Certificate of patent or registration of utility model

Ref document number: 6126752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150