KR102641336B1 - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR102641336B1
KR102641336B1 KR1020180101576A KR20180101576A KR102641336B1 KR 102641336 B1 KR102641336 B1 KR 102641336B1 KR 1020180101576 A KR1020180101576 A KR 1020180101576A KR 20180101576 A KR20180101576 A KR 20180101576A KR 102641336 B1 KR102641336 B1 KR 102641336B1
Authority
KR
South Korea
Prior art keywords
insulating member
package body
metal package
semiconductor device
disposed
Prior art date
Application number
KR1020180101576A
Other languages
English (en)
Other versions
KR20190026581A (ko
Inventor
이고은
강희성
김가연
이영준
진민지
윤재준
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to US16/119,469 priority Critical patent/US11335843B2/en
Priority to EP18192224.6A priority patent/EP3451396A1/en
Priority to JP2018165079A priority patent/JP6755911B2/ja
Priority to TW107131008A priority patent/TWI802587B/zh
Priority to CN201811034004.6A priority patent/CN109427946B/zh
Publication of KR20190026581A publication Critical patent/KR20190026581A/ko
Application granted granted Critical
Publication of KR102641336B1 publication Critical patent/KR102641336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

실시 예는, 제1 관통홀 및 제2 관통홀을 갖는 수지부; 상기 수지부 상에 배치되고, 상면에서 하면을 향하는 제1 방향으로 오목한 캐비티를 갖는 도전성 몸체; 및 상기 캐비티 내에 배치되는 발광 소자;를 포함하고, 상기 도전성 몸체는 상기 하면에서 상기 제1 방향으로 돌출된 제1 돌출부 및 제2 돌출부를 포함하고, 상기 제1 돌출부는 상기 제1 관통홀 내에 배치되고, 상기 제2 돌출부는 상기 제2 관통홀 내에 배치되고, 상기 수지부의 상면은 상기 도전성 몸체의 하면에 접하는 반도체 소자 패키지를 개시한다.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}
실시 예는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자 패키지에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 광 추출 효율이 상대적으로 떨어지는 문제가 있고, 내부의 열을 외부로 효과적으로 방출하지 못하는 문제가 있다.
실시 예는 열 방출이 우수한 반도체 소자 패키지를 제공한다.
실시 예는 광 추출 효율이 우수한 반도체 소자 패키지를 제공한다.
실시 예는 패키지 커팅시 발생하는 버(burr)를 억제할 수 있는 반도체 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자 패키지는, 제1 관통홀 및 제2 관통홀을 갖는 수지부; 상기 수지부 상에 배치되고, 상면에서 하면을 향하는 제1 방향으로 오목한 캐비티를 갖는 도전성 몸체; 및 상기 캐비티 내에 배치되는 발광 소자;를 포함하고, 상기 도전성 몸체는 상기 하면에서 상기 제1 방향으로 돌출된 제1 돌출부 및 제2 돌출부를 포함하고, 상기 제1 돌출부는 상기 제1 관통홀 내에 배치되고, 상기 제2 돌출부는 상기 제2 관통홀 내에 배치되고, 상기 수지부의 상면은 상기 도전성 몸체의 하면에 접한다.
상기 제1 돌출부는 상기 제2 돌출부보다 클 수 있다.
상기 제1 돌출부와 제2 돌출부의 면적비는 1:0.2 내지 1:0.6일 수 있다.
상기 제1 돌출부 및 제2 돌출부는 알루미늄을 포함할 수 있다.
상기 도전성 몸체는 제1 금속 패키지 몸체부, 제2 금속 패키지 몸체부, 및 상기 제1 금속 패키지 몸체부와 상기 제2 금속 패키지 몸체부 사이에 배치되는 제1 절연부재를 포함할 수 있다.
상기 제1 절연부재는 상기 도전성 몸체의 복수 개의 외측면 중 적어도 2개의 외측면으로 노출될 수 있다.
상기 제1 절연부재는 상기 수지부의 상면과 연결될 수 있다.
상기 제1 돌출부와 상기 제2 돌출부 사이의 간격은 상기 제1 절연부재의 폭보다 클 수 있다.
상기 수지부와 상기 제1 절연부재는 서로 다른 물질을 각각 구비할 수 있다.
상기 제1 금속 패키지 몸체부는 상기 제2 금속 패키지 몸체부에 가까워지는 방향으로 갈수록 두께가 감소하여 형성되는 제1 함몰부, 및 상기 제1 금속 패키지 몸체부의 측면과 하면의 모서리에 형성되는 제2 함몰부를 포함하고, 상기 제2 금속 패키지 몸체부는 상기 제1 금속 패키지 몸체부에 가까워지는 방향으로 갈수록 두께가 감소하여 형성되는 제3 함몰부, 및 상기 제2 금속 패키지 몸체부의 측면과 하면의 모서리에 형성되는 제4 함몰부를 포함하고, 상기 수지부는 상기 제2 함몰부 및 상기 제4 함몰부에 배치될 수 있다.
상기 제1 함몰부, 제3 함몰부, 및 상기 제1 절연부재는 상기 캐비티를 형성할 수 있다.
상기 수지부의 하면은 상기 제1 돌출부 및 제2 돌출부의 하면과 동일 평면을 이룰 수 있다.
상기 제1 금속 패키지 몸체부는 복수 개의 외측면 및 상기 제1 절연부재와 접촉하는 제1 접착면을 포함하고, 상기 제2 금속 패키지 몸체부는 복수 개의 외측면 및 상기 제1 절연부재와 접촉하는 제2 접착면을 포함하고, 상기 제1 금속 패키지 몸체부의 상기 제2 함몰부는, 상기 제1 금속 패키지 몸체부의 하면과 상기 제1 금속 패키지 몸체부의 외측면이 만나는 영역에 배치되는 제1홈, 및 상기 제1 금속 패키지 몸체부의 하면과 제1 금속 패키지 몸체부의 제1 접착면이 만나는 영역에 배치되는 제3홈을 포함하고, 상기 제2 금속 패키지 몸체부의 상기 제4 함몰부는 상기 제2 금속 패키지 몸체부의 하면과 상기 제2 금속 패키지 몸체부의 외측면이 만나는 영역에 배치되는 제2홈, 및 상기 제2 금속 패키지 몸체부의 하면과 제2 금속 패키지 몸체부의 접착면이 만나는 영역에 배치되는 제4홈을 포함하고, 상기 제3홈과 상기 제4홈은 서로 연결될 수 있다.
상기 수지부는 상기 제1홈과 상기 제2홈에 배치되는 제2 절연부재, 및 상기 제3홈과 상기 제4홈에 배치되는 제3 절연부재를 포함하고, 상기 제3 절연부재의 폭은 상기 제1 절연부재의 폭보다 클 수 있다.
상기 제2 절연부재의 두께와 상기 제3 절연부재의 두께는 상이할 수 있다.
상기 제2 절연부재의 두께는 상기 제3 절연부재의 두께보다 두꺼울 수 있다.
상기 제2 절연부재의 폭은 상기 제3 절연부재의 폭보다 작을 수 있다.
상기 제2 절연부재의 재질과 상기 제3 절연부재의 재질은 동일하고, 상기 제3 절연부재와 상기 제1 절연부재의 재질은 상이할 수 있다.
상기 캐비티의 내측벽에 형성된 단차부 상에 배치되는 투광부재를 포함할 수 있다.
상기 제1홈의 하면의 폭과 상기 제1 금속 패키지 몸체부의 하면의 폭의 비율은 1:3 내지 1:5일 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자 패키지는, 제1 금속 패키지 몸체부; 상기 제1금속 패키지 몸체부와 제1 절연부재에 의해서 이격되는 제2 금속 패키지 몸체부; 상기 제1금속 패키지 몸체부와 상기 제2금속 패키지 몸체부에 전기적으로 연결되는 발광소자; 상기 제1금속 패키지 몸체부와 상기 제2금속 패키지 몸체부 상에 배치되는 투광부재;를 포함하고, 상기 제1금속 패키지 몸체부의 상부는 상기 제1금속 패키지 몸체부의 두께 감소로 형성되는 제1 함몰부를 포함하고, 상기 제1 금속 패키지 몸체부의 하부는 복수의 외측면을 따라 형성되는 제2 함몰부를 포함하고, 상기 제2금속 패키지 몸체부의 상부는 상기 제2금속 패키지 몸체부의 두께 감소로 형성되는 제3 함몰부를 포함하고, 상기 제2 금속 패키지 몸체부의 하부는 복수의 외측면을 따라 형성되는 제4 함몰부를 포함하고, 상기 제1함몰부, 상기 제3함몰부, 상기 제1절연부재는 캐비티를 형성하고, 상기 발광 소자는 상기 캐비티 내에 배치되고, 상기 제2 함몰부와 상기 제4 함몰부에 배치되는 제2 절연부재를 포함한다.
실시 예에 따르면, 반도체 소자 패키지의 열 방출 효율을 향상시킬 수 있다.
또한, 패키지 커팅시 발생하는 버(burr)를 억제할 수 있다.
또한, 광 추출 효율이 향상될 수 있다.
또한, 제조 공정이 간단해지고, 제조 비용이 절감될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고,
도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 3은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 4는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 저면도이고,
도 5는 도 3의 분해도이고,
도 6a는 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고,
도 6b은 도 6a의 변형예이고,
도 7은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고,
도 8은 본 발명의 또 다른 실시 예에 따른 반도체 소파 패키지의 단면도이고,
도 9는 도 1의 변형예이고,
도 10a 내지 도 10e는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 제조과정을 보여주는 도면이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도이고, 도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 3은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 단면도이고, 도 4는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 저면도이고, 도 5는 도 3의 분해도이다.
도 1 및 도 2를 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(11)를 포함하는 몸체(10), 캐비티(11)의 내부에 배치되는 반도체 소자(100), 및 캐비티(11) 상에 배치되는 투광부재(50)를 포함할 수 있다.
몸체(10)는 알루미늄 기판을 가공하여 제작할 수 있다. 따라서, 실시 예에 따른 몸체(10)는 내면과 외면이 모두 도전성을 가질 수 있다. 이러한 구조는 다양한 이점을 가질 수 있다. AlN, Al2O3와 같은 비도전성 재질을 몸체(10)로 사용하는 경우, 자외선 파장대의 반사율이 20% 내지 40%에 불과하므로 별도의 반사부재를 배치해야 하는 문제가 있다. 또한, 리드 프레임과 같은 별도의 도전성 부재 및 회로 패턴이 필요할 수 있다. 따라서, 제작 비용이 상승하고 공정이 복잡해질 수 있다. 또한, 금(Au)과 같은 도전성 부재는 자외선을 흡수하여 광 추출 효율이 감소하는 문제가 있다.
그러나, 실시 예에 따르면, 몸체(10) 자체가 알루미늄으로 구성되므로 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 몸체(10) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다.
몸체(10)는 제1 금속 패키지 몸체부(10a)와 제2 금속 패키지 몸체부(10b)를 포함할 수 있다. 제1 금속 패키지 몸체부(10a)와 제2 금속 패키지 몸체부(10b) 사이에는 제1 절연부재(42)가 배치될 수 있다. 제1 금속 패키지 몸체부(10a)와 제2 금속 패키지 몸체부(10b)는 모두 도전성을 가지므로 극을 분리하기 위해 제1 절연부재(42)가 배치될 필요가 있다.
제1 절연부재(42)는 절연 기능을 갖는 다양한 재질이 모두 포함될 수 있다. 예시적으로 제1 절연부재(42)는 폴리 이미드(PI)와 같은 레진을 포함할 수 있으나 반드시 이에 한정하지 않는다. 제1 절연부재(42)의 두께는 10㎛ 내지 100㎛일 수 있다. 두께가 10㎛이상인 경우 제1 금속 패키지 몸체부(10a)와 제2 금속 패키지 몸체부(10b)를 충분히 절연시킬 수 있으며, 두께가 100㎛이하인 경우 패키지의 사이즈가 커지는 문제를 개선할 수 있다.
몸체(10)는 상면에서 하면을 향하는 제1 방향으로 오목한 캐비티(11)를 포함할 수 있다. 또한, 몸체(10)는 상면에 배치된 제1얼라인 마크(15a)와 제2얼라인 마크(15b)를 포함할 수 있다. 제1얼라인 마크(15a)와 제2얼라인 마크(15b)는 서로 다른 형상을 가질 수 있다. 예시적으로 제1얼라인 마크(15a)는 삼각형 형상을 갖고 제2얼라인 마크(15b)는 사각형 형상을 가질 수 있으나 반드시 이에 한정하지 않는다.
몸체(10)는 수지부(410) 상에 배치될 수 있다. 수지부(410)는 몸체(10)의 외측면과 하면 사이의 모서리 영역을 따라 배치될 수 있다. 실시 예에 따르면 몸체(10)의 하부에 수지부(410)가 배치되므로 패키지 절단시 버(burr)가 발생하는 문제를 개선할 수 있다.
제1 절연부재(42)는 도전성 몸체(10)의 복수 개의 외측면 중 적어도 2개의 외측면과 캐비티(11)의 바닥면을 관통할 수 있다. 따라서, 제1 절연부재(42)는 몸체(10)의 외측면으로 노출될 수 있다.
도전성 몸체(10)의 외측면과 수지부(410)의 외측면 및 제1 절연부재(42)의 노출면은 모두 동일 평면 상에 배치될 수 있다. 즉, 수지부(410)의 외측면과 제1 절연부재(42)의 노출면은 도전성 몸체(10)의 외측면과 하나의 수직면을 이룰 수 있다.
제1 금속 패키지 몸체부(10a)는 제2 금속 패키지 몸체부(10b)와 마주보게 배치되어 그 사이에 제1 절연부재(42)가 배치되는 내측면(S14), 및 몸체(10)의 측면을 구성하는 외측면(S11, S12, S13)을 포함할 수 있다. 내측면(S24)는 제1 절연부재(42)와 접촉하는 제1 접착면일 수 있다.
제2 금속 패키지 몸체부(10b)는 제1 금속 패키지 몸체부(10a)와 마주보게 배치되어 그 사이에 제1 절연부재(42)가 배치되는 내측면(S24), 및 몸체(10)의 측면을 구성하는 외측면(S21, S22, S23)을 포함할 수 있다. 내측면(S14)는 제1 절연부재(42)와 접촉하는 제2 접착면일 수 있다.
도 3 및 도 4를 참조하면, 캐비티(11)는 몸체(10)의 상면에 배치되어 바닥면(11c)과 경사면(11d)을 가질 수 있다. 제1 절연부재(42)는 몸체의 마주보는 2개의 외측면을 관통하므로 캐비티(11)의 바닥면(11c)과 경사면(11d)으로 노출될 수 있다.
제1캐비티(11a)의 경사면(11d)은 바닥면(11c)에서 수직하게 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 경사면(11d)은 바닥면(11c)과 90도보다 큰 각도로 경사지게 배치되어 반도체 소자(100)에서 출사된 광을 상부로 반사시킬 수 있다. 전술한 바와 같이 몸체(10)는 알루미늄으로 제작되므로 캐비티(11)의 내면은 별도의 반사부재가 없어도 자외선 파장대의 광을 상부로 반사할 수 있다.
제2캐비티(11b)는 제1캐비티(11a)의 상부에 배치되고 투광부재(50)가 배치될 수 있는 직경을 가질 수 있다. 투광부재(50)는 제1캐비티(11a)와 제2캐비티(11b) 사이의 단차부(15)에 지지될 수 있다. 제2캐비티(11b)는 외주면에서 몸체(10)의 모서리를 향해 돌출된 복수 개의 리세스(17)를 포함할 수 있다.
몸체(10)는 하면(12)과 측면(13)이 만나는 모서리에 배치되는 제1, 제2홈(14a, 14b), 및 제1, 제2홈(14a, 14b)에 배치되는 제2 절연부재(41a, 41b)를 포함할 수 있다. 제1, 제2홈(14a, 14b)은 몸체(10)의 하면(12)과 측면(13)이 만나는 모서리 영역을 따라 전체적으로 배치될 수 있다.
구체적으로, 몸체(10)는 제1 금속 패키지 몸체부(10a)의 하면(12a)과 외측면(S21, S22, S23)이 만나는 영역에 배치되는 제1홈(14a), 제2 금속 패키지 몸체부(10b)의 하면(12b)과 외측면(S11, S12, S13)이 만나는 영역에 배치되는 제2홈(14b)을 포함할 수 있다.
제2 절연부재(41a, 41b)는 제1홈(14a)에 배치되는 제2-1절연부(41a)와 제2홈(14b)에 배치되는 제2-2절연부(41b)를 포함할 수 있다. 이때, 제2-1절연부(41a)와 제2-2절연부(41b)는 일체로 형성될 수 있다.
제1홈(14a)과 제2홈(14b)의 형상은 특별히 제한하지 않는다. 제1홈(14a)과 제2홈(14b)의 단면은 다각 형상, 렌즈 형상 등을 모두 포함할 수 있다.
제2 절연부재(41a, 41b)는 제1 절연부재(42)와 동일한 재질일 수 있다. 제1 절연부재(42)와 제2 절연부재(41a, 41b)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.
그러나, 이에 한정하는 것은 아니고 제1 절연부재(42)의 재질은 제2 절연부재(41a, 41b)의 재질과 상이할 수도 있다. 예시적으로 제1 절연부재(42)는 폴리이미드(PI) 계열의 접착물질을 포함할 수 있다. 따라서, 제1 절연부재(42)는 제2 절연부재(41a, 41b)보다 내열성이 우수한 물질을 포함할 수 있다.
이 경우, 제1 절연부재(42)의 생성 시에 형성되는 고온, 고압의 환경이나, 유테틱(eutectic), 은 페이스트(Ag paste) 등의 다이 본딩(die bonding) 공정 시에 형성되는 약 320℃에 이르는 고온의 환경에서도, 제1 절연부재(42)가 깨지거나 갈라지는 것을 억제될 수 있다.
실시 예에 따르면, 몸체(10)의 하부 모서리에 제2 절연부재(41a, 41b)가 배치되므로 패키지 절삭시 모서리에 버(burr)가 발생하는 것을 방지할 수 있다. 알루미늄 기판의 경우 금속 재질이므로 절삭시 버(burr)가 잘 발생할 수 있다. 버(burr)가 발생한 경우, 하면(12)이 평탄하지 않아 반도체 소자 패키지를 회로기판에 실장하는 것이 불량해질 수 있다. 또한, 버(burr)가 발생한 경우 두께가 불균일해질 수 있고, 일부 영역이 들뜨게 되어 측정 오차가 발생할 수도 있다. 제2 절연부재(41a, 41b)는 절연 재질로 제작되므로 절삭시 버(burr)가 잘 발생하지 않을 수 있다.
제1홈(14a)과 제2홈(14b)의 내면은 러프니스(미도시)를 가질 수 있다. 제1홈(14a)과 제2홈(14b)의 내면이 매끄러운 경우 제2 절연부재(41a, 41b)와 접착력이 약해질 수 있다. 따라서, 제2 절연부재(41a, 41b)를 고정하기 위해 제1홈(14a)과 제2홈(14b)의 내면은 표면 처리를 통해 러프니스를 형성할 수 있다.
제2 절연부재(41a, 41b)의 제1방향 두께(Y방향 폭, d1)는 50㎛ 내지 150㎛일 수 있다. 제1방향(Y방향)은 몸체(10)의 하면에서 상면 방향일 수 있다. 두께가 50㎛이상인 경우 충분한 두께를 확보하여 패키지 절단시 버(burr)가 발생하는 것을 방지할 수 있으며, 두께가 150㎛이하인 경우 제2 절연부재(41a, 41b)가 몸체(10)의 하면(12)으로 돌출되는 것을 방지할 수 있다.
제2 절연부재(41a, 41b)의 제2방향 폭(X방향 폭, w1)은 100㎛ 내지 300㎛일 수 있다. 제2방향(X방향)은 제1방향과 수직한 방향일 수 있다. 폭이 100㎛이상인 경우 제1홈(14a)과 제2홈(14b)에 충분히 고정될 수 있으며, 폭이 300㎛이하인 경우 몸체(10)의 하면(12)에 전극이 실장되는 면적을 확보할 수 있다.
실시 예에 따르면, 제2 절연부재(41a, 41b)의 두께와 폭의 비(d1:w1)는 1:1.5 내지 1:6일 수 있다. 즉, 제2 절연부재(41a, 41b)의 폭은 두께보다 클 수 있다. 두께와 폭의 비를 만족하는 경우 제2 절연부재(41a, 41b)가 제1홈(14)에 충분히 고정되어 버(burr)의 발생을 억제할 수 있다.
몸체(10)는 제1 금속 패키지 몸체부(10a)의 하면(12a)과 내측면(S24)이 만나는 영역에 배치되는 제3홈(19a), 제2 금속 패키지 몸체부(10b)의 하면(12b) 및 내측면(S14)이 만나는 모서리 영역에 배치되는 제4홈(19b), 및 제3홈(19a)과 제4홈(19b)에 배치되는 제3절연부재(43)를 포함할 수 있다.
제3절연부제(43)는 몸체(10)의 하면(12)에 배치되어 제2 절연부재(41a, 41b) 및 제1 절연부재(42)와 연결될 수 있다. 또한, 제1방향(Y방향)으로 제3절연부재(43)는 제1 절연부재(42)와 중첩될 수 있다. 이때, 제1방향(Y방향)으로 제1 절연부재(42)의 길이는 제3절연부재(43)의 길이보다 길 수 있다.
제1홈 내지 제4홈(14a, 14b, 19a, 19b)은 동시에 형성될 수 있다. 또한, 제2 절연부재(41a, 41b)와 제3절연부재(43)는 한번의 코팅 공정에 의해 형성될 수 있다. 따라서, 제3절연부재(43)의 재질은 제2 절연부재(41a, 41b)와 동일할 수 있으나 반드시 이에 한정하지 않는다.
제1 금속 패키지 몸체부(10a)의 하면(12a), 제2 금속 패키지 몸체부(10b)의 하면(12b), 제2 절연부재(41a, 41b)의 하면 및 제3절연부재(43)의 하면은 동일 평면상에 배치될 수 있다. 즉, 제2 절연부재(41a, 41b)와 제3절연부재(43)는 몸체(10)의 하면(12)보다 돌출되지 않아 전체적으로 평탄면을 형성할 수 있다. 따라서, 회로 기판에 실장시 불량율이 감소하고 패키지의 두께를 줄일 수 있다.
제3절연부재(43)의 두께(Y방향 폭, d2)는 10㎛ 내지 100㎛일 수 있다. 두께가 10㎛이상인 경우 제2홈(19)에 충분히 고정될 수 있으며, 두께가 100㎛이하인 경우 제2홈(19)의 깊이를 낮게 제어할 수 있어 반도체 소자(100)가 실장되는 영역의 두께를 확보할 수 있다. 반도체 소자가 실장되는 영역은 캐비티(11)가 형성되어 몸체(10) 중에서 두께가 가장 얇은 영역이므로 가능한 제2홈(19)의 깊이를 얕게 형성하는 것이 유리할 수 있다.
제3절연부재(43)의 폭(X방향 폭, w2)은 300㎛ 내지 700㎛일 수 있다. 폭이 300㎛이상인 경우 제1, 2 금속 패키지 몸체부(10a, 10b)의 하면들(12a, 12b) 사이를 충분히 이격시켜 쇼트를 방지할 수 있으며, 폭이 700㎛이하인 경우 몸체(10)의 하면(12)에 전극이 실장되는 충분한 면적을 확보할 수 있다. 따라서, 제3절연부재(43)의 폭(w2)은 제2 절연부재(41a, 41b)의 폭(w1)보다 클 수 있다.
제2 절연부재(41a, 41b)의 두께(d1)는 제3절연부재(43)의 두께(d2)보다 두꺼울 수 있다. 반도체 소자(100)가 실장되는 영역은 캐비티(11)가 형성되어 몸체(10) 중에서 두께가 가장 얇은 영역이므로 가능한 제2홈(19)의 깊이를 얕게 형성하는 것이 유리할 수 있다. 또한, 제2 절연부재(41a, 41b)는 버(burr)를 방지하기 위해 소정의 두께를 가질 수 있다. 그 결과, 제2 절연부재(41a, 41b)의 두께(d1)가 제3절연부재(43)의 두께(d2)보다 큰 경우 버(burr)가 발생하는 것을 효과적으로 방지하면서도 패키지의 강도를 확보할 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 제2 절연부재(41a, 41b)의 두께(d1)는 제3절연부재(43)의 두께(d2)와 동일할 수도 있다.
전술한 바와 같이 몸체(10)는 도전성을 가지므로, 제1 금속 패키지 몸체부의 하면(12a)과 제2 금속 패키지 몸체부의 하면(12b)은 각각 전도성을 가질 수 있다. 이때, 제2 절연부재(41a, 41b)는 모서리를 따라 배치되어 제1 금속 패키지 몸체부의 하면(12a)과 제2 금속 패키지 몸체부의 하면(12b)을 둘러싸고, 제3절연부재(43)는 제1 금속 패키지 몸체부의 하면(12a)과 제2 금속 패키지 몸체부의 하면(12b) 사이에 배치될 수 있다. 제3절연부재(43)의 길이방향으로 양 끝단은 제2 절연부재(41a, 41b)에 접할 수 있다.
제1 금속 패키지 몸체부의 하면(12a)은 제2 금속 패키지 몸체부의 하면(12b)보다 넓을 수 있다. 제1 금속 패키지 몸체부의 하면(12a)과 제2 금속 패키지 몸체부의 하면(12b)의 면적비는 1:0.2 내지 1:0.6일 수 있다. 면적비가 1:0.2이상인 경우 제2 금속 패키지 몸체부의 하면(12b)의 면적이 확보되어 쇼트를 방지할 수 있으며, 면적비가 1:0.6이하인 경우 제1 금속 패키지 몸체부의 하면(12a)의 상부에 서브 마운트를 배치할 공간을 확보할 수 있다.
제1홈의 하면의 폭(w1)과 제1 금속 패키지 몸체부의 하면의 폭(w4)의 비율(w1:w4)은 1:3 내지 1:5일 수 있다. 폭의 비율이 1:3 이상인 경우, 제1 금속 패키지 몸체부의 하면(12a)의 면적이 증가하여 서브 마운트가 장착될 면적을 확보할 수 있으며, 폭의 비율이 1:5 이하인 경우 제2 절연부재의 폭이 증가하여 버(burr)의 발생을 효과적으로 억제할 수 있다.
제3홈의 하면의 폭(w21)과 제1홈의 하면의 폭(w1)의 비율(w21:w4)은 1:0.8 내지 1:1.2일 수 있다. 즉, 제3절연부재(43)의 폭(w2)은 제2 절연부재(41a, 41b)의 폭(w1)보다 2배 이상 클 수 있다. 따라서, 제1 금속 패키지 몸체부와 제2 금속 패키지 몸체부의 하면(12a, 12b)을 충분히 이격시켜 쇼트를 방지할 수 있다.
몸체(10)의 상면에는 제4절연부재(44)가 배치될 수 있다. 제4절연부재(44)는 제1, 제2 절연부재(42, 41)와 동일한 재질일 수도 있고 상이한 재질일 수도 있다. 제4절연부재(44)의 두께는 제2 절연부재(41a, 41b)보다 얇을 수 있다.
반도체 소자(100)는 캐비티(11) 내에 배치될 수 있다. 반도체 소자(100)는 제1 금속 패키지 몸체부(10a) 및 제2 금속 패키지 몸체부(10b)와 전기적으로 연결될 수 있다. 캐비티(11)에는 서브 마운트(22)가 배치되고, 그 위에 반도체 소자(100)가 배치될 수 있다. 캐비티(11)의 바닥에는 와이어가 본딩되는 패드부(미도시)가 배치될 수 있다.
반도체 소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 390nm 범위에서 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 피크 파장을 가질 수 있다.
투광부재(50)는 캐비티(11) 상에 배치될 수 있다. 투광부재(50)는 제1캐비티(11a)와 제2캐비티(11b) 사이에 배치되는 단차부(15)에 지지될 수 있다. 단차부(15)와 투광부재(50) 사이에는 접착층(미도시)이 배치될 수 있다. 접착층이 과충전된 경우 여분의 접착제는 리세스(17)로 후퇴할 수 있다. 따라서, 접착제가 과도하게 도포되어도 투광부재(50)의 수평을 유지할 수 있다.
투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광부재는 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.
도 5를 참조하면, 몸체(10)는 수지부(410) 상에 배치될 수 있다. 즉, 수지부(410)의 상면(410a)은 몸체(10)의 하면과 접할 수 있다. 수지부(410)는 상면(410a)과 하면(410b)을 관통하는 제1 관통홀(411)과 제2 관통홀(412)을 포함할 수 있다.
몸체(10)는 하면에서 돌출되어 제1 관통홀(411)에 배치되는 제1 돌출부(12a-1) 및 하면에서 돌출되어 제2 관통홀(412)에 배치되는 제2 돌출부(12b-1)를 포함할 수 있다. 따라서, 제1 돌출부(12a-1)의 하면(12a), 제2 돌출부(12b-1)의 하면(12b), 및 수지부(410)의 하면(410b)은 동일 평면 상에 배치될 수 있다. 제1, 제2 돌출부(12a-1, 12a-2)의 재질은 몸체(10)와 동일한 알루미늄 재질일 수 있다.
제1 관통홀(411)은 제2 관통홀(412) 보다 클 수 있다. 따라서, 제1 돌출부(12a-1)의 크기는 제2 돌출부(12b-1)의 크기보다 클 수 있다.
제1 돌출부(12a-1)와 제2 돌출부(12b-1)의 면적비는 1:0.2 내지 1:0.6일 수 있다. 면적비가 1:0.2이상인 경우 제2 돌출부(12b-1)의 면적이 확보되어 쇼트를 방지할 수 있으며, 면적비가 1:0.6이하인 경우 제1 돌출부(12a-1)의 상부에 서브 마운트를 배치할 공간을 확보할 수 있다.
제1 돌출부(12a-1)와 제2 돌출부(12b-1) 사이의 간격(W2)은 제1 절연부재(42)의 폭보다 클 수 있다. 따라서, 제1 돌출부(12a-1)와 제2 돌출부(12b-1) 사이에 배치되는 제3 절연부재(43)의 폭이 넓어져 쇼트가 방지될 수 있다.
제1 금속 패키지 몸체부(10a)는 제2 금속 패키지 몸체부(10b)에 가까워지는 방향(X2 방향)으로 갈수록 두께가 감소하여 형성되는 제1 함몰부(11-1), 및 제1 금속 패키지 몸체부(10a)의 측면(S21, S22, S23, S24)과 하면(12a)이 만나는 모서리 영역에 형성되는 제2 함몰부(14a, 19a)를 포함할 수 있다.
제2 금속 패키지 몸체부(10b)는 제1 금속 패키지 몸체부(10a)에 가까워지는 방향(X1 방향)으로 갈수록 두께가 감소하여 형성되는 제2 함몰부(11-2), 및 제2 금속 패키지 몸체부(10b)의 측면(S11, S12, S13, S14)과 하면(12b)이 만나는 모서리 영역에 형성되는 제4 함몰부(14b, 19b)를 포함할 수 있다. 제1 함몰부(11-1), 제2 함몰부(11-2), 및 제1 절연부재(42)의 상면은 몸체의 캐비티(11)를 형성할 수 있다.
제1 금속 패키지 몸체부(10a)의 제2 함몰부(14a, 19a)는 제1 금속 패키지 몸체부(10a)의 하면(12a)과 제1 금속 패키지 몸체부(10a)의 외측면(S21, S22, S23)이 만나는 영역에 배치되는 제1홈(14a), 및 제1 금속 패키지 몸체부(10a)의 하면(12a)과 제1 금속 패키지 몸체부(10a)의 제1 접착면(S24)이 만나는 영역에 배치되는 제3홈(19a)을 포함할 수 있다.
제2 금속 패키지 몸체부(10b)의 제4 함몰부(14b, 19b)는 제2 금속 패키지 몸체부(10b)의 하면(12b)과 외측면(S11, S12, S13)이 만나는 영역에 배치되는 제2홈(14b), 및 제2 금속 패키지 몸체부(10b)의 하면(12b)과 제2 금속 패키지 몸체부(10b)의 제2접착면(S14)이 만나는 영역에 배치되는 제4홈(19b)을 포함할 수 있다. 이때, 제3홈(19a)과 제4홈(19b)은 서로 연결될 수 있다.
수지부(410)는 제1홈(14a)과 제2홈(14b)에 배치되는 제2 절연부재(41a, 41b), 및 제3홈(19a)과 제4홈(19b)에 배치되는 제3 절연부재(43)를 포함할 수 있다. 따라서, 수지부(410)는 전술한 제2 절연부재(41a, 41b)와 제3 절연부재(43)의 특징을 모두 포함할 수 있다.
즉, 제2 절연부재(41a, 41b)의 두께는 제3 절연부재(43)의 두께보다 두꺼울 수 있고, 제2 절연부재(41a, 41b)의 폭은 제3절연부재(43)의 폭보다 작을 수 있다.
또한, 제2 절연부재(41a, 41b)와 제3 절연부재(43)의 재질은 제1 절연부재(42)의 재질과 상이할 수도 있다.
제2 절연부재(41a, 41b)의 폭(W1)은 몸체 상면의 폭(W5)보다 작을 수 있다. 제2 절연부재(41a, 41b)의 폭(W1)은 몸체 상면의 폭(W5)의 50% 내지 90%일 수 있다. 이러한 구조에 의하면 몸체의 하부에 전극을 실장할 면적을 충분히 확보하면서도 제2절연부재(41a, 41b)의 폭을 확보하여 몸체(10)와의 부착력을 확보할 수 있다.
도 6a는 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고, 도 6b는 도 6a의 변형예이다.
도 6a를 참조하면, 실시 예에 따른 반도체 소자(100)는 서브 마운트(22) 상에 플립칩과 같이 실장될 수 있다. 즉, 반도체 소자(100)의 제1전극(152)과 제2전극(151)이 서브 마운트(22)의 제1패드(23a)와 제2패드(23b)에 플립칩 형태로 실장될 수 있다. 이때, 제1패드(23a)와 제2패드(23b)는 와이어(W)에 의해 몸체(10)에 각각 솔더링될 수 있다.
그러나, 반도체 소자(100)를 실장하는 방법은 특별히 제한하지 않는다. 예시적으로 도 6과 같이 반도체 소자의 기판(110)을 서브 마운트(22)상에 배치하고 제1전극(152)과 제2전극(151)을 직접 몸체(10)에 솔더링할 수도 있다.
실시 예에 따른 반도체 소자는 기판(110), 제1 도전형 반도체층(120), 활성층(130), 및 제2 도전형 반도체층(140)을 포함할 수 있다. 각 반도체층은 자외선 파장대의 광을 방출할 수 있도록 알루미늄 조성을 가질 수 있다.
기판(110)은 도전성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 필요에 따라 기판(110)은 제거될 수 있다.
제1 도전형 반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(110) 상에 구비된 발광 구조물(160)과 기판(110)의 격자 부정합을 완화할 수 있다.
제1 도전형 반도체층(120)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(120)에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(120)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(120)은 n형 반도체층일 수 있다.
활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(140)은 활성층(130) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(140)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(140)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(140)은 p형 반도체층일 수 있다.
제1전극(152)은 제1 도전형 반도체층(120)과 전기적으로 연결될 수 있고, 제2전극(151)은 제2 도전형 반도체층(140)과 전기적으로 연결될 수 있다. 제1 및 제2전극(152, 151)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
실시 예에서는 수평형 발광소자의 구조로 설명하였으나, 반드시 이에 한정하지 않는다. 예시적으로 실시 예에 따른 발광소자는 수직형 또는 플립칩 구조일 수도 있다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이고, 도 8은 본 발명의 또 다른 실시 예에 따른 반도체 소파 패키지의 단면도이고, 도 9는 도 1의 변형예이다.
도 7을 참조하면, 제1 절연부재(42)는 하면(12)의 중앙에 배치될 수 도 있다. 즉, 서브 마운트가 생략된 구조에서는 제1 절연부재(42)가 위치는 자유롭게 변경될 수 있다. 이때, 제1 금속 패키지 몸체부(10a)와 제2 금속 패키지 몸체부(10b)는 서로 대칭되는 형상을 가질 수도 있다.
도 8을 참조하면, 제2 절연부재(41)는 몸체(10)의 측면(13)에서 멀어질수록 두께가 작아질 수 있다. 이러한 구성에 의하면 몸체(10)의 측면(13)에서 제2 절연부재(41a, 41b)의 두께가 두꺼우므로 패키지 절단시 버(burr)의 발생을 효과적으로 억제할 수 있다. 또한 몸체의 하면(12)을 최대한 확보할 수 있어 몸체(10)의 하면(12)에 전극이 실장될 면적을 충분히 확보할 수 있다. 그러나, 반드시 이에 한정하는 아니고 제2 절연부재(41a, 41b)는 몸체(10)의 측면(13)에서 멀어질수록 연속적으로 두께가 감소하는 것이 아니라 계단식으로 두께가 감소할 수도 있다.
몸체(10)의 측면(13)에는 제5절연부(45)가 배치될 수도 있다. 제5절연부(45)는 몸체(10)의 상면에 배치된 제4절연부재와 연결될 수 있다. 실시 예에 따른 몸체(10)는 알루미늄으로 제작되므로 외부 정전기(ESD) 등에 취약할 수 있다. 제4절연부재(44)와 제5절연부(45)는 몸체(10)의 외면에 배치되어 외관을 보호하고, 정전기(ESD) 및 쇼트(Short)를 방지할 수 있다.
제5절연부(45)의 두께는 10㎛ 내지 100㎛일 수 있다. 제5절연부(45)의 두께가 10㎛보다 작은 경우 몸체(10)의 외면을 충분히 절연하기 어려울 수 있으며, 두께가 100㎛보다 큰 경우 패키지의 사이즈가 커지는 문제가 있다.
그러나, 반드시 이에 한정하는 것은 아니고 제5절연부(45)는 몸체(10)의 외면을 산화시켜 형성할 수 있다. 몸체(10)의 외면을 산화시키는 방법은 특별히 제한하지 않는다. 예시적으로 챔버 내에서 산소를 공급하여 외면을 산화시킬 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 알루미늄의 표면을 산화시키는 다양한 표면 처리 기술이 적용될 수 있다.
이때, 몸체(10)의 내면과 하면은 산화되지 않도록 마스크 처리할 수 있다. 하면과 내면은 반도체 소자(100)에 전류를 공급하는 채널로 기능할 수 있기 때문이다. 또한, 캐비티(11)의 내면이 산화되는 경우 자외선 광에 대한 반사율이 떨어지는 문제가 있다.
도 9를 참조하면, 투광부재(50)는 몸체(10)의 상면에 배치될 수 있다. 이 경우 몸체(10)의 상면에 직접 투광부재(50)가 배치되는 경우 접착이 용이하지 않을 수 있다. 몸체(10)의 상면은 상대적으로 거칠기가 작기 때문이다. 따라서, 실시 예에 따르면 몸체(10)의 상면에 제4절연부재(44)를 형성하여 러프니스를 증가시킨 후 그 위에 접착제(51)를 도포하여 투광부재(50)를 고정할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제4절연부재는 생략될 수도 있다.
도 10a 내지 도 10e는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 제조과정을 보여주는 도면이다.
도 10a를 참조하면, 복수 개의 알루미늄 기판(10-1) 사이에 제1 절연부재(42)를 도포하여 접합할 수 있다. 제1 절연부재(42)는 절연 기능을 갖는 다양한 재질이 모두 포함될 수 있다. 제1 절연부재(42)의 두께는 10㎛ 내지 100㎛일 수 있다. 두께가 10㎛이상인 경우 복수 개의 알루미늄 기판(10-1)을 충분히 절연시키지 못할 수 있으며, 두께가 100㎛이하인 경우 패키지의 사이즈가 커지는 문제를 개선할 수 있다.
도 10b를 참조하면, 복수 개의 알루미늄 기판(10-1)에 복수 개의 캐비티(11)를 형성할 수 있다. 캐비티(11)는 반도체 소자가 배치되는 제1캐비티(11a)와 투광부재(50)가 배치되는 제2캐비티(11b)를 함께 형성할 수 있다. 캐비티(11)를 형성하는 방법은 특별히 한정하지 않는다. 예시적으로 일반적인 금속 가공 방법이 모두 적용될 수 있다.
이때, 알루미늄 기판의 하면(12)에 복수 개의 홈(14, 19)들을 형성할 수 있다. 이후, 도 10c를 참조하면, 복수 개의 홈(14, 19)에 제2 절연부재(41)와 제3절연부재(43)를 코팅할 수도 있다. 이 경우 공정이 단순화되고 제2 절연부재(41)와 제3절연부재(43)가 일체로 형성되어 접착력이 우수해질 수 있다.
도 10d를 참조하면, 캐비티(11) 내에 반도체 소자(100)를 실장하고 그 위에 투광부재(50)를 고정할 수 있다. 투광부재(50)를 별도의 접착제를 이용하여 고정할 수 있다.
반도체 소자(100)는 캐비티(11) 내에 배치될 수 있다. 캐비티(11)에는 서브 마운트가 배치되고, 그 위에 반도체 소자(100)가 배치될 수 있다. 캐비티(11)의 바닥에는 와이어가 본딩되는 패드부(미도시)가 배치될 수 있다.
반도체 소자(100)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광부재는 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.
이후, 몸체(10)의 상면에 제4절연부재(44)를 형성할 수 있다. 제4절연부재(44)의 두께는 특별히 한정하지 않는다. 또한, 필요에 따라 몸체(10)의 측면(13)에 제5절연부를 형성할 수 있다.
실시 예에 따른 제1 내지 제5절연부(41, 42, 43, 44, 45)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등으로 형성될 수 있다. 그러나, 반드시 이에 한정하지 않는다.
도 10e를 참조하면, 복수 개의 알루미늄 기판(10-1)을 복수 개로 절단하여 복수 개의 패키지를 제작할 수 있다. 이때, 절단면은 제2 절연부재(41)가 배치된 영역을 통과할 수 있다. 전술한 바와 같이 절단시 끝단에 제2 절연부재(41)가 배치되므로 버(burr)가 억제될 수 있다.
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 관통홀 및 제2 관통홀을 갖는 수지부;
    상기 수지부 상에 배치되고, 상면에서 하면을 향하는 제1 방향으로 오목한 캐비티를 갖는 도전성 몸체; 및
    상기 캐비티 내에 배치되는 발광 소자;를 포함하고,
    상기 도전성 몸체는 상기 하면에서 상기 제1 방향으로 돌출된 제1 돌출부 및 제2 돌출부를 포함하고,
    상기 제1 돌출부는 상기 제1 관통홀 내에 배치되고,
    상기 제2 돌출부는 상기 제2 관통홀 내에 배치되고,
    상기 수지부의 상면은 상기 도전성 몸체의 하면에 접하며,
    상기 도전성 몸체는 제1 금속 패키지 본체부 및 제2 금속 패키지 본체부를 포함하며,
    상기 제1 금속 패키지 본체부와 상기 제2 금속 패키지 본체부 사이에 제1 절연부재가 배치되며,
    상기 수지부는 상기 제1 및 제2 관통홀을 둘러싸서 상기 도전성 몸체의 하부에 폐루프를 형성하는 절연부재를 포함하며,
    상기 절연부재는 상기 제1 관통홀과 상기 제2 관통홀 사이에 상기 제1 절연부재와 동일한 방향으로 배치되는 제3 절연부재를 포함하며,
    상기 제1 절연부재의 재질은 상기 제3 절연부재의 재질과 서로 다른 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 제1 돌출부는 상기 제2 돌출부보다 큰 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 제1 돌출부와 제2 돌출부의 면적비는 1:0.2 내지 1:0.6인 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 제1 돌출부 및 제2 돌출부는 알루미늄을 포함하는 반도체 소자 패키지.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 절연부재는 상기 도전성 몸체의 복수 개의 외측면 중 적어도 2개의 외측면으로 노출되는 반도체 소자 패키지.
  7. 제1항에 있어서,
    상기 제1 절연부재는 상기 수지부와 연결되는 반도체 소자 패키지.
  8. 제1항에 있어서,
    상기 제1 돌출부와 상기 제2 돌출부 사이의 간격은 상기 제1 절연부재의 폭보다 큰 반도체 소자 패키지.
  9. 삭제
  10. 제1항에 있어서,
    상기 제1 금속 패키지 몸체부는 상기 제2 금속 패키지 몸체부에 가까워지는 방향으로 갈수록 두께가 감소하여 형성되는 제1 함몰부, 및
    상기 제1 금속 패키지 몸체부의 측면과 하면이 만나는 모서리 영역에 형성되는 제2 함몰부를 포함하고,
    상기 제2 금속 패키지 몸체부는 상기 제1 금속 패키지 몸체부에 가까워지는 방향으로 갈수록 두께가 감소하여 형성되는 제3 함몰부, 및
    상기 제2 금속 패키지 몸체부의 측면과 하면이 만나는 모서리 영역에 형성되는 제4 함몰부를 포함하고,
    상기 수지부는 상기 제2 함몰부 및 상기 제4 함몰부에 배치되는 반도체 소자 패키지.
  11. 제10항에 있어서,
    상기 제1 함몰부, 제3 함몰부, 및 상기 제1 절연부재는 상기 캐비티를 형성하는 반도체 소자 패키지.
  12. 제1항에 있어서,
    상기 수지부의 하면은 상기 제1 돌출부의 하면 및 제2 돌출부의 하면과 동일 평면을 이루는 반도체 소자 패키지.
  13. 제11항에 있어서,
    상기 제1 금속 패키지 몸체부는 복수 개의 외측면 및 상기 제1 절연부재와 접촉하는 제1 접착면을 포함하고,
    상기 제2 금속 패키지 몸체부는 복수 개의 외측면 및 상기 제1 절연부재와 접촉하는 제2 접착면을 포함하고,
    상기 제1 금속 패키지 몸체부의 상기 제2 함몰부는, 상기 제1 금속 패키지 몸체부의 하면과 상기 제1 금속 패키지 몸체부의 외측면이 만나는 영역에 형성되는 제1홈, 및 상기 제1 금속 패키지 몸체부의 하면과 제1 금속 패키지 몸체부의 제1 접착면이 만나는 영역에 형성되는 제3홈을 포함하고,
    상기 제2 금속 패키지 몸체부의 상기 제4 함몰부는 상기 제2 금속 패키지 몸체부의 하면과 상기 제2 금속 패키지 몸체부의 외측면이 만나는 영역에 형성되는 제2홈, 및 상기 제2 금속 패키지 몸체부의 하면과 제2 금속 패키지 몸체부의 제2 접착면이 만나는 영역에 형성되는 제4홈을 포함하고,
    상기 제3홈과 상기 제4홈은 서로 연결되는 반도체 소자 패키지.
  14. 제13항에 있어서,
    상기 수지부는 상기 제1홈과 상기 제2홈에 배치되는 제2 절연부재를 포함하며,
    상기 제3 절연부재는 상기 제3홈과 상기 제4홈에 배치되며,
    상기 제3 절연부재의 폭은 상기 제1 절연부재의 폭보다 큰 반도체 소자 패키지.
  15. 제14항에 있어서,
    상기 제2 절연부재의 두께와 상기 제3 절연부재의 두께는 상이한 반도체 소자 패키지.
  16. 제14항에 있어서,
    상기 제2 절연부재의 두께는 상기 제3 절연부재의 두께보다 두꺼운 반도체 소자 패키지.
  17. 제16항에 있어서,
    상기 제2 절연부재의 폭은 상기 제3 절연부재의 폭보다 작은 반도체 소자 패키지.
  18. 제16항에 있어서,
    상기 제2 절연부재의 재질과 상기 제3 절연부재의 재질은 동일한 반도체 소자 패키지.
  19. 제1항에 있어서,
    상기 캐비티의 내측벽에 형성된 단차부 상에 배치되는 투광부재를 포함하는 반도체 소자 패키지.
  20. 제13항에 있어서,
    상기 제1홈의 폭과 상기 제1 금속 패키지 몸체부의 하면의 폭의 비율은 1:3 내지 1:5인 반도체 소자 패키지.
KR1020180101576A 2017-09-05 2018-08-28 반도체 소자 패키지 KR102641336B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/119,469 US11335843B2 (en) 2017-09-05 2018-08-31 Semiconductor device package
EP18192224.6A EP3451396A1 (en) 2017-09-05 2018-09-03 Semiconductor device package
JP2018165079A JP6755911B2 (ja) 2017-09-05 2018-09-04 半導体素子パッケージ
TW107131008A TWI802587B (zh) 2017-09-05 2018-09-04 半導體裝置封裝
CN201811034004.6A CN109427946B (zh) 2017-09-05 2018-09-05 半导体器件封装件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170113439 2017-09-05
KR20170113439 2017-09-05

Publications (2)

Publication Number Publication Date
KR20190026581A KR20190026581A (ko) 2019-03-13
KR102641336B1 true KR102641336B1 (ko) 2024-02-28

Family

ID=65761758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180101576A KR102641336B1 (ko) 2017-09-05 2018-08-28 반도체 소자 패키지

Country Status (5)

Country Link
US (1) US11335843B2 (ko)
JP (1) JP6755911B2 (ko)
KR (1) KR102641336B1 (ko)
CN (1) CN109427946B (ko)
TW (1) TWI802587B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650690B1 (ko) * 2018-10-23 2024-03-25 주식회사 루멘스 Uv led 패키지
WO2021014904A1 (ja) * 2019-07-25 2021-01-28 株式会社大真空 発光装置のリッド材、リッド材の製造方法および発光装置
JP7370274B2 (ja) 2020-02-18 2023-10-27 日機装株式会社 半導体パッケージ及び半導体発光装置
JP7450466B2 (ja) * 2020-06-22 2024-03-15 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168828A (ja) * 2001-12-04 2003-06-13 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2011129876A (ja) * 2009-11-17 2011-06-30 Stanley Electric Co Ltd 発光装置およびその製造方法
US20160126414A1 (en) * 2014-11-03 2016-05-05 Point Engineering Co., Ltd. Chip Substrate and Chip Package Module

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304000A (ja) 2002-04-08 2003-10-24 Citizen Electronics Co Ltd 発光ダイオード用パッケージの製造方法
KR100593943B1 (ko) 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
US8044418B2 (en) * 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP5326705B2 (ja) 2009-03-17 2013-10-30 日亜化学工業株式会社 発光装置
KR101157530B1 (ko) 2009-12-16 2012-06-22 인탑스엘이디 주식회사 발광다이오드 패키지 및 그 제조방법
JP5383611B2 (ja) 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
KR101852388B1 (ko) 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지
CN103078040B (zh) 2011-08-22 2016-12-21 Lg伊诺特有限公司 发光器件封装件和光装置
JP6015231B2 (ja) 2011-08-26 2016-10-26 大日本印刷株式会社 Ｌｅｄ素子搭載用基板及びその製造方法、並びにｌｅｄ素子搭載用基板を用いた半導体装置
KR101853067B1 (ko) * 2011-08-26 2018-04-27 엘지이노텍 주식회사 발광 소자 패키지
US9263658B2 (en) * 2012-03-05 2016-02-16 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
KR101400271B1 (ko) 2012-08-03 2014-05-28 (주)포인트엔지니어링 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스
KR101373710B1 (ko) 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법
CN104103734B (zh) * 2013-04-02 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构
KR20150001268A (ko) 2013-06-27 2015-01-06 엘지이노텍 주식회사 발광 소자 패키지
US9583689B2 (en) * 2013-07-12 2017-02-28 Lite-On Opto Technology (Changzhou) Co., Ltd. LED package
KR101541035B1 (ko) 2013-08-16 2015-08-03 (주)포인트엔지니어링 절단에 따른 버를 방지하는 칩원판 및 이를 제조하는 방법
DE102014102810A1 (de) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102014103034A1 (de) 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2015148185A1 (en) 2014-03-25 2015-10-01 3M Innovative Properties Company Flexible circuits with coplanar conductive features and methods of making same
JP6185415B2 (ja) 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
CN104037316B (zh) 2014-06-19 2017-06-20 鸿利智汇集团股份有限公司 一种led无机封装支架及其封装方法
CN106663731B (zh) 2014-08-05 2019-08-06 西铁城电子株式会社 半导体装置及其制造方法
KR20160038568A (ko) * 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
JP6765804B2 (ja) * 2014-11-28 2020-10-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
US10211378B2 (en) * 2016-01-29 2019-02-19 Nichia Corporation Light emitting device and method for manufacturing same
US9893250B1 (en) * 2016-12-16 2018-02-13 Nichia Corporation Light emitting device having silicone resin-based sealing member

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168828A (ja) * 2001-12-04 2003-06-13 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2011129876A (ja) * 2009-11-17 2011-06-30 Stanley Electric Co Ltd 発光装置およびその製造方法
US20160126414A1 (en) * 2014-11-03 2016-05-05 Point Engineering Co., Ltd. Chip Substrate and Chip Package Module

Also Published As

Publication number Publication date
JP6755911B2 (ja) 2020-09-16
CN109427946B (zh) 2022-05-20
JP2019047123A (ja) 2019-03-22
TW201921728A (zh) 2019-06-01
TWI802587B (zh) 2023-05-21
US20190074422A1 (en) 2019-03-07
CN109427946A (zh) 2019-03-05
US11335843B2 (en) 2022-05-17
KR20190026581A (ko) 2019-03-13

Similar Documents

Publication Publication Date Title
KR102641336B1 (ko) 반도체 소자 패키지
KR20180131336A (ko) 발광소자 패키지 및 광원 장치
KR20190006889A (ko) 발광소자 패키지
US11355674B2 (en) Semiconductor device package
EP3451396A1 (en) Semiconductor device package
US20210273148A1 (en) Semiconductor device package
KR102537080B1 (ko) 반도체 소자 패키지
KR102509075B1 (ko) 반도체 소자 패키지
KR102607890B1 (ko) 반도체 소자 패키지
KR102531150B1 (ko) 광학렌즈 및 이를 포함하는 반도체 소자 패키지
KR102509089B1 (ko) 반도체 소자 패키지
US11715817B2 (en) Light-emitting element package and light-emitting element module including same
KR102432034B1 (ko) 반도체 소자 패키지
KR102518578B1 (ko) 반도체 소자 패키지 및 이를 포함하는 발광모듈
KR102644793B1 (ko) 발광소자 패키지
KR102401827B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
US20200357967A1 (en) Semiconductor device package and light emitting device comprising same
KR20200077180A (ko) 발광 소자 패키지
KR20190094721A (ko) 반도체 소자 패키지 및 이를 포함하는 발광장치
KR20190094723A (ko) 반도체 소자 패키지 및 이를 포함하는 발광장치
KR20190094719A (ko) 반도체 소자 패키지 및 이를 포함하는 발광장치
KR20190105339A (ko) 발광소자 패키지
KR20190094720A (ko) 반도체 소자 패키지 및 이를 포함하는 발광장치
KR20180107486A (ko) 반도체 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right