TWI802587B - 半導體裝置封裝 - Google Patents

半導體裝置封裝 Download PDF

Info

Publication number
TWI802587B
TWI802587B TW107131008A TW107131008A TWI802587B TW I802587 B TWI802587 B TW I802587B TW 107131008 A TW107131008 A TW 107131008A TW 107131008 A TW107131008 A TW 107131008A TW I802587 B TWI802587 B TW I802587B
Authority
TW
Taiwan
Prior art keywords
unit
semiconductor device
metal package
insulating member
protrusion
Prior art date
Application number
TW107131008A
Other languages
English (en)
Other versions
TW201921728A (zh
Inventor
李高恩
姜熙成
金佳衍
李瑩俊
陳敏智
尹載畯
Original Assignee
大陸商蘇州樂琻半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州樂琻半導體有限公司 filed Critical 大陸商蘇州樂琻半導體有限公司
Publication of TW201921728A publication Critical patent/TW201921728A/zh
Application granted granted Critical
Publication of TWI802587B publication Critical patent/TWI802587B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種半導體裝置封裝包括：一樹脂單元，其具有一第一通孔及一第二通孔；一導電主體，其安置於該樹脂單元上且具有在一第一方向上自該導電主體之一頂表面朝向其一底表面凹入之一空腔；及一發光裝置，其安置於該空腔中，其中該導電主體包括在該第一方向上自該導電主體之該底表面突出之一第一突起及一第二突起，且該第一突起安置於該第一通孔內部，該第二突起安置於該第二通孔內部，且該樹脂單元之一頂表面與該導電主體之該底表面接觸。

Description

半導體裝置封裝
本發明係關於一種半導體裝置封裝。
包括諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)及類似者之化合物的半導體裝置具有許多優勢，諸如，寬且可易於調整之帶隙能量，且可不同地用於發光裝置、光接收元件、各種二極體及類似者。
詳言之，隨著薄膜生長技術及裝置材料之發展，使用半導體之第III-V族或第II-VI族化合物半導體材料的諸如發光二極體(LED)及雷射二極體(LD)之發光裝置可實現各種色彩，諸如，紅、綠、藍及紫外線(UV)光。藉由使用磷光體材料或組合色彩，發光裝置可實現具有高效率之白光射線。此外，如與諸如螢光燈及白熾燈之習知光源相比，該等發光裝置具有諸如低功率消耗、半永久性生命期、快速回應速度、安全及環境友好之優點。
此外，當使用半導體之第III-V族或第II-VI族化合物半導體材料製造諸如光偵測器或太陽能電池之光接收元件時，歸因於裝置材料之發展，光接收元件可吸收具有各種波長範圍之光，且產生光電流。因此，光接收元件可使用在自γ射線至無線電波長範圍之廣泛多種波長範圍中的光。另外，由於光接收元件具有快速回應速度、安全、環境友好及裝置材料容易控制之優勢，因此光接收元件可容易用於功率控制電路或微波電路或通信模組。
因此，半導體裝置之應用可延伸至光通信單元之傳輸模組、能夠替換液晶顯示(LCD)裝置之背光中包括的冷陰極螢光燈(CCFL)之LED背光、能夠替換螢光燈或白熾燈之白LED照明裝置、汽車頭燈、交通燈及經組態以偵測氣體或火之感測器。此外，半導體裝置之應用可延伸至施加高 頻之電路、其它功率控制裝置及通信模組。
詳言之，經組態以發射在UV波長範圍中之光的發光裝置可執行固化操作或滅菌操作，及用於固化、醫療及滅菌目的。
最近，已進行對UV發光裝置封裝之大量研究。然而，UV發光裝置仍然具有相對低光提取效率，且不能有效地將內部熱量發射至外部。
本發明係針對提供一種具有優異熱輻射特性之半導體裝置封裝。
實施例提供一種具有高光提取效率之半導體裝置封裝。
實施例提供一種可抑制在一封裝切割過程期間的毛邊之出現之半導體裝置封裝。
實施例之態樣不應受到以上描述限制，且亦包括可自以下解決方案及其中描述之實施例理解的目標或效果。
根據本發明之一態樣，提供一種半導體裝置封裝，其包括：一樹脂單元，其具有一第一通孔及一第二通孔；一導電主體，其安置於該樹脂單元上且具有在一第一方向上自該導電主體之一頂表面朝向其一底表面凹入之一空腔；及一發光裝置，其安置於該空腔中。該導電主體包括在該第一方向上自該導電主體之該底表面突出之一第一突起及一第二突起。該第一突起安置於該第一通孔內部，且該第二突起安置於該第二通孔內部。該樹脂單元之一頂表面與該導電主體之該底表面接觸。
該第一突起可大於該第二突起。
該第一突起之一面積與該第二突起之一面積的一比率之範圍可自1：0.2至1：0.6。
該第一突起及該第二突起可包括鋁。
該導電主體可包括一第一金屬封裝主體單元、一第二金屬封裝主體單元及安置於該第一金屬封裝主體單元與該第二金屬封裝主體單元之間的一第一絕緣部件。
該第一絕緣部件可曝露於該導電主體之複數個外側表面中之至少兩個外側表面處。
該第一絕緣部件可連接至該樹脂單元。
該第一突起與該第二突起之間的一距離可大於該第一絕緣部件之一寬度。
該樹脂單元及該第一絕緣部件可分別包括不同材料。
該第一金屬封裝主體單元可包括：一第一凹座單元，其經形成以具有在朝向該第二金屬封裝主體單元之一方向上減小之一厚度；及一第二凹座單元，其形成於一拐角區域中，在該拐角區域處，該第一金屬封裝主體單元之一側表面與該第一金屬封裝主體單元之一底表面會合。該第二金屬封裝主體單元可包括：一第三凹座單元，其經形成以具有在朝向該第一金屬封裝主體單元之一方向上減小之一厚度；及一第四凹座單元，其形成於一拐角區域中，在該拐角區域處，該第二金屬封裝主體單元之一側表面與該第二金屬封裝主體單元之一底表面會合。該樹脂單元可安置於該第二凹座單元及該第四凹座單元中。
該第一凹座單元、該第三凹座單元及該第一絕緣部件可形成該空腔。
該樹脂單元之一底表面可與該第一突起之一底表面及該第二突起之一底表面共面。
該第一金屬封裝主體單元可包括複數個外側表面及與該第一絕緣部件接觸之一第一黏著表面。該第二金屬封裝主體單元可包括複數個外側表面及與該第一絕緣部件接觸之一第二黏著表面。該第一金屬封裝主體單元之該第二凹座單元可包括形成於該第一金屬封裝主體單元之該底表面與該第一金屬封裝主體單元之該外側表面會合之一區域中的一第一凹槽，及形成於該第一金屬封裝主體單元之該底表面與該第一金屬封裝主體單元之該第一黏著表面會合之一區域中的一第三凹槽。該第二金屬封裝主體單元之該第四凹座單元可包括形成於該第二金屬封裝主體單元之該底表面與該第二金屬封裝主體單元之該外側表面會合之一區域中的一第二凹 槽，及該第二金屬封裝主體單元之該底表面與該第二金屬封裝主體單元之該第二黏著表面會合之一區域中的一第四凹槽。該第三凹槽與該第四凹槽可彼此連接。
該樹脂單元可包括安置於該第一凹槽及該第二凹槽中之一第二絕緣部件，及安置於該第三凹槽及該第四凹槽中之一第三絕緣部件。該第三絕緣部件之一寬度可大於該第一絕緣部件之一寬度。
該第二絕緣部件之一厚度可與該第三絕緣部件之一厚度不同。
該第二絕緣部件之一厚度可大於該第三絕緣部件之一厚度。
該第二絕緣部件之一寬度可小於該第三絕緣部件之該寬度。
該第二絕緣部件可包括與該第三絕緣部件相同之材料，且該第三絕緣部件可包括與該第一絕緣部件不同之一材料。
該半導體裝置封裝可進一步包括安置於形成於該空腔之一內側壁上之一台階單元上的一透光部件。
該第一凹槽之一寬度與該第一金屬封裝主體單元之該底表面之一寬度的一比率之範圍可自1：3至1：5。
根據本發明之另一態樣，提供一種半導體裝置封裝，其包括：一第一金屬封裝主體單元；一第二金屬封裝主體單元，其與該第一金屬封裝主體單元由一第一絕緣部件間隔開；一發光裝置，其電連接至該第一金屬封裝主體單元及該第二金屬封裝主體單元；及一透光部件，其安置於該第一金屬封裝主體單元及該第二金屬封裝主體單元上。該第一金屬封裝主體單元之一上部部分包括藉由減小該第一金屬封裝主體單元之一厚度而形成的一第一凹座單元。該第一金屬封裝主體單元之一下部部分包括沿著複數個外側表面形成之一第二凹座單元。該第二金屬封裝主體單元之一上部部分包括藉由減小該第二金屬封裝主體單元之一厚度形成的一第三凹座單元。該第二金屬封裝主體單元之一下部部分包括沿著複數個外側表面形成之一第四凹座單元。該第一凹座單元、該第三凹座單元及該第一絕緣部件形成一空腔。該發光裝置安置於該空腔中，且包括安置於該第二凹座單元及該第四凹 座單元中之一第二絕緣部件。
10‧‧‧主體
10a‧‧‧第一金屬封裝主體單元
10b‧‧‧第二金屬封裝主體單元
10-1‧‧‧鋁基板
11‧‧‧空腔
11a‧‧‧第一空腔
11b‧‧‧第二空腔
11c‧‧‧底表面
11d‧‧‧斜表面
11-1‧‧‧第一凹座單元
11-2‧‧‧第二凹座單元
12‧‧‧底表面
12a‧‧‧第一金屬封裝主體單元之底表面
12a-1‧‧‧第一突起
12b‧‧‧第二金屬封裝主體單元之底表面
12b-1‧‧‧第二突起
13‧‧‧側表面
14‧‧‧凹槽
14a‧‧‧第一凹槽
14b‧‧‧第二凹槽
15‧‧‧台階單元
15a‧‧‧第一對準標記
15b‧‧‧第二對準標記
17‧‧‧凹座
19‧‧‧第二凹槽
19a‧‧‧第三凹槽
19b‧‧‧第四凹槽
22‧‧‧子底座
23a‧‧‧第一襯墊
23b‧‧‧第二襯墊
41‧‧‧第二絕緣部件
41a‧‧‧第二絕緣部件/第2-1絕緣單元
41b‧‧‧第二絕緣部件/第2-2絕緣單元
42‧‧‧第一絕緣部件
43‧‧‧第三絕緣部件
44‧‧‧第四絕緣部件
45‧‧‧第五絕緣單元
50‧‧‧透光部件
51‧‧‧黏著劑
100‧‧‧半導體裝置
110‧‧‧基板
120‧‧‧第一導電型半導體層/發射層
130‧‧‧作用層
140‧‧‧第二導電型半導體層
151‧‧‧第二電極
152‧‧‧第一電極
160‧‧‧發射結構
410‧‧‧樹脂單元
410a‧‧‧樹脂單元之頂表面
410b‧‧‧樹脂單元之底表面
411‧‧‧第一通孔
412‧‧‧第二通孔
S11‧‧‧外側表面
S12‧‧‧外側表面
S13‧‧‧外側表面
S14‧‧‧內側表面
S21‧‧‧外側表面
S22‧‧‧外側表面
S23‧‧‧外側表面
S24‧‧‧內側表面
d1‧‧‧第一方向厚度
d2‧‧‧第三絕緣部件之厚度
W‧‧‧電線
W1‧‧‧第二絕緣部件之寬度/第二方向寬度
W2‧‧‧第三絕緣部件之寬度/第一突起與第二突起之間的距離
W4‧‧‧第一金屬封裝主體單元之底表面之寬度
W5‧‧‧主體之頂表面之寬度
W21‧‧‧第三凹槽之底表面之寬度
對於一般熟習此項技術者而言，藉由參看附圖詳細地描述例示性實施例，本發明之以上及其他目標、特徵及優勢將變得更顯而易見，其中：圖1為根據本發明之一例示性實施例的一半導體裝置封裝之透視圖；圖2為根據本發明之一例示性實施例的一半導體裝置封裝之平面圖；圖3為根據本發明之一例示性實施例的一半導體裝置封裝之橫截面圖；圖4為根據本發明之一例示性實施例的一半導體裝置封裝之仰視圖；圖5為圖3之分解圖；圖6A為根據本發明之一例示性實施例的一半導體裝置之概念圖；圖6B說明圖6A之一經修改實例；圖7為根據本發明之另一例示性實施例的一半導體裝置封裝之橫截面圖；圖8為根據本發明之再一例示性實施例的一半導體裝置封裝之橫截面圖；圖9說明圖1之一經修改實例；且圖10A至圖10E為說明根據本發明之一例示性實施例的製造一半導體裝置封裝之製程之圖式。
該等實施例可以其他形式修改，或若干實施例可彼此組合。本發明之範疇不限於下文所描述之實施例中的每一者。
甚至當在一具體實施例中所描述之內容未在其他實施例中描述時，該內容仍可理解為與其他實施例相關，除非另外加以描述或該內容在其他實施例中與具體實施例矛盾。
舉例而言，當組件A之特徵在一具體實施例中描述且組件B之特徵在另一實施例中描述時，應理解，組件A與組件B組合的實施例屬於本發明之範疇及精神，甚至在未明確地描述該等實施例時。
在該等實施例之描述中，應理解，當一元件被稱作「在另一元件上或下」時，該兩個元件可彼此直接接觸或可在該兩個元件之間存在至少一個插入元件。另外，術語「在……上或下」可涵蓋基於一個元件的上方及下方之兩個定向。
現將參看展示本發明之例示性實施例的附圖更充分地描述可易於由熟習此項技術者實施的本發明之例示性實施例。
圖1為根據本發明之一例示性實施例的一半導體裝置封裝之透視圖。圖2為根據本發明之一例示性實施例的一半導體裝置封裝之平面圖。圖3為根據本發明之一例示性實施例的一半導體裝置封裝之橫截面圖。圖4為根據本發明之一例示性實施例的一半導體裝置封裝之仰視圖。圖5為圖3之分解圖。
參看圖1及圖2，根據該例示性實施例之半導體裝置封裝可包括：包括一空腔11之一主體10、安置於該空腔11內部之一半導體裝置100及安置於該空腔11上之一透光部件50。
可藉由處理一鋁基板來製造主體10。因此，根據例示性實施例的主體10之一內表面及一外表面兩者可具有導電性。主體10的以上描述之結構可具有各種優點。當諸如氮化鋁(AlN)及氧化鋁(Al2O3)之非導電材料用於主體10時，由於主體10在紫外線(UV)波長帶中之反射比僅為20%至40%，因此應安置一額外反射性部件。另外，可能需要諸如引線框架之額外導電部件及一電路圖案。因此，製造成本可增加，且製程可為複雜的。此外，諸如金(Au)之導電部件可吸收UV光以降低光提取效率。
然而，根據該例示性實施例，由於主體10自身由鋁形成，因此主體10在UV波長帶中之反射比可為高的，使得可省略額外反射性部件。另外，由於主體10自身具有導電性，因此可省略額外電路圖案及引線框架。此外，由於主體10由鋁形成，因此主體10可具有140W/m.k至160W/m.k之良好熱導率。因此，可改良熱輻射效率。
主體10可包括一第一金屬封裝主體單元10a及一第二金屬封裝主體單元10b。第一絕緣部件42可安置於第一金屬封裝主體單元10a 與第二金屬封裝主體單元10b之間。由於第一金屬封裝主體單元10a及第二金屬封裝主體單元10b皆具有導電性，因此可能有必要安置第一絕緣部件42以將第一金屬封裝主體單元10a之極性與第二金屬封裝主體單元10b之極性分開。
第一絕緣部件42可包括具有一絕緣功能的各種材料中之任一種。作為一實例，該第一絕緣部件42可包括樹脂，諸如，聚醯亞胺(PI)，但本發明不限於此。該第一絕緣部件42之厚度的範圍可自10μm至100μm。當第一絕緣部件42之厚度為10μm或大於10μm時，第一金屬封裝主體單元10a可與第二金屬封裝主體單元10b充分絕緣。當第一絕緣部件42之厚度為100μm或小於100μm時，可減少增大封裝之大小的問題。
主體10可包括一空腔11，其在一第一方向上自主體10之一頂表面朝向其一底表面12凹入。另外，主體10可包括安置於主體10之頂表面上的一第一對準標記15a及一第二對準標記15b。第一對準標記15a可具有與第二對準標記15b之形狀不同的一形狀。作為一實例，第一對準標記15a可具有三角形形狀，且第二對準標記15b可具有四邊形形狀，但本發明不限於此。
主體10可安置於一樹脂單元410上。樹脂單元410可沿著主體10之外側表面與底表面之間的一拐角區域安置。根據一例示性實施例，由於樹脂單元410安置於主體10之下，因此可減少在封裝切割製程期間的毛邊之出現。
第一絕緣部件42可穿過具有導電性的主體10之複數個外側表面中之至少兩個外側表面及空腔11之一底表面形成。因此，該第一絕緣部件42可在主體10之外側表面處曝露。
具有導電性的主體10之外側表面、樹脂單元410之一外側表面及第一絕緣部件42之經曝露表面可皆彼此共面。意即，樹脂單元410之外側表面及第一絕緣部件42之經曝露表面可與具有導電性的主體10之外側表面形成一個垂直表面。
該第一金屬封裝主體單元10a可經安置以面向該第二金屬 封裝主體單元10b，且包括第一絕緣部件42在其上安置於第一金屬封裝主體單元10a與第二金屬封裝主體單元10b之間的一內側表面S14，及構成主體10之側表面的外側表面S11、S12及S13。內側表面S24可為與第一絕緣部件42接觸之一第一黏著表面。
該第二金屬封裝主體單元10b可經安置以面向該第一金屬封裝主體單元10a，及第一絕緣部件42在其上安置於第一金屬封裝主體單元10a與第二金屬封裝主體單元10b之間的內側表面S24及構成主體10之側表面的外側表面S21、S22及S23。內側表面S14可為與第一絕緣部件42接觸之第二黏著表面。
參看圖3及圖4，空腔11可安置於主體10之頂表面中，且具有一底表面11c及一斜表面11d。由於第一絕緣部件42穿過主體10之兩個相對外側表面形成，因此第一絕緣部件42可在空腔11之底表面11c及斜表面11d處曝露。
第一空腔11a之斜表面11d可在垂直於其底表面11c之一方向上安置。然而，本發明不限於此，且斜表面11d可按與底表面11c大於90º之一角度傾斜，使得由半導體裝置100發射之光可向上反射。如上所述，由於主體10係使用鋁製造，因此即使不提供一額外反射性部件，空腔11之內表面仍可向上反射具有一UV波長帶之光。
第二空腔11b可安置於第一空腔11a上，且具有一直徑以便安置透光部件50。透光部件50可由台階單元15支撐於第一空腔11a與第二空腔11b之間。第二空腔11b可包括複數個凹座17，其可在第二空腔11b之外部圓周表面處朝向主體10之拐角突出。
主體10可包括安置於主體10之底表面12與主體10之側表面13會合之拐角處的第一凹槽14a及第二凹槽14b，及安置於第一凹槽14a與第二凹槽14b中之第二絕緣部件41a及41b。第一凹槽14b及第二凹槽14a可完全沿著主體10之底表面12與其側表面13會合之拐角區域安置。
具體言之，主體10可包括安置於第一金屬封裝主體單元10a 之底表面12a與外側表面S21、S22及S23會合之一區域中的第一凹槽14a，及安置於第二金屬封裝主體單元10b之底表面12b與外側表面S11、S12及S13會合之一區域中的第二凹槽14b。
第二絕緣部件41a及41b可包括安置於第一凹槽14a中之第2-1絕緣單元41a，及安置於第二凹槽14b中之第2-2絕緣單元41b。在此情況下，第2-1絕緣單元41a可與第2-2絕緣單元41b整體形成。
第一凹槽14a及第二凹槽14b之形狀不受具體限制。第一凹槽14a及第二凹槽14b之剖面形狀可包括多邊形形狀、透鏡形狀及類似者中之任一者。
第二絕緣部件41a及41b可由與第一絕緣部件42相同之材料形成。第一絕緣部件42及第二絕緣部件41a及41b可由選自以下各者中之一者形成：經改質環氧樹脂組合物(諸如，環氧樹脂模製化合物(EMC)、白矽酮、光可成像阻焊劑(PSR)、矽酮樹脂組合物、矽酮改質之環氧樹脂及類似者)、經改質矽酮樹脂組合物(諸如，環氧樹脂改質之矽酮樹脂及類似者)及樹脂(諸如，聚醯亞胺樹脂組合物、經改質聚醯亞胺樹脂組合物、聚鄰苯二甲醯胺(PPA)、聚碳酸酯樹脂、聚苯硫醚(PPS)、液晶聚合物(LCP)、丙烯腈丁二烯苯乙烯(ABS)樹脂、苯酚樹脂、丙烯酸樹脂、聚對苯二甲酸丁二醇酯(PBT)樹脂及類似者)。
然而，本發明不限於此，且用於第一絕緣部件42之材料可與用於第二絕緣部件41a及41b之材料不同。作為一實例，第一絕緣部件42可包括基於聚醯亞胺(PI)之黏著材料。因此，第一絕緣部件42可包括具有比第二絕緣部件41a及41b之耐熱性高的耐熱性。
在此情況下，可防止第一絕緣部件42破壞或開裂，甚至在於第一絕緣部件42之形成期間產生的高溫高壓環境中，或在於諸如共晶製程、銀(Ag)膏狀物製程及類似者之晶粒結合製程期間產生的約320℃之高溫環境中。
根據該實施例，由於第二絕緣部件41a及41b安置於主體10之下拐角處，因此可防止在封裝切割製程期間毛邊出現於主體10之拐角 處。由於鋁基板包括金屬材料，因此毛邊可易於在切割製程期間出現於鋁基板中。當毛邊出現時，主體10之底表面12可不平坦，使得半導體裝置封裝可經不良地安裝於電路基板上。另外，當毛邊出現時，主體10之厚度可為不均勻的，且可提高主體10之部分區域，此可引起量測誤差。由於第二絕緣部件41a及41b由絕緣材料形成，因此毛邊可不易於在切割製程期間產生。
第一凹槽14a及第二凹槽14b之內表面可具有粗糙度(未展示)。當第一凹槽14a及第二凹槽14b之內表面平滑時，第一凹槽14a及第二凹槽14b與第二絕緣部件41a及41b之黏著力可較弱。因此，經由表面處理製程，第一凹槽14a及第二凹槽14b之內表面可具有粗糙度，以固定第二絕緣部件41a及41b。
第二絕緣部件41a及41b之第一方向厚度(Y方向寬度或d1)可範圍自50μm至150μm。第一方向(或Y方向)可為自主體10之底表面12朝向其頂表面的方向。當第二絕緣部件41a及41b之第一方向厚度d1為50μm或大於50μm時，可確保足夠厚度以防止在封裝切割製程期間出現毛邊。當第二絕緣部件41a及41b之第一方向厚度d1為150μm或小於150μm時，可防止第二絕緣部件41a及41b自主體10之底表面12突出。
第二絕緣部件41a及41b之第二方向寬度(X方向寬度w1)可範圍自100μm至300μm。第二方向(或X方向)可為與第一方向正交之方向。當第二絕緣部件41a及41b之第二方向寬度w1為100μm或大於100μm時，第二絕緣部件41a及41b可充分固定至第一凹槽14a及第二凹槽14b。當第二絕緣部件41a及41b之第二方向寬度w1為300μm或小於300μm時，主體10之底表面12可確保用於將電極安裝於其上之一足夠面積。
根據例示性實施例，第二絕緣部件41a及41b之厚度d1與其寬度W1的比率d1：w1可範圍自1：1.5至1：6。意即，第二絕緣部件41a及41b之寬度W1可大於其厚度d1。當滿足以上描述之比率d1：w1時，第二絕緣部件41a及41b可充分固定至第一凹槽14以抑制毛邊之出現。
主體10可包括安置於第一金屬封裝主體單元10a之底表面 12a與內側表面S24會合之一區域中的一第三凹槽19a、安置於第二金屬封裝主體單元10b之底表面12b與內側表面S14會合之一拐角區域中的一第四凹槽19b及安置於第三凹槽19a及第四凹槽19b中之一第三絕緣部件43。
第三絕緣部件43可安置於主體10之底表面12中，且連接至第二絕緣部件41a及41b及第一絕緣部件42。另外，第三絕緣部件43可在該第一方向(Y方向)上重疊第一絕緣部件42。在此情況下，在該第一方向(Y方向)上，第一絕緣部件42之長度可大於第三絕緣部件43之長度。
第一至第四凹槽14a、14b、19a及19b可同時形成。另外，第二絕緣部件41a及41b與第三絕緣部件43可使用一個塗佈製程形成。因此，用於第三絕緣部件43之材料可與用於第二絕緣部件41a及41b之材料相同，但本發明不限於此。
第一金屬封裝主體單元10a之底表面12a、第二金屬封裝主體單元10b之底表面12b、第二絕緣部件41a及41b之底表面及第三絕緣部件43之底表面可彼此共面。意即，第二絕緣部件41a及41b與第三絕緣部件43可不自主體10之底表面12突出，而全部形成一平坦表面。因此，當將半導體裝置封裝安裝於電路基板上時，可降低故障率，且可減小封裝之厚度。
第三絕緣部件43之厚度(Y方向寬度或d2)可範圍自10μm至100μm。當第三絕緣部件43之厚度為10μm或大於10μm時，第三絕緣部件43可緊緊地固定至第二凹槽19。當第三絕緣部件43之厚度為100μm或小於100μm時，可控制第二凹槽19具有小深度，使得可確保安裝半導體裝置100的區域之厚度。安裝半導體裝置100之區域可為主體10之最薄區域，因為空腔11形成於安裝半導體裝置100之區域中。因此，將第二凹槽19形成為儘可能地淺可為有利的。
第三絕緣部件43之寬度(X方向寬度或w2)可範圍自300μm至700μm。當第三絕緣部件43之寬度w2為300μm或大於300μm時，第一金屬封裝主體單元10a之底表面12a可與第二金屬封裝主體單元10b之底表面12b充分間隔開，以便防止短路之出現。當第三絕緣部件43之寬度 w2為700μm或小於700μm時，主體10之底表面12可確保用於安裝電極之足夠面積。因此，第三絕緣部件43之寬度w2可大於第二絕緣部件41a及41b之寬度w1。
第二絕緣部件41a及41b之厚度d1可大於第三絕緣部件43之厚度d2。安裝半導體裝置100之區域可為主體10之最薄區域，此係因為空腔11形成於安裝半導體裝置100之區域中。因此，將第二凹槽19形成為儘可能地淺可為有利的。另外，第二絕緣部件41a及41b可具有一預定厚度以防止毛邊之出現。結果，當第二絕緣部件41a及41b之厚度d1大於第三絕緣部件43之厚度d2時，可有效地防止毛邊之出現，且可確保封裝之足夠強度。
然而，本發明不限於此，且第二絕緣部件41a及41b之厚度d1可等於第三絕緣部件43之厚度d2。
由於該主體10如上所述具有導電性，因此第一金屬封裝主體單元10a之底表面12a及第二金屬封裝主體單元10b之底表面12b中之每一者可具有導電性。在此情況下，第二絕緣部件41a及41b可沿著主體10之拐角安置且包圍第一金屬封裝主體單元10a之底表面12a及第二金屬封裝主體單元10b之底表面12b，且第三絕緣部件43可安置於第一金屬封裝主體單元10a之底表面12a與第二金屬封裝主體單元10b之底表面12b之間。第三絕緣部件43在縱向方向上之兩端可與第二絕緣部件41a及41b接觸。
第一金屬封裝主體單元10a之底表面12a可具有大於第二金屬封裝主體單元10b之底表面12b的面積之面積。第一金屬封裝主體單元10a之底表面12a之面積與第二金屬封裝主體單元10b之底表面12b之面積的一比率可範圍自1：0.2至1：0.6。當以上描述之面積比為1：0.2或大於1：0.2時，可確保第二金屬封裝主體單元10b之底表面12b之面積足夠防止短路之出現。當以上描述之面積比率為1：0.6或小於1：0.6時，可確保用於將子底座安置於第一金屬封裝主體單元10a之底表面12a上的足夠空間。
第一凹槽14a之底表面之寬度w1與第一金屬封裝主體單元 10a之底表面12a之寬度w4的比率w1：w4可範圍自1：3至1：5。當比率w1：w4為1：3或大於1：3時，第一金屬封裝主體單元10a之底表面12a之面積可增大，使得可確保用於安裝子底座之一足夠面積。當比率w1：w4為1：5或小於1：5時，第二絕緣部件41a及41b之一寬度可增大使得可有效地抑制毛邊之出現。
第三凹槽19a之底表面之寬度w21與第一凹槽14a之底表面之寬度w1的比率w21：w4可範圍自1：0.8至1：1.2。意即，第三絕緣部件43之寬度w2可為第二絕緣部件41a及41b之寬度w1的至少兩倍。因此，第一金屬封裝主體單元10a之底表面12a1可與第二金屬封裝主體單元10b之底表面12b充分間隔開，使得可防止短路之出現。
第四絕緣部件44可安置於主體10之頂表面上。第四絕緣部件44可由與第一絕緣部件42及第二絕緣部件41相同之材料或不同之材料形成。第四絕緣部件44之厚度可小於第二絕緣部件41a及41b之厚度。
半導體裝置100可安置於空腔11內部。半導體裝置100可電連接至第一金屬封裝主體單元10a及第二金屬封裝主體單元10b。子底座22可安置於空腔11中，且半導體裝置100可安置於子底座22上。電線結合至之一襯墊單元(未展示)可安置於空腔11之底表面上。
半導體裝置100可輸出具有UV波長帶之光。作為一實例，半導體裝置100可輸出具有近UV波長帶之光UV-A，輸出具有遠UV波長帶之光UV-B，輸出具有深UV波長帶之光UV-C。半導體裝置100之波長範圍可由發射結構120之Al含量判定。
在一實例中，具有近UV波長帶之光UV-A可具有在320nm至390nm之範圍中的一峰值波長，具有遠UV波長帶之光UV-B可具有在280nm至320nm之範圍中的一峰值波長，且具有深UV波長帶之光UV-C可具有在100nm至280nm之範圍中的一峰值波長。
透光部件50可安置於空腔11上。透光部件50可由台階單元15安置於第一空腔11a與第二空腔11b之間。黏著層(未展示)可安置於台階單元15與透光部件50之間。當黏著層經過度填充時，剩餘黏著劑可 移動回至凹座17內。因此，即使黏著劑經過度塗佈，透光部件50仍可經維持為平的。
用於透光部件50之材料不受具體限制，且可為能夠傳輸具有一UV波長帶之光的任何材料。作為一實例，透光部件50可包括具有一高UV波長透射率之光學材料(例如，石英)，但本發明不限於此。
參看圖5，主體10可安置於樹脂單元410上。意即，樹脂單元410之頂表面410a可與主體10之底表面12接觸。樹脂單元410可包括第一通孔411及第二通孔412，其可經由樹脂單元410之頂表面410a及底表面410b形成。
主體10可包括自主體10之底表面12突出且安置於第一通孔411中之一第一突起12a-1，及自主體10之底表面12突出且安置於第二通孔412中之一第二突起12b-1。因此，第一突起12a-1之底表面12a、第二突起12b-1之底表面12b及樹脂單元410之底表面410b可彼此共面。第一突起12a-1及第二突起12b-1可包括與主體10之材料相同的材料。
第一通孔411可大於第二通孔412。因此，第一突起12a-1之大小可大於第二突起12b-1之大小。
第一突起12a-1之面積與第二突起12b-1之面積的一比率可範圍自1：0.2至1：0.6。當區域比率為1：0.2或大於1：0.2時，可確保第二突起12b-1之面積足夠防止短路之出現。當面積比為1：0.6或小於1：0.6時，可確保用於在第一突起12a-1上安置子底座之一足夠空間。
第一突起12a-1與第二突起12b-1之間的距離W2可大於第一絕緣部件42之寬度。因此，安置於第一突起12a-1與第二突起12b-1之間的第三絕緣部件43之寬度可增大以防止短路之出現。
第一金屬封裝主體單元10a可包括：一第一凹座單元11-1，其厚度在朝向第二金屬封裝主體單元10b之一方向(X2方向)上減小；及一第二凹座單元14a及19a，其形成於第一金屬封裝主體單元10a之側表面S21、S22、S23及S24與其底表面12a會合之拐角區域處。
第二金屬封裝主體單元10b可包括：一第二凹座單元11-2， 其厚度在朝向第一金屬封裝主體單元10a之一方向(X1方向)上減小；及一第四凹座單元14b及19b，其形成於第二金屬封裝主體單元10b之側表面S11、S12、S13及S14與其底表面12b會合之拐角區域處。第一凹座單元11-1、第二凹座單元11-2及第一絕緣部件42之頂表面可形成主體10之空腔11。
第一金屬封裝主體單元10a之第二凹座單元14a及19a可包括：第一凹槽14a，其安置於第一金屬封裝主體單元10a之底表面12a與第一金屬封裝主體單元10a之外側表面S21、S22及S23會合之一區域中；及第三凹槽19a，其安置於第一金屬封裝主體單元10a之底表面12a與第一金屬封裝主體單元10a之第一黏著表面S24會合之一區域中。
第二金屬封裝主體單元10b之第四凹座單元14b及19b可包括：第二凹槽14b，其安置於第二金屬封裝主體單元10b之底表面12b與外側表面S11、S12及S13會合之一區域中；及第四凹槽19b，其安置於第二金屬封裝主體單元10b之底表面12b與第二金屬封裝主體單元10b之第二黏著表面S14會合之一區域中。在此情況下，該第三凹槽19a可連接至第四凹槽19b。
樹脂單元410可包括安置在第一凹槽14a及第二凹槽14b中之第二絕緣部件41a及41b，及安置在第三凹槽19a及第四凹槽19b中之第三絕緣部件43。因此，樹脂單元410可包括第二絕緣部件41a及41b及第三絕緣部件43之所有以上描述的特性。
意即，第二絕緣部件41a及41b之厚度可大於第三絕緣部件43之厚度，且第二絕緣部件41a及41b之寬度可小於第三絕緣部件43之寬度。
此外，用於第二絕緣部件41a及41b及第三絕緣部件43之材料可與用於第一絕緣部件42之材料不同。
第二絕緣部件41a及41b之寬度W1可小於主體10之頂表面之寬度W5。第二絕緣部件41a及41b之寬度W1可範圍自主體10之頂表面之寬度W5的50%至90%。歸因於以上描述之結構，可確保用於將電 極安裝於主體10下之足夠面積且可確保第二絕緣部件41a及41b之足夠寬度，藉此獲得第二絕緣部件41a及41b與主體10之黏著力。
圖6A為根據本發明之一例示性實施例的半導體裝置100之概念圖，且圖6B說明圖6A之一經修改實例。
參看圖6A，根據例示性實施例之半導體裝置100可作為覆晶類型安裝於子底座22上。意即，半導體裝置100之第一電極152及第二電極151可作為覆晶類型安裝於子底座22之第一襯墊23a及第二襯墊23b上。在此情況下，第一襯墊23a及第二襯墊23b中之每一者可使用電線W焊接至主體10。
然而，安裝半導體裝置100之方法不受具體限制。舉例而言，如圖6B中所展示，半導體裝置100之基板110可安置於子底座22上，且第一電極152及第二電極151可直接焊接至主體10。
根據例示性實施例之半導體裝置100可包括一基板110、一第一導電型半導體層120、一作用層130及一第二導電型半導體層140。第一導電型半導體層120及第二導電型半導體層140中之每一者可包括一鋁組合物以發射具有一UV波長帶之光。
基板110可包括一導電基板或一絕緣基板。基板110可包括適合於生長半導體材料或為載體晶圓之材料。基板110可由選自藍寶石(Al2O3)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、氧化鋅(ZnO)、矽(Si)、磷化鎵(GaP)、磷化銦(InP)及鍺(Ge)之材料形成，但本發明不限於此。在必要時，可移除基板110。
一緩衝層(未展示)可進一步提供於第一導電型半導體層120與基板110之間。緩衝層可減小提供於基板110上之發射結構160與基板110之間的晶格失配。
第一導電型半導體層120可實施為化合物半導體(諸如，第III-V族化合物半導體或第II-VI族化合物半導體)，且第一摻雜劑可摻雜至第一導電型半導體層120內。第一導電型半導體層120可選自具有組成式Inx1Aly1Ga1-x1-y1N(0
Figure 107131008-A0202-12-0016-33
x1
Figure 107131008-A0202-12-0016-34
1、0
Figure 107131008-A0202-12-0016-35
y1
Figure 107131008-A0202-12-0016-36
1、0
Figure 107131008-A0202-12-0016-37
x1+y1
Figure 107131008-A0202-12-0016-38
1)之半導體材料(例如，GaN、 AlGaN、InGaN及InAlGaN)。另外，第一摻雜劑可為n型摻雜劑，諸如，矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)及碲(Te)。當第一摻雜劑係n型摻雜劑時，摻雜有第一摻雜劑之第一導電型半導體層120可為n型半導體層。
作用層130可為經由第一導電型半導體層120噴出之電子(或電洞)與經由第二導電型半導體層140噴出之電洞(或電子)會合之層。隨著電子及電洞歸因於其間之重組而轉變至低能量位準，作用層130可產生具有對應於能量差之一波長的光。
作用層130可具有單井結構、多井結構、單量子井(SQW)結構、多量子井(MQW)結構、量子點結構或量子線結構中之任一者，且作用層130之結構不限於此。
第二導電型半導體層140可形成於作用層130上且實施為化合物半導體(諸如，第III-V族化合物半導體及第II-VI族化合物半導體)，且可將第二摻雜劑摻雜至第二導電型半導體層140內。第二導電型半導體層140可由具有組成式Inx5Aly2Ga1-x5-y2N(0
Figure 107131008-A0202-12-0017-39
x5
Figure 107131008-A0202-12-0017-41
1、0
Figure 107131008-A0202-12-0017-42
y2
Figure 107131008-A0202-12-0017-43
1、0
Figure 107131008-A0202-12-0017-44
x5+y2
Figure 107131008-A0202-12-0017-45
1)之半導體材料或選自氮化鋁銦(AlInN)、砷化鋁鎵(AlGaAs)、磷化鎵(GaP)、砷化鎵(GaAs)、砷化鎵磷化物(GaAsP)及磷化鋁鎵銦(AlGaInP)之材料形成。當第二摻雜劑為諸如鎂(MG)、鋅(Zn)、鈣(Ca)、鍶(Sr)及鋇(Ba)之p型摻雜劑時，摻雜有第二摻雜劑之第二導電型半導體層140可為p型半導體層。
第一電極152可連接至第一導電型半導體層120，且第二電極151可電連接至第二導電型半導體層140。第一電極152及第二電極151可由選自以下各者中之一者形成：鈦(Ti)、釕(Ru)、銠(Rh)、銥(Ir)、鎂(Mg)、鋅(Zn)、鋁(Al)、銦(In)、鉭(Ta)、鈀(Pd)、鈷(Co)、鎳(Ni)、矽(Si)、鍺(Ge)、銀(Ag)、金(Au)及其一選定合金。
雖然例示性實施例說明水平發光裝置之一結構，本發明不限於此。舉例而言，根據例示性實施例之發光裝置可具有一垂直結構或一覆晶結構。
圖7為根據本發明之另一例示性實施例的一半導體裝置封裝之橫截面圖。圖8為根據本發明之再一例示性實施例的一半導體裝置封 裝之橫截面圖。圖9說明圖1之一經修改實例。
參看圖7，第一絕緣部件42可安置於主體10之底表面12之中心中。在省略子底座之一結構中，可自由地改變第一絕緣部件42之位置。在此情況下，第一金屬封裝主體單元10a與第二金屬封裝主體單元10b可具有彼此對稱之形狀。
參看圖8，第二絕緣部件41之厚度可遠離主體10之側表面13減小。根據以上描述之組態，由於第二絕緣部件41a及41b在主體10之側表面13上具有大厚度，因此在封裝切割製程期間可有效地抑制毛邊之出現。另外，可最大限度地確保主體10之底表面12，使得可確保用於將電極安裝於其上的主體10之底表面12之足夠面積。然而，本發明不限於此，且第二絕緣部件41a及41b之厚度可不連續減小，而可遠離主體10之側表面13按梯級形式減小。
第五絕緣單元45可安置於主體10之側表面13上。第五絕緣單元45可連接至安置於主體10之頂表面上的第四絕緣部件44。由於根據該實施例之主體10由鋁形成，因此主體10可易受到靜電放電(ESD)。第四絕緣部件44及第五絕緣單元45可安置於主體10之外表面上，且保護主體10之外觀，及防止ESD及短路。
第五絕緣單元45可具有10μm至100μm之一厚度。當第五絕緣單元45之厚度小於10μm時，可能難以確保主體10之外表面之充分絕緣。當第五絕緣單元45之厚度大於100μm時，存在封裝之大小可增大的問題。
然而，本發明不限於此，且第五絕緣單元45可藉由氧化主體10之外表面來形成。氧化主體10之外表面之方法不受具體限制。作為一實例，可藉由將氧氣供應至一腔室內來氧化主體10之外表面。然而，本發明不限於此，且可應用用於氧化鋁之表面的各種表面處理技術。
在此情況下，可藉由一遮罩來處理主體10之內表面及底表面以防止氧化。主體10之底表面及內表面可充當用於將電流供應至半導體裝置100之一通道。另外，當空腔11之內表面經氧化時，UV光之反射比 可減小。
參看圖9，透光部件50可安置於主體10之頂表面上。在此情況下，當透光部件50直接安置於主體10之頂表面上時，透光部件50可不易於黏附至主體10之頂表面，此係因為主體10之頂表面具有相對低粗糙度。因此，根據該實施例，第四絕緣部件44可形成於主體10之頂表面上以增大粗糙度，且第四絕緣部件44可用黏著劑51塗佈以將透光部件50固定於其上。然而，本發明不限於此，且可省略第四絕緣部件44。
圖10A至圖10E為說明根據本發明之一例示性實施例的製造一半導體裝置封裝之製程之圖式。
參看圖10A，複數個鋁基板10-1間的空間可用第一絕緣部件42塗佈，使得該複數個鋁基板10-1可彼此結合。第一絕緣部件42可包括具有一絕緣功能的各種材料中之任一種。該第一絕緣部件42之厚度可範圍自10μm至100μm。當第一絕緣部件42之厚度為10μm或大於10μm時，該複數個基板10-1可彼此充分絕緣。當第一絕緣部件42之厚度為100μm或小於100μm時，可減少增大封裝之大小的問題。
參看圖10B，複數個空腔11可形成於該複數個基板10-1中。安置半導體裝置之第一空腔11a及安置透光部件50之第二空腔11b可一起形成。形成空腔11之方法不受具體限制。作為一實例，可應用任何典型之金屬處理方法。
在此情況下，複數個凹槽14及19可形成於鋁基板10之底表面12中。其後，參看圖10C，複數個凹槽14及19可用第二絕緣部件41及第三絕緣部件43塗佈。在此情況下，可簡化製程，且第二絕緣部件41可與第三絕緣部件43整體形成以確保優異之黏著力。
參看圖10D，半導體裝置100可安裝於空腔11內部，且一透光部件50可安置於半導體裝置100上且固定至該半導體裝置100。可使用額外黏著劑將透光部件50固定至半導體裝置100。
半導體裝置100可安置於空腔11內部。子底座可安置於空腔11中，且半導體裝置100可安置於子底座上。電線結合至之一襯墊單元 (未展示)可安置於該空腔11之一底表面上。
該半導體裝置100可輸出具有UV波長帶之光。作為一實例，半導體裝置100可輸出具有近UV波長帶之光UV-A，輸出具有遠UV波長帶之光UV-B，輸出具有深UV波長帶之光UV-C。波長範圍可由發射結構120之鋁(Al)含量判定。
用於透光部件50之材料不受具體限制，且可為能夠傳輸具有一UV波長帶之光的任何材料。作為一實例，透光部件50可包括具有一高UV波長透射率之光學材料(例如，石英)，但本發明不限於此。
隨後，一第四絕緣部件44可形成主體10之頂表面上。第四絕緣部件44之厚度不受具體限制。另外，在必要時，第五絕緣單元可形成於主體10之一側表面13上。
根據例示性實施例之第一至第五絕緣部件41、42、43、44及45可由以下各者形成：經改質環氧樹脂組合物(諸如，EMC、白矽酮、PSR、矽酮樹脂組合物、矽酮改質之環氧樹脂及類似者)、經改質矽酮樹脂組合物(諸如，環氧樹脂改質之矽酮樹脂及類似者)及樹脂(諸如，聚醯亞胺樹脂組合物、經改質聚醯亞胺樹脂組合物、PPA、聚碳酸酯樹脂、PPS、LCP、ABS樹脂、苯酚樹脂、丙烯酸樹脂、PBT樹脂及類似者)。然而，本發明不限於此。
參看圖10E，可將複數個鋁基板10-1切割成複數個工件以製造複數個封裝。在此情況下，切割表面可穿過安置第二絕緣部件41之一區域。如上所述，由於第二絕緣部件41安置於鋁主體10之一端，因此在切割製程期間可抑制毛邊之出現。
可將半導體裝置應用至各種光源裝置。作為一實例，可將光源裝置解釋為包括滅菌裝置、固化裝置、照明裝置、顯示裝置、車輛燈及類似者。意即，半導體裝置可應用於安置於殼中且經組態以提供光之各種電子裝置。
滅菌裝置可包括根據一例示性實施例之一半導體裝置且將所要的區域滅菌。該滅菌裝置可應用於家用器具，諸如，水淨化器、空調、 冰箱及類似者，但本發明不限於此。意即，滅菌裝置可應用於需要加以滅菌的各種產品中之任一者(例如，醫療裝備)。
在一實例中，水淨化器可包括根據一例示性實施例之一滅菌裝置以將循環水滅菌。該滅菌裝置可安置於水循環所經由之一噴嘴或出口處且發射UV光。在此情況下，該滅菌裝置可包括一防水結構。
固化裝置可包括根據一例示性實施例之一半導體裝置，且該固化裝置可固化各種液體。液體可為涵蓋可藉由UV輻照固化之多種材料的最廣泛概念。舉例而言，該固化裝置可固化各種樹脂。替代地，該固化裝置可用以固化美容產品，諸如，修甲。
一照明裝置可包括：一光源模組，其包括一基板及根據一例示性實施例之一半導體裝置；一熱輻射單元，其經組態以輻射該光源模組之熱量；及一電力供應器單元，其經組態以處理或轉換自外側提供之一電信號且將該經處理或轉換之電信號提供至該光源模組。另外，照明裝置可包括燈、頭燈、街燈或其類似者。
一顯示裝置可包括一底部蓋、一反射板、一發光模組、一光導板(LGP)、一光學薄片、一顯示面板、一影像信號輸出電路及一彩色濾光片。底部蓋、反射板、發光模組、LGP及光學薄片可構成一背光單元(BLU)。
反射板可安置於底部蓋上，且發光模組可發射光。LGP可安置於反射板前面且向前導引由發光模組發射之光。光學薄片可包括稜鏡片且安置於LGP前面。顯示面板可安置於光學薄片前面，且影像信號輸出電路可將影像信號供應至該顯示面板。彩色濾光片可安置於顯示面板前面。
當將半導體裝置用作顯示裝置之BLU時，半導體裝置可用作邊緣型BLU或直射型BLU。
除了以上描述之發光二極體(LED)之外，半導體裝置可為雷射二極體(LD)。
如同一發光裝置，該LD可包括具有以上描述之結構的第一導電型半導體層、作用層及第二導電型半導體層。另外，LD可使用電致發光現象，其中當將p型第一導電型半導體結合至n型第二導電型半導體且 供應電流時，發射光。然而，就發射之光的方向性及相位而言，LD可與發光裝置不同。意即，LD可藉由使用刺激發射現象及相長干擾現象來發射在同一方向上在同一相位下具有一個具體波長之光(或單色光)。歸因於LD之以上描述的特性，LD可用於光學通信、醫療裝備、半導體製程裝備及類似者。
光接收元件之實例可包括光側測器，其為一種經組態以偵測光且將該光之強度轉換成電信號之換能器。光偵測器可包括光電池(矽、硒)、光阻器(硫化鎘、硒化鎘)、光電二極體(PD)(例如，具有在可見盲光譜區域或真實盲光譜區域中之峰值波長的PD)、光電晶體、光電倍增管(PMT)、光電管(真空、氣體填充)、紅外線(IR)偵測器及類似者，但實施例不限於此。
此外，諸如光偵測器之半導體裝置通常可使用具有優異光轉換效率之直接帶隙半導體來製造。替代地，光偵測器可具有各種結構且通常包括使用p-n接面之釘紮光偵測器、使用肖特基(Schottky)接面之肖特基光偵測器及金屬-半導體-金屬(MSM)光偵測器及類似者。
PD可包括第一導電型半導體層、作用層及第二導電型半導體層，其如同發光裝置一樣具有以上描述之結構，且具有一p-n接面或一銷結構。PD可藉由反向偏壓或零偏壓之施加來操作。當光入射至PD時，可產生電子及電洞，且電流可流動。在此情況下，電流之量值可與入射至PD的光之強度成比例。
為PD之一種類的光電池或太陽能電池可將光轉換成電流。該太陽能電池可包括第一導電型半導體層、作用層及第二導電型半導體層，其如同發光裝置一樣具有以上描述之結構。
此外，歸因於使用一p-n接面的典型二極體之整流特性，半導體裝置可用作電子電路之整流器，或可應用於微波電路及用於振盪電路。
此外，以上描述之半導體裝置可未必由半導體形成，而在一些情況下，可進一步包括一種金屬材料。舉例而言，諸如光接收元件之半導體裝置可由銀(Ag)、鋁(Al)、金(Au)、銦(In)、鎵(Ga)、氮(N)、鋅(Zn)、硒(Se)、磷(P)或砷(As)中之至少一者形成，或由摻雜有p型或n型摻雜劑之半導體 材料或純質半導體材料形成。
如上所述，可改良半導體裝置封裝之熱輻射效率。
另外，在封裝切割製程期間，可抑制毛邊之出現。
此外，可改良光提取效率。
此外，可簡化製造製程，且可減少製造成本。
本發明之各種優勢及效應不受以上描述限制，而將自本發明之詳細實施例之描述而被清晰地理解。
雖然本發明已經參考其例示性實施例特定展示及描述，但熟習此項技術者應理解，在不脫離如由所附權利要求書定義的本發明之精神及範疇之情況下，可對其進行各種改變及修改。舉例而言，可修改及實施該等實施例中詳細描述之每一組件。與改變及應用有關之差異將被看作在如由所附權利要求書定義的本發明之範疇內。
10‧‧‧主體
10a‧‧‧第一金屬封裝主體單元
10b‧‧‧第二金屬封裝主體單元
11‧‧‧空腔
17‧‧‧凹座
41a‧‧‧第二絕緣部件/第2-1絕緣單元
41b‧‧‧第二絕緣部件/第2-2絕緣單元
42‧‧‧第一絕緣部件
50‧‧‧透光部件
100‧‧‧半導體裝置
410‧‧‧樹脂單元

Claims (20)

  1. 一種半導體裝置封裝，其包含：一樹脂單元，其具有一第一通孔及一第二通孔；一導電主體，其安置於該樹脂單元上且具有在一第一方向上自該導電主體之一頂表面朝向其一底表面凹入之一空腔；及一發光裝置，其安置於該空腔中，其中該導電主體包含在該第一方向上自該導電主體之該底表面突出之一第一突起及一第二突起，該第一突起安置於該第一通孔內部，該第二突起安置於該第二通孔內部，且該樹脂單元之一頂表面與該導電主體之該底表面接觸。
  2. 如請求項1之半導體裝置封裝，其中該第一突起大於該第二突起。
  3. 如請求項1之半導體裝置封裝，其中該第一突起之一面積與該第二突起之一面積的一比率之範圍為自1：0.2至1：0.6。
  4. 如請求項1之半導體裝置封裝，其中該第一突起及該第二突起包含鋁。
  5. 如請求項1之半導體裝置封裝，其中該導電主體包含一第一金屬封裝主體單元、一第二金屬封裝主體單元及安置於該第一金屬封裝主體單元與該第二金屬封裝主體單元之間的一第一絕緣部件。
  6. 如請求項5之半導體裝置封裝，其中該第一絕緣部件曝露於該導電主體之複數個外側表面中之至少兩個外側表面處。
  7. 如請求項5之半導體裝置封裝，其中該第一絕緣部件連接至該樹脂單元。
  8. 如請求項5之半導體裝置封裝，其中該第一突起與該第二突起之間的一距離大於該第一絕緣部件之一寬度。
  9. 如請求項5之半導體裝置封裝，其中該樹脂單元及該第一絕緣部件分別包含不同材料。
  10. 如請求項5之半導體裝置封裝，其中該第一金屬封裝主體單元包含：一第一凹座單元，其經形成以具有在朝向該第二金屬封裝主體單元之一 方向上減小之一厚度；及一第二凹座單元，其形成於該第一金屬封裝主體單元之一側表面與該第一金屬封裝主體單元之一底表面會合的一拐角區域中，該第二金屬封裝主體單元包含：一第三凹座單元，其經形成以具有在朝向該第一金屬封裝主體單元之一方向上減小之一厚度；及一第四凹座單元，其形成於該第二金屬封裝主體單元之一側表面與該第二金屬封裝主體單元之一底表面會合的一拐角區域中，且該樹脂單元安置於該第二凹座單元及該第四凹座單元中。
  11. 如請求項10之半導體裝置封裝，其中該第一凹座單元、該第三凹座單元及該第一絕緣部件形成該空腔。
  12. 如請求項1之半導體裝置封裝，其中該樹脂單元之一底表面與該第一突起之一底表面及該第二突起之一底表面共面。
  13. 如請求項11之半導體裝置封裝，其中該第一金屬封裝主體單元包含複數個外側表面及與該第一絕緣部件接觸之一第一黏著表面，該第二金屬封裝主體單元包含複數個外側表面及與該第一絕緣部件接觸之一第二黏著表面，該第一金屬封裝主體單元之該第二凹座單元包含形成於該第一金屬封裝主體單元之該底表面與該第一金屬封裝主體單元之該等外側表面會合之一區域中的一第一凹槽，及形成於該第一金屬封裝主體單元之該底表面與該第一金屬封裝主體單元之該第一黏著表面會合之一區域中的一第三凹槽，該第二金屬封裝主體單元之該第四凹座單元包含形成於該第二金屬封裝主體單元之該底表面與該第二金屬封裝主體單元之該等外側表面會合之一區域中的一第二凹槽，及形成於該第二金屬封裝主體單元之該底表面與該第二金屬封裝主體單元之該第二黏著表面會合之一區域中的一第四凹槽，且該第三凹槽與該第四凹槽彼此連接。
  14. 如請求項13之半導體裝置封裝，其中該樹脂單元包含安置於該第一凹槽及該第二凹槽中之一第二絕緣部件及安置於該第三凹槽及該第四凹槽中之一第三絕緣部件，其中該第三絕緣部件之一寬度大於該第一絕緣部件之一寬度。
  15. 如請求項14之半導體裝置封裝，其中該第二絕緣部件之一厚度與該第三絕緣部件之一厚度不同。
  16. 如請求項14之半導體裝置封裝，其中該第二絕緣部件之一厚度大於該第三絕緣部件之一厚度。
  17. 如請求項16之半導體裝置封裝，其中該第二絕緣部件之一寬度小於該第三絕緣部件之該寬度。
  18. 如請求項16之半導體裝置封裝，其中該第二絕緣部件包含與該第三絕緣部件相同之材料，且該第三絕緣部件包含與該第一絕緣部件不同之一材料。
  19. 如請求項1之半導體裝置封裝，其進一步包含安置於形成於該空腔之一內側壁上之一台階單元上的一透光部件。
  20. 如請求項13之半導體裝置封裝，其中該第一凹槽之一寬度與該第一金屬封裝主體單元之該底表面之一寬度的一比率之範圍為自1：3至1：5。
TW107131008A 2017-09-05 2018-09-04 半導體裝置封裝 TWI802587B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2017-0113439 2017-09-05
KR20170113439 2017-09-05
??10-2017-0113439 2017-09-05
KR10-2018-0101576 2018-08-28
??10-2018-0101576 2018-08-28
KR1020180101576A KR102641336B1 (ko) 2017-09-05 2018-08-28 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
TW201921728A TW201921728A (zh) 2019-06-01
TWI802587B true TWI802587B (zh) 2023-05-21

Family

ID=65761758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131008A TWI802587B (zh) 2017-09-05 2018-09-04 半導體裝置封裝

Country Status (5)

Country Link
US (1) US11335843B2 (zh)
JP (1) JP6755911B2 (zh)
KR (1) KR102641336B1 (zh)
CN (1) CN109427946B (zh)
TW (1) TWI802587B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650690B1 (ko) * 2018-10-23 2024-03-25 주식회사 루멘스 Uv led 패키지
CN113646908A (zh) * 2019-07-25 2021-11-12 株式会社大真空 发光装置的盖构件、盖构件的制造方法及发光装置
JP7370274B2 (ja) * 2020-02-18 2023-10-27 日機装株式会社 半導体パッケージ及び半導体発光装置
JP7450466B2 (ja) * 2020-06-22 2024-03-15 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064246A (zh) * 2009-11-17 2011-05-18 斯坦雷电气株式会社 发光装置及其制造方法
US20160126414A1 (en) * 2014-11-03 2016-05-05 Point Engineering Co., Ltd. Chip Substrate and Chip Package Module
US20170179351A1 (en) * 2014-03-25 2017-06-22 3M Innovative Properties Company Flexible circuits with coplanar conductive features and methods of making same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003866B2 (ja) * 2001-12-04 2007-11-07 シチズン電子株式会社 表面実装型発光ダイオード及びその製造方法
JP2003304000A (ja) 2002-04-08 2003-10-24 Citizen Electronics Co Ltd 発光ダイオード用パッケージの製造方法
KR100593943B1 (ko) 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
US8044418B2 (en) * 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP5326705B2 (ja) 2009-03-17 2013-10-30 日亜化学工業株式会社 発光装置
KR101157530B1 (ko) 2009-12-16 2012-06-22 인탑스엘이디 주식회사 발광다이오드 패키지 및 그 제조방법
JP5383611B2 (ja) 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
KR101852388B1 (ko) 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지
CN107425103B (zh) 2011-08-22 2019-12-27 Lg伊诺特有限公司 发光器件封装件和光装置
KR101853067B1 (ko) * 2011-08-26 2018-04-27 엘지이노텍 주식회사 발광 소자 패키지
JP6015231B2 (ja) 2011-08-26 2016-10-26 大日本印刷株式会社 Ｌｅｄ素子搭載用基板及びその製造方法、並びにｌｅｄ素子搭載用基板を用いた半導体装置
US9263658B2 (en) * 2012-03-05 2016-02-16 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
KR101400271B1 (ko) * 2012-08-03 2014-05-28 (주)포인트엔지니어링 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스
KR101373710B1 (ko) 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법
CN104103734B (zh) * 2013-04-02 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构
KR20150001268A (ko) 2013-06-27 2015-01-06 엘지이노텍 주식회사 발광 소자 패키지
US9583689B2 (en) * 2013-07-12 2017-02-28 Lite-On Opto Technology (Changzhou) Co., Ltd. LED package
KR101541035B1 (ko) 2013-08-16 2015-08-03 (주)포인트엔지니어링 절단에 따른 버를 방지하는 칩원판 및 이를 제조하는 방법
DE102014102810A1 (de) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102014103034A1 (de) 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP6185415B2 (ja) 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
CN104037316B (zh) 2014-06-19 2017-06-20 鸿利智汇集团股份有限公司 一种led无机封装支架及其封装方法
US10181553B2 (en) 2014-08-05 2019-01-15 Citizen Electronics Co., Ltd Semiconductor device and method for producing the same
KR20160038568A (ko) * 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
JP6765804B2 (ja) * 2014-11-28 2020-10-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
US10211378B2 (en) * 2016-01-29 2019-02-19 Nichia Corporation Light emitting device and method for manufacturing same
US9893250B1 (en) * 2016-12-16 2018-02-13 Nichia Corporation Light emitting device having silicone resin-based sealing member

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064246A (zh) * 2009-11-17 2011-05-18 斯坦雷电气株式会社 发光装置及其制造方法
US20170179351A1 (en) * 2014-03-25 2017-06-22 3M Innovative Properties Company Flexible circuits with coplanar conductive features and methods of making same
US20160126414A1 (en) * 2014-11-03 2016-05-05 Point Engineering Co., Ltd. Chip Substrate and Chip Package Module

Also Published As

Publication number Publication date
US11335843B2 (en) 2022-05-17
JP6755911B2 (ja) 2020-09-16
KR102641336B1 (ko) 2024-02-28
KR20190026581A (ko) 2019-03-13
CN109427946B (zh) 2022-05-20
TW201921728A (zh) 2019-06-01
US20190074422A1 (en) 2019-03-07
CN109427946A (zh) 2019-03-05
JP2019047123A (ja) 2019-03-22

Similar Documents

Publication Publication Date Title
KR20190031094A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
TWI802587B (zh) 半導體裝置封裝
KR20180131303A (ko) 발광소자 패키지 및 광원 장치
KR20190006889A (ko) 발광소자 패키지
KR20190025333A (ko) 발광소자 패키지
US11355674B2 (en) Semiconductor device package
EP3451396B1 (en) Semiconductor device package
KR20190137339A (ko) 반도체 소자 패키지
US20210273148A1 (en) Semiconductor device package
KR102537080B1 (ko) 반도체 소자 패키지
KR102509089B1 (ko) 반도체 소자 패키지
KR102509075B1 (ko) 반도체 소자 패키지
KR102432034B1 (ko) 반도체 소자 패키지
US11715817B2 (en) Light-emitting element package and light-emitting element module including same
KR102531150B1 (ko) 광학렌즈 및 이를 포함하는 반도체 소자 패키지
KR102518578B1 (ko) 반도체 소자 패키지 및 이를 포함하는 발광모듈
KR20180085222A (ko) 반도체 소자 패키지
US20200357967A1 (en) Semiconductor device package and light emitting device comprising same
KR20200136149A (ko) 반도체 소자 패키지
KR20210016779A (ko) 반도체 소자
KR20200077180A (ko) 발광 소자 패키지
KR20190072126A (ko) 반도체 소자
KR20190010353A (ko) 발광소자 패키지
KR20190087710A (ko) 발광소자 패키지
KR20190031095A (ko) 발광소자 패키지 및 이를 포함하는 조명장치