KR102432034B1 - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR102432034B1
KR102432034B1 KR1020180029188A KR20180029188A KR102432034B1 KR 102432034 B1 KR102432034 B1 KR 102432034B1 KR 1020180029188 A KR1020180029188 A KR 1020180029188A KR 20180029188 A KR20180029188 A KR 20180029188A KR 102432034 B1 KR102432034 B1 KR 102432034B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
cavity
disposed
light
conductive part
Prior art date
Application number
KR1020180029188A
Other languages
English (en)
Other versions
KR20190107884A (ko
Inventor
진민지
강희성
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180029188A priority Critical patent/KR102432034B1/ko
Priority to PCT/KR2019/002838 priority patent/WO2019177335A1/ko
Priority to US16/980,125 priority patent/US11532771B2/en
Publication of KR20190107884A publication Critical patent/KR20190107884A/ko
Application granted granted Critical
Publication of KR102432034B1 publication Critical patent/KR102432034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 제1 캐비티 및 제2 캐비티를 포함하는 몸체; 상기 제2 캐비티에 배치되는 제1 반도체 소자; 및 상기 제1 캐비티에 배치되는 제2 반도체 소자;를 포함하고, 상기 제2 캐비티는 상기 몸체의 외주면과 상기 제1 반도체 소자 사이에 배치되는 홀을 포함하고, 상기 제1 캐비티는 상기 홀과 상기 제1 반도체 소자를 연결한 연결선 상에 배치되고, 상기 제1 반도체 소자는 자외선 파장대를 피크 파장으로 하는 광을 출력하고, 상기 제2 반도체 소자는 가시광 파장대를 피크 파장으로 하는 광을 출력하는 도체 소자 패키지를 개시한다.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}
실시예는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자 패키지에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 발광에 대해 육안으로 확인이 어렵고, 공정이 어려운 한계가 존재한다.
실시예는 자외선 광의 점등을 인지하는 반도체 소자 패키지를 제공한다.
또한, 공정이 개선된 반도체 소자 패키지를 제공한다.
또한, 광 추출 효율이 개선된 반도체 소자 패키지를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 반도체 소자 패키지는 제1 캐비티 및 제2 캐비티를 포함하는 몸체; 상기 제2 캐비티에 배치되는 제1 반도체 소자; 및 상기 제1 캐비티에 배치되는 제2 반도체 소자;를 포함하고, 상기 제2 캐비티는 상기 몸체의 외주면과 상기 제1 반도체 소자 사이에 배치되는 홀을 포함하고, 상기 제1 캐비티는 상기 홀과 상기 제1 반도체 소자를 연결한 연결선 상에 배치되고, 상기 제1 반도체 소자는 자외선 파장대를 피크 파장으로 하는 광을 출력하고, 상기 제2 반도체 소자는 가시광 파장대를 피크 파장으로 하는 광을 출력할 수 있다.
상기 몸체는 제3 캐비티를 더 포함하고, 상기 제3 캐비티는 상기 제2 캐비티 상부에 배치되고, 상기 홀은, 상기 제2 캐비티의 외주면에서 상기 몸체의 모서리를 향해 돌출될 수 있다.
상기 제1 캐비티의 높이와 폭의 비는 1:2 내지 1:5일 수 있다.
상기 제1 캐비티 내에 배치되는 형광체층을 더 포함하고,
상기 형광체층은 상기 제2 반도체 소자를 둘러싸고 상면이 상기 제2 캐비티 하면보다 하부에 배치되고, 가시광 파장대에서 상기 제2 반도체 소자로부터 출력된 광과 피크 파장이 상이한 광을 출력할 수 있다.
상기 몸체는,
제1 도전부, 제2 도전부 및 상기 제1 도전부와 상기 제2 도전부 사이에 배치되는 절연부를 포함하고,
상기 제1 반도체 소자는 상기 제1 도전부 및 상기 제2 도전부와 전기적으로 연결되고, 상기 제2 반도체 소자는 상기 제1 도전부 및 상기 제2 도전부와 전기적으로 연결될 수 있다.
실시예에 따르면, 반도체 소자 패키지를 구현할 수 있다.
또한, 자외선 광의 점등을 인지하고, 공정이 단순한 반도체 소자 패키지를 제작할 수 있다.
또한, 광 추출 효율이 개선된 반도체 소자 패키지를 구현할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a와 도 1b는 본 발명의 일 실시예에 따른 반도체 소자 패키지의 개략단면도와 평면도이고,
도 2는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 사시도이고,
도 3은 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 평면도이고,
도 4는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 단면도이고,
도 5는 도 4에서 K 부분의 확대도이고,
도 6은 본 발명의 실시예에 따른 반도체 소자의 개념도이고,
도 7은 도 6의 변형예이고,
도 8은 본 발명의 또 다른 실시예에 따른 반도체 소자 패키지의 단면도이고,
도 9는 도 4의 변형예이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1a와 도 1b는 본 발명의 일 실시예에 따른 반도체 소자 패키지의 개략단면도와 평면도이다.
도 1a 및 도 1b를 참조하면, 일 실시예에 따른 반도체 소자 패키지는 제1 캐비티(11)와 제2 캐비티(12)를 포함하는 몸체(10), 몸체(10) 내에 배치되는 제1 반도체 소자(100)와 제2 반도체 소자(200), 몸체(10) 상부에 배치되는 투광부재(30)를 포함한다.
먼저, 몸체(10)는 알루미늄 기판을 가공하여 제작할 수 있다. 따라서, 실시 예에 따른 몸체(10)는 내면과 외면이 모두 도전성을 가질 수 있다. 이에 따라, AlN, Al2O3와 같은 비도전성 재질을 포함하는 몸체(10)를 사용하는 경우, 자외선 파장대의 반사율이 20% 내지 40%에 불과하므로 별도의 반사부재를 배치해야 하는 문제가 있고, 리드 프레임과 같은 별도의 도전성 부재 및 회로 패턴이 필요할 수 있다. 또한, 제작 비용이 상승하고 공정이 복잡해질 수 있다. 뿐만 아니라, 금(Au)과 같은 도전성 부재는 자외선을 흡수하여 광 추출 효율이 감소하는 문제가 있다.
그러나, 실시 예에 따르면, 몸체(10) 자체가 알루미늄으로 구성되므로 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 몸체(10) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다. 다만, 이러한 재질에 한정되는 것은 아니다.
그리고 몸체(10)는 제1 캐비티(11) 및 제2 캐비티(12)를 포함할 수 있다.
먼저, 제2 캐비티(12)는 몸체(10)의 상부에 배치될 수 있다. 제2 캐비티(12)는 제1 캐비티(11)의 상부에 배치될 수 있으며, 제2 캐비티(12)는 면적이 제1 캐비티(11)의 면적보다 클 수 있다. 이러한 구성에 의하여, 제1 반도체 소자(100) 및 제2 반도체 소자(200)로부터 방출되는 광의 추출 효율을 개선할 수 있다.
예컨대, 제2 캐비티(12)는 다각형, 원형 등 다양한 형상으로 이루어질 수 있으며, 광의 출사 방향으로 제2 캐비티(12)의 면적이 커지도록 경사지게 형성될 수도 있다. 다만, 이러한 구조에 한정되는 것은 아니다.
제2 캐비티(12)는 내부에 제1 반도체 소자(100)가 배치될 수 있다. 제1 반도체 소자(100)는 몸체(10) 내부의 극성이 상이한 도전부(미도시됨)와 전기적으로 연결되어, 전류를 공급받아 발광할 수 있다.
그리고 제1 반도체 소자(100)는 자외선 파장대역을 피크 파장으로 하는 광을 출력할 수 있다. 예시적으로 제1 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 제1 반도체 소자(100)의 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
그리고 제1 캐비티(11)는 몸체(10)의 하부에 배치될 수 있으며, 제2 캐비티(12)의 하부에 위치할 수 있다. 제1 캐비티(11)는 제2 캐비티(12)에서 몸체(10)의 하면을 향해 더 돌출된 그루브(groove)일 수 있다. 제1 캐비티(11)는 내부에 제2 반도체 소자(200)가 배치될 수 있다. 제2 반도체 소자(200)는 제1 반도체 소자(100)와 마찬가지로 몸체(10) 내부의 극성이 상이한 도전부(미도시됨)와 전기적으로 연결되어, 전류를 공급받아 발광할 수 있다.
제2 반도체 소자(200)는 청색 광을 방출할 수 있다. 다만, 이에 한정되는 것은 아니며 가시광 파장 대역을 피크 파장으로 하는 광을 생성할 수 있다. 제2 반도체 소자(200)는 제1 반도체 소자(100)와 동시에 전기를 제공받을 수 있다. 예컨대, 제1 반도체 소자(100)가 자외선 광을 생성하면, 동시에 제2 반도체 소자(200)는 가시 광을 생성할 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자 패키지는 제1 반도체 소자(100)에서 가시광이 생성되는지 여부를 인지할 수 있다.
또한, 제2 반도체 소자(200)는 제너 다이오드로 동작할 수 있다. 이에 따라, 제2 반도체 소자(200)는 제1 반도체 소자(100)와 예를 들어 병렬로 연결되어, 반도체 소자 패키지의 내전압을 향상시킬 수 있다.
그리고 제2 반도체 소자(200)는 제1 캐비티(11) 내에 배치되며 제1 반도체 소자(100) 하부에 위치할 수 있다. 이로써, 제1 반도체 소자(100)로부터 방출된 광이 제2 반도체 소자(200)에서 흡수되는 것을 방지하여 광 추출 효율이 개선될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 사시도이고, 도 3은 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 평면도이고, 도 4는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 단면도이고, 도 5는 도 4에서 K 부분의 확대도이다.
도 2 및 도 3를 참조하면, 실시예에 따른 반도체 소자 패키지는 제3 캐비티(13), 제2 캐비티(12) 및 제1 캐비티(11)를 포함하는 몸체(10), 제2 캐비티(12) 내에 배치되는 제1 반도체 소자(100), 제1 캐비티(11) 내에 배치되는 제2 반도체 소자(200) 및 제3 캐비티(13) 상에 배치되는 투광부재(30)를 포함할 수 있다.
몸체(10)의 재질에 대해서는 앞서 설명한 내용이 동일하게 적용될 수 있다.
또한, 몸체(10)는 제1 도전부(10a)와 제2 도전부(10b)를 포함할 수 있다. 제1 도전부(10a)와 제2 도전부(10b) 사이에는 절연부(20)가 배치될 수 있다. 제1 도전부(10a)와 제2 도전부(10b)는 모두 도전성을 가지므로 극을 분리하기 위해 절연부(20)가 배치될 필요가 있다.
제1 도전부(10a)는 제2 도전부(10b)와 마주보도록 배치되고, 제2 도전부(10b)와 사이에 절연부(20)가 위치하는 내측면(S14) 및 몸체(10)의 측면을 이루는 외측면(S11, S12, S13)을 포함할 수 있다.
마찬가지로, 제2 도전부(10b)는 제1 도전부(10a)와 마주보도록 배치되고, 제1 도전부(10a)와 사이에 절연부(20)가 배치되는 내측면(S24) 및 몸체(10)의 측면을 이루는 외측면(S21, S22, S23)을 포함할 수 있다.
절연부(20)는 절연 기능을 제공하는 다양한 재질을 모두 포함할 수 있다. 예를 들어, 절연부(20)는 폴리 이미드(PI)와 같은 레진을 포함할 수 있다. 다만, 이러한 재질에 한정되는 것은 아니며 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등으로 형성될 수 있다.
또한, 절연부(20)는 두께가 10㎛ 내지 100㎛일 수 있다. 두께가 10㎛이상인 경우 제1 도전부(10a)와 제2 도전부(10b)를 충분히 절연시킬 수 있으며, 두께가 70㎛이하인 경우 패키지의 사이즈가 커지는 문제를 개선할 수 있다.
몸체(10)는 상면에 배치된 제3 캐비티(13), 제2 캐비티(12) 및 제1 캐비티(11)를 포함할 수 있다.
먼저, 제3 캐비티(13)는 몸체(10)의 상면에 배치될 수 있다. 제3 캐비티(13)는 제2 캐비티(12)의 상부에 배치될 수 있으며, 제3 캐비티(13)는 면적이 제2 캐비티(12), 제1 캐비티(11)의 면적보다 커, 제1 반도체 소자(100) 및 제2 반도체 소자(200)로부터 방출되는 광의 추출 효율을 개선할 수 있다. 또한, 제3 캐비티(13)에 투광부재(30)가 배치될 수 있다.
또한, 제3 캐비티(13)는 외주면에서 몸체(10)의 모서리(M1, M2, M3, M4)를 향해 돌출된 복수 개의 리세스(17)를 포함할 수 있다.
제2 캐비티(12)는 제3 캐비티(13) 하부, 제1 캐비티(11) 상부에 배치될 수 있다. 제2 캐비티(12)는 제3 캐비티(13)에서 몸체(10)의 하면을 향해 더 돌출된 홈일 수 있다. 제2 캐비티(12) 내에 제1 반도체 소자(100)가 배치될 수 있다. 제2 캐비티(12)는 에어(air)를 포함할 수 있다.
제1 캐비티(11)는 제2 캐비티(12) 하부에 배치될 수 있다. 제1 캐비티(11)는 제2 캐비티(12)에서 몸체(10)의 하면을 향해 더 돌출된 그루브(groove)일 수 있다. 제1 캐비티(11) 내에 제2 반도체 소자(200)가 배치될 수 있다.
제1 캐비티(11)는 제1 반도체 소자(100)와 몸체(10)의 모서리(M1, M2, M3, M4)를 연결한 가상의 연결선(I1, I2) 상에 배치될 수 있다. 또한, 제1 캐비티(11)는 연결선(I1, I2) 상에서 제1 반도체 소자(100)와 모서리(M1, M2, M3, M4) 사이에 위치할 수 있다.
구체적으로, 몸체(10)는 복수 개의 모서리(M1, M2, M3, M4)를 포함할 수 있다. 예를 들어, 몸체(10)는 육면체일 수 있으며, 이러한 구조에 한정되는 것은 아니다. 다만, 이를 기준으로 이하 설명한다.
전술 한 바와 같이, 몸체(10)는 제1 도전부(10a)와 제2 도전부(10b)에서 복수 개의 외측면을 포함할 수 있다. 예컨대, 제1 도전부(10a)는 외측면(S11, S12, S13)이 접하는 부분인 제3 모서리(M3), 제4 모서리(M4)를 포함할 수 있다. 제3 모서리(M3)는 제1-3 외측면(S13)과 제1-1 외측면(S11)이 접하는 부분일 수 있다. 제4 모서리(M4)는 제1-1 외측면(S11)과 제1-2 외측면(S12)이 접하는 부분일 수 있다.
또한, 제2 도전부(10b)는 외측면(S21, S22, S23)이 접하는 부분인 제1 모서리(M1), 제2 모서리(M2)를 포함할 수 있다. 제1 모서리(M1)는 제2-1 외측면(S21)과 제2-2 외측면(S22)이 접하는 부분일 수 있다. 제2 모서리(M2)는 제2-1 외측면(S21)과 제2-3 외측면(S23)이 접하는 부분일 수 있다.
그리고 연결선은 제1 연결선(I1)과 제2 연결선(I2)를 포함할 수 있다. 여기서, 제1 연결선(I1)은 제1 반도체 소자(100)와 제2 모서리(M2) 및 제4 모서리(M4)를 연결한 가상의 직선일 수 있다. 그리고 제2 연결선(I2)은 제1 반도체 소자(100)와 제1 모서리(M1) 및 제3 모서리(M3)를 연결한 가상의 직선일 수 있다.
제1 연결선(I1)과 제2 연결선(I2)은 교차할 수 있고, 교차점 상에 제1 반도체 소자(100)가 배치될 수 있다. 또한, 제1 연결선(I1)과 제2 연결선(I2) 상에 복수 개의 리세스(17)가 위치할 수 있다. 예컨대, 제3 캐비티(13)는 외주면에서 몸체(10)의 제1 모서리(M1) 내지 제4 모서리(M4)를 향해 돌출된 복수 개의 리세스(17)를 포함할 수 있다.
이 때, 제1 캐비티(11)는 제1, 2 연결선(I1, I2) 상에서 제1 반도체 소자(100)와 모서리(M1, M2, M3, M4) 사이에 위치할 수 있다. 예를 들어, 제1 캐비티(11)는 제1 연결선(I1) 상에서 제1 반도체 소자(100)와 리세스(17)사이에 배치될 수 있다 또한, 리세스(17)가 복수 개인 경우에, 제1 캐비티(11)는 제1 반도체 소자(100)와 복수 개의 리세스(17) 중 적어도 하나 사이에 위치할 수 있다.
또한, 제1 캐비티(11)는 제1 연결선(I1) 상에서 제1 반도체 소자(100)와 후술할 홀(h) 사이에 배치될 수 있다.
이러한 구성에 의하여, 제1 캐비티(11)는 모서리(M1, M2, M3, M4)에 인접하게 위치할 수 있고, 제2 캐비티(12), 제1 캐비티(11) 내에 존재하는 에어(air)를 용이하게 외부로 빼낼 수 있다. 이에 따라, 다른 실시예에 따른 반도체 소자 패키지는 투광부재(30)가 상부로 돌출되는 것을 방지하여 광 추출 효율이 개선하고, 신뢰성을 향상될 수 있다. 이에 대해서는 이하 도 4 및 도 5에서 자세히 설명한다.
도 4 및 도 5를 참조하면, 제3 캐비티(13)는 몸체(10)의 상면에 배치되어 제3 바닥면(13a)과 제3 경사면(13b)를 포함할 수 있다. 이 때, 제3 캐비티(13)의 제3 경사면(13b)은 제3 바닥면(13a)과 수직하게 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.
또한, 제3 캐비티(13)의 제3 바닥면(13a) 상에 투광부재(30)가 배치될 수 있다. 이에, 제3 캐비티(13)는 투광부재(30)가 배치될 수 있는 직경을 가질 수 있다. 그리고 투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로 투광층은 쿼츠(Quartz)와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나 이에 한정하는 것은 아니다.
또한, 제3 캐비티(13)의 제3 바닥면(13a)은 투광부재(30)를 지지할 수 있으며, 투광부재(30)의 외주면은 제3 캐비티(13)의 제3 경사면(13b)과 이격 배치될 수 있다.
또한, 제3 캐비티(13)의 제3 바닥면(13a)과 투광부재(30) 사이에 접착부재(40)가 배치될 수 있다. 접착부재(40)는 제3 캐비티(13)의 제3 바닥면(13a)과 투광부재(30) 사이에서 제3 바닥면(13a)과 투광부재(30)를 서로 결합할 수 있다. 또한, 접착부재(40)는 과충전된 경우 여분의 접착부재(40)가 리세스(17)로 후퇴할 수 있다. 따라서, 접착부재가 과도하게 도포되어도 투광부재(50)는 수평을 유지할 수 있다.
또한, 제2 캐비티(12)는 제3 캐비티(13) 하부에 배치되어 제2 바닥면(12a)과 제2 경사면(12b)을 포함할 수 있다.
제2 캐비티(12)의 제2 경사면(12b)은 제2 바닥면(12a)에서 수직하게 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 경사면(12b)은 제2 바닥면(12a)과 90도보다 큰 각도로 경사지게 배치되어 제1 반도체 소자(100) 및 제2 반도체 소자(200)에서 출사된 광을 상부로 반사시킬 수 있다. 전술한 바와 같이 몸체(10)는 알루미늄으로 제작되므로 별도의 반사부재가 없어도 자외선 파장대의 광을 상부로 반사할 수 있다.
또한, 제2 캐비티(12)는 몸체(10)의 외주면과 제1 반도체 소자(100) 사이에 배치되는 홀(h)을 포함할 수 있다. 여기서, 몸체(10)의 외주면은 전술한 몸체(10)의 외측면(S11, S13, S12, S23, S22, S21)을 포함할 수 있다.
또한, 홀(h)은 리세스(17)와 제1 반도체 소자(100) 사이에 배치될 수 있다. 구체적으로, 홀(h)은 제2 캐비티(12)의 외주면에서 몸체(10)의 모서리(M1, M2, M3, M4)를 향해 돌출 형성될 수 있다. 이에 따라, 홀(h)은 몸체(10)의 외주면(또는 리세스(17))와 제1 반도체 소자(100) 사이에 배치되므로, 제1 연결선(I1) 상에 위치할 수 있다. 이로써, 제1 연결선(I1) 상에 제1 반도체 소자(100), 제1 캐비티(11), 홀(h), 리세스(17)가 배치될 수 있으며, 제1 캐비티(11), 홀(h)은 리세스(17)에 인접하게 배치될 수 있다.
제1 캐비티(11)는 제2 캐비티(12) 하부에 배치되어 제1 바닥면(11a)과 제1 경사면(11b)을 포함할 수 있다.
제1 캐비티(11)의 제1 경사면(11b)은 제1 바닥면(11a)에서 수직하게 배치될 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 경사면(11b)은 제1 바닥면(11a)과 90도보다 큰 각도로 경사지게 배치되어 제2 반도체 소자(200)에서 출사된 광을 상부로 반사시킬 수 있다.
제2 캐비티(12)는 내부에 에어(air)가 배치되는 제1 에어층(A1)을 포함할 수 있다. 마찬가지로, 제1 캐비티(11)는 내부에 에어(air)가 배치되는 제2 에어층(A2)을 포함할 수 있다.
전술한 바와 같이, 제1 캐비티(11)는 접착부재(40)가 도포되는 리세스(17)와 제1 반도체 소자(100) 사이에 배치될 수 있다. 이에 따라, 제1 캐비티(11)의 제2 에어층(A2)도 리세스(17)에 인접하게 배치될 수 있으므로, 제2 캐비티(12)에서 투광부재(30)와 제3 바닥면(13a) 사이를 향해 제공되는 에어(air)의 압력(P)은 제1 에어층(A1)과 제2 에어층(A2) 모두에 의해 영향을 받을 수 있다. 이로써, 투광부재(30)를 제3 캐비티(13)에 위치하는 경우, 홀(h)을 통해 제1 에어층(A1)과 제2 에어층(A2)에 존재하는 에어(air)가 반도체 소자 패키지 외부로 용이하게 빠져나갈 수 있다. 이에 따라, 투광부재(30)는 몸체(10)에서 제2 캐비티(12) 및 제1 캐비티(11) 내의 에어(air)에 의해 상부로 가해지는 압력이 감소할 수 있다. 이로써, 실시예에 따른 반도체 소자 패키지는 신뢰성이 개선될 수 있다.
뿐만 아니라, 제1 캐비티(11)가 홀(h)과 인접하게 배치되어, 홀(h)을 통해 빠져나가는 에어(air)의 압력이 커져 공정 효율이 개선될 수 있다. 뿐만 아니라, 제2 캐비티(12) 및 제1 캐비티(11) 내의 에어를 감소시켜 투광부재(30)와 제3 바닥면(13a) 사이에 결합력을 개선할 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자 패키지는 신뢰성 및 광 추출 효율을 개선할 수 있다.
또한, 제1 바닥면(11a) 상에 제2 반도체 소자(200)가 배치될 수 있다. 그리고 제2 반도체 소자(200)는 형광체층(210)에 의해 덮일 수 있다. 형광체층(210)은 제1 캐비티(11) 내에 배치될 수 있으며, 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다. 형광체층(210)은 제2 반도체 소자(200)로부터 방출되는 광을 피크 파장이 상이한 가시광 파장 대역의 광으로 변환할 수 있다. 예컨대, 형광체층(210)은 제2 반도체 소자(200)로부터 출력된 청생 광에 의해 여기되어 황색광을 방출하며, 최종적으로 황색광고 청색광이 혼합되어 백색(white)광이 반도체 소자 패키지로부터 출사될 수 있다. 다만, 형광체층(210)이 없이, 제2 반도체 소자(200)만 제1 캐비티(11)에 배치될 수 있다. 제1 캐비티(11)의 제2 방향(y축 방향)으로 높이와 제1 방향(X축 방향)으로 최대 폭의 비는 1:2 내지 1:5일 수 있다. 여기서, 제2 방향(Y축 방향)은 몸체(10)의 하면에서 상면 방향일 수 있다. 그리고 제1 방향(X축 방향)은 제2 방향과 수직한 방향일 수 있다.
제1 캐비티(11)의 제2 방향(y축 방향)으로 높이와 제1 방향(X축 방향)으로 최대 폭의 비가 1:2보다 작은 경우, 리세스(17)를 향해 에어(air)가 빠져나가는 압력이 작아지는 한계가 존재한다.
또한, 제1 캐비티(11)의 제2 방향(y축 방향)으로 높이와 제1 방향(X축 방향)으로 최대 폭의 비가 1:5보다 큰 경우, 제1 반도체 소자(100)로부터 방출된 광의 손실이 커지는 문제가 존재한다.
또한, 제2 캐비티(12)의 제2 바닥면(12a)은 형광체층(210)의 상면(210a)보다 상부에 위치할 수 있다. 즉, 제2 캐비티(12)에서 형광체층(210)의 상면(210a)과 제2 바닥면(12a) 사이의 제2 에어층(A2)이 위치할 수 있다.
또한, 형광체층(210)의 상면(210a)은 곡선 형상일 수도 있으나, 이러한 형상에 한정되는 것은 아니다.
제1 반도체 소자(100)는 제2 캐비티(12) 내에 배치될 수 있다. 제1 반도체 소자(100)는 제1 도전부(10a) 상에 배치될 수 있으며, 제1 도전부(10a) 및 제2 도전부(10b)와 전기적으로 연결될 수 있다. 제2 캐비티(12)에는 서브 마운트(미도시됨)가 배치되고, 그 위에 제1 반도체 소자(100)가 배치될 수 있다. 제2 도전부(10b)에서 제2 캐비티(12)의 제2 바닥면(12a)에 와이어가 본딩되는 패드부(미도시됨)가 배치될 수도 있다.
전술한 바와 같이, 제1 반도체 소자(100)는 자외선 파장대역을 피크 파장으로 하는 광을 출력할 수 있다. 예시적으로 제1 반도체 소자(100)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 제1 반도체 소자(100)의 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
제2 반도체 소자(200)는 제3 캐비지(13) 내에 배치될 수 있다. 제2 반도체 소자(200)는 제2 도전부(10b) 상에 배치될 수 있으며, 제1 도전부(10a) 및 제2 도전부(10b)와 전기적으로 연결될 수 있다. 제1 캐비티(11)에는 서브 마운트(미도시됨)가 배치되고, 그 위에 제2 반도체 소자(200)가 배치될 수 있다. 제1 도전부(10a)에서 제2 캐비티(12)의 제2 바닥면(12a)에 와이어가 본딩되는 패드부(미도시됨)가 배치될 수 있다.
전술한 바와 같이, 제2 반도체 소자(200)는 청색 광을 방출할 수 있다. 다만, 이에 한정되는 것은 아니며 가시광 파장 대역을 피크 파장으로 하는 광을 생성할 수 있다. 제2 반도체 소자(200)는 제1 반도체 소자(100)와 마찬가지로, 제1 도전부(10a)와 제2 도전부(10b)에 전기적으로 연결되어, 제1 반도체 소자(100)에 전기가 제공되면 제2 반도체 소자(200)도 동시에 전기를 제공받을 수 있다. 예컨대, 제1 반도체 소자(100)가 자외선 광을 생성하면, 동시에 제2 반도체 소자(200)는 가시 광을 생성할 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자 패키지는 제1 반도체 소자(100)에서 가시광이 생성되는지 여부를 인지할 수 있다.
또한, 제2 반도체 소자(200)는 제너 다이오드로 동작할 수 있다. 이에 따라, 제2 반도체 소자(200)는 제1 반도체 소자(100)와 예를 들어 병렬로 연결되어, 반도체 소자 패키지의 내전압을 향상시킬 수 있다.
그리고 전술한 바와 같이 제2 반도체 소자(200)는 제1 캐비티(11) 내에 배치되며 제1 반도체 소자(100) 하부에 위치할 수 있다. 이로써, 제1 반도체 소자(100)로부터 방출된 광이 제2 반도체 소자(200)에서 흡수되는 것을 방지하여 광 추출 효율이 개선될 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 소자의 개념도이고, 도 7은 도 6의 변형예이다. 실시 예에 따른 제1 반도체 소자(100) 및 제2 반도체 소자(200)는 서브 마운트(22) 상에 플립칩과 같이 실장될 수 있다. 이하에서, 제1 반도체 소자(100)를 기준으로 설명한다.
제1 반도체 소자(100)의 제1 전극(152)과 제2 전극(151)이 서브 마운트(22)의 제1패드(23a)와 제2패드(23b)에 플립칩 형태로 실장될 수 있다. 이때, 제1패드(23a)와 제2패드(23b)는 와이어(W)에 의해 몸체(10)에 각각 솔더링될 수 있다.
그러나, 제1 반도체 소자(100)를 실장하는 방법은 특별히 제한하지 않는다. 예시적으로 도 7과 같이 제1 반도체 소자(100)의 기판(110)을 서브 마운트(22)상에 배치하고 제1 전극(152)과 제2 전극(151)을 직접 몸체(10)에 솔더링할 수도 있다.
실시 예에 따른 제1 반도체 소자(100)는 기판(110), 제1 도전형 반도체층(120), 활성층(130), 및 제2 도전형 반도체층(140)을 포함할 수 있다. 각 반도체층은 자외선 파장대의 광을 방출할 수 있도록 알루미늄 조성을 가질 수 있다. 다만, 제2 반도체 소자(200)는 가시광 파장대역의 광을 방출하도록 알루미늄 조성을 가질 수 있다.
기판(110)은 도전성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 필요에 따라 기판(110)은 제거될 수 있다.
제1 도전형 반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(110) 상에 구비된 반도체 구조물(160)과 기판(110)의 격자 부정합을 완화할 수 있다.
제1 도전형 반도체층(120)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(120)에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(120)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(120)은 n형 반도체층일 수 있다.
활성층(130)은 제1 도전형 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(140)은 활성층(130) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(140)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(140)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(140)은 p형 반도체층일 수 있다.
제1 전극(152)은 제1 도전형 반도체층(120)과 전기적으로 연결될 수 있고, 제2 전극(151)은 제2 도전형 반도체층(140)과 전기적으로 연결될 수 있다. 제1 및 제2 전극(152, 151)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
실시 예에서는 수평형 발광소자의 구조로 설명하였으나, 반드시 이에 한정하지 않는다. 예시적으로 실시 예에 따른 발광소자는 수직형 또는 플립칩 구조일 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 8을 참조하면, 몸체(10), 절연부(20), 투광부재(30) 접착부재(40)는 앞서 도 2 내지 도 5에서 설명한 바가 동일하게 적용될 수 있다. 다만, 앞서 설명한 바와 달리, 제3 캐비티(13)는 모서리를 향해 돌출된 리세스(17)를 가질 수 있으며, 제2 캐비티(12)는 모서리를 향해 돌출된 홀(h)을 가질 수 있다. 다만, 홀(h)은 제1 캐비티(11)와 리세스(17) 사이에만 배치될 수 있다. 이로써, 제1 캐비티(11)는 가시광을 제공하는 제2 반도체 소자(200)의 공간을 제공하면서 동시에 반도체 소자 패키지의 신뢰성을 개선할 수 있다. 또한, 홀(h) 및 제1 캐비티(11)는 투광 부재(30)와 제3 바닥면(13a) 간의 접착력을 향상시켜 반도체 소자 패키지의 신뢰성을 개선할 수 있다.
도 9는 도 4의 변형예이다.
도 9을 참조하면, 홀(h)은 제2 캐비티(12)의 외주면에서 제2 모서리(M2)를 향해 돌출되고, 제2 경사면(12a) 에서 소정의 각도로 경사질 수 있다. 예컨대, 홀(h)의 하면은 곡면으로 형성될 수 있다. 이러한 구성에 의하여, 에어(air)가 반도체 소자 패키지 외부로 용이하게 빠져나가게 할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (5)

  1. 제1 캐비티 및 제2 캐비티를 포함하는 몸체;
    상기 제2 캐비티에 배치되는 제1 반도체 소자; 및
    상기 제1 캐비티에 배치되는 제2 반도체 소자;를 포함하고,
    상기 제2 캐비티는 상기 몸체의 외주면과 상기 제1 반도체 소자 사이에 배치되는 홀을 포함하고,
    상기 제1 캐비티는 상기 홀과 상기 제1 반도체 소자를 연결한 연결선 상에 배치되고,
    상기 제1 캐비티는 상기 제2 캐비티보다 상기 몸체의 하부에 위치하고,
    상기 제1 반도체 소자는 자외선 파장대를 피크 파장으로 하는 광을 출력하고,
    상기 제2 반도체 소자는 가시광 파장대를 피크 파장으로 하는 광을 출력하는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 몸체는 제3 캐비티를 더 포함하고,
    상기 제3 캐비티는 상기 제2 캐비티 상부에 배치되고,
    상기 홀은,
    상기 제2 캐비티의 외주면에서 상기 몸체의 모서리를 향해 돌출되는 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 제1 캐비티의 높이와 폭의 비는 1:2 내지 1:5인 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 제1 캐비티 내에 배치되는 형광체층을 더 포함하고,
    상기 형광체층은 상기 제2 반도체 소자를 둘러싸고 상면이 상기 제2 캐비티 하면보다 하부에 배치되고, 가시광 파장대에서 상기 제2 반도체 소자로부터 출력된 광과 피크 파장이 상이한 광을 출력하는 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 몸체는,
    제1 도전부, 제2 도전부 및 상기 제1 도전부와 상기 제2 도전부 사이에 배치되는 절연부를 포함하고,
    상기 제1 반도체 소자는 상기 제1 도전부 및 상기 제2 도전부와 전기적으로 연결되고,
    상기 제2 반도체 소자는 상기 제1 도전부 및 상기 제2 도전부와 전기적으로 연결되는 반도체 소자 패키지.
KR1020180029188A 2018-03-13 2018-03-13 반도체 소자 패키지 KR102432034B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180029188A KR102432034B1 (ko) 2018-03-13 2018-03-13 반도체 소자 패키지
PCT/KR2019/002838 WO2019177335A1 (ko) 2018-03-13 2019-03-12 반도체 소자 패키지
US16/980,125 US11532771B2 (en) 2018-03-13 2019-03-12 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029188A KR102432034B1 (ko) 2018-03-13 2018-03-13 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190107884A KR20190107884A (ko) 2019-09-23
KR102432034B1 true KR102432034B1 (ko) 2022-08-12

Family

ID=68069128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029188A KR102432034B1 (ko) 2018-03-13 2018-03-13 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR102432034B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933022B1 (ko) * 2011-05-13 2018-12-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
KR101949150B1 (ko) * 2011-12-06 2019-02-18 엘지이노텍 주식회사 발광 소자 패키지

Also Published As

Publication number Publication date
KR20190107884A (ko) 2019-09-23

Similar Documents

Publication Publication Date Title
CN109757120B (zh) 发光器件封装
TW201909451A (zh) 發光裝置封裝
CN109427946B (zh) 半导体器件封装件
CN109390449B (zh) 发光器件封装
KR20190006889A (ko) 발광소자 패키지
US11527681B2 (en) Semiconductor device package
KR102455086B1 (ko) 발광소자 패키지 및 광원장치
EP3451396A1 (en) Semiconductor device package
KR102537080B1 (ko) 반도체 소자 패키지
KR102432034B1 (ko) 반도체 소자 패키지
US11715817B2 (en) Light-emitting element package and light-emitting element module including same
KR102689078B1 (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR20180085222A (ko) 반도체 소자 패키지
US11101250B2 (en) Light-emitting device package
KR102691025B1 (ko) 반도체 소자 패키지
KR102509075B1 (ko) 반도체 소자 패키지
KR102569587B1 (ko) 반도체 소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102359818B1 (ko) 발광소자 패키지 및 그 제조방법
KR102369245B1 (ko) 발광소자 패키지
KR102237158B1 (ko) 반도체 소자 및 반도체 소자 패키지
KR20200077180A (ko) 발광 소자 패키지
KR20180073932A (ko) 발광 장치 및 이를 포함하는 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant